TWI833266B - 半導體裝置與其製造方法 - Google Patents

半導體裝置與其製造方法 Download PDF

Info

Publication number
TWI833266B
TWI833266B TW111124596A TW111124596A TWI833266B TW I833266 B TWI833266 B TW I833266B TW 111124596 A TW111124596 A TW 111124596A TW 111124596 A TW111124596 A TW 111124596A TW I833266 B TWI833266 B TW I833266B
Authority
TW
Taiwan
Prior art keywords
doped region
heavily doped
substrate
type heavily
layer
Prior art date
Application number
TW111124596A
Other languages
English (en)
Other versions
TW202403960A (zh
Inventor
蕭逸楷
徐閺正
蔣光浩
郭浩中
Original Assignee
鴻海精密工業股份有限公司
鴻揚半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鴻海精密工業股份有限公司, 鴻揚半導體股份有限公司 filed Critical 鴻海精密工業股份有限公司
Priority to TW111124596A priority Critical patent/TWI833266B/zh
Priority to US18/344,896 priority patent/US20240006486A1/en
Publication of TW202403960A publication Critical patent/TW202403960A/zh
Application granted granted Critical
Publication of TWI833266B publication Critical patent/TWI833266B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)

Abstract

形成半導體裝置的方法包含形成光阻層於基板上。以光阻層為遮罩，形成P型重摻雜區域於基板中。形成犧牲層於基板上，並覆蓋P型重摻雜區域。執行第一濕式蝕刻製程以圖案化犧牲層，使得犧牲層的側壁位於P型重摻雜區域內側的基板上。以犧牲層為遮罩，形成N型重摻雜區域於基板中，N型重摻雜區域相鄰P型重摻雜區域。執行第二濕式蝕刻製程以內縮犧牲層的側壁至N型重摻雜區域內側的基板。以犧牲層為遮罩，形成P型輕摻雜區域於基板中，P型輕摻雜區域相鄰N型重摻雜區域，且接觸P型重摻雜區域的底部與N型重摻雜區域的底部。移除該犧牲層。

Description

半導體裝置與其製造方法
本揭露的一些實施方式是關於半導體裝置與其製造方法。
碳化矽功率電晶體具有高阻隔電壓、低導通電阻、高熱傳導性的特性，使得碳化矽功率電晶體越來越受重視。其中，碳化矽功率電晶體的阻抗可由電晶體中的不同元件的阻抗組成，例如觸點、通道、閘極、磊晶層、基板的阻抗。其中，通道的阻抗值佔了碳化矽功率電晶體中的阻抗值的一大部分。
本揭露的一些實施方式提供一種形成半導體裝置的方法，包含形成光阻層於基板上。以光阻層為遮罩，形成P型重摻雜區域於基板中。形成犧牲層於基板上，並覆蓋P型重摻雜區域。執行第一濕式蝕刻製程以圖案化犧牲層，使得犧牲層的側壁位於P型重摻雜區域內側的基板上。以犧牲層為遮罩，形成N型重摻雜區域於基板中，N型重摻雜區域相鄰P型重摻雜區域。執行第二濕式蝕刻製程以內縮犧牲層的側壁至N型重摻雜區域內側的基板。以犧牲層為遮罩，形成P型輕摻雜區域於基板中，P型輕摻雜區域相鄰N型重摻雜區域，且接觸P型重摻雜區域的底部與N型重摻雜區域的底部。移除犧牲層。
在一些實施方式中，執行第二濕式蝕刻製程時，根據犧牲層的側壁的內縮程度以控制第二濕式蝕刻製程的時間。
在一些實施方式中，形成犧牲層於基板上包含形成第一介電層於基板上。形成第二介電層於第一介電層上，第二介電層與第一介電層由不同材料製成。
在一些實施方式中，執行第一濕式蝕刻製程以內縮犧牲層的側壁包含退縮第二介電層的側壁至P型重摻雜區域內側的基板上方。
在一些實施方式中，形成P型輕摻雜區域時，一摻雜劑穿過第一介電層植入至基板中。
在一些實施方式中，方法更包含形成介電層於基板上。形成導電層於介電層上。
在一些實施方式中，方法更包含圖案化介電層與導電層以形成閘極介電層與閘極層於基板上，其中閘極介電層接觸N型重摻雜區域。
在一些實施方式中，方法更包含在移除犧牲層之後，對P型輕摻雜區域、N型重摻雜區域與P型重摻雜區域執行退火製程。
本揭露的一些實施方式提供一種半導體裝置，包含基板、P型重摻雜區域、N型重摻雜區域、P型輕摻雜區域、閘極介電層與閘極層。P型重摻雜區域在基板中。N型重摻雜區域在基板中且相鄰P型重摻雜區域。P型輕摻雜區域在基板中且包覆P型重摻雜區域與N型重摻雜區域。閘極介電層覆蓋部分之P型輕摻雜區域。閘極層在閘極介電層上。
在一些實施方式中，P型輕摻雜區域包含通道區域，通道區域相鄰N型重摻雜區域，且通道區域的寬度為200奈米至2000奈米。
綜上所述，可控制犧牲層內縮的程度來控制P型輕摻雜區域的通道區域的長度，以定義出精確的通道區域的長度，進一步降低半導體裝置的阻抗。
本揭露的一些實施方式是關於降低半導體裝置，例如電晶體，的阻抗的方法。可透過準確控制濕式蝕刻製程的時間來精確定義出半導體裝置的通道長度。因此，可準確定義出通道長度的極限值來降低半導體裝置的阻抗。
第1圖至第12圖繪示本揭露的一些實施方式中的半導體裝置製程的中間階段的橫截面視圖。參考第1圖，形成光阻層PR於基板110上。具體而言，基板110包含重度摻雜層112與在重度摻雜層112上的磊晶層114。基板110可由任何適合的材料製成，在一些實施方式中，基板110由碳化矽製成。重度摻雜層112與磊晶層114可藉由對基板110執行磊晶製程來形成。重度摻雜層112與磊晶層114可包含相同導電形態(如同為N型或同為P型)的離子摻雜物，且重度摻雜層112的載流子濃度高於磊晶層114的離子濃度。在一些實施方式中，重度摻雜層112與磊晶層114皆為N型摻雜區。接著，在基板110上形成光阻層PR，且光阻層PR暴露出基板110的一部分。
參考第2圖，以光阻層PR為遮罩，形成P型重摻雜區域116於基板110中。具體而言，可對基板110執行P型重摻雜植入，以形成P型重摻雜區域116於基板110中。P型重摻雜區域116的邊界可實質上與光阻層PR的側壁對齊。在執行P型重摻雜植入之後，移除在基板110上的光阻層PR。在一些實施方式中，P型重摻雜區域116的摻雜濃度高於磊晶層114的摻雜濃度。
參考第3圖，移除光阻層PR後，形成犧牲層120於基板110上，並覆蓋P型重摻雜區域116。在一些實施方式中，可藉由灰化(ashing)、蝕刻等方式來移除光阻層PR。在一些實施方式中，犧牲層120可為多層的犧牲層。舉例而言，形成犧牲層120於基板110上包含形成第一介電層122於基板110上，並形成第二介電層124於第一介電層122上，第二介電層124與第一介電層122由不同材料製成。在一些實施方式中，第一介電層122由氧化物(如二氧化矽)製成，而第二介電層124由氮化物(如氮化矽)製成。應注意，雖然第3圖繪示犧牲層120為多層的犧牲層，在一些實施方式中，犧牲層120可為單層的犧牲層，例如犧牲層120可為二氧化矽層或氮化矽層。在一些實施方式中，第二介電層124的厚度大於第一介電層122的厚度。
參考第4圖，執行第一濕式蝕刻製程以圖案化犧牲層120的側壁至P型重摻雜區域116內側的基板110。具體而言，當犧牲層120包含第一介電層122與第二介電層124時，可使用對第二介電層124有高蝕刻選擇比的濕蝕刻劑。亦即，可選擇容易蝕刻第二介電層124而不容易蝕刻第一介電層122與基板110的濕蝕刻劑，以暴露出下方的第一介電層122，且第二介電層124於基板110的垂直投影未覆蓋P型重摻雜區域116。第二介電層124於基板110的垂直投影與P型重摻雜區域116之間具有距離。在此實施方式中，第一介電層122仍在原位且未被蝕刻。當第一介電層122為二氧化矽，第二介電層124為氮化矽時，濕蝕刻劑可為熱磷酸。由於濕蝕刻劑實質上不會蝕刻基板110，因此基板110上的摻雜區(例如P型重摻雜區域116)不會被損害，因此也降低濕蝕刻劑對半導體裝置的影響。
當犧牲層120為單層時，可使用對犧牲層120有高蝕刻選擇比的濕蝕刻劑。亦即，可選擇容易蝕刻犧牲層120而不容易蝕刻基板110的濕蝕刻劑以蝕刻犠牲層120，而暴露出下方的基板110，且犧牲層120未覆蓋P型重摻雜區域116。犧牲層120於基板110的垂直投影與P型重摻雜區域116之間具有距離。在一些實施方式中，當犧牲層120為二氧化矽時，濕蝕刻劑可為氫氟酸，當犧牲層120為氮化矽時，濕蝕刻劑可為熱磷酸。由於濕蝕刻劑實質上不會蝕刻基板110，因此基板110上的摻雜區(例如P型重摻雜區域116)不會被損害，因此也降低濕蝕刻劑對半導體裝置的影響。
參考第5圖，以犧牲層120為遮罩，形成N型重摻雜區域118於基板110中，N型重摻雜區域118相鄰P型重摻雜區域116。具體而言，可對基板110執行N型重摻雜植入，以形成N型重摻雜區域118於基板110中。當犧牲層120包含第一介電層122與第二介電層124時，摻雜劑可穿過第一介電層122植入至基板110中。N型重摻雜區域118形成於P型重摻雜區域116與第二介電層124於基板110的垂直投影之間。N型重摻雜區域118實質對齊第二介電層124的側壁。當犧牲層120為單層時，N型重摻雜區域118形成於P型重摻雜區域116與犧牲層120於基板110的垂直投影之間。N型重摻雜區域118實質對齊犧牲層120的側壁。在一些實施方式中，N型重摻雜區域118的摻雜濃度高於磊晶層114的摻雜濃度。在一些實施方式中，在形成N型重摻雜區域118時，可在P型重摻雜區域116上形成硬遮罩層，因此在形成N型重摻雜區域118時不會影響P型重摻雜區域116。或者，可在第2圖中，提升P型重摻雜區域116的摻雜濃度，因此在形成N型重摻雜區域118時，可將P型重摻雜區域116的離子濃度調整至期望的濃度。
參考第6圖，執行第二濕式蝕刻製程以內縮犧牲層120的側壁至N型重摻雜區域118內側的基板110上方。在一些實施方式中，使用的濕蝕刻劑可與第一濕式蝕刻製程中的濕蝕刻劑相同。由於濕蝕刻劑實質上不會蝕刻基板110，因此基板110上的摻雜區(例如P型重摻雜區域116與N型重摻雜區域118)不會被損害，因此也降低濕蝕刻劑對半導體裝置的影響。當犧牲層120包含第一介電層122與第二介電層124時，可內縮犧牲層120的第二介電層124的側壁，而使得第二介電層124於基板110的垂直投影未覆蓋N型重摻雜區域118。第二介電層124於基板110的垂直投影與N型重摻雜區域118之間具有距離。在此實施方式中，第一介電層122仍在原位且未被蝕刻。當犧牲層120為單層時，可內縮犧牲層120的側壁，而使得犧牲層120的於基板110的垂直投影未覆蓋N型重摻雜區域118。犧牲層120的於基板110的垂直投影與N型重摻雜區域118之間具有距離。
在一些實施方式中，可透過控制濕式蝕刻製程的時間來精確控制犧牲層120的內縮長度。具體而言，執行第二濕式蝕刻製程時，根據犧牲層120的側壁的內縮程度以控制第二濕式蝕刻製程的時間。由於濕蝕刻劑對特定材料的蝕刻速率是固定的(或可計算的)，因此可根據期望的內縮長度，計算出所需的蝕刻時間長度。在一些實施方式中，犧牲層120的內縮長度大約為200奈米至2000奈米之間。
參考第7圖，以犧牲層120為遮罩，形成P型輕摻雜區域119於基板110中。P型輕摻雜區域119相鄰N型重摻雜區域118，且接觸P型重摻雜區域116的底部與N型重摻雜區域118的底部。具體而言，可對基板110執行P型輕摻雜植入，以形成P型輕摻雜區域119於基板110中。當犧牲層120包含第一介電層122與第二介電層124時，摻雜劑可穿過第一介電層122植入至基板110中。P型輕摻雜區域119形成於N型重摻雜區域118與第二介電層124於基板110的垂直投影之間。P型輕摻雜區域119實質對齊第二介電層124的側壁。當犧牲層120為單層時，P型輕摻雜區域119形成於N型重摻雜區域118與犧牲層120於基板110的垂直投影之間。P型輕摻雜區域119實質對齊犧牲層120的側壁。
P型輕摻雜區域119可包含通道區域CH，通道區域CH相鄰N型重摻雜區域118，且通道區域CH的寬度W為200奈米至2000奈米。本揭露的一些實施方式是先形成P型重摻雜區域116與N型重摻雜區域118，再形成P型輕摻雜區域119。因此可藉由精確控制濕式蝕刻製程的時間來控制犧牲層120的內縮長度，P型輕摻雜區域119的通道區域CH的寬度W也被精確控制。如此一來，便可將通道區域CH的寬度W控制在元件的極限值，亦即通道區域CH的寬度W可接受的最短長度。因此，通道區域CH所貢獻的阻抗降低，因而降低半導體元件的整體阻抗。此外，若通道區域CH的寬度W為可接受的最短長度，半導體裝置的尺寸也可減小。
P型輕摻雜區域119更在垂直方向上包覆P型重摻雜區域116與N型重摻雜區域118。P型輕摻雜區域119與磊晶層114之間的崩潰電壓(breakdown voltage)比P型重摻雜區域116與磊晶層114之間的崩潰電壓還高。因此，當P型輕摻雜區域119包覆P型重摻雜區域116與N型重摻雜區域118的底部時，半導體裝置可承受較高的電壓，而不容易受到損壞。
參考第8圖，在形成P型輕摻雜區域119之後，移除犧牲層120，以暴露基板110的其他部分。在一些實施方式中，可藉由乾式蝕刻、濕式蝕刻或其組合來移除犧牲層120。在移除該犧牲層120之後，對P型重摻雜區域116、N型重摻雜區域118與P型輕摻雜區域119執行退火製程，以修復基板110的各摻雜區域(即P型重摻雜區域116、N型重摻雜區域118與P型輕摻雜區域119)的晶格缺陷，並使摻雜物擴散到基板110的晶格取代位置，以活化成具有半導體電性的摻雜原子。
參考第9圖，形成介電層130於基板110上，並形成導電層140於介電層130上。在一些實施方式中，介電層130可包含氧化矽、氮化矽、氮氧化矽、多晶矽、其組合或類似者。在一些實施方式中，導電層140可包含多晶矽、金屬、金屬化合物、其組合或類似者。
參考第10圖，圖案化介電層130與導電層140以形成閘極介電層132與閘極層142於基板110上。可先圖案化導電層140以形成閘極層142。接著，以閘極層142為遮罩，圖案化介電層130以形成閘極介電層132。因此，閘極介電層132與閘極層142的側壁可互相對齊。閘極介電層132接觸N型重摻雜區域118，且閘極介電層132覆蓋在基板110表面的P型輕摻雜區域119。亦即，閘極介電層132可從一個N型重摻雜區域118延伸至另一個N型重摻雜區域118。
參考第11圖，可在閘極介電層132與閘極層142上形成介電層150。接著，在介電層150中形成源極觸點160。具體而言，可先在閘極介電層132與閘極層142上形成介電層150，使得介電層150覆蓋住閘極介電層132、閘極層142與基板110。接著，在介電層150中形成開口，並在開口中形成源極觸點160。源極觸點160接觸P型重摻雜區域116與N型重摻雜區域118。參考第12圖，可在基板110下形成汲極電極170。汲極電極170可在重度摻雜層112下方並接觸重度摻雜層112。
所得的半導體裝置可如第12圖所示，半導體裝置可包含基板110、P型重摻雜區域116、N型重摻雜區域118、P型輕摻雜區域119、閘極介電層132與閘極層142。P型重摻雜區域116在基板110中。N型重摻雜區域118在基板110中且相鄰P型重摻雜區域116。P型輕摻雜區域119在基板110中且包覆P型重摻雜區域116與N型重摻雜區域118。閘極介電層132覆蓋部分之P型輕摻雜區域119。閘極層142在閘極介電層132上。
半導體裝置更包含介電層150、源極觸點160與汲極電極170。介電層150在基板110與閘極層142上。源極觸點160被介電層150包圍，且接觸P型重摻雜區域116與N型重摻雜區域118。汲極電極170則在基板110下。
綜上所述，本揭露的一些實施方式可用於降低半導體裝置，例如電晶體，的阻抗。具體而言，可先形成P型重摻雜區域與N型重摻雜區域，接著再形成P型輕摻雜區域，並透過準確控制濕式蝕刻製程的時間來精確定義出半導體裝置的通道長度。因此，可準確定義出通道長度的極限值來降低半導體裝置的阻抗，並減小半導體裝置的尺寸。此外，本揭露的一些實施方式的P型輕摻雜區域包覆P型重摻雜區域與N型重摻雜區域的底部，因此半導體裝置可承受較高的電壓，而不容易受到損壞。
以上所述僅為本揭露之部分實施方式，不是全部之實施方式，本領域普通技術人員通過閱讀本揭露的說明書而對本揭露技術方案採取之任何等效之變化，均為本揭露之權利要求所涵蓋。
110：基板 112：重度摻雜層 114：磊晶層 116：P型重摻雜區域 118：N型重摻雜區域 119：P型輕摻雜區域 120：犧牲層 122：第一介電層 124：第二介電層 130：介電層 132：閘極介電層 140：導電層 142：閘極層 150：介電層 160：源極觸點 170：汲極電極 CH：通道區域 PR：光阻層 W：寬度
第1圖至第12圖繪示本揭露的一些實施方式中的半導體裝置製程的中間階段的橫截面視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
110：基板 112：重度摻雜層 114：磊晶層 116：P型重摻雜區域 118：N型重摻雜區域 119：P型輕摻雜區域 132：閘極介電層 142：閘極層 150：介電層 160：源極觸點 170：汲極電極 CH：通道區域

Claims (10)

  1. 一種形成半導體裝置的方法，包含：形成一光阻層於一基板上；以該光阻層為遮罩，形成一P型重摻雜區域於該基板中；形成一犧牲層於該基板上，並覆蓋該P型重摻雜區域；執行一第一濕式蝕刻製程以圖案化該犧牲層，使得該犧牲層的一側壁位於該P型重摻雜區域內側的該基板上；以該犧牲層為遮罩，形成一N型重摻雜區域於該基板中，該N型重摻雜區域相鄰該P型重摻雜區域；執行一第二濕式蝕刻製程以內縮該犧牲層的該側壁至該N型重摻雜區域內側的該基板；以該犧牲層為遮罩，形成一P型輕摻雜區域於該基板中，該P型輕摻雜區域相鄰該N型重摻雜區域，且接觸該P型重摻雜區域的一底部與該N型重摻雜區域的一底部；以及移除該犧牲層。
  2. 如請求項1所述之方法，其中執行該第二濕式蝕刻製程時，根據該犧牲層的該側壁的內縮程度以控制該第二濕式蝕刻製程的時間。
  3. 如請求項1所述之方法，其中形成該犧牲層於該基板上包含：形成一第一介電層於該基板上；以及 形成一第二介電層於該第一介電層上，該第二介電層與該第一介電層由不同材料製成。
  4. 如請求項3所述之方法，其中執行該第一濕式蝕刻製程以內縮該犧牲層的該側壁包含：退縮該第二介電層的一側壁至該P型重摻雜區域內側的該基板上方。
  5. 如請求項4所述之方法，其中形成該P型輕摻雜區域時，一摻雜劑穿過該第一介電層植入至該基板中。
  6. 如請求項1所述之方法，更包含：形成一介電層於該基板上；以及形成一導電層於該介電層上。
  7. 如請求項6所述之方法，更包含：圖案化該介電層與該導電層以形成一閘極介電層與一閘極層於該基板上，其中該閘極介電層接觸該N型重摻雜區域。
  8. 如請求項1所述之方法，更包含：在移除該犧牲層之後，對該P型輕摻雜區域、該N型重摻雜區域與該P型重摻雜區域執行一退火製程。
  9. 一種半導體裝置，包含：一基板；一P型重摻雜區域，在該基板中；一N型重摻雜區域，在該基板中且相鄰該P型重摻雜區域；一P型輕摻雜區域，相鄰該N型重摻雜區域，且接觸該P型重摻雜區域的一底部與該N型重摻雜區域的一底部；一閘極介電層，覆蓋部分之該P型輕摻雜區域；以及一閘極層，在該閘極介電層上。
  10. 如請求項9所述之半導體裝置，其中該P型輕摻雜區域包含一通道區域，該通道區域相鄰該N型重摻雜區域，且該通道區域的一寬度為200奈米至2000奈米。
TW111124596A 2022-06-30 2022-06-30 半導體裝置與其製造方法 TWI833266B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111124596A TWI833266B (zh) 2022-06-30 2022-06-30 半導體裝置與其製造方法
US18/344,896 US20240006486A1 (en) 2022-06-30 2023-06-30 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111124596A TWI833266B (zh) 2022-06-30 2022-06-30 半導體裝置與其製造方法

Publications (2)

Publication Number Publication Date
TW202403960A TW202403960A (zh) 2024-01-16
TWI833266B true TWI833266B (zh) 2024-02-21

Family

ID=89432633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124596A TWI833266B (zh) 2022-06-30 2022-06-30 半導體裝置與其製造方法

Country Status (2)

Country Link
US (1) US20240006486A1 (zh)
TW (1) TWI833266B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI325180B (en) * 2007-01-30 2010-05-21 Au Optronics Corp Manufacturing method of thin film transistor and manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI325180B (en) * 2007-01-30 2010-05-21 Au Optronics Corp Manufacturing method of thin film transistor and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
TW202403960A (zh) 2024-01-16
US20240006486A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US10998235B2 (en) FinFET with sloped surface at interface between isolation structures and manufacturing method thereof
US7399679B2 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
US7071515B2 (en) Narrow width effect improvement with photoresist plug process and STI corner ion implantation
US11049973B2 (en) Semiconductor device and fabrication method thereof
US11742245B2 (en) Semiconductor fabrication method and structure using multiple sacrificial layers to form sidewall spacers
US20090050980A1 (en) Method of forming a semiconductor device with source/drain nitrogen implant, and related device
TWI833266B (zh) 半導體裝置與其製造方法
US11682725B2 (en) Semiconductor device with isolation layer
TWI779491B (zh) 半導體裝置及其製造方法
TWM633748U (zh) 半導體裝置
CN110752153B (zh) 半导体结构及其形成方法
CN109285876B (zh) 半导体结构及其形成方法
US20240038874A1 (en) Manufacturing method of semiconductor device
JP2004356576A (ja) 半導体装置およびその製造方法
CN115020239A (zh) 半导体装置与其制造方法
US20240097019A1 (en) Semiconductor device and manufacturing method thereof
WO2022165817A1 (zh) 场效应管及其制造方法
KR100314151B1 (ko) 반도체소자의 트랜지스터 형성방법
TWM635837U (zh) 半導體裝置
KR20060001327A (ko) ＦｉｎＦＥＴ를 포함하는 반도체 소자의 제조방법
KR100671662B1 (ko) 플래쉬 메모리 소자의 트랜지스터 제조 방법
US20080042198A1 (en) Demos structure
KR100231731B1 (ko) 반도체 소자의 제조방법
KR100943133B1 (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR20030091533A (ko) 삼각형 형태의 불순물 도핑 프로파일의 소오스/드레인을갖는 모스 트랜지스터 및 그 제조방법