KR100771152B1 - 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법 - Google Patents
트렌치 방식을 이용한 플래시 메모리 셀의 제조방법 Download PDFInfo
- Publication number
- KR100771152B1 KR100771152B1 KR1020030048846A KR20030048846A KR100771152B1 KR 100771152 B1 KR100771152 B1 KR 100771152B1 KR 1020030048846 A KR1020030048846 A KR 1020030048846A KR 20030048846 A KR20030048846 A KR 20030048846A KR 100771152 B1 KR100771152 B1 KR 100771152B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- flash memory
- floating gate
- silicon substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000009271 trench method Methods 0.000 title abstract description 9
- 238000007667 floating Methods 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000011810 insulating material Substances 0.000 claims abstract description 5
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 20
- 238000005530 etching Methods 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 230000005641 tunneling Effects 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
그 후에, 도 1e에 도시된 바와 같이, 상기 아이솔레이션(18)의 식각 공정으로 인해 돌출된 실리콘 기판(10)을 제거한다.
Claims (8)
- 실리콘 기판에 상호 이격된 한 쌍의 트렌치를 형성하는 단계;상기 트렌치를 절연물질로 채워 트렌치 아이솔레이션을 형성하는 단계와,한 쌍의 트렌치 아이솔레이션에서 서로 대향하는 일부와 그 사이의 실리콘 기판을 리세스하는 단계;상기 리세스된 실리콘 기판 상에 터널 산화막을 증착하는 단계;상기 리세스된 트렌치 아이솔레이션 및 터널 산화막 상에 플로팅 게이트를 형성하는 단계;상기 플로팅 게이트 상에 유전층 및 컨트롤 게이트를 순차 형성하는 단계를 포함하는 것을 특징으로 하는 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법.
- 제 1항에 있어서, 상기 한 쌍의 트렌치를 형성하기 전에, 상기 실리콘 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법.
- 제 1항에 있어서, 상기 트렌치에 채워지는 절연물질이 산화물을 포함하는 것을 특징으로 하는 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법.
- 삭제
- 삭제
- 제 1항에 있어서, 상기 한 쌍의 트렌치 아이솔레이션에서 서로 대향하는 일부와 그 사이의 실리콘 기판은 서로 동일한 높이를 갖는 것을 특징으로 하는 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법.
- 제 1항에 있어서, 상기 컨트롤 게이트를 형성하는 단계를 수행한 다음, 상기 컨트롤 게이트 및 유전층의 측면에 LDD 스페이서를 형성하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법.
- 제 7항에 있어서, 상기 LDD 스페이서를 형성하는 단계를 수행한 다음, 상기 LDD 스페이서 측면의 아래쪽의 상기 실리콘 기판 상에 n+ 접합을 형성하는 단계를 더 포함하는 것을 특징으로 하는 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030048846A KR100771152B1 (ko) | 2003-07-16 | 2003-07-16 | 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법 |
US10/839,845 US7094644B2 (en) | 2003-07-16 | 2004-05-06 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030048846A KR100771152B1 (ko) | 2003-07-16 | 2003-07-16 | 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050009513A KR20050009513A (ko) | 2005-01-25 |
KR100771152B1 true KR100771152B1 (ko) | 2007-10-29 |
Family
ID=34056886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030048846A KR100771152B1 (ko) | 2003-07-16 | 2003-07-16 | 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7094644B2 (ko) |
KR (1) | KR100771152B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100549010B1 (ko) * | 2004-06-17 | 2006-02-02 | 삼성전자주식회사 | 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들 |
KR100567074B1 (ko) * | 2004-12-29 | 2006-04-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR100596889B1 (ko) * | 2005-03-22 | 2006-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
CN105789212A (zh) * | 2014-12-24 | 2016-07-20 | 上海格易电子有限公司 | 一种闪存存储单元及制作方法 |
CN105789277A (zh) * | 2014-12-24 | 2016-07-20 | 上海格易电子有限公司 | 一种闪存存储器的浮栅结构及制作方法 |
US11276705B2 (en) | 2019-08-27 | 2022-03-15 | Sandisk Technologies Llc | Embedded bonded assembly and method for making the same |
CN113808930A (zh) * | 2021-09-17 | 2021-12-17 | 恒烁半导体(合肥)股份有限公司 | 一种nor闪存的浮栅制作方法、电路以及其应用 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010047587A (ko) * | 1999-11-22 | 2001-06-15 | 윤종용 | 반도체장치의 제조방법 |
KR20010086520A (ko) * | 2000-03-02 | 2001-09-13 | 윤종용 | 반도체 장치의 아이솔레이션 영역 형성 방법 |
KR20020054895A (ko) * | 2000-12-28 | 2002-07-08 | 윤종용 | 서로 다른 두께의 측벽 산화막을 갖는 트랜치아이솔레이션 형성방법 |
KR20020057341A (ko) * | 2001-01-04 | 2002-07-11 | 윤종용 | 노어형 플래시 메모리 소자 및 그 제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW399332B (en) | 1998-08-12 | 2000-07-21 | United Microelectronics Corp | The structure of flash memory cell and the manufacturing method thereof |
JP4237344B2 (ja) * | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
FR2807208B1 (fr) | 2000-03-29 | 2003-09-05 | St Microelectronics Sa | Dispositif semi-conducteur de memoire non volatile et procede de fabrication correspondant |
US6531733B1 (en) | 2001-12-17 | 2003-03-11 | Windbond Electronics Corporation | Structure of flash memory cell and method for manufacturing the same |
US6682977B2 (en) * | 2002-02-11 | 2004-01-27 | Winbond Electronics Corporation | Method for fabricating a gate structure of a flash memory |
-
2003
- 2003-07-16 KR KR1020030048846A patent/KR100771152B1/ko active IP Right Grant
-
2004
- 2004-05-06 US US10/839,845 patent/US7094644B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010047587A (ko) * | 1999-11-22 | 2001-06-15 | 윤종용 | 반도체장치의 제조방법 |
KR20010086520A (ko) * | 2000-03-02 | 2001-09-13 | 윤종용 | 반도체 장치의 아이솔레이션 영역 형성 방법 |
KR20020054895A (ko) * | 2000-12-28 | 2002-07-08 | 윤종용 | 서로 다른 두께의 측벽 산화막을 갖는 트랜치아이솔레이션 형성방법 |
KR20020057341A (ko) * | 2001-01-04 | 2002-07-11 | 윤종용 | 노어형 플래시 메모리 소자 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20050009513A (ko) | 2005-01-25 |
US7094644B2 (en) | 2006-08-22 |
US20050014333A1 (en) | 2005-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7842572B2 (en) | Methods of manufacturing semiconductor devices with local recess channel transistors | |
US8912069B2 (en) | Semiconductor device with STI and method for manufacturing the semiconductor device | |
US7172940B1 (en) | Method of fabricating an embedded non-volatile memory device | |
US20050077566A1 (en) | Recess channel flash architecture for reduced short channel effect | |
WO2015002923A1 (en) | Formation of self-aligned source for split-gate non-volatile memory cell | |
JP2005530357A (ja) | 導電スペーサで拡張されたフローティングゲート | |
CN113748466A (zh) | 形成三维水平反或型存储器阵列的制程 | |
KR100620223B1 (ko) | 스플릿 게이트 플래쉬 이이피롬의 제조방법 | |
KR20050085361A (ko) | 플로팅 게이트 유형의 반도체 디바이스 및 제조 방법과그러한 반도체 디바이스를 포함하는 비휘발성 메모리 | |
KR100771152B1 (ko) | 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법 | |
US20050151185A1 (en) | Semiconductor device and fabricating method thereof | |
US20220037345A1 (en) | Semiconductor structure and manufacturing method thereof and flash memory | |
KR101070317B1 (ko) | 비휘발성 메모리 장치 및 그의 제조 방법 | |
CN111883537B (zh) | 嵌入式镜像位sonos存储器的工艺方法 | |
KR20080061476A (ko) | 비휘발성 메모리 소자의 제조방법 | |
CN216871979U (zh) | 三栅极mos晶体管以及电子电路 | |
KR20020055147A (ko) | 반도체 소자의 제조방법 | |
JP3641596B2 (ja) | 半導体記憶装置及びその製造方法 | |
KR100209740B1 (ko) | 불휘발성 메모리 셀의 구조 및 이의 제조방법 | |
KR100835471B1 (ko) | 반도체소자의 제조방법 | |
US6673676B2 (en) | Method of fabricating a flash memory cell | |
KR100654558B1 (ko) | 플래시 메모리 소자의 플로팅 게이트 형성 방법 | |
KR20020002918A (ko) | 반도체메모리장치의 트랜지스터 제조방법 | |
KR20050038751A (ko) | 플래시 메모리 소자의 제조 방법 | |
KR100323383B1 (ko) | 플래쉬 메모리 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150923 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 12 |