KR101070317B1 - 비휘발성 메모리 장치 및 그의 제조 방법 - Google Patents

비휘발성 메모리 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR101070317B1
KR101070317B1 KR1020100039890A KR20100039890A KR101070317B1 KR 101070317 B1 KR101070317 B1 KR 101070317B1 KR 1020100039890 A KR1020100039890 A KR 1020100039890A KR 20100039890 A KR20100039890 A KR 20100039890A KR 101070317 B1 KR101070317 B1 KR 101070317B1
Authority
KR
South Korea
Prior art keywords
channel
conductive film
film
trench
etching
Prior art date
Application number
KR1020100039890A
Other languages
English (en)
Inventor
백건훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100039890A priority Critical patent/KR101070317B1/ko
Application granted granted Critical
Publication of KR101070317B1 publication Critical patent/KR101070317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 소거 동작 속도 확보 및 누설전류 개설이 가능한 비휘발성 메모리 장치 제조 방법을 제공하기 위한 것으로, 본 발명은 기판 상에 적층되어 형성된 복수의 층간절연막 및 게이트 전극막; 상기 층간절연막 및 게이트 전극막 사이에 형성되며, 제1채널용 도전막의 일측면과 접하도록 형성된 메모리막; 및 상기 적층된 층간절연막의 일측면과 접하도록 형성된 제2채널용 도전막을 포함하여, 수직 채널을 갖는 셀 트랜지스터의 동작을 공핍 모드(Depletion mode)가 아닌 증가모드(Enhancement mode)로 구동케 하는 효과, 더욱 빠른 소거 동작 속도를 확보하는 효과, 장치의 신뢰성 역시 확보하는 효과가 있다.

Description

비휘발성 메모리 장치 및 그의 제조 방법{NON-VOLATILE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 수직채널형 비휘발성 메모리 장치 및 그의 제조 방법에 관한 것이다.
비휘발성 메모리 장치는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 장치이다. 최근 실리콘 기판 상에 단층으로 메모리 장치를 제조하는 2차원 구조의 메모리 장치의 집적도 향상이 한계에 도달함에 따라, 실리콘 기판으로부터 수직으로 메모리 셀을 적층하는 3차원 구조의 비휘발성 메모리 장치가 제안되고 있다.
2차원 구조의 비휘발성 메모리 장치에서는 반도체 기판이 채널 역할을 하고 있으나, 3차원 구조의 비휘발성 메모리 장치의 채널은 폴리실리콘을 이용하여 수직방향으로 세워져 있다.
그러나, 수직 채널은 구조적인 문제로 인해 이온주입 공정을 통한 접합영역(Junction)의 형성이 어려우며, 이에 따라 언도프드 폴리실리콘 또는 n+ 타입의 도펀트가 낮은 도즈로 도핑된 폴리실리콘을 이용하여 디플리션 모드(Depletion mode)를 통한 장치동작이 이루어진다.
디플리션 모드는 FN 터널링(Tunneling)을 이용해 전자를 채널로 빼내어 소거(Erase) 동작을 하지 않고, 선택 게이트 트랜지스터(Select Gate Transistor)에서 GIDL로 인해 발생된 정공(Hole)을 주입하는 방식으로 소거 동작을 진행하여 소거 동작시 속도를 확보할 수 없는 문제점이 있다.
또한, 디플리션 모드의 특성상 지속적으로 전류(Current)가 흐르기 때문에 누설전류(Leakage)에 취약한 문제점이 있다.
따라서, 소거 동작 속도 확보 및 누설전류를 개선할 필요성이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 소거 동작 속도 확보 및 누설전류 개설이 가능한 비휘발성 메모리 장치 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 비휘발성 메모리 장치는 기판 상에 적층되어 형성된 복수의 층간절연막 및 게이트 전극막; 상기 층간절연막 및 게이트 전극막 사이에 형성되며, 제1채널용 도전막의 일측면과 접하도록 형성된 메모리막; 및 상기 적층된 층간절연막의 일측면과 접하도록 형성된 제2채널용 도전막을 포함을 포함하는 것을 특징으로 한다.
특히, 상기 제1채널용 도전막은 p타입 불순물이 도핑된 폴리실리콘이고, 상기 제2채널용 도전막은 n타입 불순물이 도핑된 폴리실리콘이며, 상기 게이트 전극막은 폴리실리콘 또는 금속물질인 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 실시예에 따른 비휘발성 메모리 장치 제조 방법은 기판 상에 복수의 층간절연막 및 제1채널용 도전막을 교대로 적층하는 단계; 상기 복수의 층간절연막 및 제1채널용 도전막을 식각하여 채널용 트렌치를 형성하는 단계; 상기 채널용 트렌치에 의해 노출된 상기 층간절연막을 일부 두께 식각하여 상기 채널용 트렌치의 측벽에 요철 형태의 돌출 패턴을 형성하는 단계; 및 상기 채널용 트렌치의 측벽의 요철부에 제1채널용 도전막과 반대타입의 불순물이 도핑된 제2채널용 도전막을 매립시키는 단계를 포함하는 것을 특징으로 한다.
특히, 상기 제2채널용 도전막을 매립시키는 단계 후, 상기 채널용 트렌치에 제1분리절연막을 매립하는 단계; 상기 제1분리절연막 사이의 복수의 층간절연막 및 제1채널용 도전막을 식각하여 도전막 식각용 트렌치를 형성하는 단계; 및 상기 도전막 식각용 트렌치에 의해 노출된 상기 제1채널용 도전막을 일부 두께 식각하여 도전막 식각용 트렌치의 측벽에 요철 형태의 돌출 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 제1채널용 도전막은 p타입 불순물이 도핑된 폴리실리콘으로 형성하고, 상기 제2채널용 도전막은 n타입 불순물이 도핑된 폴리실리콘으로 형성하며, 상기 층간절연막 및 제1분리절연막은 산화막으로 형성하는 것을 특징으로 한다.
또한, 상기 도전막 식각용 트렌치의 측벽에 요철 형태의 돌출 패턴을 형성하는 단계에서, 상기 제2채널용 도전막의 두께와 동일해지도록 상기 도전막 식각용 트렌치에 의해 노출된 제1채널용 도전막을 식각하는 것을 특징으로 한다.
또한, 상기 도전막 식각용 트렌치의 측벽에 상기 돌출 패턴을 형성하는 단계 후, 상기 도전막 식각용 트렌치의 측벽을 따라 터널절연막, 전하트랩막 및 전하차단막을 형성하는 단계; 및 상기 전하차단막 상에 상기 도전막 식각용 트렌치의 측벽의 요철부를 매립하는 게이트 전극을 형성하는 단계를 더 포함하되, 상기 게이트 전극은 폴리실리콘 또는 금속물질로 형성하는 것을 특징으로 한다.
또한, 상기 제1 및 제2채널용 도전막은 상기 비휘발성 메모리 장치의 채널이 되는 것을 특징으로 한다.
상술한 본 발명의 실시예에 따른 비휘발성 메모리 장치 및 그의 제조 방법은 n+, p+, n+구조의 소스(Source), 게이트(Gate) 및 드레인(Drain)의 트랜지스터 구조를 형성함으로써, 수직 채널을 갖는 셀 트랜지스터의 동작을 공핍 모드(Depletion mode)가 아닌 증가모드(Enhancement mode)로 구동케 하는 효과가 있다.
따라서, 개별적인 트랜지스터 구동이 더욱 용이해지며, 소거 동작을 전자를 통한 FN 터널링 방식을 사용할 수 있으므로, 정공을 통한 소거 동작보다 더욱 빠른 소거 동작 속도를 확보하는 효과가 있다. 또한, 누설전류 측면에서도 향상된 특성을 보여주기 때문에 장치의 신뢰성 역시 확보하는 효과가 있다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 단면도,
도 2a 내지 도 2h는 본 발명의 실시예에 따른 비휘발성 메모리 장치 제조 방법을 설명하기 위한 공정 단면도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 설명하기 위한 단면도이다.
도 1에 도시된 바와 같이, 기판(10) 상에 복수의 제1채널용 도전막(12A)과 제2채널용 도전막(14A)이 교대로 적층된 채널이 형성된다. 각 채널은 일정 간격 이격되며, 채널 사이에 분리절연막(15)이 매립된다. 제1채널용 도전막(12A)은 p형 불순물이 도핑된 폴리실리콘이고, 제2채널용 도전막(14A)은 n형 불순물이 도핑된 폴리실리콘으로, 제1 및 제2채널용 도전막(12A, 14A)이 교차된 채널은 n+, p+, n+ 구조의 소스, 게이트 및 드레인의 트랜지스터 구조가 형성된다.
그리고, 제2채널용 도전막(14A)의 일측 측벽에는 층간절연막(11)이 형성되고, 층간절연막(11) 사이의 제1채널용 도전막(12A)의 일측 측벽에는 게이트 전극(18)이 형성된다. 층간절연막(11)은 산화막으로 형성되며, 게이트 전극(18)은 폴리실리콘 또는 금속물질로 형성된다.
그리고, 층간절연막(11) 및 제1채널용 도전막(12A)과 게이트 전극(18) 사이에는 메모리막(17)이 개재된다. 메모리막(17)은 터널절연막, 전하트랩막 및 전하차단막의 적층구조이며, 터널절연막 및 전하차단막은 산화막으로 형성되고, 전하트랩막은 질화막으로 형성된다.
위와 같이, 게이트 전극(18)의 하부에는 p+형 불순물이 도핑된 제1채널용 도전막(12A)이 형성되고, 제1채널용 도전막(12A)의 양쪽에는 n+형 불순물이 도핑된 제2채널용 도전막(14A)을 형성하여 n+, p+, n+구조의 소스(Source), 게이트(Gate) 및 드레인(Drain)의 트랜지스터 구조를 형성함으로써, 수직 채널을 갖는 셀 트랜지스터의 동작을 공핍 모드(Depletion mode)가 아닌 증가모드(Enhancement mode)로 구동할 수 있는 장점이 있다.
따라서, 개별적인 트랜지스터 구동이 더욱 용이해지며, 소거 동작을 전자를 통한 FN 터널링 방식을 사용할 수 있으므로, 정공을 통한 소거 동작보다 더욱 빠른 소거 동작 속도를 확보하는 장점이 있다. 또한, 누설전류 측면에서도 향상된 특성을 보여주기 때문에 장치의 신뢰성 역시 확보하는 장점이 있다.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 비휘발성 메모리 장치 제조 방법을 설명하기 위한 공정 단면도이다. 설명의 편의를 위해 복수의 메모리 셀들을 중심으로 도시하여 설명하기로 한다. 또한, 도 1과 동일한 도면부호를 사용하여 설명하기로 한다.
도 2a에 도시된 바와 같이, 하부 구조물이 형성된 기판(10) 상부에 복수의 층간절연막(11) 및 제1채널용 도전막(12)을 교대로 형성한다.
여기서, 층간절연막(11)은 적층된 복수의 메모리 셀을 상호 분리시키기 위한 것으로, 산화막으로 형성하는 것이 바람직하다. 또한, 제1채널용 도전막(12)은 후속 제2채널용 도전막과 함께 채널을 형성하기 위한 것으로, P타입의 불순물이 도핑된 폴리실리콘막으로 형성하는 것이 바람직하다.
또한, 기판(10) 상부에 적층하고자 하는 메모리 셀의 갯수에 따라 층간절연막(11) 및 제1채널용 도전막(12)을 반복 형성하며, 본 실시예에서는 8개의 메모리 셀이 적층되는 경우를 가정하여 설명하기로 한다.
도 2b에 도시된 바와 같이, 복수의 층간절연막(11) 및 제1채널용 도전막(12)을 식각하여 기판(10)의 표면을 노출시키는 채널용 트렌치(13)을 형성한다.
채널용 트렌치(13)는 채널을 형성하기 위한 것으로, 채널용 트렌치(13)을 형성하기 위해서는 먼저, 복수의 층간절연막(11) 및 제1채널용 도전막(12)이 형성된 결과물 상에 마스크 패턴(도시생략)을 형성한다. 마스크 패턴(도시생략)은 감광막으로 형성할 수 있으며, 감광막을 코팅(Coating)한 후, 노광(Exposure) 및 현상(Development)으로 채널 형성을 위한 채널용 트렌치가 오픈되도록 패터닝하여 형성할 수 있다.
도 2c에 도시된 바와 같이, 층간절연막(11)을 선택적으로 일부 두께 식각한다. 이를 위해, 층간절연막(11)은 습식식각으로 식각할 수 있으며, 층간절연막(11)이 선택적으로 식각됨에 따라 채널용 트렌치의 측벽은 제1채널용 도전막(12)이 층간절연막(11)보다 튀어나온 요철모양의 돌출 패턴을 갖는다.
층간절연막(11)이 식각된 부분은 후속 폴리실리콘 형성을 통해 접합영역을 형성하게 되며, 따라서 채널의 두께를 고려하여 층간절연막(11)의 식각 두께를 조절하는 것이 바람직하다. 예컨대, 층간절연막(11)은 200Å 정도의 두께가 리세스 될 수 있다.
도 2d에 도시된 바와 같이, 채널용 트렌치(13)을 포함하는 전체구조에 채널용 트렌치(13) 측벽의 돌출 패턴을 매립하는 제2채널용 도전막(14)을 형성한다.
제2채널용 도전막(14)은 제1채널용 도전막(12)과 함께 접합영역을 형성하기 위한 것으로, 제1채널용 도전막(12)에 반대되는 타입으로 형성하는 것이 바람직하며, 예컨대 제1채널용 도전막(12)이 P타입의 불순물이 도핑된 폴리실리콘인 경우, 제2채널용 도전막(14)은 N타입의 불순물이 도핑된 폴리실리콘으로 형성하는 것이 바람직하다. 제2채널용 도전막(14)은 돌출 패턴을 매립하기 위해 저압화학기상증착법(Low Pressure Chemical Vapor Deposition)으로 형성할 수 있다.
특히, 제2채널용 도전막(14)을 형성하기 전에, 전체 구조물의 표면에 형성된 자연 산화막(Native Oxide)을 제거하기 위한 세정공정을 진행하는 것이 바람직하다.
또한, 자연 산화막을 제거하기 위한 세정공정을 진행한 후, 최소한의 시간지연(Time Delay)으로 제2채널용 도전막(14)을 형성하거나, 세정공정과 제2채널용 도전막(14)의 증착을 동일 챔버에서 인시튜(In-Situ)로 진행하는 것이 바람직하다.
도 2e에 도시된 바와 같이, 제2채널용 도전막(14, 도 2d 참조)을 식각하여 층간절연막(11)의 식각에 의해 비어있는 공간에만 잔류시킨다. 이를 위해, 제2채널용 도전막(14, 도 2d 참조)은 에치백(Etch back) 공정을 진행할 수 있으며, 식각된 제2채널용 도전막(14A)이 채널용 트렌치(13)의 요철부분을 매립함으로써 채널용 트렌치(13) 측벽의 돌출 패턴을 평탄하게 바꾼다.
식각된 폴리실리콘층(14A)은 제1채널용 도전막(12)과 함께 채널(Channel) 역할을 하며, 이하, 식각된 폴리실리콘층(14A)을 n+타입 접합영역(14A)이라고 한다.
위와 같이, 층간절연막(11)을 식각하여 비어있는 공간 즉, 채널용 트렌치(13)의 요철부에 n+ 타입의 불순물이 도핑된 제2채널용 도전막(14, 도 2d 참조)을 채워넣음으로써 제1채널용 도전막(12)을 가운데로 양쪽에 n+타입 접합영역(14A)이 형성된다.
이어서, 채널용 트렌치(13) 내부에 제1분리절연막(15)을 매립한다. 제1분리절연막(15)은 채널 간 절연을 위한 것으로, 산화막으로 형성할 수 있다.
도 2f에 도시된 바와 같이, 제1분리절연막(15) 사이에 연결되어 있는 복수의 층간절연막(11) 및 제1채널용 도전막(12)을 식각하여 기판(10)을 노출시키는 도전막 식각용 트렌치(16)를 형성한다.
도전막 식각용 트렌치(16)는 게이트 전극을 위한 영역을 제공하기 위한 것으로, 도전막 식각용 트렌치(16)를 형성하기 위해서는 먼저, 복수의 층간절연막(11) 및 제1채널용 도전막(12)이 형성된 결과물 상에 마스크 패턴(도시생략)을 형성한다. 마스크 패턴(도시생략)은 감광막으로 형성할 수 있으며, 감광막을 코팅(Coating)한 후, 노광(Exposure) 및 현상(Development)으로 채널 형성을 위한 도전막 식각용 트렌치가 오픈되도록 패터닝하여 형성할 수 있다.
도전막 식각용 트렌치(16)를 기준으로 층간절연막(11)은 도전막 식각용 트렌치(16) 쪽으로 마주보고 있으며, n+ 타입 접합영역(14A)은 바깥쪽을 바라보는 대칭적인 구조가 형성된다.
특히, 도전막 식각용 트렌치(16)의 형성시 마주보면서 대칭구조를 갖는 층간절연막(11) 및 제1채널용 도전막(12)은 동일한 두께로 잔류하도록 식각하는 것이 바람직하다.
도 2g에 도시된 바와 같이, 제1채널용 도전막(12)을 부분 식각한다. 제1채널용 도전막(12)은 n+타입 접합영역(14A)과 동일한 두께로 잔류하도록 식각하는 것이 바람직하며, 제1채널용 도전막(12)의 식각에 따라 층간절연막(11)이 제1채널용 도전막(12)보다 튀어나오는 돌출 패턴이 형성된다. 제1채널용 도전막(12)의 부분 식각으로 도전막 식각용 트렌치(16)의 측벽은 요철 모양의 돌출 패턴을 갖는다.
부분 식각되어 n+타입 접합영역(14A)과 동일 두께로 잔류하는 제1채널용 도전막(12)은 n+타입 접합영역(14A)와 함께 채널 역할을 하며, 이하 잔류하는 제1채널용 도전막(12)을 'p+타입 접합영역(12A)'이라고 한다.
도 2h에 도시된 바와 같이, 도전막 식각용 트렌치(16)의 돌출 패턴의 표면을 따라 터널절연막, 전하트랩막 및 전하차단막(17)을 형성한다. 본 실시예에서는 설명의 편의를 위해 터널절연막, 전하트랩막 및 전하차단막(17)을 하나의 막으로 도시하기로 한다. 이때, 터널절연막은 산화막으로 형성할 수 있고, 전하트랩막은 질화막으로 형성할 수 있으며, 전하차단막은 산화막으로 형성할 수 있다.
이어서, 제1채널용 도전막(12)의 식각에 의해 형성된 요철부에 게이트 전극(18)을 매립한다. 게이트 전극(18)은 도전물질로 형성하며, 폴리실리콘 또는 금속물질로 형성할 수 있다. 특히, 게이트 전극(18)은 저항이 낮추기 위해 금속물질로 형성하는 것이 바람직하며, 도 2g에서 미리 접합영역을 형성하였기 때문에 게이트 전극 형성시 금속물질의 적용이 가능하다.
이어서, 도전막 식각용 트렌치(16)에 제2분리절연막(19)을 매립한다. 제2분리절연막(19)은 이웃하는 스트링 간의 분리를 위한 것으로, 산화막으로 형성할 수 있다.
위와 같이, 게이트 전극(18) 하부에는 p+타입 접합영역(12A)을 형성하고, 양쪽에는 n+타입 접합영역(14A)을 형성하여 n+, p+, n+구조의 소스(Source), 게이트(Gate) 및 드레인(Drain)의 트랜지스터 구조를 형성함으로써, 수직 채널을 갖는 셀 트랜지스터의 동작을 공핍 모드(Depletion mode)가 아닌 증가모드(Enhancement mode)로 구동할 수 있는 장점이 있다.
따라서, 개별적인 트랜지스터 구동이 더욱 용이해지며, 소거 동작을 전자를 통한 FN 터널링 방식을 사용할 수 있으므로, 정공을 통한 소거 동작보다 더욱 빠른 소거 동작 속도를 확보하는 장점이 있다. 또한, 누설전류 측면에서도 향상된 특성을 보여주기 때문에 장치의 신뢰성 역시 확보하는 장점이 있다.
또한, 게이트 전극(18)을 형성하기 전에 접합영역(12A, 14A)을 미리 형성함으로써 게이트 전극(18) 형성시 금속물질의 적용이 가능한 장점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
10 : 기판 11 : 층간절연막
12 : 제1채널용 도전막 13 : 채널용 트렌치
14 : 제2채널용 도전막 15 : 제1분리절연막
16 : 도전막 식각용 트렌치
17 : 터널절연막, 전하트랩막 및 전하차단막
18 : 게이트 전극 19 : 제2분리절연막

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 기판 상에 복수의 층간절연막 및 제1채널용 도전막을 교대로 적층하는 단계;
    상기 복수의 층간절연막 및 제1채널용 도전막을 식각하여 채널용 트렌치를 형성하는 단계;
    상기 채널용 트렌치에 의해 노출된 상기 층간절연막을 일부 두께 식각하여 상기 채널용 트렌치의 측벽에 요철 형태의 돌출 패턴을 형성하는 단계; 및
    상기 채널용 트렌치의 측벽의 요철부에 제1채널용 도전막과 반대타입의 불순물이 도핑된 제2채널용 도전막을 매립시키는 단계
    를 포함하는 비휘발성 메모리 장치 제조 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 제2채널용 도전막을 매립시키는 단계 후,
    상기 채널용 트렌치에 제1분리절연막을 매립하는 단계;
    상기 제1분리절연막 사이의 복수의 층간절연막 및 제1채널용 도전막을 식각하여 도전막 식각용 트렌치를 형성하는 단계; 및
    상기 도전막 식각용 트렌치에 의해 노출된 상기 제1채널용 도전막을 일부 두께 식각하여 도전막 식각용 트렌치의 측벽에 요철 형태의 돌출 패턴을 형성하는 단계
    를 더 포함하는 비휘발성 메모리 장치 제조 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 제1채널용 도전막은 p타입 불순물이 도핑된 폴리실리콘으로 형성하는 비휘발성 메모리 장치 제조 방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 제2채널용 도전막은 n타입 불순물이 도핑된 폴리실리콘으로 형성하는 비휘발성 메모리 장치 제조 방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 층간절연막 및 제1분리절연막은 산화막으로 형성하는 비휘발성 메모리 장치 제조 방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 도전막 식각용 트렌치의 측벽에 요철 형태의 돌출 패턴을 형성하는 단계에서,
    상기 제2채널용 도전막의 두께와 동일해지도록 상기 도전막 식각용 트렌치에 의해 노출된 제1채널용 도전막을 식각하는 비휘발성 메모리 장치 제조 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제6항에 있어서,
    상기 도전막 식각용 트렌치의 측벽에 상기 돌출 패턴을 형성하는 단계 후,
    상기 도전막 식각용 트렌치의 측벽을 따라 터널절연막, 전하트랩막 및 전하차단막을 형성하는 단계; 및
    상기 전하차단막 상에 상기 도전막 식각용 트렌치의 측벽의 요철부를 매립하는 게이트 전극을 형성하는 단계를 더 포함하는 비휘발성 메모리 장치 제조 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서,
    상기 게이트 전극은 폴리실리콘 또는 금속물질로 형성하는 비휘발성 메모리 장치 제조 방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제5항에 있어서,
    상기 제1 및 제2채널용 도전막은 상기 비휘발성 메모리 장치의 채널이 되는 비휘발성 메모리 장치 제조 방법.
KR1020100039890A 2010-04-29 2010-04-29 비휘발성 메모리 장치 및 그의 제조 방법 KR101070317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100039890A KR101070317B1 (ko) 2010-04-29 2010-04-29 비휘발성 메모리 장치 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100039890A KR101070317B1 (ko) 2010-04-29 2010-04-29 비휘발성 메모리 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR101070317B1 true KR101070317B1 (ko) 2011-10-06

Family

ID=45032329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100039890A KR101070317B1 (ko) 2010-04-29 2010-04-29 비휘발성 메모리 장치 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101070317B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9733864B2 (en) 2014-01-21 2017-08-15 Samsung Electronics Co., Ltd. Memory system including nonvolatile memory device and erase method thereof
KR102061694B1 (ko) 2013-10-14 2020-01-02 삼성전자주식회사 3차원 크로스 포인트 어레이를 갖는 반도체 메모리 소자
US11335685B2 (en) 2019-04-30 2022-05-17 Samsung Electronics Co., Ltd. Semiconductor memory device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032269A (ja) 1996-07-17 1998-02-03 Toshiba Microelectron Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032269A (ja) 1996-07-17 1998-02-03 Toshiba Microelectron Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102061694B1 (ko) 2013-10-14 2020-01-02 삼성전자주식회사 3차원 크로스 포인트 어레이를 갖는 반도체 메모리 소자
US9733864B2 (en) 2014-01-21 2017-08-15 Samsung Electronics Co., Ltd. Memory system including nonvolatile memory device and erase method thereof
US11335685B2 (en) 2019-04-30 2022-05-17 Samsung Electronics Co., Ltd. Semiconductor memory device

Similar Documents

Publication Publication Date Title
US8829598B2 (en) Non-volatile memory device having three dimensional, vertical channel, alternately stacked gate electrode structure
KR101868799B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
US8669608B2 (en) Method for manufacturing nonvolatile semiconductor storage device and nonvolatile semiconductor storage device
US8643076B2 (en) Non-volatile memory device and method for fabricating the same
EP2455967A1 (en) A method for forming a buried dielectric layer underneath a semiconductor fin
US20090315100A1 (en) Method of manufacturing semiconductur device
JP2013055204A (ja) 半導体記憶装置
KR101942421B1 (ko) 비휘발성 메모리 장치 및 그 제조 방법
US8936983B2 (en) Method of fabricating a semiconductor memory device
CN111244104A (zh) Sonos存储器及其制作方法
JP5998512B2 (ja) 半導体装置および半導体装置の製造方法
KR20130101775A (ko) 반도체 소자 및 그 제조방법
KR101070317B1 (ko) 비휘발성 메모리 장치 및 그의 제조 방법
JP2000260887A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100771152B1 (ko) 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법
KR101096166B1 (ko) 반도체 장치 및 그 제조방법
US8956950B2 (en) Method of manufacturing semiconductor devices
KR100900301B1 (ko) 매몰된 비트 라인을 구비하는 메모리 반도체 장치 및 그제조 방법
KR100866953B1 (ko) 반도체 소자 및 그 제조 방법
KR101115473B1 (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR101003489B1 (ko) 리세스 게이트를 갖는 매몰 채널형 트랜지스터의 제조 방법
KR20120120682A (ko) 반도체 장치 및 그 제조방법
KR100670748B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
JP4284311B2 (ja) 半導体記憶装置の製造方法
KR100649321B1 (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee