DE102018217288A1 - Transistorelement mit reduziertem lateralen elektrischen Feld - Google Patents

Transistorelement mit reduziertem lateralen elektrischen Feld Download PDF

Info

Publication number
DE102018217288A1
DE102018217288A1 DE102018217288.9A DE102018217288A DE102018217288A1 DE 102018217288 A1 DE102018217288 A1 DE 102018217288A1 DE 102018217288 A DE102018217288 A DE 102018217288A DE 102018217288 A1 DE102018217288 A1 DE 102018217288A1
Authority
DE
Germany
Prior art keywords
forming
implantation
channel region
laterally
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018217288.9A
Other languages
English (en)
Inventor
Damien Angot
Alban Zaka
Tom Herrmann
Venkata Naga Ranjith Kuma Nelluri
Jan Hoentschel
Lars MUELLER-MESKAMP
Martin Gerhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102018217288A1 publication Critical patent/DE102018217288A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

In aufwändigen Halbleiterbauelementen wird das laterale elektrische Feld in vollständig verarmten Transistorelementen, die bei erhöhten Versorgungsspannungen betrieben werden, deutlich reduziert, indem ein lateral abgestuftes Dotierstoffprofil an Randgebieten der jeweiligen Kanalgebiete erzeugt wird. In einigen anschaulichen Ausführungsformen werden dazu ein oder mehrere Dotierstoffsorten vor dem Fertigstellen der Gate-Elektrodenstruktur eingebaut.

Description

  • HINTERGRUND
  • GEBIET DER OFFENBARUNG
  • Im Allgemeinen betrifft die vorliegende Offenbarung Halbleiterbauelemente und Fertigungstechniken, in denen Transistorelemente auf der Grundlage eines sehr dünnen kristallinen Halbleitermaterials hergestellt werden.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Große Fortschritte wurden auf dem Gebiet der Halbleiterbauelemente gemacht, wobei diese hauptsächlich durch eine stetige Verringerung der kritischen Abmessungen von Schaltungselementen in derartigen Halbleiterbauelementen erreicht wurden. In aufwändigen Halbleiterbauelementen beruht ein wesentlicher Teil der Schaltungselemente, die darin vorgesehen sind, auf einer CMOS-Technik, die wiederum auf entsprechenden Feldeffekttransistoren beruht, die ein Kanalgebiet aufweisen, dessen Leitfähigkeit durch eine geeignete Steuerspannung gesteuert ist. Die Steuerspannung wird typischerweise unter Anwendung einer geeigneten Elektrodenstruktur angelegt, die typischerweise als eine Gate-Elektrodenstruktur bezeichnet wird, die ein Elektrodenmaterial aufweist, das von dem Halbleitermaterial des Kanalgebiets durch ein dielektrisches Material getrennt ist. Beim Betreiben eines derartigen Feldeffekttransistors kann somit der in dem Kanalgebiet von dem Source-Gebiet zu dem Drain-Gebiet fließende Strom effizient durch Anlegen der Steuerspannung an die Gate-Elektrodenstruktur gesteuert werden, wobei Transistoreigenschaften, etwa eine Schwellenspannung bzw. Einsetzspannung, der Durchlassstrom und dergleichen, von diversen Bauteilparametern abhängen.
  • Im Allgemeinen trägt die kontinuierliche Verringerung kritischer Abmessungen von Feldeffekttransistoren, insbesondere der Länge des Kanalgebiets, zu einer größeren Gesamtpackungsdichte bei, wobei ein gewisser Grad an Leistungszuwachs mit einer Größenreduzierung der Transistoren einhergehen kann. Andererseits ist die stetige Verringerung kritischer Abmessungen von Feldeffekttransistoren mit großen Problemen behaftet, die es zu lösen gilt, um die Leistungsgewinne nicht aufzuheben, die im Allgemeinen durch Reduzieren der kritischen Strukturgrößen erreicht werden. Beispielsweise hängt eine wirksame Steuerbarkeit des Kanalgebiets der Transistorelemente wesentlich von der kapazitiven Kopplung der Gate-Elektrodenstruktur zu dem Kanalgebiet ab, und dies wird typischerweise aufwändiger, wenn die Kanallänge der Transistoren reduziert wird. Daher muss eine Dicke des Gate-Dielektrikumsmaterials in geeigneter Weise so angepasst werden, dass eine ausreichende kapazitive Kopplung geschaffen wird, wobei dennoch eine geeignete dielektrische Durchschlagsfestigkeit in Bezug auf die Versorgungsspannung und/oder Steuerspannung sichergestellt ist, die beim Betreiben des Transistorelements anliegt, wenn diese Spannungen sich voneinander unterscheiden. Daher werden in aufwändigen Halbleiterbauelementen unterschiedliche Arten von Gate-Elektrodenstrukturen mit unterschiedlichen Arten und/oder Materialien mit unterschiedlicher Dicke eingesetzt, um den gesamten Bauteilerfordernissen Rechnung zu tragen, da typischerweise Transistorelemente in einer komplexen integrierten Schaltung für unterschiedliche Zwecke entsprechend gestaltet sind. Beispielsweise ist in gewissen Logikwegen einer mehr oder minder komplexen Steuerschaltung eine erhöhte Schaltgeschwindigkeit des jeweiligen Feldeffekttransistors von hoher Wichtigkeit, wodurch äußerst kleine Gate-Längenabmessungen in Verbindung mit speziell angepassten Gate-Elektrodenstrukturen erforderlich sind. Um nicht in unnötiger Weise die Gesamtleistungsverluste, beispielsweise durch statische und dynamische Leckströme, zu erhöhen, wird versucht, die entsprechenden Transistoren so zu gestalten, dass ein Betrieb bei moderat geringen Versorgungsspannungen, etwa ungefähr 1 V oder sogar kleiner, in aufwändigen aktuell verfügbaren Halbleiterbauelementen möglich ist.
  • In anderen Bauteilbereichen kann eine erhöhte Betriebsspannung generell erforderlich sein, beispielsweise zur Bereitstellung einer geeigneten Anpassung an die Signalverarbeitung auf der Grundlage externer Signale und/oder auf der Grundlage von Signalen, die durch unterschiedliche Bauteilbereiche bereitgestellt werden, die im Allgemeinen auf der Grundlage einer erhöhten Versorgungsspannung betrieben werden. Beispielsweise arbeiten Eingangs-/Ausgangsbereiche einer komplexen integrierten Schaltung häufig bei erhöhten Versorgungsspannungen im Vergleich zu einer „internen“ reduzierten Versorgungsspannung für aufwändige digitale Schaltungsbereiche, wobei 2,5 bis 3,3 V häufig als Betriebsspannungen eingesetzt werden. Aufgrund dieser deutlich unterschiedlichen Versorgungsspannungen und somit auch Gate-Spannungen muss folglich eine entsprechende Anpassung gewisser Transistorparameter, etwa die Dicke des Gate-Dielektrikumsmaterials und dergleichen, in Betracht gezogen werden.
  • Bei der weiteren Verringerung kritischer Abmessungen, die auf eine Verbesserung des Gesamtleistungsvermögens abstellen, und insbesondere für die Bereitstellung einer erhöhten Packungsdichte derartiger integrierter Schaltungen, sind unterschiedliche Vorgehensweisen beispielsweise in Hinblick auf die Verbesserung der gesamten Kanalsteuerbarkeit entwickelt worden. Ein vielversprechender Ansatz besteht in der Bereitstellung von im Wesentlichen vollständig verarmten Kanalgebieten mit reduzierter Dotierstoffkonzentration. Dazu wird ein sehr dünnes Halbleiterbasismaterial, etwa ein kristallines Siliziummaterial, ein kristallines Silizium/Germaniummaterial und dergleichen mit einer sehr geringen Dotierstoffkonzentration oder sogar als ein intrinsisches Material vorgesehen, wodurch zu einer Verringerung der Streuereignisse und Streuzentren beigetragen wird, die typischerweise mit dem Einbau von Dotierstoffsorten in Zusammenhang stehen. Ferner kann eine im Wesentlichen vollständige Verarmung des Kanalgebiets für einen gewissen Transistorzustand erreicht werden, wenn im Wesentlichen kein leitender Kanal erforderlich ist. In derartigen aufwändigen ebenen Transistorkonfigurationen kann das sehr dünne Halbleiterbasismaterial, das eine Anfangsdicke von 15 nm und deutlich kleiner haben kann, mit einer geeignet gestalteten Gate-Elektrodenstruktur kombiniert, wodurch Transistorelemente mit einer Kanallänge von ungefähr 30 nm und weniger erhalten werden. Da ferner die sehr reduzierte Dicke des Halbleitermaterials gewisse Einschränkungen in Hinblick auf das Bereitstellen gut leitender Drain- und Source-Gebiete hervorgerufen kann, werden derartige Gebiete typischerweise auf der Grundlage einer erhabenen Drain- und Source-Architektur hergestellt, in der ein geeignet stark in-situ dotiertes Halbleitermaterial auf dem anfänglichen Halbleitermaterial aufgewachsen wird.
  • Obwohl dieser grundlegende Bauteilaufbau von Transistoren in aufwändigen Halbleiterbauelementen äußerst wirksam sein kann für Transistorelemente, die für kritische Signalwege vorgesehen sind, so zeigt es sich dennoch, dass bei der weiteren Reduzierung der Gesamtabmessungen ausgeprägte Zuverlässigkeitsprobleme für Transistorelemente entstehen können, die den gleichen grundlegenden Aufbau haben, wobei eine erhöhte Versorgungsspannung anzulegen ist, um mit den gesamten funktionalen Anforderungen für gewisse Schaltungsbereiche verträglich zu sein, etwa von I/O- (Eingangs-/Ausgangs-) Bereichen und dergleichen. Es wurde erkannt, dass entsprechende Zuverlässigkeitsprobleme, das heißt, eine Degradation des Bauteilverhaltens und/oder ein vorzeitiger Ausfall von Halbleiterbauelementen, mit dem Einprägen von energiereichen Ladungsträgern (HCl) verknüpft sein kann, was ein Phänomen ist, das bei erhöhten Versorgungsspannungen auftritt, wobei Ladungsträger, die im Source-Gebiet eingeprägt werden, ausreichend Energie erreichen, so dass sie das Potential des Gate-Dielektrikumsmaterials überschreiten können. Das heißt, typischerweise kann auf der Drain-Seite eine gewisse Menge an Ladungsträgern in das Gate-Dielektrikumsmaterial eintreten und dieses möglicherweise durchdringen, wodurch die gesamten Transistoreigenschaften, etwa die Schwellenspannung, das Leckstromverhalten und dergleichen, deutlich geändert werden.
  • In Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Offenbarung Techniken und Halbleiterbauelemente, in denen Transistorelemente auf der Grundlage einer dünnen Halbleiterbasisschicht hergestellt werden, wobei die Auswirkungen eines oder mehrerer der oben erkannten Probleme vermieden oder zumindest reduziert werden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Das Folgende repräsentiert einen vereinfachten Überblick der Offenbarung, um ein grundlegendes Verständnis einiger Aspekte der Erfindung zu bieten. Dieser Überblick ist kein vollständiger Überblick über die Erfindung. Es ist nicht beabsichtigt, wesentliche oder entscheidende Elemente der Erfindung anzugeben oder den Schutzbereich der Erfindung abzugrenzen. Der einzige Zweck besteht darin, gewisse Konzepte in vereinfachter Form als Einleitung für die folgende detailliertere Beschreibung anzugeben.
  • Im Allgemeinen beruht die vorliegende Offenbarung auf der Erkenntnis, dass die Bauteildegradation, die durch hochenergetische Ladungsträger hervorgerufen wird, zu einem gewissen Maße durch Implementieren eines abgestuften Dotierstoffprofils zumindest an einem relevanten Rand der Gate-Elektrodenstruktur reduziert werden kann, wobei dennoch der grundlegende Transistoraufbau beibehalten wird. Dazu werden in einigen anschaulichen Ausführungsformen, wie sie hierin offenbart sind, eine oder mehrere Arten von Dotierstoffen einer erforderlichen Leitfähigkeitsart in das Halbleiterbasismaterial während einer geeigneten Fertigungsphase vor dem eigentlichen Herstellen der Gate-Elektrodenstruktur eingebracht, wodurch ein hohes Maß an Flexibilität beim geeigneten Bereitstellen der lateralen Abstufung des Dotierstoffprofils erreicht wird. Beispielsweise können geeignet gestaltete Implantationsprozesse angewendet werden, um nicht in unnötiger Weise die Kristallstruktur des Halbleiterbasismaterials zu beeinflussen, wobei dennoch eine lateral unterschiedliche Menge an Dotierstoffen eingebaut wird, um das entsprechende laterale elektrische Feld zu reduzieren, das während des Betriebs des Kanalgebiets mit einer gewünschten relativ hohen Betriebsspannung angetroffen wird, wenn diese zwischen dem Source-Gebiet und dem Drain-Gebiet des entsprechenden Transistorelements angelegt wird.
  • In anderen anschaulichen hierin offenbarten Ausführungsformen wird die laterale Abstufung des Dotierstoffprofils in einer späteren Fertigungsphase beispielsweise auf der Grundlage der Gate-Elektrodenstruktur und/oder eines Maskierungsschemas erreicht, das zur Strukturierung der Gate-Elektrodenstruktur verwendet wird, wodurch zu besseren Prozessbedingungen beitragen wird, beispielsweise wenn eine im Wesentlichen selbstjustierende Positionierung des lateral abgestuften Dotierstoffprofils als vorteilhaft erachtet wird.
  • In anderen hierin offenbarten anschaulichen Ausführungsformen kann die Erstellung des lateral variierenden Dotierstoffprofils auf der Grundlage von Diffusionsprozessen bewerkstelligt werden, die so gesteuert werden, dass spezielle Diffusionsbedingungen für zwei oder mehr unterschiedliche Dotierstoffsorten eingerichtet werden und/oder dass eine oder mehrere Dotierstoffsorten in das Halbleiterbasismaterial eingebaut und somit in der Nähe der Gate-Randgebiete eingebaut werden.
  • Ein anschauliches hierin offenbartes Verfahren umfasst die Bildung eines lateral abgestuften Dotierstoffprofils in einem ersten Randgebiet und/oder einem zweiten Randgebiet eines Kanalgebiets, das in einer kristallinen Halbleiterschicht für ein vollständig verarmtes Transistorelement vorgesehen ist. Das Verfahren umfasst ferner Bilden einer Gate-Elektrodenstruktur auf dem Kanalgebiet derart, dass dieses mit dem ersten und dem zweiten Randgebiet überlappt.
  • Gemäß einer weiteren hierin offenbarten anschaulichen Ausführungsform wird ein Verfahren bereitgestellt, das die Bildung eines lateral abgestuften Dotierstoffprofils in einem ersten Randgebiet und/oder einem zweiten entgegengesetzt positionierten Randgebiet eines Kanalgebiets eines Transistorelements umfasst. Ferner beinhaltet das Verfahren nach dem Bilden des lateral abgestuften Dotierstoffprofils das Bilden einer Gate-Elektrodenstruktur auf dem Kanalgebiet, wobei das Kanalgebiet zumindest teilweise mit dem ersten und dem zweiten Randgebiet überlappt.
  • Eine weitere hierin offenbarte anschauliche Ausführungsform betrifft ein Transistorelement in einem Halbleiterbauelement. Das Transistorelement weist ein Kanalgebiet auf, das in einer Halbleiterschicht mit einer Dicke von ungefähr 15 nm oder weniger ausgebildet ist, wobei das Kanalgebiet ein erstes Randgebiet, das sich entlang einer Transistorbreitenrichtung erstreckt, und ein zweites Randgebiet aufweist, das sich entlang der Transistorbreitenrichtung erstreckt. Das erste und/oder das zweite Randgebiet haben ein lateral abgestuftes Dotierstoffprofil, das in Richtung zur Mitte des Kanalgebiets schwächer wird. Ferner beinhaltet das Transistorelement eine Gate-Elektrodenstruktur, die auf dem Kanalgebiet und dem ersten und dem zweiten Randgebiet ausgebildet ist. Des Weiteren enthält das Transistorelement erhabene Drain- und Source-Gebiete, die lateral benachbart zu der Gate-Elektrodenstruktur ausgebildet sind.
  • Figurenliste
  • Die Offenbarung kann mit Bezugnahme auf die folgende Beschreibung in Verbindung mit den begleitenden Zeichnungen besser verstanden werden, in denen gleiche Bezugszeichen gleiche Elemente angeben und in denen:
    • 1A-1C schematisch Querschnittsansichten eines Halbleiterbauelements in einer frühen Fertigungsphase zeigen, wobei Dotierstoffsorten in eine dünne Halbleiterschicht auf der Grundlage eines geeigneten Maskierungsschemas so eingebaut werden, dass ein lateral abgestuftes Dotierstoffprofil vor der Herstellung einer Gate-Elektrodenstruktur erhalten wird;
    • 1D schematisch ein Transistorelement eines Halbleiterbauelements zeigt, wobei mindestens ein Randgebiet eines Kanalgebiets ein lateral abgestuftes Dotierstoffprofil hat;
    • 1E schematisch das qualitative Funktionsverhalten eines Transistorelements in Hinblick auf ein laterales elektrisches Feld zeigt;
    • 2A-2E schematisch Querschnittsansichten eines Halbleiterbauelements während einer frühen Fertigungsphase zeigen, in denen maskierte Implantationsprozesse auf der Grundlage eines variierenden Grades an Maskierung angewendet werden, um ein lateral abgestuftes Dotierstoffprofil vor der Herstellung einer Gate-Elektrodenstruktur zu erhalten;
    • 3A-3B schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, in denen mindestens zwei unterschiedliche Dotierstoffsorten mit unterschiedlichem Diffusionsverhalten in das Halbleiterbasismaterial so eingebaut werden, dass ein lateral abgestuftes Dotierstoffprofil in Randgebieten eines Kanalgebiets beim Initiieren eines Diffusionsprozesses erhalten werden; und
    • 4A-4B schematisch eine Querschnittsansicht bzw. eine Draufsicht eines Halbleiterbauelements in einer Fertigungsphase zeigen, in der eine oder mehrere Dotierstoffsorten lateral von einem Isolationsgraben aus eingebaut werden, der entlang einer lateralen Richtung eines aktiven Gebiets von Halbleiterbauelementen vorgesehen ist.
  • Obwohl der hierin offenbarte Gegenstand diverse Modifizierungen und alternativen Formen unterliegen kann, sind dennoch spezielle Ausführungsformen beispielhaft in den Zeichnungen gezeigt und hierin detailliert beschrieben. Es sollte jedoch beachtet werden, dass die Beschreibung spezieller Ausführungsformen hierin nicht dafür beabsichtigt ist, die Erfindung auf die speziellen offenbarten Formen einzuschränken, sondern die Erfindung soll im Gegenteil alle Modifizierungen, Äquivalente und Alternativen abdecken, die innerhalb des Grundgedankens und des Bereichs der Erfindung liegen, wie sie durch die angefügten Patentansprüche festgelegt ist.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Beschreibung sind zum Zwecke der Erläuterung zahlreiche spezielle Details angegeben, um ein gründliches Verständnis anschaulicher Ausführungsformen zu ermöglichen. Es sollte jedoch beachtet sein, dass anschauliche Ausführungsformen ohne diese speziellen Details oder mittels einer äquivalenten Anordnung praktiziert werden können. In anderen Fällen sind gut bekannte Strukturen und Bauelemente in einer Blockansicht gezeigt, um die anschaulichen Ausführungsformen nicht unnötig mit Details zu überfrachten. Des Weiteren sollen, sofern dies nicht anders angegeben ist, alle Zahlen, die Mengen, Verhältnisse und numerische Eigenschaften von Inhaltsstoffen, Reaktionsbedingungen usw. betreffen und in der Beschreibung und in den Ansprüchen verwendet sind, so verstanden werden, dass sie durch den Begriff „ungefähr“ modifiziert sind, um etwa Prozessungenauigkeiten zu beschreiben.
  • Im Folgenden sind diverse Ausführungsformen der Erfindung beschrieben. Im Sinne der Klarheit sind nicht alle Merkmale einer tatsächlichen Implementierung in dieser Anmeldung beschrieben. Es ist jedoch zu beachten, dass bei der Entwicklung einer derartigen tatsächlichen Ausführungsform zahlreiche implementationsspezifische Entscheidungen getroffen werden müssen, um die speziellen Ziele der Entwickler zu erreichen, etwa die Verträglichkeit mit systembezogenen und firmenbezogenen Rahmenbedingungen, die sich von einer Implementierung zur anderen unterscheiden können. Des Weiteren ist zu beachten, dass ein derartiger Entwicklungsaufwand komplex und zeitaufwändig sein kann, aber dennoch eine Routinemaßnahme für den Fachmann darstellt, wenn er im Besitze dieser Offenbarung ist.
  • Die vorliegende Offenbarung wird nun mit Verweis auf die begleitenden Figuren beschrieben. Diverse Strukturen, Systeme und Bauelemente sind zum Zwecke der Erläuterung in den Zeichnungen schematisch dargestellt und sollen nicht die vorliegende Offenbarung mit Details verdunkeln, die der Fachmann ohnehin kennt. Dennoch sind die beigefügten Zeichnungen Bestandteil der Beschreibung und dienen dazu, anschauliche Beispiele der vorliegenden Offenbarung zu beschreiben und zu erläutern. Die hierin verwendeten Begriffe und Ausdrücke sollten so verstanden und aufgefasst werden, dass sie die Bedeutung haben, die dem Fachmann geläufig ist. Es soll keine spezielle Definition eines Begriffs oder eines Ausdrucks, das heißt, eine Definition, die sich von der üblichen Bedeutung, die sich für den Fachmann ergibt, abweicht, beabsichtigt sein, wenn der Begriff oder der Ausdruck hierin konsistent verwendet wird. Wenn ein Begriff oder ein Ausdruck eine spezielle Bedeutung haben soll, das heißt, eine Bedeutung, die sich vom Verständnis des Fachmanns unterscheidet, so wird eine derartige spezielle Definition explizit in der Beschreibung in definierender Weise angegeben, die direkt und eindeutig die spezielle Definition für den Begriff oder den Ausdruck bereitstellt.
  • Wie zuvor erläutert ist, kann das hohe laterale elektrische Feld für Ladungsträger, insbesondere auf einer Drain-Seite eines Transistorelements, ein Zuverlässigkeitsproblem für Transistoren darstellen, die auf der Grundlage erhöhter Versorgungsspannungen, etwa ungefähr 2 V und höher, betrieben werden, wenn aufwändige, vollständig verarmte Bauteilarchitekturen einzurichten sind, um den gesamten Bauteilerfordernissen Rechnung zu tragen. Im Allgemeinen kann das Vorsehen einer vollständig verarmten Transistorarchitektur, insbesondere auf der Grundlage einer SOI- (Silizium- oder Halbleiter-auf-Isolator-) Konfiguration grundsätzlich zu einem besseren Bauteilverhalten führen, wobei gleichzeitig die Wirkungen spezieller Degradationsmechanismen verringert werden, die typischerweise mit der Verringerung von Bauteilgrößen von Transistorelementen bis 30 nm und deutlich kleiner einhergehen. Beispielsweise ermöglicht es diese Art eines grundsätzlichen Transistoraufbaus, dass weiterhin gut etablierte ebene Transistorarchitekturen eingesetzt werden, wobei dennoch die Möglichkeit einer weiteren gesamten Verringerung der Größen möglich ist.
  • Andererseits erfordert die Bereitstellung einer sehr dünnen kristallinen Halbleiterschicht, insbesondere, wenn sie auf einer vergrabenen isolierenden Schicht gebildet ist, dass die Drain- und Source-Architektur eine erhabene Konfiguration betrifft, so dass geeignete Kontaktbereiche mit niederohmschem Verhalten bereitgestellt werden, wodurch im Wesentlichen eine signifikante laterale Dotierstoffdiffusion in der sehr dünnen Halbleiterbasisschicht verhindert wird und wodurch die Entwicklung eines entsprechenden lateral abgestuften Dotierstoffprofils erschwert wird. Ferner erlaubt das dünne Halbleiterbasismaterial gegebenenfalls nicht die Verwendung einer hohen Dosis während eines Implantationsprozesses oder einer Prozesssequenz, da die Amorphisierung des Halbleiterbasismaterials schon bei deutlich geringeren Konzentrationen im Vergleich zu Halbleitermaterialien mit einer Dicke von mehreren 10 nm auftritt, wie sie typischerweise in Vollsubstratarchitekturen vorhanden ist. Aus diesen Gründen stellt die vorliegende Offenbarung Techniken zum Erzeugen eines lateral abgestuften Dotierstoffprofils zumindest an einem Randgebiet eines Kanalgebiets eines Transistorelements auf der Grundlage technischer Konzepte bereit, in denen die grundlegende Transistorkonfiguration und insbesondere das dünne Halbleiterbasismaterial über der vergrabenen isolierenden Schicht bewahrt wird. Dadurch kann die Abstufung des Profils weiterhin ein deutlich reduziertes laterales elektrisches Feld, insbesondere auf der Drain-Seite des Transistorelements, bieten, wodurch das Transistorverhalten in Hinblick auf die Langzeitzuverlässigkeit deutlich verbessert wird, da das Einprägen von hochenergetischen Ladungsträgern in und durch das Gate-Dielektrikumsmaterial deutlich reduziert werden kann.
  • Gemäß einigen hierin offenbarten anschaulichen Ausführungsformen wird der Einbau eines oder mehreren Dotiermittel mit geeigneter Leitfähigkeitsart in einer frühen Fertigungsphase bewerkstelligt, so dass entsprechende Prozessparameter für den Einbau des einen oder mehreren Dotiermittel speziell so gewählt werden können, dass sie den Erfordernissen einer sehr dünnen kristallinen Halbleitermaterialschicht Rechnung tragen, ohne dass das Vorhandensein erhabener Drain- und Source-Gebiete berücksichtigt werden muss. In einigen anschaulichen Ausführungsformen dieser Lösungsansätze wird das Dotierstoffmaterial vor dem eigentlichen Herstellen der Gate-Elektrodenstruktur oder eines Teils davon eingebaut, wodurch ein hohes Maß an Flexibilität bei der Auswahl eines geeigneten Prozesses zum Einbau des Dotiermittels und/oder für entsprechende Maskierungsschemata erreicht wird, wenn diese zum Erhalten einer lateralen Abstufung des Dotierstoffprofils erforderlich sind.
  • Beispielsweise werden in einigen anschaulichen Ausführungsformen vor der Ausbildung von Materialien der Gate-Elektrodenstruktur maskierte Implantationsprozesse ausgeführt, um eine variierende laterale Konzentration an Dotierstoffsorten einzubauen. Auf diese Weise kann die Abstufung des Dotierstoffprofils auf der Drain-Seite des Kanalgebiets für Transistorelemente erreicht werden, für die sich die Source und Drain in ihrer Funktion nicht ändern, wenn ein entsprechendes Gebiet stets als ein Drain-Gebiet oder ein Source-Gebiet verwendet wird. In anderen Fällen, wenn ein symmetrisches laterales Dotierstoffprofil an den Randgebieten erwünscht ist, das heißt, an den Gebieten, die sich entlang einer Transistorbreitenrichtung erstrecken und ihr Dotierstoffprofil sich entlang der Transistorlängenrichtung verändert, kann der Einbau des lateral variierenden Dotierstoffprofils auf der Grundlage maskierter Implantationsprozesse bewerkstelligt werden, für die ein oder mehrere Prozessparameter variiert werden. Beispielsweise kann der Grad an Maskierung, das heißt, zumindest die Größe der entsprechenden Implantationsmaske entlang der Transistorlängsrichtung, für zwei oder mehr Implantationsprozesse variiert werden, so dass Randgebiete unterschiedliche Beträge der Dosis erhalten, selbst für ansonsten identische Prozessparameter, etwa in Bezug auf Implantationsenergie, Implantationssorte und dergleichen. Während der gesamten maskierten Implantationssequenz werden ferner die Prozessparameter, insbesondere Implantationsenergie und -dosis, so angepasst, dass das Maß an implantationsbedingten Gitterschäden auf einem Niveau gehalten wird, das weiterhin eine effiziente Rekristallisation während eines nachfolgenden Ausheizprozesses ermöglicht, selbst wenn ein Schablonenmaterial in tiefer liegenden Bauteilbereichen aufgrund des Vorhandenseins der vergrabenen isolierenden Schicht nicht vorhanden ist, wenn etwa eine SOI-Konfiguration betrachtet wird.
  • In anderen anschaulichen Ausführungsformen werden zusätzlich oder alternativ zum Variieren des Grades an Maskierung andere Prozessparameter variiert, etwa die Art des Dotierstoffes, die unterschiedliche Diffusionskoeffizienten haben kann, wodurch ein unterschiedliches Maß an Diffusion während eines nachfolgenden Ausheizprozesses erreicht wird. Dies kann auch vorteilhaft für das Erzeugen eines lateral variierenden Dotierstoffprofils angewendet werden, selbst wenn sonst identische Prozessparameter verwendet werden. Das heißt, selbst wenn eine einzige Maske zum Einbau mindestens zwei unterschiedlicher Arten von Dotierstoffen der gleichen Leitfähigkeitsart in nicht-maskierte Bereiche der Halbleiterbasisschicht verwendet wird, führt das unterschiedliche Diffusionsverhalten schließlich zu einem lateral abgestuften Profil. wodurch zu einer Verringerung der lateralen Feldänderung während des Betriebs des entsprechenden Transistorelements beigetragen wird. In anderen Fällen kann ein variierendes Maß an Maskierung während entsprechender Implantationsprozesse mit dem Einbau unterschiedlicher Arten von Dotiersubstanzen kombiniert werden, zumindest in einigen Phasen der gesamten Prozesssequenz, wodurch ein zusätzlicher Steuermechanismus zum geeigneten Einstellen eines gewünschten lateralen Dotierstoffprofils bereitgestellt wird.
  • In noch anderen Fällen wird zusätzlich oder alternativ zu den zuvor genannten Steuermechanismen ein laterales Dotierstoffprofil auf der Grundlage variierender Implantationsparameter erhalten, etwa Implantationsdosis und/oder Implantationsenergie und/oder Implantationswinkel, die dennoch generell so auf die spezielle Konfiguration des Halbleiterbasismaterials angepasst sind.
  • In noch anderen anschaulichen Ausführungsformen, wie sie hierin offenbart sind, werden die zuvor beschriebenen Prozesse zum Einbau eines oder mehrerer Dotierstoffe in einer weiter fortgeschrittenen Fertigungsphase eingesetzt, beispielsweise nach der Herstellung zumindest eines Teils der Gate-Elektrodenstruktur und/oder eines Teils einer entsprechenden Strukturierungsmaske, die zum Strukturieren der Gate-Elektrodenstruktur verwendet wird. In diesem Falle für mindestens einen Implantationsprozess ein im Wesentlichen selbstjustierendes Verhalten des Einbaus der Dotierstoffsorte erreicht, ohne dass im Wesentlichen der gesamte Gate-Strukturierungsvorgang negativ beeinflusst wird.
  • In noch anderen hierin offenbarten anschaulichen Ausführungsformen wird der Einbau einer oder mehrerer Dotierstoffe zumindest teilweise auf der Grundlage einer geeignet positionierten Diffusionsschicht bewerkstelligt, etwa einer Diffusionsschicht, die in oder in der Nähe entsprechender Isolationsgräben ausgebildet ist, so dass eine gewünschte laterale Diffusion der Dotierstoffsorte in die entsprechenden Randgebiete eines noch auszubildenden Kanalgebiets erreicht wird.
  • 1A zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einer frühen Fertigungsphase, das heißt, in einer Fertigungsphase, in der eine Gate-Elektrodenstruktur eines Transistorelements noch zu herzustellen ist. In der gezeigten Fertigungsphase weist das Halbleiterbauelement 100 ein Substrat 101, etwa ein kristallines Siliziummaterial oder ein anderes Trägermaterial, abhängig von der erforderlichen Gesamtbauteilkonfiguration auf. Es sollte beachtet werden, dass ein kristallines Halbleitermaterial häufig als das Substratmaterial 101 verwendet wird, um darin dotierte Gebiete, Schaltungselemente und dergleichen zu erzeugen, wie sie in dem Bauteil 100 erforderlich sind, in Verbindung mit aufwändigen Transistorelementen, die auf der Grundlage eines kristallinen Materials 104 hergestellt werden, etwa eines Siliziummaterials, eines Silizium/Germanium-Materials und dergleichen. In der in 1A dargestellten Konfiguration wird eine SOI-Architektur eingesetzt, um die Halbleiterschicht 104 auf einer vergrabenen isolierenden Schicht 102 herzustellen, die Siliziumdioxid, Siliziumnitrid und/oder andere dielektrische Materialien, etwa dielektrische Materialien mit großer Dielektrizitätskonstante, und dergleichen aufweisen kann. Es sollte beachtet werden, dass die Dicke und der Aufbau der vergrabenen isolierenden Schicht 102 zumindest lokal bei Bedarf auf spezielle Bauteilerfordernisse angepasst sind. Wie ferner zuvor erläutert ist, liegt in einigen anschaulichen Ausführungsformen eine Dicke 104T der Halbleiterschicht 104 in einem Bereich von 15 nm und kleiner, wobei eine endgültige Dicke und/oder Materialzusammensetzung während einer beliebigen geeigneten Fertigungsphase eingestellt werden, beispielsweise indem ein Teil eines anfänglich bereitgestellten Halbleitermaterials entfernt wird, indem epitaktisch aufgewachsene Schichtbereiche gebildet werden und dergleichen. Beispielsweise wird häufig ein Silizium/Germanium-Material lokal in gewissen Bauteilbereichen hergestellt, um den jeweiligen Bauteilerfordernissen Rechnung zu tragen.
  • Ferner sind in dieser Fertigungsphase die Halbleiterschicht 104 und die vergrabene isolierende Schicht 102 lateral durch eine geeignete Isolationsstruktur 103, etwa eine Grabenisolation, begrenzt sein, die aus Siliziumdioxid, Siliziumnitrid oder einem anderen geeigneten dielektrischen Material aufgebaut ist.
  • Es sollte beachtet werden, dass die „laterale“ Richtung hierin als eine Richtung zu verstehen ist, die einer Transistorlängsrichtung (Stromtransport) entspricht, die durch 100L angegeben ist, während eine Richtung senkrecht zu der Transistorlängsrichtung 100L als eine Transistorbreitenrichtung (nicht gezeigt) betrachtet wird, die einer Richtung senkrecht zu der Zeichenebene der 1A entspricht.
  • Folglich erstreckt sich die Isolationsstruktur 103 entlang der Transistorbreitenrichtung derart, dass eine Transistorlänge entlang dieser Richtung festgelegt wird, das heißt, eine Abmessung der Halbleiterschicht 104 entlang der Transistorlängsrichtung 100L, wobei die Schicht auch als eine aktive Schicht oder ein aktives Gebiet eines Transistorelements bezeichnet wird, das noch in und auf der Halbleiterschicht 104 herzustellen ist. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen die Isolationsstruktur 103 eine Abgrenzung der Halbleiterschicht 104 nur in einer lateralen Richtung bereitstellt, das heißt, die Isolationsstruktur 103 erstreckt sich entlang der Breitenrichtung, das heißt, der Richtung senkrecht zu der Zeichenebene der 1A, wohingegen eine entsprechende Isolation entlang der Längsrichtung 100L zur Begrenzung einer Breite der Halbleiterschicht 104 gegebenenfalls noch nicht vorgesehen ist oder lediglich als ein Graben vorgesehen ist, der die Halbleiterschicht 104 „durchschneidet“, ohne mit dielektrischem Material gefüllt zu sein.
  • Ferner ist in dieser Fertigungsphase eine Implantationsmaske 105 über der Halbleiterschicht 104 in einem Bereich vorgesehen, der einem Bereich entspricht, der von einer Gate-Elektrodenstruktur in einer späteren Fertigungsphase bedeckt wird. Die Implantationsmaske 105 wird in der Form eines beliebigen geeigneten Materials, etwa als Polymermaterial, als dielektrisches Material in der Form von Siliziumdioxid und dergleichen, oder in Form eines anderen Materials bereitgestellt, das geeignete Eigenschaften hat, um auf der Grundlage eines Lithographieprozesses strukturiert zu werden und das als ein effizientes Maskenmaterial während eines Implantationsprozesses 106 wirkt. Die Implantationsmaske 105 ist so positioniert, dass mindestens eine Grenze eines Randgebiets 151E eines Kanalgebiets 151 festgelegt wird, das ein Gebiet der Halbleiterschicht 104 repräsentiert, das nachfolgend von einer noch herzustellenden Gate-Elektrodenstruktur bedeckt wird, so dass ein leitender Kanal darin beim Betreiben eines noch zu herzustellenden Transistorelements eingerichtet wird. Eine entsprechende Gate-Elektrodenstruktur kann somit Ränder 160E haben, die daher eine entsprechende Gate-Länge 160L festlegen. Durch geeignetes Positionieren der Implantationsmaske 105 und Festlegen einer entsprechenden lateralen Größe davon wird somit ein entsprechender Abstand 105L der Implantationsmaske 105 in Bezug auf den Rand 160E festgelegt, wodurch das entsprechende Randgebiet 151E während des Implantationsprozesses 106 freigelegt ist, während der Einbau von Dotierstoffmaterial in den zentralen Bereich 151C des Kanalgebiets 151 zuverlässig verhindert wird.
  • Das in 1A gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Typischerweise wird das Substratmaterial 101 in Form eines oberen Bereichs eines geeigneten Trägersubstrats, etwa eines Siliziumsubstrats und dergleichen, bereitgestellt, wobei die vergrabene isolierende Schicht 102 typischerweise zumindest lokal auf dem Substratmaterial 101 durch gut etablierte Prozesstechniken, etwa Oxidation, Abscheidung und dergleichen, hergestellt wird. Ferner wird die Halbleiterschicht 104 in ihrer anfänglichen Zusammensetzung und Dicke, das heißt, der Dicke 104T, durch eine geeignete Technik bereitgestellt, beispielsweise durch Scheiben-Bonding, um die Schicht 104 von einem Spendersubstrat auf die vergrabene isolierende Schicht 102 und dergleichen zu übertragen. Anschließend werden vor oder nach der Herstellung der Isolationsstruktur 103 dotierte Gebiete (nicht gezeigt) in dem Substratmaterial 101 mit einem Aufbau erzeugt, wie dies für die gesamten Entwurfskriterien erforderlich ist. Die Isolationsstruktur 103 wird durch gut etablierte Prozesstechniken hergestellt, in denen die Halbleiterschicht 104 durch ein geeignetes Material oder ein Materialsystem maskiert wird, woran sich komplexe Lithographie- und Ätztechniken anschließen, um Gräben zu erzeugen, die sich entlang der Breitenrichtung erstrecken, das heißt, entlang der Richtung senkrecht zu der Zeichenebene der 1A, die eine gewünschte Erstreckung entlang der Längsrichtung 100L haben. Daraufhin werden die Gräben mit einem geeigneten dielektrischen Material gefüllt, und überschüssiges Material wird durch gut etablierte Einebnungstechniken entfernt.
  • Als nächstes wird die Maske 105 durch gut etablierte Lithographietechniken hergestellt, wobei die Strukturierung der Implantationsmaske 105 nur in einer lateralen Richtung bewerkstelligt wird, wenn dies erforderlich ist, so dass die Maske sich entlang der Breitenrichtung über einen signifikanten Teil des Bauelements 100 erstrecken kann, während ihre laterale Größe während des Lithographieprozesses in Verbindung mit einem entsprechenden Strukturierungsprozess, etwa einem Entwicklungsprozess, einem Ätzeinstellprozess und dergleichen, festgelegt wird. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen die beabsichtigte Gate-Länge 160L im Wesentlichen nicht einer kritischen Dimension von äußerst komplexen Transistorelementen entspricht. Somit wird die Implantationsmaske 105 mit einer lateralen Größe vorgesehen, die kleiner als die Gate-Länge 160L ist und innerhalb der Möglichkeiten der entsprechenden Lithographie- und Strukturierungstechnik liegt. In anderen Fällen wird die Implantationsmaske 105 anfänglich mit einer lateralen Größe, das heißt, einer Abmessung entlang der Längsrichtung 100L, so vorgesehen, dass sie im Wesentlichen der Gate-Länge 160L entspricht, wodurch ähnliche Strukturierungsstrategien angewendet und eingesetzt werden, wie sie auch bei der Herstellung aufwändiger Gate-Elektrodenstrukturen eingesetzt werden. Die schließlich gewünschte reduzierte Länge der Implantationsmaske 105 kann dann auf der Grundlage von Ätzprozessen unter Anwendung gut etablierter Ätzchemien erhalten werden, wodurch schließlich der Abstand 105L erzeugt wird.
  • Es sollte beachtet werden, dass die Einstellung des Abstands 105L auch als Einstellung des Grades an Maskierung der Implantationsmaske 105 in Bezug auf den Implantationsprozess 106 bezeichnet wird.
  • Als nächstes wird der Implantationsprozess 106 auf der Grundlage geeignet ausgewählter Prozessparameter derart ausgeführt, dass eine spezielle Dotierstoffsorte in nicht-maskierte Bereiche der Halbleiterschicht 104 einschließlich des Randgebiets 151E eingebaut wird. Wie zuvor erläutert ist, wird der Implantationsprozess 106 auf der Grundlage einer entsprechenden geringen Dosis und einer geeignet ausgewählten Implantationsenergie derart ausgeführt, dass eine gewünschte relativ geringe Konzentration einer speziellen Dotierstoffsorte erreicht wird, da ein lateral abgestuftes Dotierstoffprofil in dem Randgebiet 151E zu erzeugen ist, wobei die Dotierstoffkonzentration in Richtung zu dem zentralen Bereich 151C abnimmt. Wenn beispielsweise das abgestufte Dotierstoffprofil für einen N-Transistor, der noch herzustellen ist, zu erzeugen ist, dann wird eine N-Dotierstoffsorte, etwa Arsen, Phosphor und dergleichen, während des Prozesses 106 eingebaut. Aufgrund der moderat geringen Dosis bleibt ein entsprechender Grad an Gitterschädigung relativ gering, wodurch eine ausreichende Rekristallisation in einer späteren Phase möglich ist.
  • Es sollte beachtet werden, dass geeignete Prozessparameter für den Implantationsprozess 106 in Hinblick auf Implantationsenergie, Implantationsdosis und Auswahl einer geeigneten Dotierstoffsorte effizient auf der Grundlage von Simulationsberechnungen und/oder Experimenten ermittelt werden können. Dazu wird die Wirkung einer entsprechenden Konzentration einer Dotierstoffsorte in Bezug auf das elektrische Feld, das in dem Randgebiet 151E bei Verwendung einer geeigneten Versorgungsspannung für eine gegebene Transistorarchitektur erzeugt wird, effizient durch Simulation ermittelt, und somit können entsprechende Prozessparameter ausgewählt werden. In anderen Fällen werden diverse Testimplantationen ausgeführt, mit variierenden Parametern, und die Ergebnisse werden für mehrere Testgebiete überwacht, wobei die Schicht 104 und die Implantationsmaske 105 miteingeschlossen sind. Sodann werden geeignete Parameter durch Bewerten der entsprechenden Testergebnisse ausgewählt.
  • Es sollte beachtet werden, dass in 1A und in den nachfolgenden Zeichnungen das Randgebiet 151E typischerweise so dargestellt ist, dass es an beiden Rändern 160E einer noch herzustellenden Gate-Elektrodenstruktur vorhanden ist. Auf diese Weise wird ein entsprechendes laterales abgestuftes Dotierstoffprofil in jedem der Randgebiete 151E unabhängig davon erhalten, ob ein entsprechendes Gebiet benachbart zu einem Drain-Gebiet oder einem Source-Gebiet eines noch herzustellenden Transistorelements liegt. Daher können in einem derartigen Aufbau die Funktion des Drain und der Source abhängig von dem entsprechenden elektrischen Status des entsprechenden Transistorelements geändert werden. In anderen anschaulichen Ausführungsformen (nicht gezeigt) legt die Implantationsmaske 105 lediglich eines der Randgebiete 151e frei, das benachbart zu einem entsprechenden Drain-Gebiet liegt, was für die Reduzierung des lateralen elektrischen Feldes in der Nähe des Drain-Gebietes ausreichend ist, wenn die Funktion des Drain-Gebiets und des Source-Gebiets sich während der gesamten Nutzung des entsprechenden Transistorelements nicht ändern.
  • Nach dem Ende des Implantationsprozesses 106 ist somit eine relativ geringe Konzentration eines Dotiermittels 106A in freiliegenden Bereichen der Halbleiterschicht 104 eingebaut, wodurch ein Übergang 106J gebildet wird, dessen laterale Position im Wesentlichen durch die Implantationsmaske 105 festgelegt ist. Es sollte beachtet werden, dass der Übergang 106J tatsächlich keine scharfe Grenze ist, sondern dass eine gewisse Variabilität aufgrund der Natur des Implantationsprozesses 106 vorliegen kann. Ferner kann der Übergang 106J grundsätzlich in einer späteren Phase verschoben werden, wenn ein entsprechender Ausheizprozess eingesetzt wird.
  • 1B zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine weitere Implantationsmaske 107 innerhalb der durch die Ränder 160E einer noch herzustellenden Gate-Elektrodenstruktur ausgebildet. Folglich kann eine Seitenfläche der Implantationsmaske 107 einen Abstand 107L in Bezug auf den entsprechenden Rand 160E, wobei der Abstand 107L kleiner ist im Vergleich zu dem Abstand 105L der Implantationsmaske 105 (siehe 1A). Durch das Einwirken auf das Bauelement 100 mittels eines Implantationsprozesses 108, der auf der Grundlage geeignet ausgewählter Prozessparameter ausgeführt wird, wird somit eine entsprechende Dotierstoffsorte 108A in freigelegte Bereiche der Halbleiterschicht 104 eingebaut, wodurch eine zweiter Übergang 108J erzeugt wird, der zu dem Übergang 106J lateral versetzt ist, dessen laterale Position durch die Implantationsmaske 107 festgelegt ist.
  • Die Implantationsmaske 107 wird auf der Grundlage gut etablierter Lithographie- und Strukturierungsstrategien hergestellt, wie dies bereits zuvor erläutert ist, so dass der laterale Abstand 107L erhalten wird, nachdem die vorhergehende Implantationsmaske 105 (1A) auf der Grundlage gut etablierter Reinigungsprozesse entfernt worden ist.
  • Bezüglich jeglicher Implantationsparameter für den Prozess 108 gelten die gleichen Kriterien, wie sie zuvor erläutert sind. Das heißt, in einigen anschaulichen Ausführungsformen werden eine geeignete Implantationsenergie und -dosis für die Dotierstoffsorte 108A beispielsweise auf der Grundlage von Simulationsberechnungen und/oder Experimenten ausgewählt, wobei die Prozessparameter typischerweise so ausgewählt werden, dass die gesamte Wirkung der Implantationsprozesse 105 (1A) und 108 zu einer gewünschten Dotierstoffkonzentration in nicht freigelegten Bereichen der Halbleiterschicht 104 führt, wodurch der Übergang 108J gebildet wird, der auch als das Gebiet zu verstehen ist, in welchem sich die Konzentration sich mehr oder weniger abrupt in eine reduzierte Konzentration, die durch den Übergang 106J repräsentiert ist, ändert. Folglich können insgesamt eine moderat erhöhte Dosis und somit Konzentration im Vergleich zu dem zuvor ausgeführten Implantationsprozess erhalten werden. Daraufhin wird die Implantationsmaske 107 durch einen geeigneten Reinigungsprozess auf der Grundlage von Plasma- und/oder einer Nasschemie entfernt.
  • 1C zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird nach dem Entfernen der Implantationsmaske 107 (1B) eine weitere Implantationsmaske 109 so vorgesehen, dass sie einen weiteren lateralen Abstand 109L in Bezug auf den Rand 160E festlegt, wobei der laterale Abstand 109L kleiner ist als der laterale Abstand 107L der Implantationsmaske 107 der 1B. Ferner wird ein weiterer Implantationsprozess 110 so angewendet, dass eine Dotierstoffsorte 110A in freigelegte Bereiche der Halbleiterschicht 104 eingeführt wird, wodurch ein weiterer Übergang 110J erzeugt wird, der durch die Seitenwände der Implantationsmaske 109 festgelegt ist. In Hinblick auf Parameter des Implantationsprozesses 110 und Techniken zur Herstellung der Implantationsmaske 109 gelten die gleichen Kriterien, wie sie auch zuvor erläutert sind. Das heißt, Prozessparameter, etwa Energie und Dosis, sowie eine Auswahl einer geeigneten Sorte, können auf der Grundlage von Simulationsberechnungen und/oder Experimenten erhalten werden, wobei die Implantationsmaske 109 in Übereinstimmung mit geeigneten Strukturierungsstrategien und Lithographietechniken so hergestellt wird, dass der gewünschte Grad an Maskierung während des Implantationsprozesses 110 erreicht wird. Daher repräsentieren die jeweiligen Übergänge 110J, 108J, 106J eine Abstufung der Dotierstoffkonzentration, die in Richtung zu dem zentralen Bereich 151C hin abnimmt, wodurch sich auch eine gewünschte Verringerung der lateralen elektrischen Felder während des Betriebs einer noch zu herzustellenden Gate-Elektrode ergibt. Andererseits ist die Dotierstoffkonzentration, die durch den kombinierten Einbau der Dotierstoffsorten 106A, 108A, 110A erreicht wird, so ausgewählt, dass die erforderliche moderate Dotierstoffkonzentration geschaffen wird, aber dennoch eine Kristallschädigung auf einem moderat geringen Pegel bleibt, so dass eine Rekristallisation auf der Grundlage eines geeigneten Ausheizprozesses 111 in einer nachfolgenden Phase des gesamten Herstellungsprozesses möglich ist.
  • In einigen anschaulichen Ausführungsformen wird ein entsprechender Ausheizprozess vor einem letzten Implantationsprozess ausgeführt, wenn durch Implantation hervorgerufene Schäden als zu hoch erachtet werden, da in Verbindung mit einem letzten Implantationsprozess eine wesentliche Amorphisierung freiliegender Bereiche der Halbleiterschicht 104 hervorgerufen wird. Folglich kann eine Kristallschädigung, die sich aus einem oder mehreren vorhergehenden Implantationsprozessen ergibt, ausgeheilt werden, wenn dies als geeignet erachtet wird, bevor ein nächster Implantationsprozess ausgeführt wird, wodurch verbesserte Kristalleigenschaften erreicht werden und möglicherweise die Verwendung einer höheren Dosis, falls dies erforderlich ist, möglich ist. Der eine oder die mehreren Ausheizprozesse 111 werden auf der Grundlage geeigneter Prozesstechniken ausgeführt, etwa in Form von Ausheiztechniken, die sehr kurze Ausheizzeiten im Bereich von Nanosekunden bis Mikrosekunden erfordern, wenn eine ausgeprägte Diffusion als ungeeignet erachtet wird. In diesem Falle bleiben die jeweiligen Übergänge 106J, 108J, 110J als relativ scharfe Gebiete zurück, an denen eine entsprechende mehr oder minder abrupte Änderung der Dotierstoffkonzentration beobachtbar ist. In anderen Fällen werden schnelle thermische Ausheizprozesse mit deutlich längeren Prozesszeiten eingesetzt, wodurch ein gewisses Maß an Diffusion initiiert wird, das zu mehr „abgerundeten“ und somit mehr kontinuierlichen Konzentrationsänderungen führt, falls dies gewünscht ist.
  • Es sollte ferner beachtet werden, dass der Ausheizprozess 111 oder einer oder mehrere der Ausheizprozesse, wenn zwei oder mehr Ausheizprozesse zum Einrichten eines gewünschten lateral abgestuften Dotierstoffprofils auszuführen sind, in einer späteren Fertigungsphase ausgeführt werden können, wenn die Modifizierung der Halbleiterschicht 104 mit der weiteren Verarbeitung zur Herstellung einer Gate-Elektrodenstruktur kompatibel ist. Beispielsweise wird ein Ausheizprozess angewendet, nachdem eine entsprechende Gate-Elektrodenstruktur hergestellt ist und möglicherweise eine weitere Dotierstoffsorte zum Erhalten einer gewünschten Dotierstoffkonzentration in entsprechenden Drain- und Source-Gebieten eingebaut ist.
  • Ferner nimmt in der mit Bezug zu den 1A-1C beschriebenen Prozesssequenz ein Grad an Maskierung, der durch die Abstände 105L, 107L, 109L repräsentiert ist, zu, das heißt, die Abstände verringern sich, beginnend von der Implantationsmaske 105, so dass die Implantation mit der geringsten Dosis zuerst ausgeführt wird, woran sich eine Implantation mit einer etwas erhöhten Dosis anschließt und so weiter. In anderen anschaulichen Ausführungsformen (nicht gezeigt) wird die Sequenz der Implantationsprozesse 105, 108, 110 in einer beliebigen gewünschten Weise ausgewählt, beispielsweise, indem die Implantationsmaske 109 zuerst vorgesehen wird und die Implantationsmaske 105 als letztes, so dass der Implantationsprozess 110 als ein erster Implantationsprozess mit einer moderat hoher Implantationsdosis ausgeführt wird.
  • Ferner werden in der mit Bezug auf die 1A-1C beschriebenen Sequenz die entsprechenden Implantationsmasken 105, 107, 109 als individuelle Masken bereitgestellt, die auf Basis entsprechender einzelner Lithographie- und Strukturierungsprozesse hergestellt werden. In anderen Fällen wird der Grad an Maskierung und somit die laterale Größe der Implantationsmaske 105, die anfänglich vorgesehen wird, vergrößert, indem ein geeignetes Material abgeschieden wird, etwa Siliziumdioxid und dergleichen, bevor ein nächster Implantationsprozess ausgeführt wird. Durch anfängliches Anordnen der Implantationsmaske 105 der 1A werden folglich weitere Masken durch Abscheideprozesse in einer im Wesentlichen selbstjustierenden Weise erhalten, ohne dass weitere Lithographieprozesse erforderlich sind.
  • In anderen anschaulichen Ausführungsformen wird, wie dies nachfolgend mit Verweis auf die 2A-2E detaillierter beschrieben ist, die Größe einer anfänglich bereitgestellten Implantationsmaske sequentiell reduziert, um unterschiedliche Grade an Maskierung zu erreichen.
  • 1D zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Transistorelement 150 gemäß ausgewählten Entwurfskriterien hergestellt, wobei insbesondere die Halbleiterschicht 104 als eine Halbleiterbasisschicht mit einer Dicke verwendet wird, so dass eine im Wesentlichen vollständig verarmte Transistorkonfiguration erreicht wird, wie dies zuvor erläutert ist. Ferner umfasst das Transistorelement 150 eine Gate-Elektrodenstruktur 160 mit entsprechenden Gate-Rändern 160E, die beispielsweise durch entsprechende Seitenwandabstandshalterelemente 164 festgelegt sind, die aus Siliziumnitrid, Siliziumdioxid und dergleichen hergestellt sind, um andere empfindliche Materialien der Gate-Elektrodenstruktur 160 zu umschließen und um eine elektrische Isolation in Bezug auf die Drain- und Source-Gebiete 152, 153 zu schaffen. Die Drain- und Source-Gebiete 152, 153 sind in einer erhabenen Architektur vorgesehen, in der ein hochdotiertes kristallines Halbleitermaterial auf der Halbleiterschicht 104 so ausgebildet ist, dass eine moderat hohe Leitfähigkeit geschaffen wird und somit die Herstellung entsprechender Kontaktgebiete möglich ist, so dass eine Verbindung zu entsprechenden Kontaktelementen hergestellt werden kann, die noch in einer Kontaktebene des Halbleiterbauelements 100 herzustellen sind.
  • Die Gate-Elektrodenstruktur 160 ist über dem Kanalgebiet 151, das den zentralen Bereichs 151C und, in der gezeigten Ausführungsform, die zwei Randgebiete 151E mit dem lateral abgestuften Dotierstoffprofil enthält, wie dies durch die Übergänge 106J, 108J, 110J angegeben ist, und wie auch zuvor erläutert ist, aufweist. In anderen anschaulichen Ausführungsformen ist das entsprechende abgestufte Dotierstoffprofil nur in einem Randgebiet ausgebildet, beispielsweise dem Randgebiet 151E, das benachbart zu dem Drain-Gebiet 152 angeordnet ist. Um ein Elektrodenmaterial 163 der Gate-Elektrodenstruktur 160 in geeigneter Weise elektrisch von dem Kanalgebiet 151 zu isolieren, ist ein Gate-Dielektrikumsmaterial 161 vorgesehen, etwa in Form von Siliziumoxid, Siliziumoxynitrid und dergleichen, wenn eine entsprechende Dicke und die entsprechende Dielektrizitätskonstante geeignet sind, die gewünschte Kanalsteuerbarkeit zu erreichen. In anderen Fällen weist das Gate-Dielektrikumsmaterial 161 anstatt oder zusätzlich zu einem standardmäßigen dielektrischen Material ein dielektrisches Material mit hoher Dielektrizitätskonstante auf, das dann in Verbindung mit einem zusätzlichen Metall enthaltenden Material zur Einstellung der Schwellenspannung und einer entsprechenden Barrierenschicht vorgesehen ist, die gemeinsam als 162 angegeben sind. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen das Transistorelement 150 und insbesondere die Gate-Elektrodenstruktur 160 so gestaltet sind, dass sie mit einer Versorgungsspannung von ungefähr 2,5 V und höher, etwa 3,3 V, betrieben werden, die typische Versorgungsspannungen für Transistorelemente sind, die in I/O-Schaltungsbereichen verwendet werden. Es sollte jedoch beachtet werden, dass das abgestufte Dotierstoffprofil in einem oder beiden Randgebieten 151E auch für andere Transistorelemente vorteilhaft sein kann, die bei geringeren Versorgungsspannungen arbeiten, wodurch die Gesamtzuverlässigkeit derartiger Transistorelemente noch weiter verbessert wird.
  • Das in 1D gezeigte Transistorelement 150 wird auf der Basis der folgenden Prozesse hergestellt. Beginnend mit der Bauteilkonfiguration, wie sie beispielsweise in 1C gezeigt ist, oder in einer Bauteilkonfiguration, wie sie nachfolgend mit Verweis auf die 2A-2E, 3A-3B und 4A-4B beschrieben ist, wird die Gate-Elektrodenstruktur auf der Halbleiterschicht 104 über dem Kanalgebiet 151 derart hergestellt, dass sie zumindest einen Teil der Randgebiete 151E überlappt. Dazu werden gut etablierte und aufwändige Lithographie- und Strukturierungsstrategien angewendet, indem beispielsweise zuerst das dielektrische Material 161 oder zumindest ein Teil davon hergestellt wird, woran sich das Abscheiden weiterer erforderlicher Materialsysteme und des Elektrodenmaterials 163 anschließt, möglicherweise gefolgt von der Abscheidung eines geeigneten dielektrischen Deckmaterials, etwa Siliziumnitrid und dergleichen, wobei dieses dann strukturiert und als eine Ätzmaske für die nachfolgende Strukturierung der tieferliegenden Materialien verwendet werden kann.
  • Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen, wie zuvor mit Verweis auf die 1A-1C erläutert ist, die Randgebiete 151E oder zumindest ein Gebiet davon bereits das abgestufte Dotierstoffprofil in einer mehr oder minder abgestuften oder schrittartigen Weise aufweisen kann, wobei dies von einer Sequenz von Prozessen abhängt, die zuvor ausgeführt wurden, wobei auch ein im Wesentlichen kristalliner Zustand der Halbleiterschicht 104 wiederhergestellt worden ist. Ferner kann die Abstufung des Grades an lateraler Variation des Dotierstoffprofils in den Randgebieten 151E auf der Grundlage der Anzahl an Implantationsprozessen, die während der nachfolgenden Prozesssequenz ausgeführt werden, und den jeweiligen verwendeten Prozessparametern bestimmt werden. Obwohl beispielsweise drei einzelne Implantationsprozesse zum Erhalten der drei Übergänge 106J, 108J, 110J verwendet worden sind, werden in anderen anschaulichen Ausführungsformen ein oder zwei Implantationsprozesse oder vier oder mehr Implantationsprozesse eingesetzt, wobei dies von dem erforderlichen lateralen Dotierstoffprofil abhängt. Wie ferner auch zuvor erläutert ist, und wie auch detaillierter nachfolgend dargestellt ist, können die entsprechenden Übergänge „verschmiert“ werden, so dass ein im Wesentlichen kontinuierlich variierendes Dotierstoffprofil erhalten wird, wobei dies von den Prozessparametern abhängt, die in dem einen oder den mehreren Ausheizprozessen angewendet werden.
  • Obwohl im Prinzip der entsprechende Ausheizprozess zur Wiederherstellung des kristallinen Zustands der Halbleiterschicht 104 ausgeführt werden kann, nachdem zumindest ein Teil der der Gate-Elektrodenstruktur 160 hergestellt ist, bietet in einigen anschaulichen Ausführungsformen die Ausführung entsprechender Ausheizprozesse vor dem Fertigstellen der Gate-Elektrodenstruktur 160 eine erhöhte Flexibilität bei der Anwendung spezieller Prozessparameter für die Ausheizprozesse in Bezug auf Länge, Temperatur und dergleichen.
  • Nach dem Strukturieren der Gate-Elektrodenstruktur 160 werden die Drain- und Source-Gebiete 152, 153 beispielsweise durch selektive epitaktische Aufwachstechniken hergestellt, wobei eine geeignete Dotierstoffsorte in die Abscheideatmosphäre eingeführt wird, um ein hochin-situ-dotiertes kristallines Halbleitermaterial zu erhalten. Aufgrund der zuvor eingebauten Dotierstoffsorte in der Schicht 104 wird insgesamt eine hohe Dotierstoffkonzentration in den Drain- und Source-Gebieten 152, 153 von oben nach unten erhalten, während gleichzeitig eine relativ glatte Verbindung zu dem lateral abgestuften Dotierstoffprofil in den Randgebieten 151E erreicht wird.
  • Daraufhin wird die weitere Verarbeitung fortgesetzt, indem beispielsweise ein Deckmaterial von der Gate-Elektrodenstruktur 160 entfernt wird und Kontaktbereiche (nicht gezeigt) erzeugt werden, etwa als Metallsilizid in Form von Nickel/Platinsilizid und dergleichen, wobei dies in den Drain- und Source-Gebieten 152, 153 und in der Gate-Elektrodenstruktur 160 erfolgt, woran sich die Ausbildung von Kontaktelementen (nicht gezeigt) anschließt, um die diversen Kontaktbereiche des Transistorelements 150 anzuschließen.
  • In der zuvor mit Verweis auf 1D beschriebenen Ausführungsform wird auf eine Fertigungsstrategie Bezug genommen, in der die Gate-Elektrodenstruktur 160 als eine funktionale Struktur in einer frühen Fertigungsphase bereitgestellt wird, das heißt vor der Herstellung der erhabenen Drain- und Source-Gebiete 152, 153 und vor der Herstellung jeglichen dielektrischen Materials für die Zwischenebene, was typischerweise die resultierende Transistorstruktur umschließt und die auch verwendet wird, um darin Kontaktelemente herzustellen. In anderen Strategien wird der endgültige funktionale Aufbau der Gate-Elektrodenstruktur 160 in einer späten Fertigungsphase fertiggestellt, beispielsweise durch Vorsehen zumindest einiger Materialsysteme, die durch die tatsächlichen Materialien der Gate-Elektrodenstruktur in einer späteren Fertigungsphase ersetzt werden, das heißt, nach der Herstellung der Drain- und Source-Gebiete 152, 153. Auch in diesem Falle kann das lateral abgestufte Dotierstoffprofil in den Randgebieten 151E auf der Grundlage der Prinzipien hergestellt werden, wie sie zuvor erläutert sind oder wie sie nachfolgend detaillierter beschrieben sind.
  • In jedem Falle wird durch das Vorsehen des lateral abgestuften Dotierstoffprofils, wie es durch die Übergänge 106J, 108J, 110J repräsentiert ist, zumindest in dem Randgebiet 151E auf der Drain-Seite ein verbessertes Verhalten aufgrund der deutlichen Reduzierung des lateralen elektrischen Feldes beim Betreiben des Transistorelements 150 erreicht.
  • 1E zeigt schematisch das qualitative Funktionsverhalten des Transistorelements 150 in Bezug auf ein laterales elektrisches Feld, das heißt, das Feld, das während des Betriebs des Transistorelements 150 entlang der Längsrichtung 100L vorherrscht. Wie gezeigt, repräsentiert die Kurve A ein typisches qualitatives Verhalten des lateralen elektrischen Feldes für ein Transistorelement mit dem gleichen Aufbau wie der Transistor 150, jedoch ohne den Einbau des lateral abgestuften Dotierstoffprofils. Folglich ist in der Nähe der Gate-Randes 160E benachbart zu dem Drain-Gebiet 152 ein ausgeprägter Spitzenwert zu beobachten, der somit Anlass für eine ausgeprägte Degradation gibt, die durch energiereiche Ladungsträger hervorgerufen wird, die in der Nähe des entsprechenden Randes 160E in das Gate-Dielektrikumsmaterial eingeprägt werden, wie dies auch zuvor erläutert ist. Folglich können bei moderat hohen Versorgungsspannungen ausgeprägte Zuverlässigkeitsprobleme beobachtet werden, wodurch derartige konventionelle Transistorelemente wenig wünschenswert sind, um sie in aufwändigen Halbleiterbauelementen vorzusehen.
  • Andererseits kann das lateral abgestufte Dotierstoffprofil, das durch die Übergänge 106J, 108J, 110J bezeichnet ist, zu einem deutlich reduzierten maximalen Wert des lateralen elektrischen Feldes führen, wie dies durch die Kurve B angegeben ist, wodurch die Wahrscheinlichkeit des Einprägens von energiereichen Ladungsträgern deutlich reduziert wird, und somit die Zuverlässigkeit des Transistorelements 150 deutlich erhöht wird. Andererseits wird in dem zentralen Bereich 151C der gewünschte niedrige Wert des lateralen elektrischen Feldes weiterhin bewahrt.
  • Mit Verweis auf die 2A-2E werden nun weitere anschauliche Ausführungsformen detaillierter beschrieben, um das Transistorelement 150 zu erhalten, wie es zuvor mit Verweis auf die 1D und 1E erläutert ist.
  • 2A zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Aufbau, der ähnlich zu dem des Halbleiterbauelements 100 der 1A ist. Das heißt, eine Halbleiterschicht 204 ist durch Isolationsstrukturen 203 begrenzt und ist gegebenenfalls vertikal von einem Substratmaterial 201 durch eine vergrabene isolierende Schicht 202 getrennt. In Hinblick auf diese Komponenten gelten die gleichen Kriterien, wie sie auch zuvor mit Verweis auf 1A erläutert sind.
  • Ferner wird in dieser Fertigungsphase eine Implantationsmaske 209 so vorgesehen, dass ein gewisser Grad an Maskierung eines Kanalgebiets 251 festgelegt wird. Der Grad an Maskierung kann als ein lateraler Abstand 209L der Implantationsmaske 209 von zumindest einem Drain-seitigen Rand 260E einer noch herzustellenden Gate-Elektrodenstruktur festgelegt sein. In diesem Falle definiert jedoch die Implantationsmaske 209 eine Position einer maximalen Dotierstoffkonzentration eines lateral abgestuften Dotierstoffprofils, das noch herzustellen ist. Dazu wird ein Implantationsprozess 210 auf der Grundlage von Prozessparametern angewendet, die auf Basis von Simulationsberechnungen und/oder Experimenten ermittelt sind, um eine Dotierstoffsorte 210A in freigelegte Bereiche der Halbleiterschicht 204 einzuführen. Nach dem Implantationsprozess 210 ist somit ein entsprechender Übergang 210J erzeugt, der zu Seitenwandflächen der Implantationsmaske 209 ausgerichtet ist.
  • 2B zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Materialabtragungsprozess 212 so ausgeführt wird, dass die Abmessungen der Implantationsmaske 209 verringert werden, um eine reduzierte Maske 207 zu erhalten und um einen weiteren Grad an Maskierung zu definieren, der durch den lateralen Abstand 207L in Bezug auf den Rand 260E der noch zu herzustellenden Gate-Elektrodenstruktur gegeben ist. Dazu sind viele gut etablierte Lacktrimmprozesse verfügbar und können eingesetzt werden, wodurch der gewünschte laterale Abstand 207L mit einem hohen Maß an Prozesssteuerbarkeit erhalten wird. Es sollte beachtet werden, dass die anfängliche Maske 209 beispielsweise in Bezug auf ihre vertikale Erstreckung so gestaltet ist, dass eine zuverlässige Implantationsmaske beim weiteren Reduzieren ihrer Größe während des Prozesses 212 beibehalten wird, möglicherweise während beliebiger weiterer Prozesse zur weiteren Reduzierung der Größe der anfänglichen Maske 209.
  • 2C zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein weiterer Implantationsprozess 208 auf der Grundlage geeignet ausgewählter Prozessparameter, etwa Dosis und Energie, angewendet wird, wodurch eine weitere Dotierstoffsorte 208A in freigelegte Bereiche der Halbleiterschicht 204 eingeführt wird. Folglich wird ein weiterer Übergang 208J auf der Grundlage der Implantationsmaske 207 erzeugt. Es sollte ebenfalls beachtet werden, dass in Hinblick auf jegliche Prozessparameter des Implantationsprozesses 208 die gleichen Kriterien gelten, wie sie zuvor erläutert sind.
  • 2D zeigt schematisch das Halbleiterbauelement 200, wenn es der Einwirkung einer weiteren reaktiven Umgebung 213 ausgesetzt wird, die so aufgebaut ist, dass die Größe der zuvor gebildeten Implantationsmaske 207 verringert wird, wodurch eine weitere Implantationsmaske 205 erhalten wird. Der Prozess 213 wird so gesteuert, dass der gewünschte laterale Abstand 205L in Bezug auf den Gate-Rand 260E erhalten wird, so dass der Grad an Maskierung während eines nachfolgenden Implantationsprozesses in geeigneter Weise festgelegt wird. Es sollte beachtet werden, dass, wie zuvor erläutert ist, die Höhe der Implantationsmaske 205 weiterhin ausreichend ist, so dass ein Eindringen von Dotierstoffsorten in den zentralen Bereich des Kanalgebiets 251 zuverlässig verhindert wird. Dazu wird die anfängliche Größe der Implantationsmaske 209 (2A) in geeigneter Weise in Bezug auf die Implantationsenergie ausgewählt, die in Verbindung mit der Implantationsmaske 205 eingesetzt wird.
  • 2E zeigt schematisch das Halbleiterbauelement 200, wenn es einem weiteren Implantationsprozess 206 unterzogen wird, in welchem eine weitere Dotierstoffsorte 206A so eingebaut wird, dass ein weiterer Übergang 206J in einem Randgebiet 251E des Kanalgebiets 251 erzeugt wird. In Bezug auf Prozessparameter und die Art der Dotierstoffsorte, die verwendet wird, sei ebenfalls auf die zuvor beschriebenen Ausführungsformen verwiesen.
  • Folglich kann das abgestufte Dotierstoffprofil, das durch die Übergänge 206J, 208J, 210J angegeben ist, auf der Grundlage einer Prozesssequenz eingerichtet werden, in der zumindest einige der Implantationsmasken erhalten werden, indem ein Lacktrimmprozess oder ein anderer gut steuerbarer Abtragungsprozess auf eine zuvor verwendete Implantationsmaske angewendet wird.
  • Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen die mit Verweis auf die 2A-2E beschriebene Prozessstrategie mit einer oder mehreren der zuvor mit Verweis auf die 1A-1C beschriebenen Strategien kombiniert werden kann. Das heißt, es werden eine oder mehrere der Implantationsmasken, die durch Lithographie erzeugt werden, eingesetzt, während eine oder mehrere der Implantationsmasken auf der Grundlage eines Trimmprozesses erhalten werden, der auf eine zuvor verwendete Implantationsmaske angewendet wird. Obwohl drei Implantationsmasken zuvor beschrieben sind, können zwei oder vier oder mehr Implantationsmasken verwendet werden. Obwohl ferner die entsprechenden Implantationsprozesse, die mit Verweis auf 1A-1C und 2A-2E beschrieben sind, als im Wesentlichen orthogonale Implantationsprozesse in Bezug auf die lateralen Richtungen des betrachteten Halbleiterbauelements dargestellt sind, können ein oder mehrere der Implantationsprozesse als geneigte Implantationsprozesse ausgeführt werden, oder der Implantationswinkel kann während eines einzigen Implantationsprozesses variiert werden.
  • Anschließend geht die weitere Verarbeitung so weiter, dass das in Zusammenhang mit der 1D beschriebene Halbleiterbauelement 100 erhalten wird, wobei das Funktionsverhalten ähnlich ist, wie dies im Zusammenhang der 1E beschrieben ist.
  • Mit Verweis auf 3A und 3B werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 3A zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 300 mit einem Substratmaterial 301, einer vergrabenen isolierenden Schicht 302, Isolationsstrukturen 303 und einer Halbleiterschicht 304. In Bezug auf diese Komponenten gelten die gleichen Kriterien, wie sie zuvor in Zusammenhang mit den Bauelementen 100 und 200 erläutert sind. Ferner wird in dieser Fertigungsphase eine Implantationsmaske 305 so hergestellt, dass ein gewisser Grad an Maskierung geschaffen wird, wie dies durch einen lateralen Abstand 305L der Maske 305 in Bezug zu einem Rand 360E einer noch zu herzustellenden Gate-Elektrodenstruktur repräsentiert ist. In einer Implantationssequenz, die durch individuelle Implantationsprozesse 306, 308 angegeben ist, werden mindestens zwei unterschiedliche Arten von Dotierstoffsubstanzen 306A, 308A in freigelegte Bereiche der Halbleiterschicht 304 eingebaut, wodurch ein entsprechender Übergang 306J gebildet wird. Die Dotierstoffsorten 306A, 308A repräsentieren die gleiche Leitfähigkeitsart, können sich aber in Bezug auf Diffusionseigenschaften unterscheiden. Beispielsweise repräsentieren Arsen und Phosphor N-Dotierstoffsorten, wobei Arsen einen merklich kleineren Diffusionskoeffizienten im Vergleich zu Phosphor hat. In Bezug auf die Auswahl geeigneter Implantationsenergien und Implantationsdosen können ferner entsprechende Simulationen und/oder Experimente ausgeführt werden, um die gewünschte Eindringtiefe und Konzentration zu erhalten, wobei dennoch die Kristallschädigung auf einem akzeptablen Niveau bleibt.
  • 3B zeigt schematisch das Halbleiterbauelement 300 während eines oder mehrerer Ausheizprozesse 315, die so gestaltet sind, dass die Kristallstruktur der Halbleiterschicht 304 wiederhergestellt wird und ein gewünschter Grad an Diffusion der Dotierstoffsorte 306A, 308A in Gang gesetzt wird. In dem vorliegenden Beispiel wird angenommen, dass die Diffusion der Dotierstoffsorte 308A stärker ist im Vergleich zu der Diffusion der Sorte 306A, wodurch eine größere laterale Eindringtiefe erreicht wird, so dass die laterale Erstreckung des Randgebiets 351E festgelegt wird, und wodurch nachfolgend das laterale Dotierstoffprofil kontinuierlich variiert, das zu dem zentralen Bereich 351C hin abnimmt. Es sollte beachtet werden, dass geeignete Prozessparameter, etwa Ausheiztemperatur und Prozesszeit für den einen oder die mehreren Prozesse 315 auf der Grundlage von Experimenten und/oder Berechnungen ausgewählt werden, da mehrere Ausheiztechniken typischerweise im Stand der Technik bekannt sind, und verwendbar sind, um das lateral abgestufte Dotierstoffprofil in dem Randgebiet 351E in Verbindung mit den zwei oder mehr Dotierstoffsorten 306A, 308A einzustellen, die in den zuvor angewendeten Prozessparametern der jeweiligen Implantationsprozesse angewendet wurden.
  • Es sollte beachtet werden, dass das Konzept der Verwendung zweier oder mehrerer unterschiedlicher Implantationsstoffe mit unterschiedlichem Diffusionsverhalten in einigen anschaulichen Ausführungsformen in zwei oder mehr der Implantationsprozesse angewendet wird, die mit Verweis auf die 1A-1C und 2A-2E beschrieben sind, wodurch die Möglichkeit geschaffen wird, eine glattere Änderung des lateralen Dotierstoffprofils zu erreichen, da während eines entsprechenden Ausheizprozesses eine kontinuierlichere Änderung erzeugt wird. Beispielsweise wird die Anzahl an Implantationsmasken, die zu verwenden sind, verringert, indem eine oder mehrere der Implantationsmasken in Verbindung mit zwei oder mehr Implantationsprozessen verwendet werden, in denen entsprechend unterschiedliche Dotierstoffsorten eingebaut werden. Somit kann für eine gegebene Anzahl an zu verwendenden Implantationsmasken ein kontinuierlicheres und glatteres Dotierstoffprofil erreicht werden, während in anderen Fällen die Anzahl an Implantationsmasken und somit möglicherweise die Anzahl von Lithographieprozessen reduziert wird, während dennoch ein gewünschter Grad an lateraler Änderung des Dotierstoffprofils in dem entsprechenden Randgebiet erreicht wird.
  • In einigen anschaulichen Ausführungsformen repräsentiert die Implantationsmaske 305 einen Teil einer Gate-Elektrodenstruktur oder einer Strukturierungsmaske, die zum Strukturieren von darunterliegenden Gate-Materialien (nicht gezeigt) verwendet wird. Auf diese Weise können zwei oder mehr Dotierstoffe mit unterschiedlichem Diffusionsverhalten in einer selbstjustierenden Weise in Bezug auf die Gate-Ränder 360E eingeführt werden, während die Abstufung oder laterale Änderung des Dotierstoffprofils in den Randgebieten 351E durch das unterschiedliche Diffusionsverhalten erreicht wird. Zu beachten ist, dass in einigen Fällen eine oder mehrere Dotierstoffsorten auf der Grundlage von Techniken eingebaut worden sind, die mit Verweis auf 4A und 4B beschrieben werden und/oder mit Verweis auf die Bauelemente 100 und 200 zuvor beschrieben sind.
  • Es sollte beachtet werden, dass die zuvor beschriebenen Maskierungsschemata separat für unterschiedliche Arten von Transistorelementen, etwa N-Transistoren und P-Transistoren, anwendbar sind, indem entsprechende Bauteilgebiete in geeigneter Weise maskiert werden, in denen der Einbau eines oder mehrerer Dotierstoffsorten nicht erforderlich ist. Folglich kann das entsprechend lateral abgestufte Dotierstoffprofil in Bezug auf eine gegebene Art eines Transistorelements zurechtgeschnitten werden.
  • Mit Verweis auf 4A und 4B werden nun weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 4A zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 400 mit einem Substratmaterial 401, einer vergrabenen isolierenden Schicht 402 und einer darauf ausgebildeten Halbleiterschicht 404. In Bezug auf diese Komponenten gelten die gleichen Kriterien, wie sie auch zuvor mit Verweis auf die Halbleiterbauelementen 100, 200 und 300 erläutert sind. Ferner ist in der gezeigten Fertigungsphase eine Schutzschicht 415, die aus Siliziumnitrid und/oder Siliziumdioxid und dergleichen aufgebaut ist, auf der Halbleiterschicht 404 ausgebildet, und Isolationsgräben 403T sind so ausgebildet, dass sie eine laterale Größe entlang einer Transistorlängsrichtung 400L der Halbleiterschicht 404 festlegen.
  • Ferner ist eine Diffusionsschicht 416 in dem Isolationsgrabens 403T und auf der Schutzschicht 415 ausgebildet. Die Diffusionsschicht 416 wird in Form eines beliebigen geeigneten Materials vorgesehen, in welchem eine oder mehrere gewünschte Dotierstoffsorten eingebaut sind, die lateral in die Halbleiterschicht 404 beim Ausführen eines entsprechenden Ausheizprozesses 417 diffundieren. Beispielsweise ist die Diffusionsschicht 416 aus Polysilizium, Siliziumdioxid und dergleichen hergestellt, wobei eine entsprechende Dotierstoffsorte während des entsprechenden Abscheidevorgangs für die Materialschicht 416 durch Einführen eine geeigneten Dotierstoffsorte mit hoher Konzentration in die Abscheideatmosphäre eingebaut wird.
  • Grundsätzlich können die Isolationsgräben 403T durch Anwenden gut etablierter Lithographie- und Strukturierungstechniken so hergestellt werden, dass durch die Schichten 415, 404, 402 in Übereinstimmung mit gut etablierten Prozessrezepten geätzt wird. Daraufhin wird die Schicht 416 so abgeschieden, dass sie darin eine entsprechende hohe Konzentration einer oder mehrerer Dotierstoffsorten enthält. Zu beachten ist, dass, wie auch im Zusammenhang der 3A und 3B erläutert ist, unterschiedliche Dotierstoffsorten mit unterschiedlichem Diffusionsverhalten in die Schicht 416 eingebaut werden können, etwa Arsen und Phosphor für N-Transistorelemente, während P-Dotierstoffsorten in die Schicht 416 für P-Transistorelemente eingebaut werden. Daher wird in einigen anschaulichen Ausführungsformen die Diffusionsschicht für eine Art von Dotierstoffsorte zuerst abgeschieden und wird über Bauteilbereichen wieder abgetragen, die den Einbau einer Dotierstoffsorte mit entgegengesetzter Leitfähigkeitsart erfordern. Danach wird die entsprechende Diffusionsschicht abgeschieden und der eine oder die mehreren Ausheizprozesse 417 werden angewendet, wenn ein entsprechender Satz an Prozessparametern für die Diffusion beider Arten von Dotierstoffen geeignet ist. In anderen Fällen wird die Dotierstoffsorte einer Leitfähigkeitsart durch eine entsprechende Diffusionsschicht vorgesehen, etwa die Schicht 416, die selektiv über entsprechenden Bauteilgebieten gebildet ist, und die Parameter des Ausheizprozesses 417 werden so gewählt, dass das gewünschte laterale Dotierstoffprofil beim Anwenden eines zweiten Ausheizprozesses oder einer Prozesssequenz erreicht wird, der bzw. die so gestaltet ist, das gewünschte laterale Dotierstoffprofil für Dotierstoffsorten erhalten wird, die auf der Grundlage einer separat aufgebrachten Diffusionsschicht eingebaut werden. Folglich wird auch in diesem Falle das gewünschte laterale Dotierstoffprofil in der Halbleiterschicht 404 für N-Transistorelemente und P-Transistorelemente erhalten, selbst wenn diese Dotierstoffsorten ein sehr unterschiedliches Diffusionsverhalten haben. Durch die Auswahl einer geeigneten Dotierstoffsorte für die unterschiedlichen Leitfähigkeitsarten und durch Auswahl geeigneter Prozessparameter für den einen oder die mehreren Ausheizprozesse 417 wird somit die laterale Diffusion so gesteuert, dass ein gewünschtes laterales Profil erhalten wird, das in die Halbleiterschicht 404 hineinreicht, um ein entsprechendes variierendes Dotierstoffprofil in der Nähe eines Gate-Randes 460E einer noch herzustellenden Gate-Elektrodenstruktur zu erreichen.
  • 4B zeigt schematisch eine Draufsicht des Halbleiterbauelements 400 gemäß anschaulichen Ausführungsformen, in denen die Isolationsgräben 403T sich entlang einer Transistorbreitenrichtung 400W erstrecken, wodurch eine Länge entsprechender aktiver Gebiete festgelegt wird, während eine Trennung entlang der Längsrichtung 400L der Schicht 415 noch nicht stattgefunden hat, um damit eine Breite des entsprechenden aktiven Gebiets zu definieren. Beim Initiieren der Diffusion von Dotierstoffsorten, wie dies durch 406A angegeben ist, kann ein unerwünschter Dotierstoffeinbau an entsprechenden Endbereichen der aktiven Gebiete entlang der Transistorbreitenrichtung 400W im Wesentlichen vermieden werden.
  • Es gilt also: die vorliegende Offenbarung stellt Techniken und Halbleiterbauelemente bereit, in denen ein lateral abgestuftes bzw. variierendes Dotierstoffprofil in Randgebieten von Kanalgebieten von Transistorelementen für eine verbesserte Zuverlässigkeit sorgt, da der Höchstwert des lateralen elektrischen Feldes deutlich reduziert wird, wobei dennoch der grundlegend vollständig verarmte Transistoraufbau, der auf der Grundlage einer sehr dünnen kristallinen Halbleiterschicht hergestellt ist, beibehalten wird.
  • Die speziellen zuvor offenbarten Ausführungsformen sind lediglich anschaulicher Natur, da die Erfindung auf unterschiedliche, aber äquivalente Weisen modifiziert und praktiziert werden kann, die sich für den Fachmann im Lichte dieser Lehre ergeben. Beispielsweise können die zuvor genannten Prozessschritte in einer anderen Reihenfolge ausgeführt werden. Ferner ist keine Beschränkung in Hinblick auf Details des Aufbaus oder der hierin gezeigten Gestaltung beabsichtigt, sofern dies nicht in den folgenden Ansprüchen beschrieben ist. Es ist daher ersichtlich, dass die speziellen, zuvor offenbarten Ausführungsformen geändert oder modifiziert werden können und dass alle derartigen Änderungen als innerhalb des Schutzbereichs und des Grundgedankens der Erfindung liegend erachtet werden. Zu beachten ist, dass die Verwendung von Begriffen, etwa „erster“, „zweiter“, „dritter“ oder „vierter“ zur Beschreibung diverser Prozesse oder Strukturen in dieser Beschreibung und in den folgenden Ansprüchen nur als ein abkürzender Verweis auf derartige Schritte/Strukturen zu verstehen ist und nicht notwendigerweise impliziert, dass derartige Schritte/Strukturen in dieser geordneten Reihenfolge ausgeführt/hergestellt werden. Selbstverständlich kann abhängig von dem genauen Wortlaut der Ansprüche eine geordnete Reihenfolge derartiger Prozesse erforderlich sein oder auch nicht. Daher ergibt sich der angestrebte Schutzbereich aus den nachfolgenden Ansprüchen.

Claims (20)

  1. Verfahren, mit: Bilden eines lateral abgestuften Dotierstoffprofils in einem ersten Randgebiet und/oder einem zweiten Randgebiet eines Kanalgebiets, das in einer kristallinen Halbleiterschicht für ein vollständig verarmtes Transistorelement vorgesehen ist; und Bilden einer Gate-Elektrodenstruktur auf dem Kanalgebiet derart, dass es mit dem ersten und dem zweiten Randgebiet überlappt.
  2. Verfahren nach Anspruch 1, wobei das lateral abgestufte Dotierstoffprofil vor der Bildung der Gate-Elektrodenstruktur hergestellt wird.
  3. Verfahren nach Anspruch 1, wobei Bilden eines lateral abgestuften Dotierstoffprofils umfasst: Bilden einer Implantationsmaske über dem Kanalgebiet und Einführen einer ersten Dotierstoffsorte mit einem ersten Diffusionskoeffizienten und einer zweiten Dotierstoffsorte mit einem zweiten Diffusionskoeffizienten, der sich von dem ersten Diffusionskoeffizienten unterscheidet.
  4. Verfahren nach Anspruch 3, wobei die Implantationsmaske vor dem Bilden der Gate-Elektrodenstruktur hergestellt wird.
  5. Verfahren nach Anspruch 3, wobei die Implantationsmaske als die Gate-Elektrodenstruktur und eine Strukturierungsmaske für die Strukturierung der Gate-Elektrodenstruktur bereitgestellt wird.
  6. Verfahren nach Anspruch 2, wobei Bilden eines lateral abgestuften Dotierstoffprofils umfasst: Ausführen einer Sequenz aus Implantationsprozessen, wobei das Kanalgebiet entlang einer Längsrichtung des vollständig verarmten Transistorelements während mindestens zweier Implantationsprozesse der Sequenz unterschiedlich maskiert wird.
  7. Verfahren nach Anspruch 6, wobei Maskieren des Kanalgebiets unterschiedlich entlang der Längsrichtung des vollständig verarmten Transistorelements umfasst: Bilden einer Maske mit einer ersten Maskenlänge und, nach Ausführen eines der mindestens zwei Implantationsprozesse, Ändern der Maskenlänge derart, dass eine zweite Maskenlänge erhalten wird.
  8. Verfahren nach Anspruch 6, wobei Maskieren des Kanalgebiets unterschiedlich entlang der Längsrichtung des vollständig verarmten Transistorelements umfasst: Bilden einer ersten Maske mit einer ersten Maskenlänge und, nach Ausführen eines der mindestens zwei Implantationsprozesse, Bilden einer zweiten Maske mit einer zweiten Maskenlänge.
  9. Verfahren nach Anspruch 6, wobei das Kanalgebiet N-mal unterschiedlich maskiert wird, wobei N > 2 gilt.
  10. Verfahren nach Anspruch 1, wobei Bilden des lateral abgestuften Dotierstoffprofils umfasst: Bilden eines dotierten Materials in der Nähe des Kanalgebiets und Ingangsetzen einer Diffusion einer Dotierstoffsorte des dotierten Materials.
  11. Verfahren nach Anspruch 10, das ferner umfasst: Bilden eines Isolationsgrabens zum lateralen Begrenzen der Halbleiterschicht entlang einer lateralen Richtung vor dem Bilden des dotierten Materials.
  12. Verfahren nach Anspruch 1, wobei eine Dicke der Halbleiterschicht ungefähr 15 nm oder weniger beträgt.
  13. Verfahren, mit: Bilden eines lateral abgestuften Dotierstoffprofils in einem ersten Randgebiet und/ oder einem entgegengesetzt angeordneten zweiten Randgebiet eines Kanalgebiets eines Transistorelements; und nach dem Bilden des lateral abgestuften Dotierstoffprofils, Bilden einer Gate-Elektrodenstruktur auf dem Kanalgebiet, wobei das Kanalgebiet zumindest teilweise das erste und das zweite Randgebiet überlappt.
  14. Verfahren nach Anspruch 13, wobei Bilden des lateral abgestuften Dotierstoffprofils umfasst: Ausführung eines ersten maskierten Implantationsprozesses und eines zweiten maskierten Implantationsprozess, und wobei der erste und der zweite maskierte Implantationsprozess sich mindestens in einem Implantationsparameter für eine gegebene Dotierstoffsorte und/oder der Dotierstoffsorte und/oder einem Grad an Maskierung unterscheiden.
  15. Verfahren nach Anspruch 14, wobei Bilden des lateral abgestuften Dotierstoffprofils umfasst: Ausführen mindestens eines weiteren maskierten Implantationsprozesses, der sich von dem ersten und dem zweiten maskierten Implantationsprozess durch Implantationsparameter für eine gegebene Dotierstoffsorte und/oder die Dotierstoffsorte und/oder einen Grad an Maskierung unterscheidet.
  16. Verfahren nach Anspruch 13, wobei Bilden des lateral abgestuften Dotierstoffprofils umfasst: Vorsehen einer erhöhten Konzentration einer Dotierstoffsorte lateral benachbart zu dem Kanalgebiet und Ingangsetzen einer Diffusion der Dotierstoffsorte.
  17. Verfahren nach Anspruch 16, das ferner umfasst: Bilden eines Isolationsgrabens für ein laterales Abgrenzen eines aktiven Gebiets, das das Kanalgebiet enthält, entlang einer lateralen Richtung, und Bilden eines dotierten Materials in dem Isolationsgraben derart, dass die erhöhte Konzentration der Dotierstoffsorte bereitgestellt wird.
  18. Transistorelement in einem Halbleiterbauelement, mit: einem Kanalgebiet, das in einer Halbleiterschicht mit einer Dicke von ungefähr 15 nm oder weniger ausgebildet ist, wobei das Kanalgebiet ein erstes Randgebiet, das sich entlang einer Transistorbreitenrichtung erstreckt, und ein zweites Randgebiet, das sich entlang der Transistorbreitenrichtung erstreckt, aufweist, wobei das erste und/ oder das zweite Randgebiet ein lateral abgestuftes Dotierstoffprofil haben, das sich in Richtung zu einer Mitte des Kanalgebiets hin abschwächt; einer Gate-Elektrodenstruktur, die auf dem Kanalgebiet und über dem ersten und dem zweiten Randgebiet ausgebildet ist; und erhabenen Drain- und Source-Gebieten, die lateral benachbart zu der Gate-Elektrodenstruktur ausgebildet sind.
  19. Transistorelement nach Anspruch 18, wobei das lateral abgestufte Dotierstoffprofil in dem ersten und dem zweiten Randgebiet ausgebildet ist.
  20. Transistorelement nach Anspruch 18, wobei das lateral abgestufte Dotierstoffprofil mindestens zwei unterschiedliche Dotierstoffsorten einer gleichen Leitfähigkeitsart umfasst.
DE102018217288.9A 2017-10-10 2018-10-10 Transistorelement mit reduziertem lateralen elektrischen Feld Pending DE102018217288A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/728,679 US10580863B2 (en) 2017-10-10 2017-10-10 Transistor element with reduced lateral electrical field
US15/728,679 2017-10-10

Publications (1)

Publication Number Publication Date
DE102018217288A1 true DE102018217288A1 (de) 2019-04-11

Family

ID=65816756

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018217288.9A Pending DE102018217288A1 (de) 2017-10-10 2018-10-10 Transistorelement mit reduziertem lateralen elektrischen Feld

Country Status (4)

Country Link
US (1) US10580863B2 (de)
CN (1) CN109659234B (de)
DE (1) DE102018217288A1 (de)
TW (1) TWI774853B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818652B (zh) * 2022-07-29 2023-10-11 鴻海精密工業股份有限公司 半導體裝置的製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063679A (en) * 1997-12-09 2000-05-16 Advanced Micro Devices, Inc. Spacer formation for graded dopant profile having a triangular geometry
US5811342A (en) * 1998-01-26 1998-09-22 Texas Instruments - Acer Incorporated Method for forming a semiconductor device with a graded lightly-doped drain structure
US5989967A (en) * 1998-04-30 1999-11-23 Advanced Micro Devices, Inc. Transistor with ultra short length defined partially by sidewall oxidation of a gate conductor overlying the channel length
US6287922B1 (en) * 1998-09-28 2001-09-11 Advanced Micro Devices, Inc. Method for fabricating graded LDD transistor using controlled polysilicon gate profile
JP2000277738A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
US6855988B2 (en) * 2002-07-08 2005-02-15 Viciciv Technology Semiconductor switching devices
TWI301669B (en) * 2002-09-12 2008-10-01 Au Optronics Corp Method of forming lightly doped drains
US7274076B2 (en) * 2003-10-20 2007-09-25 Micron Technology, Inc. Threshold voltage adjustment for long channel transistors
US7084025B2 (en) * 2004-07-07 2006-08-01 Chartered Semiconductor Manufacturing Ltd Selective oxide trimming to improve metal T-gate transistor
KR100627962B1 (ko) * 2004-12-30 2006-09-25 동부일렉트로닉스 주식회사 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법
JP4548408B2 (ja) * 2006-11-29 2010-09-22 セイコーエプソン株式会社 半導体装置の製造方法
EP1993127B1 (de) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Verfahren zur Herstellung eines SOI-Substrats
US8680629B2 (en) * 2009-06-03 2014-03-25 International Business Machines Corporation Control of flatband voltages and threshold voltages in high-k metal gate stacks and structures for CMOS devices
CN102487085B (zh) * 2010-12-01 2014-04-23 中国科学院微电子研究所 半导体器件及其制造方法
US9484432B2 (en) * 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
JP2012190994A (ja) * 2011-03-10 2012-10-04 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9023715B2 (en) * 2012-04-24 2015-05-05 Globalfoundries Inc. Methods of forming bulk FinFET devices so as to reduce punch through leakage currents
US8835936B2 (en) * 2012-11-15 2014-09-16 Globalfoundries Inc. Source and drain doping using doped raised source and drain regions
US9029208B2 (en) * 2012-11-30 2015-05-12 International Business Machines Corporation Semiconductor device with replacement metal gate and method for selective deposition of material for replacement metal gate
CN106486374B (zh) * 2015-08-28 2019-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
US20190109192A1 (en) 2019-04-11
US10580863B2 (en) 2020-03-03
TW201924060A (zh) 2019-06-16
TWI774853B (zh) 2022-08-21
CN109659234B (zh) 2023-05-09
CN109659234A (zh) 2019-04-19

Similar Documents

Publication Publication Date Title
DE102007030053B4 (de) Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE102005009023B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
DE102006019935B4 (de) SOI-Transistor mit reduziertem Körperpotential und ein Verfahren zur Herstellung
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102008047127B4 (de) Verfahren zur Herstellung integral ausgebildeter Drain- und Source-Gebiete in einem Silizium/Germanium enthaltenden Transistorbauelement und Halbleiterbauelement
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102008030856B4 (de) Verfahren zur Schwellwerteinstellung für MOS-Bauelemente
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE102008035806B4 (de) Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor
DE102008006961A1 (de) Verfahren zum Erzeugen eines verformten Kanalgebiets in einem Transistor durch eine tiefe Implantation einer verformungsinduzierenden Sorte unter das Kanalgebiet
DE102006035669B4 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102010029532B4 (de) Transistor mit eingebettetem verformungsinduzierenden Material, das in diamantförmigen Aussparungen auf der Grundlage einer Voramorphisierung hergestellt ist
DE102009047304B4 (de) Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses
DE102008049719A1 (de) Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102010064282B4 (de) Transistor mit eingebetteten sigma-förmigen sequenziell hergestellten Halbleiterlegierungen
DE102015110584A1 (de) Halbleiterstruktur mit Reduzierung des Übergangskriechstroms
DE102010063292B4 (de) Verfahren zur Herstellung gering diffundierter Drain- und Sourcegebiete in CMOS-Transistoren für Anwendungen mit hoher Leistungsfähigkeit und geringer Leistung
DE102011090170B4 (de) Verfahren zur Herstellung von Metallgatestapeln mit großem ε mit erhöhter Integrität durch Herstellen von STI-Gebieten nach den Gatemetallen
DE102010064287A1 (de) Zuverlässige Einbettung von Metallsilizidkontaktgebieten in stark dotierten Drain- und Sourcegebieten durch eine Stoppimplantation
DE102005024911A1 (de) Technik zur Reduzierung der Siliziumungleichförmigkeiten durch Anpassen eines vertikalen Dotierprofiles
DE102018217288A1 (de) Transistorelement mit reduziertem lateralen elektrischen Feld

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication