DE102010064287A1 - Zuverlässige Einbettung von Metallsilizidkontaktgebieten in stark dotierten Drain- und Sourcegebieten durch eine Stoppimplantation - Google Patents

Zuverlässige Einbettung von Metallsilizidkontaktgebieten in stark dotierten Drain- und Sourcegebieten durch eine Stoppimplantation Download PDF

Info

Publication number
DE102010064287A1
DE102010064287A1 DE201010064287 DE102010064287A DE102010064287A1 DE 102010064287 A1 DE102010064287 A1 DE 102010064287A1 DE 201010064287 DE201010064287 DE 201010064287 DE 102010064287 A DE102010064287 A DE 102010064287A DE 102010064287 A1 DE102010064287 A1 DE 102010064287A1
Authority
DE
Germany
Prior art keywords
silicide
drain
forming
source regions
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201010064287
Other languages
English (en)
Other versions
DE102010064287B4 (de
Inventor
Jens Heinrich
Frank Feustel
Kai Frohberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE201010064287 priority Critical patent/DE102010064287B4/de
Priority to US13/208,972 priority patent/US8877597B2/en
Publication of DE102010064287A1 publication Critical patent/DE102010064287A1/de
Application granted granted Critical
Publication of DE102010064287B4 publication Critical patent/DE102010064287B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Bei der Herstellung von Metallsilizidgebieten, etwa von Nickelsilizidgebieten in komplexen Transistoren, die ein flaches Drain- und Sourcedotierstoffprofil benötigen, wird eine bessere Steuerbarkeit erreicht, indem eine Silizidstoppschicht eingebaut wird. Dazu wird in einigen anschaulichen Ausführungsformen eine Kohlenstoffsorte auf der Grundlage eines Implantationsprozesses eingebaut, um die Metalldiffusion während des Silizidierungsprozesses deutlich zu modifizieren. Folglich kann eine größere Dicke des Metallsilizids bereitgestellt werden, ohne dass damit die Wahrscheinlichkeit des Erzeugens von Kontaktausfällen unerwünscht erhöht wird.

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft allgemein die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung modernster Feldeffekttransistoren, etwa von MOS-Transistorstrukturen, die hoch dotierte flache Übergänge und einen geringen Reihenwiderstand benötigen.
  • Beschreibung des Stands der Technik
  • Der Herstellungsprozess für integrierte Schaltungen wird stetig auf diverse Arten Verbessert, wobei ein antreibendes Elements das Bemühen ist, die Strukturgrößen der einzelnen Schaltungselemente zu verkleinern. Gegenwärtig und in der vorhersehbaren Zukunft wird die Mehrheit integrierter Schaltungen auf der Grundlage von Siliziumbauelementen hergestellt auf Grund der guten Verfügbarkeit von Siliziumsubstraten und auf Grund der gut etablierten Prozesstechnologie, die in den vergangenen Jahrzehnten entwickelt wurde. Ein wesentlicher Aspekt bei der Entwicklung integrierter Schaltungen mit erhöhter Packungsdichte und besserem Leistungsvermögen ist die Größenreduzierung der Transistoren, etwa der MOS-Transistoren, um die sehr hohe Anzahl an Transistoren bereitzustellen, die für das Herstellen komplexer integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, Mischsignalbauelementen und dergleichen erforderlich ist. Ein wichtiger Aspekt bei der Herstellung von Feldeffekttransistoren mit kleineren Abmessungen ist die Reduzierung der Länge der Gateelektrode, die den Aufbau eines leitenden Kanals steuert, der das Sourcegebiet und das Draingebiet des Transistors trennt. Die Source- und Draingebiete des Transistors sind leitende Halbleitergebiete mit Dotiermitteln inverser Leitfähigkeitsart im Vergleich zu den Dotierstoffen in den umgebenden kristallinen aktiven Gebiet, beispielsweise einem Substratgebiet oder einem Wannengebiet.
  • Obwohl die Verringerung der Gatelänge zu kleineren und schnelleren Transistoren führt, zeigt sich dennoch, dass eine Vielzahl von Problemen auftreten, um ein geeignetes Transistorleistungsverhalten bei einer kleineren Gatelänge zu behalten. Eine herausfordernde Aufgabe in dieser Hinsicht ist das Vorsehen flacher Übergangsgebiete, d. h. von Source- und Drainerweiterungsgebieten und von Drain- und Sourcegebieten, die damit verbunden sind, wobei diese Gebiete dennoch eine hohe Leitfähigkeit besitzen sollen, um damit den Widerstand beim Transport von Ladungsträgern von dem Source über dem Kanal und in das Draingebiet zu minimieren.
  • Daher werden häufig aufwendige Implantationstechniken angewendet, um sehr flache aber dennoch moderat hoch dotierte Drain- und Sourceerweiterungsgebiete mit einem gewünschten minimalen lateralen Abstand zu dem Kanalgebiet zu erzeugen, was typischerweise auf der Grundlage geeigneter Versatzabstandshalterelemente bewerkstelligt wird, die an der Gateelektrodenstruktur ausgebildet sind. Um die Transistoreigenschaften einzustellen, werden ferner typischerweise gegendotierte Gebiete oder Halo-Gebiete benachbart zu den Drain- und Sourcerweiterungsgebieten und benachbart zu dem Kanalgebiet vorgesehen, wodurch geneigte Implantationsprozesse erforderlich sind. Daraufhin werden die Sourcegebiete auf der Grundlage eines größeren lateralen Abstandes erzeugt, der durch eine entsprechende Seitenwandabstandshalterstruktur erreicht wird, wobei typischerweise eine hohe Konzentration der Drain- und Sourcedotiermittel eingebaut wird, um in geeigneter Weise einen Anschluss zu den Drain- und Sourceerweiterungsgebieten zu erzeugen. Abhängig von der Komplexität der lateralen und vertikalen Dotierstoffprofile sind ggf. weitere Implantationsprozesse erforderlich, um den gewünschten Übergang der Dotierstoffkonzentration von den extrem flachen Source- und Drainerweiterungsgebieten und den eigentlichen Drain- und Sourcegebieten zu erhalten.
  • In einem Versuch, den Gesamtreihenwiderstand des Strompfades in den Transistorbauelementen weiter zu verringern, d. h. zusätzlich zur Reduzierung der Kanallänge, wird auch der Widerstand von Bereichen der Drain- und Sourcegebiete verringert, indem ein Metallsilizid eingebaut wird, das typischerweise einen geringeren Schichtwiderstand im Bereich zu Silizium besitzt, selbst wenn dieses sehr stark dotiert ist. In komplexen Vorgehensweisen wird Nickel als ein hoch schmelzendes Metall häufig verwendet, um in lokaler Weise die Leitfähigkeit dotierter Siliziumbereiche zu erhöhen, da Nickelsilizid einen moderat geringen Widerstand im Vergleich zu anderen Silizidmaterialien aufweist. Daher wird Nickelsilizid in Oberflächenbereichen der Drain- und Sourcegebiete und möglicherweise in den Gateelektrodenstrukturen erzeugt, um eine höhere Leitfähigkeit in diesen Bereichen zu erhalten. Bei einer weiteren Verringerung der gesamten Transistorabmessungen, was typischerweise mit einer Verringerung der Tiefe der Drain- und Sourcegebiete verknüpft ist, muss der Vorgang zur Herstellung eines Nickelsilizids in sehr präziser Weise gesteuert werden, um Unregelmäßigkeiten oder einen gesamten Kontaktausfall zu vermeiden, etwa eine Zunahme des Reihenwiderstands in modernen Transistoren, das Durchschlagen von Kontaktgebieten und dergleichen, wie dies detaillierter mit Bezug zu den 1a und 1b erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Transistor 150, der in und über einem aktiven Gebiet 102a ausgebildet ist, das wiederum in einer Halbleiterschicht 102 hergestellt ist. Die Halbleiterschicht 102 ist über einem Substrat 101 ausgebildet, etwa einem Siliziumsubstrat und dergleichen. Die Halbleiterschicht 102 in Verbindung mit dem Substrat 101 kann eine SOI-(Silizium-auf-Isolator-)Konfiguration bilden, wenn ein vergrabenes isolierendes Material (nicht gezeigt) unter der Halbleiterschicht 102 ausgebildet ist. In anderen Fällen ist das aktive Gebiet direkt mit einem invers dotierten kristallinen Halbleitermaterial des Substrats 101 verbunden, wodurch eine „Vollsubstratkonfiguration” erzeugt wird. Es sollte beachtet werden, dass ein aktives Gebiet als ein Halbleitergebiet in der Halbleiterschicht 102 zu verstehen ist, das in geeigneter Weise lateral durch entsprechende Isolationsstrukturen (nicht gezeigt), etwa flache Grabenisolationen und dergleichen, begrenzt ist. Ferner kann ein aktives Gebiet als ein Bauteilgebiet betrachtet werden, in und über welchem zumindest ein Transistor herzustellen ist. In der gezeigten Fertigungsphase umfasst der Transistor 150 Drain- und Sourcegebiete 151 mit einem geeigneten vertikalen und lateralen Dotierstoffprofil. Ferner ist eine Gateelektrodenstruktur 160 auf dem aktiven Gebiet 102a und somit auf einem Kanalgebiet 152, d. h. einen Bereich des aktiven Gebiets 102a, der lateral zwischen dem Draingebiet und dem Sourcegebiet 151 angeordnet ist, ausgebildet, und der von einem Elektrodenmaterial 162 der Gateelektrodenstruktur 169 durch ein Gatedielektrikumsmaterial 161 getrennt ist. Ferner umfasst die Gateelektrodenstruktur 160 eine Abstandshalterstruktur 163, die typischerweise ein oder mehrere Abstandshalterelemente in Verbindung mit entsprechenden Ätzstoppbeschichtungen (nicht gezeigt) aufweist. Des weiteren ist in dem gezeigten Beispiel ein Metallsilizid, etwa ein Nickelsilizidmaterial, in der Gateelektrodenstruktur 160, das durch 164 angegeben ist, ausgebildet und es ist ein Metallsilizid in den Drain- und Sourcegebieten 151 vorgesehen, wie dies durch 153 angezeigt ist.
  • Wie zuvor erläutert ist, ist in komplexen Anwendungen, d. h. in Halbleiterbauelementen, in denen der Transistor 150 auf der Grundlage kritischer Abmessungen 100 nm oder deutlich weniger, beispielsweise 50 nm und weniger, hergestellt ist, typischerweise die Länge des Kanalgebiets 152 von der gleichen Größenordnung und daher sind sehr komplexe Dotierstoffprofile für die Drain- und Sourcegebiete 151 erforderlich, die eine hohe Leitfähigkeit bereitstellen sollen, wodurch hohe Dotierstoffpegel erforderlich sind, wobei jedoch gleichzeitig generell die Dotiermittel mit einem sehr flachen vertikalen Profil vorzusehen sind, um damit das erforderliche Transistorverhalten zu erreichen. In diesem Falle führt jedoch der Einbau des Metallsilizidmaterials 153 in die Drain- und Sourcegebiete 151 häufig zu ausgeprägten Unregelmäßigkeiten, etwa einem Kurzschluss eines pn-Übergangs 151p, wenn etwa sich das Metallsilizid 153 in das Kanalgebiet 153 erstreckt, wodurch das gesamte Transistorverhalten wesentlich beeinflusst wird. Beispielsweise ist es gut bekannt, dass Nickelsilizid einen Schottky-Kontakt mit dotiertem Siliziummaterial bildet, wobei die Schottky-Barriere moderat hoch ist bei einer schwachen Dotierung des Siliziummaterials. In diesem Falle trägt ein Bereich des Metallsilizidgebiets 153, der sich in das moderat schwach dotierte Kanalgebiet 152 des aktiven Gebiets 152a erstreckt, nicht wesentlich zu den gesamten Stromfluss auf Grund der ausgeprägten Schottky-Barriere bei. Folglich ist der gesamte Reihenwiderstand des Transistors 150 deutlich erhöht.
  • Das Halbleiterbauelement 100 mit dem Metallsilizid 153 wird typischerweise auf der Grundlage der folgenden Prozesstechniken hergestellt, was jedoch zu gewissen Unregelmäßigkeiten bei der Erzeugung des Metallsilizids 153 führen kann. Das aktive Gebiet 102 wird lateral in der Halbleiterschicht 102 begrenzt, indem Isolationsgebiete hergestellt werden, was typischerweise komplexe Lithographietechniken, Ätzprozesse, Abscheidetechniken, Ausheizprozesse und Einebnungstechniken erfordert, wenn beispielsweise komplexe flache Grabenisolationen vorzusehen sind. Vor oder nach der Herstellung der Isolationsgebiete wird die geeignete grundlegende Dotierung in dem Gebiet 102a erzeugt, indem Implantationsprozesse in Verbindung mit zugehörigen Maskierungsschritten ausgeführt werden. Material für die Gateelektrodenstruktur 160 wird dann beispielsweise durch Abscheidung, Oxidation und dergleichen hergestellt, wobei dies von der gewünschten Konfiguration der Gateelektrodenstruktur 160 abhängt. Z. B. wird in komplexen Anwendungen das Gatedielektrikumsmaterial 161 als ein sehr dünnes siliziumoxidbasiertes Material vorgesehen, möglicherweise in Verbindung mit einem dielektrischen Material mit großem ε, während in anderen Fällen derartige komplexe Gatematerialien in einer späten Fertigungsphase vorgesehen werden. Ferner wird das Gateelektrodenmaterial 162, beispielsweise in Form eines Halbleitermaterials, eines metallenthaltenden Materials und dergleichen bereitgestellt. Als nächstes werden aufwendige Lithographietechniken und Strukturierungsstrategien angewendet, möglicherweise mit komplexen Hartmaskenschemata und dergleichen, wie dies zur Herstellung der Gateelektrodenstruktur 160 erforderlich ist, so dass diese die gewünschten lateralen Abmessungen besitzt. In einer weiter fortgeschrittenen Fertigungsphase wird zumindest ein Teil der Drain- und Sourcegebiete 151 beispielsweise durch Ionenimplantation hergestellt, woran sich die Ausbildung der Abstandshalterstruktur 163 anschließt, die als eine Implantationsmaske dient, um das laterale und vertikale Profil eines weiteren Bereichs der Drain- und Sourcegebiete 151 einzustellen, wobei, wie zuvor erläutert ist, aufwendige Implantationstechniken anzuwenden sind, um die Drain- und Sourcegebiete 151 mit einer gewünschten geringeren Tiefe nach Bedarf zu erzeugen. Daraufhin werden Ausheizprozesse angewendet, beispielsweise auf der Grundlage kurzer Einwirkzeiten, um damit die gesamte Dotierstoffdiffusion zu reduzieren, wobei dennoch eine effiziente Aktivierung der Dotierstoffsorten in den Drain- und Sourcegebieten 151 möglich ist. Nach jeglichen Hochtemperaturprozessen wird das Bauelement 100 für die nachfolgende Herstellung des Metallsilizids 153 vorbereitet, was typischerweise mittels Abscheidung einer hochschmelzenden Metallschicht, etwa einer Nickelschicht, und in Gang setzen einer chemischen Reaktion mit dem darunter liegenden Siliziummaterial erreicht wird. Während der entsprechenden Wärmebehandlung diffundiert das Nickel in das Siliziummaterial, wodurch zunehmend Metallsilizid, etwa Nickelsilizid, erzeugt wird. Folglich hängt die schließlich erhaltene Dicke, wie sie durch 153d angegeben ist, des Metallsilizids 153 empfindlich von dem Diffusionsverhalten des hochschmelzenden Metalls, den Prozessbedingungen, etwa der Temperatur und der Vorbereitung der Oberfläche des Bauelements 100 vor dem Aufbringen des hochschmelzenden Metalls ab. Generell ist eine Größe der Tiefe 153 im Hinblick auf das Reduzieren des Reihenwiderstands in dem Transistor 150 vorteilhaft, das Metallsilizid 153 eine deutlich höhere Leitfähigkeit im Vergleich zu den sogar stark dotierten Drain- und Sourcegebieten 151 besitzt. Andererseits ist das Steuern des Silizidierungsprozesses zur Erreichung einer Tiefe 153d, die ähnlich ist zu der Tiefe der Drain- und Sourcegebiete 151, mit einer hohen Wahrscheinlichkeit behaftet, das „Kurzschlüsse” des pn-Übergangs 151p hervorgerufen werden, wie dies zuvor erläutert ist. Folglich wird in komplexen Bauelementen typischerweise der Silizidierungsprozess so gesteuert, dass die Wahrscheinlichkeit des Kurzschließens der pn-Übergänge 151p verringert wird.
  • 1b zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, wobei zusätzlich die Tiefe 153d der Metallsilizidgebiete 153 so gesteuert ist, dass der Kurzschluss der pn-Übergänge 151p im Wesentlichen vermieden wird. Somit wird eine deutlich geringere Tiefe 153d erhalten, was jedoch zu einem extrem kleinen Prozessfenster während der weiteren Bearbeitung führt, wenn eine Kontaktebene 120 des Bauelements 100 hergestellt wird. Bei der Herstellung von Kontaktelementen in einem dielektrischen Material 121 der Kontaktebene 120 müssen entsprechende Öffnungen 122 so erzeugt werden, dass diese eine Verbindung zu den Metallsilizidgebieten 153 in den Drain- und/oder Sourcegebieten des Transistors 150 herstellen. Während des komplexen Ätzprozesses muss in einer abschließenden Phase das Metallsilizid 153 freigelegt werden, was jedoch zu einem „Durchschlagen” der Metallsilizidgebiete 153 auf Grund ihrer geringeren Dicke 153d führen kann. In diesem Falle erstreckt sich die Öffnung 123 sodann tief in die Drain- und Sourcegebiete 151 und kann sogar zu einem Kurzschluss der entsprechenden pn-Übergänge 151p nach dem Füllen der Kontaktöffnung 122 mit einem geeigneten leitenden Material, etwa Wolfram und dergleichen, führen. Folglich ist in komplexen Anwendungen der Vorgang des Herstellens des Metallsilizids 153 in den Drain- und Sourcegebieten 151 eng mit dem nachfolgenden Prozess zur Herstellung von Kontaktelementen verknüpft, wodurch sehr eng festgelegte Prozessfenster in beiden Prozessen erforderlich sind, das zu einem imitierten Transistorleistungsverhalten führt, wobei dennoch auch eine gewisse Wahrscheinlichkeit besteht, dass Transistorungleichmäßigkeiten oder vollständige Kontaktausfälle hervorgerufen werden.
  • Im Hinblick auf die zuvor beschriebene Situation betrifft die vorliegende Erfindung Prozesstechniken und Halbleiterbauelemente, in denen Metallsilizidgebiete, etwa Nickelsilizidgebiete, in Drain- und Sourcegebieten komplexer Transistoren hergestellt werden können, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden.
  • Überblick über die Erfindung
  • Grundsätzlich stellt die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente bereit, in denen eine verbesserte Steuerbarkeit für das geeignete Einstellen der Tiefe von Metallsilizidgebieten erreicht wird, indem eine Silizidstoppschicht an einer gewünschten Tiefe innerhalb der Drain- und Sourcebereiche eines Transistors eingebaut wird. In einigen anschaulichen hierin offenbarten Aspekten wird die Silizidstoppschicht eingerichtet, indem eine spezielle Silizidstoppsorte, etwa Kohlenstoff, implantiert wird, die das Diffusionsverhalten des Metallmaterials deutlich modifiziert, wodurch eine bessere Steuerbarkeit des Silizidierungsprozesses erreicht wird. Somit kann die verfügbare Tiefe der Drain- und Sourcegebiete, selbst wenn diese als sehr flache Dotierstoffprofile vorgesehen werden, effizient ausgenutzt werden, um das Metallsilizid herzustellen, wodurch ebenfalls bessere Prozessbedingungen während des nachfolgenden Verarbeitens geschaffen werden, wenn beispielsweise Kontaktöffnungen erzeugt werden, um eine Verbindung zu den Metallsilizidgebieten herzustellen.
  • Ein anschauliches hierin offenbartes Verfahren betrifft das Bilden von Drain- und Sourcegebieten in einem aktiven Gebiet eines Transistors in Anwesenheit einer Gateelektrodenstruktur. Das Verfahren umfasst ferner das Implantieren einer Siliziumstoppschichtsorte in die Drain- und Sourcegebiete mit einer vorbestimmten Tiefe. Des weiteren umfasst das Verfahren das Bilden eines Metallsilizids in einem Teil der Drain- und Sourcegebiete unter Anwendung der Silizidstoppsorte, um eine Tiefe des Metallsilizids zu steuern.
  • Ein noch weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden einer Silizidstoppschicht zumindest in einem Bereich eines aktiven Gebiets eines Transistors an einer ersten Tiefe. Ferner umfasst das Verfahren das Bilden von Drain- und Sourcegebieten in dem aktiven Gebiet derart, dass diese sich zu einer zweiten Tiefe unter der ersten Tiefe erstrecken. Des weiteren umfasst das Verfahren das Bilden eines Metallsilizids in den Drain- und Sourcegebieten derart, dass dieses sich zu der ersten Tiefe erstreckt.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein aktives Gebiet und eine darauf ausgebildete Gateelektrodenstruktur. Ferner umfasst das Halbleiterbauelement Drain- und Sourcegebiete, die in dem aktiven Gebiet ausgebildet sind, und umfasst eine Silizidstoppschicht, die in den Drain- und Sourcegebieten ausgebildet ist. Des weiteren umfasst das Halbleiterbauelement Metallsilizid, das in den Drain- und Sourcegebieten ausgebildet ist und sich zu der Silizidstoppschicht erstreckt.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a schematisch eine Querschnittsansicht eines Halbleiterbauelements mit einem komplexen Transistor zeigt, in welchem ein Metallsilizid in flachen Drain- und Sourcegebieten sich in das Kanalgebiet erstreckt, wodurch die gesamten Transistoreigenschaften wesentlich modifiziert werden;
  • 1b schematisch das Halbleiterbauelement gemäß einem weiteren konventionellen Beispiel zeigt, in welchem eine reduzierte Metallsilizidtiefe eingerichtet ist, um einen Kurzschluss eines pn-Übergangs zu vermeiden, was jedoch zu einem ausgeprägten Risiko des Ätzens durch das Metallsilizid führt, wenn Kontaktelemente gemäß konventionellen Strategien hergestellt wird;
  • 2a und 2b schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wenn ein Metallsilizid mit verbesserter Steuerbarkeit im Hinblick auf eine Eindringtiefe des Metallsilizids hergestellt wird, wobei eine implantierte Silizidstoppschicht gemäß anschaulicher Ausführungsformen verwendet wird;
  • 2c schematisch eine Querschnittsansicht des Halbleiterbauelements gemäß weiterer anschaulicher Ausführungsformen zeigt, in denen eine Silizidstoppschicht in einer frühen Fertigungsphase implantiert wird, d. h. bei der Herstellung von Drain- und Sourceerweiterungsgebieten;
  • 2d und 2e schematisch Querschnittsansichten des Halbleiterbauelements gemäß diverser anschaulicher Ausführungsformen zeigen, in denen die Silizidstoppschicht in einem Halbleitermaterial eingerichtet wird, das auf der Grundlage eines epitaktischen Aufwachsprozesses bereitgestellt wird; und
  • 2f schematisch das Halbleiterbauelement gemäß weiterer anschaulicher Ausführungsformen zeigt, in denen eine Silizidstoppschicht in das aktive Gebiet in einer frühen Fertigungsphase, d. h. vor der Herstellung einer Gateelektrodenstruktur, eingebaut wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Erfindung stellt allgemein Fertigungstechniken und Halbleiterbauelemente bereit, in denen eine bessere Steuerbarkeit erreicht wird, wenn Metallsilizid in Drain- und Sourcegebieten, etwa flachen Drain- und Sourcegebieten, hergestellt werden, indem eine Silizidstoppschicht an der gewünschten Tiefe innerhalb zumindest eines Teils der Drain- und Sourcegebiete eingebaut wird. Dazu wird in einigen anschaulichen Ausführungsformen ein Implantationsprozess angewendet, um eine Silizidstoppsorte, etwa Kohlenstoff zu implantieren, wobei die Implantation während einer beliebigen geeigneten Fertigungsphase mit geeignet ausgewählten Implantationsparameter, etwa Dosis und Energie, ausgeführt wird, um eine gewünschte Schichtdicke an einer speziellen Tiefe zu erhalten, die geringer ist als eine Tiefe der Drain- und Sourcegebiete, die noch herzustellen sind, wodurch die Wahrscheinlichkeit deutlich verringert wird, dass „Kurzschlüsse” pn-Übergänge erzeugt werden, während gleichzeitig eine größere Dicke des Metallsilizids erhalten werden kann. Die Silizidstoppsorte kann beispielsweise in einer Prozessphase implantiert werden, in der Drain- und Sourceerweiterungsgebiete vorgesehen sind, während in anderen Fällen vor oder nach der Herstellung tiefer Drain- und Sourcegebiete sodann die Stoppsorte eingebaut wird. Folglich kann das gleich Maskierungsschema angewendet werden, wie es zur Herstellung der Drain- und Sourceerweiterungsgebiete und der tiefen Drain- und Sourcegebiete erforderlich ist, so dass die Stoppsorte eingebaut werden kann, ohne dass zusätzliche Lithographieschritte erforderlich sind. In anderen anschaulichen Ausführungsformen wird die Stoppsorte oder zumindest ein Teil davon in einer frühen Fertigungsphase eingebaut, beispielsweise vor oder nach dem Herstellen aktiver Gebiete und vor dem Herstellen von Gateelektrodenstrukturen. Auf diese Weise werden bessere Oberflächenbedingungen bereitgestellt, um in präziserer Weise die Eindringtiefe der implantierten Sorte zu steuern, so dass eine präzise Positionierung der Stoppschicht in einer frühen Fertigungsphase möglich ist. In anderen anschaulichen hierin offenbarten Ausführungsformen wird die Stoppschicht auf der Grundlage eines epitaktischen Aufwachsprozesses eingebaut, wenn Drain- und Sourcedotiermittel auf der Grundlage eines in-situ-dotierten Halbleitermaterials bereitgestellt werden und/oder wenn ein leistungssteigernder Mechanismus einzurichten ist, beispielsweise in Form eines verformten Halbleitermaterials, das in den Drain- und Sourcebereichen zumindest einiger Transistoren herzustellen ist.
  • Mit Bezug zu den 2a bis 2f werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben, wobei auch bei Bedarf auf die 1a und 1b verwiesen wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und eine Halbleiterschicht 202, in der mehrere aktive Gebiete vorgesehen sind. Der Einfachheit halber ist ein einzelnes aktives Gebiet 202a in 2a gezeigt, das einem Transistor 250, etwa einem p-Kanaltransistor oder einem n-Kanaltransistor entspricht. Es sollte beachtet werden, dass im Hinblick auf den Aufbau des Substrats 201, der Halbleiterschicht 202 und des aktiven Gebiets 202a ebenfalls ähnliche Kriterien gelten, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. In ähnlicher Weise kann der Transistor 250 eine komplexe Architektur besitzen, beispielsweise sind flache Drain- und Sourcegebiete 251 erforderlich, die in dem aktiven Gebiet 202a ausgebildet sind, während ein Kanalgebiet eine Länge von ungefähr 50 nm und weniger besitzt, wie dies auch zuvor erläutert ist. Es sollte beachtet werden, dass die Längsrichtung und somit die Stromflussrichtung des Transistors 250 der horizontalen Richtung in 2a entspricht. Ferner ist eine Gateelektrodenstruktur 260 über dem Kanalgebiet 252 vorgesehen und besitzt eine entsprechende Gatelänge, d. h. in 2a die horizontale Erstreckung eines Elektrodenmaterials 262, das von dem Kanalgebiet 251 durch ein Gatedielektrikumsmaterial 261 getrennt ist. In dieser Fertigungsphase umfasst die Gateelektrodenstruktur 260 eine Abstandshalterstruktur 263 mit einem geeigneten Aufbau, um damit das laterale und vertikale Profil der Drain- und Sourcergebiete 251 festzulegen. Wie gezeigt, ist ferner eine Silizidstoppschicht 240 in den Drain- und Sourcegebieten 251 ausgebildet und ist an einer speziellen Tiefe angeordnet, wie dies durch 240d angegeben ist, die geringer ist als eine Tiefe 251d tiefer Drain- und Sourcebereiche 251b der Drain- und Sourcegebiete 251. Die Silizidstoppschicht 240 ist eine Materialzusammensetzung, die eine geringere Diffusion einer Metallsorte, etwa von Nickel, hervorruft, das in einer späteren Fertigungsphase bereitgestellt wird, um einen wesentlichen Anteil des dotierten Siliziummaterials in den Drain- und Sourcegebieten 251 in ein Metallsilizid umzuwandeln. Beispielsweise enthält die Schicht 240 eine Kohlenstoffsorte in Verbindung mit dem Siliziumbasismaterial, wodurch eine SiC-Verbindung geschaffen wird, die das Wandern von Nickel und anderer Metallsorten innerhalb der Schicht 240 deutlich verlangsamt. Beispielsweise führt eine Kohlenstoffkonzentration von ungefähr eine bis mehrere Atomprozent 240 im Vergleich zu dem Siliziumbasismaterial zu einer ausgeprägten Modifizierung des Diffusionsverhaltens einer Metallsorte. Andererseits beeinflusst die Anwesenheit des Kohlenstoffs nicht in unerwünschter Weise die gesamten elektronischen Eigenschaften der Drain- und Sourcegebiete 251, etwa den Reihen widerstand und dergleichen. In anderen Fällen enthält die Silizidstoppschicht 240 andere Atomsorten, etwa Stickstoff und dergleichen, die ebenfalls in Verbindung mit dem Siliziumbasismaterial eine effiziente Barriere für die Metalldiffusion bilden, die in einer späteren Fertigungsphase hervorzurufen ist.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Das aktive Gebiet 202a und die Gateelektrodenstruktur 260 können auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, wie dies etwa auch zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. In einigen anschaulichen Ausführungsformen werden anschließend Drain- und Sourceerweiterungsgebiete 251e auf der Grundlage der Gateelektrodenstruktur 260 und einem geeigneten Versatzabstandshalter (nicht gezeigt) hergestellt, woran sich die Ausbildung der Abstandshalterstruktur 263 anschließt. Als nächstes wird ein weiterer Implantationsprozess in Verbindung mit einem geeigneten Implantationsmaskenschema angewendet, um weitere Drain- und Sourcedotiermittel für die Herstellung der tiefen Drain- und Sourcegebiete 251b einzubauen, wobei die Gateelektrodenstruktur 260 mit der Abstandshalterstruktur 263 als Implantationmaske dient. Vor oder nach dem Einbau der Drain- und Sourcedotiermittel für die tiefen Drain- und Sourcegebiete 251b wird ein weiterer Implantationsprozess 241 ausgeführt, um eine Silizidstoppsorte, etwa Kohlenstoff, einzuführen, so dass die Stoppschicht 240 an der gewünschten Tiefe 240d erzeugt wird. Dazu werden Implantationsenergie und Dosis geeignet bestimmt, beispielsweise durch Experimente, Simulation und dergleichen, um die Sorte an der gewünschten Tiefe 240d anzuordnen. Es sollte beachtet werden, dass auf Grund der Natur des Implantationsprozesses die entsprechende implantierte Sorte eine variierende Konzentration in der Tiefe besitzt, wobei angenommen wird, dass ein Konzentrationsmaximum in der Mitte der Schicht 240 angeordnet ist, wobei die Konzentration um mindestens zwei Größenordnungen innerhalb eines Bereichs von 2 nm und weniger abfällt, wobei dies von den ausgewählten Implantationsparametern abhängt. Beispielsweise kann bei einer maximalen Konzentration der Silizidstoppschicht, etwa von Kohlenstoff, beispielsweise von 3 Atomprozent die Dicke der Schicht 240 durch den Ort unterhalb der maximalen Konzentration definiert werden, bei der die Konzentration bei 0,03 Atomprozent oder weniger liegt. In ähnlicher Weise kann die obere Grenze der Schicht 240 festgelegt werden. Um eine gewünschte maximale Konzentration der Silizidstoppsorte festzulegen, können entsprechende Experimente auf der Grundlage von Prozessparametern ausgeführt werden, die in einem nachfolgenden Silizidierungsprozess angewendet werden, um damit eine Korrelation zwischen den gewünschten Stoppeigenschaften der Schicht 240 im Verhältnis zu der entsprechenden maximalen Konzentration der jeweiligen Stoppsorte zu erhalten.
  • In anderen anschaulichen Ausführungsformen wird zusätzlich oder alternativ zu dem Implantationsprozess 241, der auf der Grundlage eines Neigungswinkels von im Wesentlichen Null ausgeführt wird, ein geneigter Implantationsschritt angewendet, der als 241a bezeichnet ist, um damit die Schicht 240 in der Nähe oder innerhalb der Erweiterungsgebiete 251e zu bilden. Auch in diesem Falle können geeignete Implantationsparameter, etwa Neigungswinkel, Dosis und Energie effizient durch Simulation, Experimente und dergleichen ermittelt werden.
  • 2d zeigt schematisch das Bauelement 200 in einer weiteren fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Metallsilizid 253, etwa Nickelsilizid, in den Drain- und Sourcegebieten 251 ausgebildet und erstreckt sich im Wesentlichen bis hinab zu der Silizidstoppschicht 240. Das Metallsilizid 253 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategien hergestellt werden, wie dies beispielsweise auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist, wobei jedoch die bessere Steuerbarkeit der Tiefe 253d erreicht wird, da die Metalldiffusion deutlich verlangsamt wird oder vollständig und innerhalb der Schicht 240 blockiert wird. Somit kann durch Auswahl der Tiefe der Schicht 240 auch der Grad an Silizidierung der Drain- und Sourcegebiete 251 eingestellt werden, wodurch eine bessere Leitfähigkeit erreicht wird, während gleichzeitig die Wahrscheinlichkeit des Erzeugens von Kurzschlüssen der Drain- und Sourcegebiete 251 verringert wird. Es sollte beachtet werden, dass ein Metallsilizid auch in der Gateelektrodenstruktur 260 in einigen Vorgehensweisen hergestellt wird, während ein anderen Fällen eine Silizidierung blockiert wird, indem eine dielektrische elektrische Deckschicht (nicht gezeigt) vorgesehen wird, wobei dies von der gesamten Prozessstrategie abhängt.
  • Folglich kann die Bearbeitung fortgesetzt werden, indem eine Kontaktebene hergestellt wird, d. h. indem ein geeignetes dielektrisches Material oder Materialsystem vorgesehen wird und indem dieses so strukturiert wird, dass Kontaktelemente hergestellt werden, um eine Verbindung zu dem Drain- und/oder Sourcegebiet 251 herzustellen, wobei jedoch die Wahrscheinlichkeit des Durchätzens des Metallsilizidgebiets 253, das die gut gesteuerte und größere Tiefe 253 besitzt, deutlich verringert ist.
  • 2c zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen vor oder nach dem Herstellen der Drain- und Sourceerweiterungsgebiete 251e und möglicher gegendotierter Bereiche oder Halo-Gebiete 202h in dem aktiven Gebiet 202a die Schicht 240 eingebaut wird, beispielsweise durch Ausführen des Implantationsprozesses 241 möglicherweise in Form eines geneigten Implantationsprozesses, etwa in Form des Implantationsschrittes 241a, wobei dies von den gesamten Bauteilerfordernissen abhängt. Beispielsweise ermöglicht das Ausführen des Implantationsprozesses 241 vor dem Bereitstellen der Abstandshalterstruktur 263 (siehe 2a) das Verringern des lateralen Abstandes der Stoppschicht 240 in Bezug auf das Kanalgebiet 252, wodurch eine höhere Zuverlässigkeit der Stoppwirkung der Schicht 240 erreicht wird. Im Hinblick auf das Auswählen geeigneter Prozessparameter für den Implantationsprozess 241 gelten die gleichen Kriterien, wie sie zuvor erläutert sind.
  • 2d zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen. Wie gezeigt sind Aussparungen 203 in dem aktiven Gebiet 202a lateral beabstandet zu der Gateelektrodenstruktur 260 ausgebildet, um darin ein Halbleitermaterial 255 zu bilden, beispielsweise um eine Drain- und Sourcedotierstoffsorte in gut steuerbarer Weise einzubauen, während in anderen Fällen das Material 255 als ein verformungsinduzierendes Halbleitermaterial vorgesehen wird, etwa als eine Silizium/Germanium-Legierung und dergleichen, wodurch das Leistungsverhalten des Transistors 250 verbessert wird. Dazu werden die Aussparungen 203 auf der Grundlage einer geeigneten Ätzstrategie hergestellt, wobei die Gateelektrodenstruktur 260 geeignete Abstandshalterelemente 250 in Verbindung mit einer dielektrischen Deckschicht 266 aufweist. Daraufhin wird das Material 255 durch einen selektiven epitaktischen Aufwachsprozess hergestellt, in welchem die Materialabscheidung auf Halbleiteroberflächenbereichen beschränkt ist, während eine ausgeprägte Materialabscheidung auf dielektrischen Oberflächenbereichen unterdrückt ist. Daraufhin wird die weitere Bearbeitung fortgesetzt, indem der Implantationsprozess 241 während einer geeigneten Fertigungsphase ausgeführt wird, wodurch die Stoppschicht 240 geschaffen wird, wie dies auch zuvor erläutert ist.
  • 2e zeigt schematisch das Bauelement 200 gemäß weiterer anschaulicher Ausführungsformen, wobei das Halbleitermaterial 255 in den Aussparungen 203 aufgewachsen wird, wie dies mit Bezug zu 2d beschrieben ist, wobei während einer geeigneten Phase des Abscheideprozesses eine Silizidstoppsorte in die Abscheideatmosphäre eingebracht wird, um die Silizidstoppschicht 240 zu erzeugen. Beispielsweise wird das Material 255 als ein in-situ-dotiertes Siliziummaterial, als ein Silizium/Germanium-Material und dergleichen vorgesehen, um einen wesentlichen Teil der Drain- und Sourcedotierstoffsorte einzubauen, während gleichzeitig die Schicht 240 mit hoher Steuerbarkeit und Genauigkeit erzeugt wird. D. h., während des Abscheidens wird eine gewünschte Sorte, etwa Kohlenstoff, in die Abscheideatmosphäre eingebracht, und diese Sorte wird dann in das Material 255 mit einer Konzentration und Dicke eingebaut, die auf der Grundlage des Abscheideprozesses gesteuert werden können. Daraufhin wird die Abscheidung des Materials 255 fortgesetzt durch Unterbrechen der Zufuhr der Silizidstoppsorte, um die Aussparung 203 vollständig zu füllen oder zu überfüllen. Nach der Herstellung des Halbleitermaterials 255 kann die Bearbeitung fortgesetzt werden durch weitere Prozessschritte und schließlich wird das Metallsilizid hergestellt unter Anwendung der eingebauten Stoppschicht 240 als eine effiziente Diffusionsblockschicht, wie dies auch zuvor erläutert ist.
  • 2f zeigt schematisch das Halbleiterbauelement 200 gemäß weiterer anschaulicher Ausführungsformen in einer frühen Fertigungsphase. Wie gezeigt, ist das aktive Gebiet 202a beispielsweise auf der Grundlage entsprechender Isolationsgebiete 202c vorgesehen, wobei vor oder nach dem Einbau jeglicher Wannendotierstoffsorten, schwellwerteinstellenden Sorten und dergleichen der Implantationsprozess 241 so angewendet wird, dass die Silizidstoppschicht 240 eingebaut wird, wenn die Anwesenheit der entsprechenden Sorte in dem Kanalgebiet des Transistors, der noch herzustellen ist, als geeignet erachtet wird. Folglich wird in dieser Fertigungsphase die Implantation 241 auf der Grundlage einer günstigen Bauteiltopographie durchgeführt, wodurch ein genaues Einbauen der Schicht 240 auf der Grundlage eines Implantationsprozesses möglich ist. Daraufhin wird die Bearbeitung fortgesetzt, indem eine Gateelektrodenstruktur hergestellt wird und indem Drain- und Sourcegebiete erzeugt werden, wie dies auch zuvor erläutert ist. Bei Bedarf kann ein weiterer Implantationsprozess so ausgeführt werden, dass weitere Silizidstoppsorten eingebaut werden, wenn dies als geeignet erachtet wird.
  • Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen eine Silizidstoppschicht in die Drain- und Sourcegebiete eingebaut wird, beispielsweise auf der Grundlage von Implantationstechniken, wodurch eine bessere Steuerbarkeit eines Silizidierungsprozesses erreicht wird. Auf diese Weise kann das verfügbare Volumen in den Drain- und Sourcegebieten für den Silizidierungsprozess erhöht werden, ohne dass die Wahrscheinlichkeit des Erzeugens von Kurzschlüssen der benachbarten pn-Übergänge vergrößert wird. Auf diese Weise kann das gesamte Leistungsverhalten der Transistoren verbessert werden, beispielsweise im Hinblick auf den Reihenwiderstand, während gleichzeitig ein größeres Prozessfenster für die Herstellung von Kontaktelementen erreicht wird.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher dient diese Beschreibung lediglich anschaulichen Zwecken und soll dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (20)

  1. Verfahren mit: Bilden von Drain- und Sourcegebieten in einem aktiven Gebiet eines Transistors in Anwesenheit einer Gateelektrodenstruktur; Implantieren einer Silizidstoppsorte in die Drain- und Sourcegebiete an einer vorbestimmten Tiefe; und Bilden eines Metallsilizids in einem Bereich der Drain- und Sourcegebiete unter Anwendung der Silizidstoppsorte zur Steuerung einer Tiefe des Metallsilizids.
  2. Verfahren nach Anspruch 1, wobei das Metallsilizid Nickel aufweist.
  3. Verfahren nach Anspruch 1, wobei Implantieren der Silizidstoppsorte das Implantieren von Kohlenstoff umfasst.
  4. Verfahren nach Anspruch 1, wobei Bilden von Drain- und Souregebieten umfasst: Bilden einer Abstandshalterstruktur der Gateelektrodenstruktur und Bilden tiefer Drain- und Sourcegebiete unter Anwendung der Abstandshalterstruktur als eine Implantationsmaske.
  5. Verfahren nach Anspruch 4, wobei Implantieren der Silizidstoppsorte umfasst: Verwenden der Abstandshalterstruktur als eine Implantationsmaske.
  6. Verfahren nach Anspruch 4, wobei Implantieren der Silizidstoppsorte umfasst: implantieren der Stoppsorte vor dem Bilden der Abstandshalterstruktur.
  7. Verfahren nach Anspruch 1, wobei Bilden der Drain- und Sourcegebiete umfasst: Bilden einer Aussparung und Abscheiden eines dotierten Halbleitermaterials in die Aussparungen.
  8. Verfahren mit: Bilden einer Silizidstoppschicht zumindest in einem Bereich eines aktiven Gebiets eines Transistors an einer ersten Tiefe; Bilden von Drain- und Sourcegebieten in dem aktiven Gebiet, wobei die Drain- und Sourcegebiete sich zu einer zweiten Tiefe unterhalb der ersten Tiefe erstrecken; und Bilden eines Metallsilizids in den Drain- und Sourcegebieten derart, dass sich das Metallsilizid im Wesentlichen zu der ersten Tiefe erstreckt.
  9. Verfahren nach Anspruch 8, wobei Bilden der Silizidstoppschicht das Implantieren eines Silizidstoppsorte in das aktive Gebiet umfasst.
  10. Verfahren nach Anspruch 9, wobei die Silizidstoppsorte vor dem Bilden zumindest tiefer Drain- und Sourcegebiete der Drain- und Sourcegebiete implantiert wird.
  11. Verfahren nach Anspruch 9, wobei Implantieren der Silizidstoppsorte umfasst: Bilden einer Abstandshalterstruktur einer Gateelektrodenstruktur und Verwenden der Abstandshalterstruktur und der Gateelektrodenstruktur als eine Implantationsmaske zum Implantieren der Silizidstoppsorte und zum Implantieren von Drain- und Sourcedotierstoffen.
  12. Verfahren nach Anspruch 9, wobei die Silizidstoppsorte vor dem Bilden einer Gateelektrodenstruktur auf dem aktiven Gebiet implantiert wird.
  13. Verfahren nach Anspruch 8, wobei Bilden der Silizidstoppschicht umfasst: Bilden von Aussparungen in dem aktiven Gebiet und Bilden eines Halbleitermaterials in den Aussparungen derart, dass das Halbleitermaterial eine Silizidstoppsorte enthält.
  14. Verfahren nach Anspruch 13, wobei das Halbleitermaterial so hergestellt wird, dass es eine Drain- und Sourcedotierstoffsorte enthält.
  15. Verfahren nach Anspruch 13, wobei das Halbleitermaterial so hergestellt wird, dass es eine Verformung in dem aktiven Gebiet hervorruft.
  16. Verfahren nach Anspruch 8, wobei Bilden der Silizidstoppschicht umfasst: Einbauen einer Kohlenstoffsorte.
  17. Verfahren nach Anspruch 8, wobei Bilden des Metallsilizids das Bilden eines Nickelsilizids umfasst.
  18. Halbleiterbauelement mit: einem aktiven Gebiet; einer auf dem aktiven Gebiet hergestellten Gateelektrodenstruktur; in dem aktiven Gebiet ausgebildetem Draingebiet und Sourcegebiet; einer in dem Drain- und Sourcegebiet ausgebildeten Silizidstoppschicht; und einem Metallsilizid, das in dem Draingebiet und Sourcegebiet hergerstellt ist und sich zu der Silizidstoppschicht erstreckt.
  19. Halbleiterbauelement nach Anspruch 18, wobei das Metallsilizid Nickel aufweist.
  20. Halbleiterauelement nach Anspruch 18, wobei die Silizidstoppschicht Kohlenstoff aufweist.
DE201010064287 2010-12-28 2010-12-28 Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement Active DE102010064287B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE201010064287 DE102010064287B4 (de) 2010-12-28 2010-12-28 Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement
US13/208,972 US8877597B2 (en) 2010-12-28 2011-08-12 Embedding metal silicide contact regions reliably into highly doped drain and source regions by a stop implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201010064287 DE102010064287B4 (de) 2010-12-28 2010-12-28 Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE102010064287A1 true DE102010064287A1 (de) 2012-06-28
DE102010064287B4 DE102010064287B4 (de) 2014-05-08

Family

ID=46315588

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010064287 Active DE102010064287B4 (de) 2010-12-28 2010-12-28 Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement

Country Status (2)

Country Link
US (1) US8877597B2 (de)
DE (1) DE102010064287B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US10068802B2 (en) * 2011-10-17 2018-09-04 Texas Instruments Incorporated Threshold mismatch and IDDQ reduction using split carbon co-implantation
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US10418476B2 (en) * 2014-07-02 2019-09-17 Hestia Power Inc. Silicon carbide semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173985A (ja) * 2001-12-07 2003-06-20 Sony Corp 半導体装置の製造方法及び半導体装置
US20060024935A1 (en) * 2004-07-30 2006-02-02 Texas Instruments Incorporated Metal silicide induced lateral excessive encroachment reduction by silicon <110> channel stuffing
WO2007126909A1 (en) * 2006-03-31 2007-11-08 Intel Corporation Epitaxial silicon germanium for reduced contact resistance in field-effect transistors
US20080164491A1 (en) * 2007-01-04 2008-07-10 International Business Machines Corporation Structure and method for mobility enhanced mosfets with unalloyed silicide

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508212A (en) * 1995-04-27 1996-04-16 Taiwan Semiconductor Manufacturing Co. Salicide process for a MOS semiconductor device using nitrogen implant of titanium
DE10245607B4 (de) * 2002-09-30 2009-07-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
US7384853B2 (en) * 2005-08-25 2008-06-10 United Microelectronics Corp. Method of performing salicide processes on MOS transistors
DE102006019921B4 (de) * 2006-04-28 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode
US20100001317A1 (en) * 2008-07-03 2010-01-07 Yi-Wei Chen Cmos transistor and the method for manufacturing the same
JP2010016302A (ja) * 2008-07-07 2010-01-21 Panasonic Corp 半導体装置及びその製造方法
US8470700B2 (en) * 2010-07-22 2013-06-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device with reduced contact resistance and method of manufacturing thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003173985A (ja) * 2001-12-07 2003-06-20 Sony Corp 半導体装置の製造方法及び半導体装置
US20060024935A1 (en) * 2004-07-30 2006-02-02 Texas Instruments Incorporated Metal silicide induced lateral excessive encroachment reduction by silicon <110> channel stuffing
WO2007126909A1 (en) * 2006-03-31 2007-11-08 Intel Corporation Epitaxial silicon germanium for reduced contact resistance in field-effect transistors
US20080164491A1 (en) * 2007-01-04 2008-07-10 International Business Machines Corporation Structure and method for mobility enhanced mosfets with unalloyed silicide

Also Published As

Publication number Publication date
US8877597B2 (en) 2014-11-04
DE102010064287B4 (de) 2014-05-08
US20120161210A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
DE102009006884B4 (de) Verfahren zur Herstellung eines Transistorbauelementes mit In-Situ erzeugten Drain- und Source-Gebieten mit einer verformungsinduzierenden Legierung und einem graduell variierenden Dotierstoffprofil und entsprechendes Transistorbauelement
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102007030053B4 (de) Reduzieren der pn-Übergangskapazität in einem Transistor durch Absenken von Drain- und Source-Gebieten
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102008059501B4 (de) Technik zur Verbesserung des Dotierstoffprofils und der Kanalleitfähigkeit durch Millisekunden-Ausheizprozesse
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102008047127B4 (de) Verfahren zur Herstellung integral ausgebildeter Drain- und Source-Gebiete in einem Silizium/Germanium enthaltenden Transistorbauelement und Halbleiterbauelement
DE102009015748B4 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102008049718B3 (de) Transistorbauelement mit einer asymmetrischen eingebetteten Halbleiterlegierung und Herstellungsverfahren dafür
DE102005004411B4 (de) Verfahren für die Herstellung eines in-situ-gebildeten Halo-Gebietes in einem Transistorelement
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102006035669B4 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist und Verfahren zur Herstellung
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102011003439B4 (de) Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement
DE102009006885B4 (de) Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
DE102006019921A1 (de) Transistor mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode und ein Verfahren zur Herstellung des Transistors
DE102008046400A1 (de) CMOS-Bauelement mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102009047313B4 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete
DE102010063781A1 (de) Unterschiedliche Schwellwertspannungseinstellung in PMOS-Transistoren durch unterschiedliche Herstellung eines Kanalhalbleitermaterials
DE102007052053B4 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE112006001025T5 (de) Implantationsprozess in der Halbleiterfabrikation
DE102010064282B4 (de) Transistor mit eingebetteten sigma-förmigen sequenziell hergestellten Halbleiterlegierungen
DE102010001404A1 (de) Einstellung von Transistoreigenschaften auf der Grundlage einer späten Wannenimplantation

Legal Events

Date Code Title Description
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021283000

Ipc: H01L0029417000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021283000

Ipc: H01L0029417000

Effective date: 20130607

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150210

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. K, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE