JPH10172967A - 半導体装置の酸化膜形成方法 - Google Patents
半導体装置の酸化膜形成方法Info
- Publication number
- JPH10172967A JPH10172967A JP29033197A JP29033197A JPH10172967A JP H10172967 A JPH10172967 A JP H10172967A JP 29033197 A JP29033197 A JP 29033197A JP 29033197 A JP29033197 A JP 29033197A JP H10172967 A JPH10172967 A JP H10172967A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- semiconductor
- silicon oxide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 シリコン半導体基板の表面に厚いシリコン酸
化膜を形成することは困難であった。 【解決手段】 シリコン半導体基板１の表面に目標より
も薄い第１のシリコン酸化膜７を熱酸化で形成する。こ
の第１のシリコン酸化膜７の上に第１の多結晶シリコン
膜８を形成する。次に、第１の多結晶シリコン膜８を酸
化して酸化物とし、この酸化物と第１のシリコン酸化膜
７とを一体化して第１のシリコン酸化膜７よりも厚い第
２のシリコン酸化膜を形成する。第２のシリコン酸化膜
の上に第２の多結晶シリコン膜を形成し、これを酸化す
ることによって更に厚い第３のシリコン酸化膜を得る。
化膜を形成することは困難であった。 【解決手段】 シリコン半導体基板１の表面に目標より
も薄い第１のシリコン酸化膜７を熱酸化で形成する。こ
の第１のシリコン酸化膜７の上に第１の多結晶シリコン
膜８を形成する。次に、第１の多結晶シリコン膜８を酸
化して酸化物とし、この酸化物と第１のシリコン酸化膜
７とを一体化して第１のシリコン酸化膜７よりも厚い第
２のシリコン酸化膜を形成する。第２のシリコン酸化膜
の上に第２の多結晶シリコン膜を形成し、これを酸化す
ることによって更に厚い第３のシリコン酸化膜を得る。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ、トランジスタ等
の半導体装置の熱酸化膜の形成方法に関する。
の半導体装置の熱酸化膜の形成方法に関する。
【０００２】
【従来の技術】半導体基板の表面上の熱酸化膜（例えば
シリコン酸化膜）の上に導体又は電極を設けた構造の高
電圧用の半導体装置において、半導体基板と導体又は電
極との間の確実な電気的絶縁を達成するためには熱酸化
膜を厚く形成しなければならない。従来、厚い熱酸化膜
を形成する時には、熱酸化（熱処理）の時間を長くし
た。
シリコン酸化膜）の上に導体又は電極を設けた構造の高
電圧用の半導体装置において、半導体基板と導体又は電
極との間の確実な電気的絶縁を達成するためには熱酸化
膜を厚く形成しなければならない。従来、厚い熱酸化膜
を形成する時には、熱酸化（熱処理）の時間を長くし
た。
【０００３】
【発明が解決しようとする課題】しかしながら、熱処理
時間を長くすると、次のような問題が生じた。 （１） 熱処理時間が長くなると、酸化膜の形成レート
即ち生成速度が低下するため、熱処理時間を長くした割
に酸化膜が厚くならず、生産上及び実用上の限界があっ
た。 （２） 半導体基板内に既に形成された埋め込み層や不
純物拡散層（特に基板表面の浅い拡散層）の不純物が熱
酸化のための熱によって他の領域に拡散され、所望の不
純物濃度及び所望の拡散位置を維持することが不可能に
なる。 （３） 熱酸化のための熱処理によって半導体基板の表
面近傍の不純物が熱酸化膜に取り込まれてしまい、半導
体基板の表面領域の不純物濃度が変化してしまうことが
ある。 上述のように熱処理によって厚い酸化膜を形成すること
は困難であった。
時間を長くすると、次のような問題が生じた。 （１） 熱処理時間が長くなると、酸化膜の形成レート
即ち生成速度が低下するため、熱処理時間を長くした割
に酸化膜が厚くならず、生産上及び実用上の限界があっ
た。 （２） 半導体基板内に既に形成された埋め込み層や不
純物拡散層（特に基板表面の浅い拡散層）の不純物が熱
酸化のための熱によって他の領域に拡散され、所望の不
純物濃度及び所望の拡散位置を維持することが不可能に
なる。 （３） 熱酸化のための熱処理によって半導体基板の表
面近傍の不純物が熱酸化膜に取り込まれてしまい、半導
体基板の表面領域の不純物濃度が変化してしまうことが
ある。 上述のように熱処理によって厚い酸化膜を形成すること
は困難であった。
【０００４】そこで、本発明は、半導体基板上に厚い熱
酸化膜を容易且つ良好に形成することができる方法を提
供することを目的とする。
酸化膜を容易且つ良好に形成することができる方法を提
供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、単結晶半導体基板の表
面に前記半導体基板を熱酸化処理することによって第１
の半導体酸化膜を形成する工程と、前記第１の半導体酸
化膜の上に前記半導体基板の半導体と同一の半導体の多
結晶膜を形成する工程と、熱酸化処理によって前記多結
晶膜を半導体酸化膜に変換すると共にこの半導体酸化膜
を前記第１の半導体酸化膜に一体化して前記第１の半導
体酸化膜よりも厚い第２の半導体酸化膜を形成する工程
とを備えていることを特徴とする半導体装置の酸化膜形
成方法に係わるものである。なお、請求項２に示すよう
に、繰返して半導体の多結晶膜を形成し、これを熱酸化
することが望ましい。
目的を達成するための本発明は、単結晶半導体基板の表
面に前記半導体基板を熱酸化処理することによって第１
の半導体酸化膜を形成する工程と、前記第１の半導体酸
化膜の上に前記半導体基板の半導体と同一の半導体の多
結晶膜を形成する工程と、熱酸化処理によって前記多結
晶膜を半導体酸化膜に変換すると共にこの半導体酸化膜
を前記第１の半導体酸化膜に一体化して前記第１の半導
体酸化膜よりも厚い第２の半導体酸化膜を形成する工程
とを備えていることを特徴とする半導体装置の酸化膜形
成方法に係わるものである。なお、請求項２に示すよう
に、繰返して半導体の多結晶膜を形成し、これを熱酸化
することが望ましい。
【０００６】
【発明の作用及び効果】本発明では、目的とする厚さの
酸化膜を従来の熱酸化方法のみで形成しないで、半導体
基板の表面に直接に接する部分のみを従来と同様な熱酸
化で形成する。しかる後、この熱酸化膜の上に多結晶膜
を形成してこれを熱酸化する。この様に、多結晶を形成
し、それを酸化処理して、下層酸化膜と一体化させる
と、比較的短時間で目標とする厚さの酸化膜を得ること
ができる。熱処理時間が短くなると、半導体基板内の不
純物の不要な拡散が抑制される。また、請求項２に示す
ように多結晶膜の形成とこの酸化とを繰返すと、比較的
厚い酸化膜を容易に得ることができる。
酸化膜を従来の熱酸化方法のみで形成しないで、半導体
基板の表面に直接に接する部分のみを従来と同様な熱酸
化で形成する。しかる後、この熱酸化膜の上に多結晶膜
を形成してこれを熱酸化する。この様に、多結晶を形成
し、それを酸化処理して、下層酸化膜と一体化させる
と、比較的短時間で目標とする厚さの酸化膜を得ること
ができる。熱処理時間が短くなると、半導体基板内の不
純物の不要な拡散が抑制される。また、請求項２に示す
ように多結晶膜の形成とこの酸化とを繰返すと、比較的
厚い酸化膜を容易に得ることができる。
【０００７】
【実施例】次に、図１〜図６を参照して本発明の実施例
に係わる半導体装置の酸化膜の形成方法を説明する。こ
の実施例では半導体装置としての集積回路のトランジス
タを形成するために、まず図１に原理的に示すような単
結晶シリコン半導体基板１を用意する。この半導体基板
１は、エピタキシャル成長の基板領域であるＰ型半導体
領域２と、この上にエピタキシャル成長法で形成された
コレクタ領域としてのＮ型半導体領域３と、Ｐ型半導体
領域２に不純物を拡散することによって形成されたＮ+
型半導体領域から成る埋め込み層４と、拡散で形成され
たベース領域としてのＰ型半導体領域５と、エミッタ領
域としてのＮ+ 型半導体領域６とを有する。なお、Ｐ型
半導体領域５及びＮ+ 型半導体領域６は、本発明に従う
酸化膜の一部又は全部を形成した後に形成することもで
きる。
に係わる半導体装置の酸化膜の形成方法を説明する。こ
の実施例では半導体装置としての集積回路のトランジス
タを形成するために、まず図１に原理的に示すような単
結晶シリコン半導体基板１を用意する。この半導体基板
１は、エピタキシャル成長の基板領域であるＰ型半導体
領域２と、この上にエピタキシャル成長法で形成された
コレクタ領域としてのＮ型半導体領域３と、Ｐ型半導体
領域２に不純物を拡散することによって形成されたＮ+
型半導体領域から成る埋め込み層４と、拡散で形成され
たベース領域としてのＰ型半導体領域５と、エミッタ領
域としてのＮ+ 型半導体領域６とを有する。なお、Ｐ型
半導体領域５及びＮ+ 型半導体領域６は、本発明に従う
酸化膜の一部又は全部を形成した後に形成することもで
きる。
【０００８】次に、図２に示すように半導体基板１を酸
化性雰囲気中で熱処理し、半導体基板１の表面領域の熱
酸化物から成る第１のシリコン酸化膜７を形成する。こ
の第１のシリコン酸化膜７を形成するための熱処理は、
１１００℃で９０分間であり、第１のシリコン酸化膜７
の厚みは０．６５μｍである。
化性雰囲気中で熱処理し、半導体基板１の表面領域の熱
酸化物から成る第１のシリコン酸化膜７を形成する。こ
の第１のシリコン酸化膜７を形成するための熱処理は、
１１００℃で９０分間であり、第１のシリコン酸化膜７
の厚みは０．６５μｍである。
【０００９】次に、図３に示すように、第１のシリコン
酸化膜７の上面に多結晶シリコン（ポリシリコン）膜８
を例えば気相成長法等で約０．５μｍの厚みに形成す
る。
酸化膜７の上面に多結晶シリコン（ポリシリコン）膜８
を例えば気相成長法等で約０．５μｍの厚みに形成す
る。
【００１０】次に、半導体基板１に酸化性雰囲気中で９
５０℃、６００分間の熱処理を施し、多結晶シリコン膜
８を酸化してシリコン酸化膜とし、このシリコン酸化膜
を第１のシリコン酸化膜７と一体化して図４に示す第２
のシリコン酸化膜９とする。第２のシリコン酸化膜９の
厚みは第１のシリコン酸化膜７よりも厚い約１．９μｍ
である。
５０℃、６００分間の熱処理を施し、多結晶シリコン膜
８を酸化してシリコン酸化膜とし、このシリコン酸化膜
を第１のシリコン酸化膜７と一体化して図４に示す第２
のシリコン酸化膜９とする。第２のシリコン酸化膜９の
厚みは第１のシリコン酸化膜７よりも厚い約１．９μｍ
である。
【００１１】次に、この第２のシリコン酸化膜９の上面
に、図５に示すように、例えば気相成長法によって約
０．５μｍの厚みの多結晶シリコン膜１０を形成する。
に、図５に示すように、例えば気相成長法によって約
０．５μｍの厚みの多結晶シリコン膜１０を形成する。
【００１２】次に、半導体基板１に酸化性雰囲気中で９
５０℃、６００分間の熱処理を施して多結晶シリコン膜
１０をシリコン酸化膜に変換し、このシリコン酸化膜を
第２のシリコン酸化膜９と一体化して図６に示す第３の
シリコン酸化膜１１とする。第３のシリコン酸化膜１１
の厚みは第２のシリコン酸化膜９よりも厚い約３．０５
である。
５０℃、６００分間の熱処理を施して多結晶シリコン膜
１０をシリコン酸化膜に変換し、このシリコン酸化膜を
第２のシリコン酸化膜９と一体化して図６に示す第３の
シリコン酸化膜１１とする。第３のシリコン酸化膜１１
の厚みは第２のシリコン酸化膜９よりも厚い約３．０５
である。
【００１３】上述から明らかなように本実施例では、半
導体基板１の熱酸化処理即ち単結晶シリコンの熱酸化処
理のみで、図６に示す目標の厚みのシリコン酸化膜１１
を形成しないで、図２に示すように単結晶シリコンの熱
酸化による第１のシリコン酸化膜７は比較的薄く形成
し、その後は多結晶シリコンの酸化処理によってシリコ
ン酸化膜の厚みを増大させる。多結晶シリコンの酸化に
よる酸化膜の生成速度は単結晶シリコンで厚い酸化膜を
形成する時の生成速度よりも速いので、目標とする厚み
の酸化膜を短時間で形成することができる。この結果、
Ｎ+ 型の埋め込み層４やＮ+ 型半導体領域６の不純物が
他の領域に拡散することによる不純物濃度の低下及び拡
散領域の位置の変化及び結晶欠陥の発生を抑制すること
ができる。なお、本実施例では多結晶シリコン膜８及び
１０を形成する工程が必要になるが、シリコン酸化膜の
上にシリコンを気相成長させると必然的に多結晶シリコ
ンが得られるので、さほど工程が複雑にならない。
導体基板１の熱酸化処理即ち単結晶シリコンの熱酸化処
理のみで、図６に示す目標の厚みのシリコン酸化膜１１
を形成しないで、図２に示すように単結晶シリコンの熱
酸化による第１のシリコン酸化膜７は比較的薄く形成
し、その後は多結晶シリコンの酸化処理によってシリコ
ン酸化膜の厚みを増大させる。多結晶シリコンの酸化に
よる酸化膜の生成速度は単結晶シリコンで厚い酸化膜を
形成する時の生成速度よりも速いので、目標とする厚み
の酸化膜を短時間で形成することができる。この結果、
Ｎ+ 型の埋め込み層４やＮ+ 型半導体領域６の不純物が
他の領域に拡散することによる不純物濃度の低下及び拡
散領域の位置の変化及び結晶欠陥の発生を抑制すること
ができる。なお、本実施例では多結晶シリコン膜８及び
１０を形成する工程が必要になるが、シリコン酸化膜の
上にシリコンを気相成長させると必然的に多結晶シリコ
ンが得られるので、さほど工程が複雑にならない。
【００１４】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 実施例では多結晶シリコン膜を繰返して２回形
成して酸化しているが、多結晶シリコン膜を１回のみ形
成して酸化してもよいし、また３回以上形成して酸化し
てもよい。 （２） 半導体基板１内の半導体領域の数、配置等は種
々変形可能である。即ち、バイポーラトランジスタに限
らず、ＦＥＴ、ダイオード、サイリスタ、半導体抵抗等
の種々の半導体素子を半導体基板１に設けることができ
る。 （３） 図２の第１のシリコン酸化膜７又は図４の第２
のシリコン酸化膜９に開口を形成して不純物の選択拡散
を行うことができる。 （４） 図３の多結晶シリコン膜８又は図５の多結晶シ
リコン膜１０に開口を形成して、部分的に酸化膜の厚み
を変化させることができる。
く、例えば次の変形が可能なものである。 （１） 実施例では多結晶シリコン膜を繰返して２回形
成して酸化しているが、多結晶シリコン膜を１回のみ形
成して酸化してもよいし、また３回以上形成して酸化し
てもよい。 （２） 半導体基板１内の半導体領域の数、配置等は種
々変形可能である。即ち、バイポーラトランジスタに限
らず、ＦＥＴ、ダイオード、サイリスタ、半導体抵抗等
の種々の半導体素子を半導体基板１に設けることができ
る。 （３） 図２の第１のシリコン酸化膜７又は図４の第２
のシリコン酸化膜９に開口を形成して不純物の選択拡散
を行うことができる。 （４） 図３の多結晶シリコン膜８又は図５の多結晶シ
リコン膜１０に開口を形成して、部分的に酸化膜の厚み
を変化させることができる。
【図１】本発明の実施例に係わる半導体基板を示す断面
図である。
図である。
【図２】半導体基板に熱酸化で第１のシリコン酸化膜を
形成したものを示す断面図である。
形成したものを示す断面図である。
【図３】第１のシリコン酸化膜の上に第１の多結晶シリ
コン膜を形成したものを示す断面図である。
コン膜を形成したものを示す断面図である。
【図４】第１の多結晶シリコン膜を酸化して第２のシリ
コン酸化膜を形成したものを示す断面図である。
コン酸化膜を形成したものを示す断面図である。
【図５】第２の多結晶シリコン膜を形成したものを示す
断面図である。
断面図である。
【図６】第２の多結晶シリコン膜を酸化して第３のシリ
コン酸化膜としたものを示す断面図である。
コン酸化膜としたものを示す断面図である。
１ 半導体基板 ７ 第１のシリコン酸化膜 ８ 第１の多結晶シリコン膜 ９ 第２のシリコン酸化膜 １０ 第２の多結晶シリコン膜 １１ 第３のシリコン酸化膜
Claims (2)
- 【請求項１】 単結晶半導体基板の表面に前記半導体基
板を熱酸化処理することによって第１の半導体酸化膜を
形成する工程と、 前記第１の半導体酸化膜の上に前記半導体基板の半導体
と同一の半導体の多結晶膜を形成する工程と、 熱酸化処理によって前記多結晶膜を半導体酸化膜に変換
すると共にこの半導体酸化膜を前記第１の半導体酸化膜
に一体化して前記第１の半導体酸化膜よりも厚い第２の
半導体酸化膜を形成する工程とを備えていることを特徴
とする半導体装置の酸化膜形成方法。 - 【請求項２】 更に、前記第２の半導体酸化膜の上に半
導体の多結晶膜を形成し、この多結晶膜に熱酸化処理を
施して半導体酸化膜に変換する工程を備えていることを
特徴とする請求項１記載の半導体装置の酸化膜形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29033197A JPH10172967A (ja) | 1996-10-09 | 1997-10-07 | 半導体装置の酸化膜形成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28738396 | 1996-10-09 | ||
| JP8-287383 | 1996-10-09 | ||
| JP29033197A JPH10172967A (ja) | 1996-10-09 | 1997-10-07 | 半導体装置の酸化膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10172967A true JPH10172967A (ja) | 1998-06-26 |
Family
ID=26556701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29033197A Pending JPH10172967A (ja) | 1996-10-09 | 1997-10-07 | 半導体装置の酸化膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10172967A (ja) |
-
1997
- 1997-10-07 JP JP29033197A patent/JPH10172967A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62219636A (ja) | 半導体装置 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| JPH0955387A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JPH10172967A (ja) | 半導体装置の酸化膜形成方法 | |
| JP3145694B2 (ja) | 半導体装置 | |
| JPS60175452A (ja) | トランジスタの製造方法 | |
| JPS6155249B2 (ja) | ||
| JPS6378569A (ja) | 半導体装置の製造方法 | |
| JP3123505B2 (ja) | 半導体装置の製造方法 | |
| JP2524079B2 (ja) | 上向構造型バイポ―ラトランジスタ及びその製造方法 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2722829B2 (ja) | 半導体装置の製造方法 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPH04192335A (ja) | 半導体装置の製造方法 | |
| JPS60117764A (ja) | 半導体装置の製造方法 | |
| JPS6154256B2 (ja) | ||
| JPS60103663A (ja) | 半導体装置の製造法 | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPH05347311A (ja) | 半導体装置の製造方法 | |
| JPH05102172A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0516175B2 (ja) | ||
| JPS5898956A (ja) | 半導体装置の製造方法 |