JPH04192335A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野］ 本発明は半導体装置の製造方法に関し、特にバイポーラ
トランジスタの製造方法に関する〔従来の技術〕 従来の高速動作可能なバイポーラトランジスタの製造方
法として第３図（ａ）ないしくＣ）に示すような方法が
ある。なお、コレクタ引出し部についての説明は省略し
である。

先ず、第３図（ａ）に示すように、ｐ型シリコン基板３
０１上にｎ＋型埋込コレクタ層３０２とｎ型エピタキシ
ャル層３０３を形成し、これらを素子分離絶縁膜３０４
で絶縁分離した後、第１のシリコン酸化！！１３０５、
ｐ゛型多結晶シリコン膜３０６および第１のシリコン窒
化膜３０７を形成する。次に、エミッタ形成領域上の前
記第１のシリコン窒化膜３０７およびｐ゛型多結晶シリ
コン膜３０６を順次異方性エツチングにより除去し、開
孔部３０８を形成する。続いて、全面に第２のシリコン
窒化膜３０９を形成した後、異方性エツチングによりエ
ツチングバックすることで、前記開孔部３０８の側面に
のみ第２のシリコン窒化膜３０９を残存させる。

次に、第３図（ｂ）に示すように、前記第１のシリコン
酸化膜３０５を弗酸系の液によりエツチング除去し、前
記ｐ゛型型詰結晶シリコン膜０６の下にアンダーカット
部を形成し、続いて全面に多結晶シリコン膜３１０を形
成する。その後、熱処理により前記ｐ゛型型詰結晶シリ
コン膜０６からｐ型不純物を前記アンダーカット部内に
埋込まれた前記多結晶シリコン膜３１０を通して前記ｎ
型エピタキシャル層３０３に拡散し、外部ベース領域３
１１を形成する。次に選択エツチングによりアンダーカ
ット部に埋込まれた部分以外の多結□　晶シリコン膜３
１０を除去する。その後、前記ｎ型エピタキシャル層３
０３および多結晶シリコン膜３１０表面を第２のシリコ
ン酸化膜３１２を形成し、続いてイオン注入法によりｐ
型不純物をｎ型エピタキシャル層３０３表面に導入する
ことでｐ型ベース領域３１３を形成する。

次に、第３図（ｃ）に示すように、全面にシリコン窒化
膜を形成した後、異方性エツチングによりエツチングバ
ックし、前記開孔部３０８の側面にのみ第３のシリコン
窒化膜３１４を形成し、同時に第２のシリコン酸化膜３
１２を除去することで、ｐ型ベース領域３１３を露出さ
せる。続いて前記開孔部３０８を覆うようにｎ゛型多結
晶シリコン膜３１５を形成し、熱処理によりｎ型不純物
を前記ｐ型ベース領域３１３に拡散することでｎ゛゛エ
ミッタ領域３１６を形成する。これによりバイポーラト
ランジスタが形成される。

このように形成されたバイポーラトランジスタは外部ベ
ース傾城３１１．ｐ型ヘース領域３１３およびｎ′″型
エミッタ領域３１６がフォトリソグラフィ技術で形成さ
れた開孔部３０８に対し自己整合的に形成され、またベ
ース領域３１１，３１３はこの開孔部３０８よりアンダ
ーカット部分だけ広い範囲にのみ形成されるため、面積
の縮少が図れる。したがって、接合容量を小さくできる
ため、高速化が可能となる。

〔発明が解決しようとする課題〕

上述した従来のバイポーラトランジスタは、自己整合的
に外部ベース領域３１１、Ｐ型ベース領域３１３、ｎ゛
゛エミッタ領域３１６を形成可能なため、実効素子面積
の縮少により接合容量の低下が図れ、高速化には有利で
あるが、さらに高速化を行うためには次のような問題点
がある。

すなわち、高速化を達成する方法の１つとしてベース接
合深さを浅くする方法があり、このためには、ベース接
合を形成する際のイオン注入エネルギーを低くすること
が考えられる。しかし、この方法ではエネルギーをある
値以上に低くしても、チャネリング現象により不純物が
深く入り込んでしまうため、浅くすることができない。

このチャネリング現象を抑える方法として基板に対し斜
め方向からイオン注入をする方法があるが、この方法で
は開孔部の壁により影となる部分が生じ、ベース領域が
形成されない部分ができるため、トランジスタ特性の劣
化を起こす問題点がある。

また、前記した従来方法の他の問題点として、アンダー
カント部への多結晶シリコン膜の埋込み方法がある。す
なわち、前記した方法では、アンダーカット部を形成し
た後、全面に多結晶シリコン膜を形成し、Ｐ゛型多結晶
シリコン膜３０６からアンダーカット部に埋込まれた部
分の多結晶シリコン膜を通じてｎ型エピタキシャル１３
０３にｐ型不純物を拡散した後、全面に形成した多結晶
シリコン膜をｐ型不純物の濃度差を利用してエツチング
除去し、アンダーカット部のｐ４型となった多結晶シリ
コン膜のみを残存させていた。

しかし、この方法では濃度差を利用したエツチングを行
うため、濃度の変化、エツチングレートの変化によりエ
ツチング状態が変わってしまう問題があった。

本発明の目的はベース領域をさらに浅く形成して高速動
作を可能にする一方で、前記した問題を解消することを
可能とした半導体装置の製造方法を提供することにある
。

〔課題を解決するための手段］ 本発明の製造方法は、一導電型の半導体基体上に第１の
絶縁膜、ベース電極となる導電膜、第２の絶縁膜を順次
形成する工程と、所要領域の前記第２の絶縁膜および導
電膜を選択エツチングして開孔部を開設する工程と、こ
の開孔部内で前記第１の絶縁膜をオーバエツチングして
開孔部の周辺にアンダーカット部を形成する工程と、こ
のアンダーカット部を含む前記開孔部内に逆導電型不純
物を含むシリコン膜を形成する工程と、このシリコン膜
を加熱処理して第３の絶縁膜にすると同時にシリコン膜
に含まれる逆導電型不純物を前記半導体基体に拡散して
ベース領域を形成する工程と、前記開孔部の内側面に第
４の絶縁膜を形成する工程と、前記開孔部内に一導電型
不純物を含む導電膜を形成し、前記第４の絶縁膜で囲ま
れた領域内に一導電型不純物を前記ベース領域に拡散し
てエミッタ領域を形成する工程とを含んでいる。

〔実施例］ 次に、本発明を図面を参照して説明する。

第１図（ａ）ないしくｇ）は本発明の第１実施例を示す
工程順断面図である。なお、本実施例にオイてはコレク
タ引出し電極部は省略しである。

先ず、第１図（ａ）に示すように、ｐ型シリコン基板１
０１上にｎ゛型埋込コレクタ層１０２を形成し、その上
にｎ型エピタキシャル層１０３を形成する。その後、素
子分離絶縁膜１０４で絶縁分離した後、ｎ型エピタキシ
ャル層１０３の表面を酸化し、１５０〜３００人の第１
のシリコン酸化膜１０５を形成する。

次に、第１図（ｂ）に示すように、素子分離絶縁膜１０
４および第１のシリコン酸化膜１０５上に高濃度のｐ型
不純物を含むＰ゛型多結晶シリコン膜１０６を２０００
〜３０００人程度の膜厚で形成し、パターニングした後
、全面に第１のシリコン窒化膜１０７を２０００〜３０
００人程度の膜厚で形成する。

次に、第１図（Ｃ）に示すように、エミッタ形成領域上
の第１のシリコン窒化膜１０７およびｐ゛型多結晶シリ
コン膜１０６を異方性エツチングにより順次除去し、第
１のシリコン酸化膜１０５を露出させ、開孔部１０８を
形成する。その後、弗酸系の液により開孔部１０８内に
露出した第１のシリコン酸化膜１０５をエツチング除去
すると共に、前記ｐ゛型多結晶シリコン膜１０６の下に
５００〜１０００人程度のサイドエツチングを行うこと
で、アンダーカット部１０９を形成する。

次に、第１図（ｄ）に示すように、開孔部１０８内の露
出しているｎ型エピタキシャルＮ１０３およびＰ゛型多
結晶シリコン膜１０６の表面にのみ、ＳｉＨ４雰囲気中
で低温成長させたＰ型不純物を含むｐ型子結晶シリコン
膜１１０をアンダーカット部１０９が埋設される程度の
厚さ１００〜２００人で選択的に形成する。

次に、第１図（ｅ）に示すように、酸化性雰囲気中で熱
処理を行うことで前記ｐ型子結晶シリコン膜１１０を前
記アンダーカット部１０９に埋込まれた部分以外を酸化
することで、第２のシリコン酸化膜１１１を形成する。

また、この時Ｐ型子結晶シリコン膜１１０からｐ型不純
物をｎ型エピタキシャル層１０３に拡散し、ｐ型ベース
領域１１２が形成され、さらに、Ｐ゛型多結晶シリコン
膜１０６から高濃度のｐ型不純物がアンダーカット部１
０９に埋込まれたｐ型子結晶シリコン膜１１０を通して
ｎ型エピタキシャル層１０３に拡散し、Ｐ゛型外部ヘー
ス領域１１３が同時に形成される。

次に、第１図（ｆ）に示すように、全面に第２のシリコ
ン窒化膜１１４を１０００〜２０００人程度の膜厚で形
成した後、異方性エツチングによりエツチングバックを
行うことで、開孔部１０８の側面にのみ第２のシリコン
窒化膜１１４が残存するように除去すると共に、第２の
シリコン酸化膜１１１を１００〜２００人程度残存する
ようにエツチング除去する。その後、弗酸系の液で第２
のシリコン酸化膜１１１を除去することでｐ型ベース領
域１１２に異方性エツチングによるダメージを与えるこ
となくｐ型ベース領域１１２表面を露出させる。

次に、第１図（ｇ）に示すように、開孔部１０８上に高
濃度のｎ型不純物を含むｎ゛型多結晶シリコン膜１１５
を形成し、熱処理を施してｎ型不純物をｐ型ベース領域
１１２に拡散することで、ｎ゛型エミッタ領域１１６を
形成する。

これにより、バイポーラトランジスタを完成する。

このように形成されたバイポーラトランジスタは、選択
成長させたｐ型子結晶シリコン膜１１０に含まれる不純
物を拡散させてｐ型ベース領域１１２を形成するので、
Ｐ型多結晶シリコン膜１１０の膜厚および酸化時間を最
適化することで、非常に浅いベース領域１１２を形成で
き、超高速なバイポーラトランジスタが形成可能となる
。

なお、本実施例においては、ベース電極としての導電膜
に、高濃度のｐ型不純物を含むｐ゛型多結晶シリコン膜
１０６を用いているが、これは多結晶シリコン膜の上部
に高融点金属膜もしくは高融点シリサイド膜を積層した
複合膜で形成してもよい。さらに、開孔部１０’８内に
形成されたｐ型子結晶シリコン膜１１０は、選択エピタ
キシャル成長で形成された膜でもよく、この場合はｎ型
エピタキシャル層１０３の表面にｐ型エピタキシャル膜
が、ｐ゛型多結晶シリコン膜１０６の側面にはｐ型多結
晶シリコン膜が形成される。しかし、この場合も同様な
方法でバイポーラトランジスタが形成可能となる。

第２図（ａ）および（ｂ）は本発明の第２の実施例を説
明するための断面図である。なお、本実施例においては
、第１実施例と同様にコレクタ引出し電極部は省略しで
ある。

先ず、第２図＜ａ）に示すように１、第１図（ａ）ない
しくＣ）と同様な方法で、ｐ型シリコン基板２０１上に
ｎ゛型埋込コレクタ層２０２．ｎ型エピタキシャル層２
０３を形成し、素子分離絶縁膜２０４で絶縁分離を行う
。続いてｎ型エピタキシャルＮ２Ｏ３の表面を酸化する
ことで、１００〜２００人の第１のシリコン酸化膜２０
５を形成し、その後ベース電極として高融点金属膜、例
えばチタンやタングステンからなる金属膜２０６を１０
００〜２０００人程度の膜厚で形成し、さらに全面に第
１のシリコン窒化膜２０７を１０００〜３０００人程度
の膜厚で形成する。

続いて、エミッタ領域上の第１のシリコン窒化膜２０７
および金属膜２０６を異方性エツチングで除去して開孔
部２０８を形成し、その後弗酸系の液で第１のシリコン
酸化膜２０５を除去し、アンダーカット部を形成する。

この後、選択成長法によりアンダーカット部を埋込むよ
うにｐ型子結晶シリコン膜２０９をｎ型エピタキシャル
層の２０３表面に形成する。

次に、第２図（ｂ）に示すように、酸化性雰囲気中で熱
処理することで、アンダーカット部以外のｐ型子結晶シ
リコン膜２０９は第２のシリコン酸化膜２１０に、アン
ダーカット部のｐ型多結晶シリコン膜は金属シリサイド
膜２１１に変換され、同時にｐ型不純物をｎ型エピタキ
シャル層中に拡散することでＰ型ベース領域２１２を形
成する。

続いて、第１図（ｆ）および（ｇ）と同様な方法で、開
孔部２０８の側面のみに第２のシリコン窒化膜２１３．
ｎ”型多結晶シリコン膜２１４゜ｎ゛型エミッタ領域２
１５を形成し、バイポーラトランジスタを完成させる。

これにより形成されたバイポーラトランジスタでは、ベ
ース電極に層抵抗が数％と低抵抗の高融点金属膜２０６
を利用しているため、ベースの引出し抵抗を非常に低く
することが可能である。また、ｐ型不純物を含む多結晶
シリコン膜２０９によりアンダーカット部を埋込み、こ
の膜から不純物を拡散してベース領域２１２を形成して
いるため、ベース電極にｐ型不純物を導入しておかなく
てもベース引出しが確実に行える。

また、本実施例ではベース電極として高融点金属膜を用
いたが、これは高融点金属シリサイド膜例えばチタンシ
リサイド、タングステンシリサイドでも同様に形成可能
である。

〔発明の効果〕

以上説明したように本発明は、開孔部内に選択的に不純
物を含むシリコン膜を形成し、このシリコン膜を酸化す
ると同時に不純物を半導体基体に拡散してベース領域を
形成するので、浅い接合のベース領域を形成することが
可能となる。また、ベース電極に層抵抗の低い金属膜の
使用が可能となり、ベース電極に多結晶シリコン膜を使
用したものに比較してベース引出抵抗を低減することが
できる。これにより、従来に比較してさらに高速動作が
可能なバイポーラトランジスタが形成できる。

【図面の簡単な説明】

第１図（ａ）ないしくｇ）は本発明の第１実施例を製造
工程順に示す断面図、第２図（ａ）および（ｂ）は本発
明の第２実施例の製造工程の一部を示す断面図、第３図
（ａ）ないしくＣ）は従来の製造方法を工程順に示す断
面図である。 １０１・・・Ｐ型シリコン基板、１０２・・・ｎ゛型埋
込コレクタ層、１０３・・・ｎ型エピタキシャル層、１
０４・・・素子分離絶縁膜、１０５・・・第１のシリコ
ン酸化膜、１０６・・・ｐ゛型多結晶シリコン膜、１０
７・・・第１のシリコン窒化膜、１０Ｂ・・・開孔部、
１０９・・・アンダーカット部、１１０・・・ｐ型子結
晶シリコン膜、１１１・・・第２のシリコン酸化膜、１
１２・・・ｐ型ベース領域、１１３・・・Ｐ゛梨型外ベ
ース領域、１１４・・・第２のシリコン窒化膜、１１５
・・・ｎ゛型多結晶シリコン膜、１１６・・・ｎ１型エ
ミツタ領域。 第１図 第１図 第１図 第１図　　　１，６　ｎ”ｔ’ｘｓ、、ｔ。！Ａ第２図 第２図 第３図 第３図

Claims (1)

【特許請求の範囲】
1. １、一導電型の半導体基体上に第１の絶縁膜、ベース電
   極となる導電膜、第２の絶縁膜を順次形成する工程と、
   所要領域の前記第２の絶縁膜および導電膜を選択エッチ
   ングして開孔部を開設する工程と、この開孔部内で前記
   第１の絶縁膜をオーバエッチングして開孔部の周辺にア
   ンダーカット部を形成する工程と、このアンダーカット
   部を含む前記開孔部内に逆導電型不純物を含むシリコン
   膜を形成する工程と、このシリコン膜を加熱処理して第
   ３の絶縁膜にすると同時にシリコン膜に含まれる逆導電
   型不純物を前記半導体基体に拡散してベース領域を形成
   する工程と、前記開孔部の内側面に第４の絶縁膜を形成
   する工程と、前記開孔部内に一導電型不純物を含む導電
   膜を形成し、前記第４の絶縁膜で囲まれた領域内に一導
   電型不純物を前記ベース領域に拡散してエミッタ領域を
   形成する工程とを含むことを特徴とする半導体装置の製
   造方法。