JPS6155249B2 - - Google Patents

Info

Publication number
JPS6155249B2
JPS6155249B2 JP3462281A JP3462281A JPS6155249B2 JP S6155249 B2 JPS6155249 B2 JP S6155249B2 JP 3462281 A JP3462281 A JP 3462281A JP 3462281 A JP3462281 A JP 3462281A JP S6155249 B2 JPS6155249 B2 JP S6155249B2
Authority
JP
Japan
Prior art keywords
single crystal
porous
layer
semiconductor layer
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3462281A
Other languages
English (en)
Other versions
JPS57149749A (en
Inventor
Tetsushi Sakai
Nobunori Konaka
Hiroki Yamauchi
Michiharu Tanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3462281A priority Critical patent/JPS57149749A/ja
Publication of JPS57149749A publication Critical patent/JPS57149749A/ja
Publication of JPS6155249B2 publication Critical patent/JPS6155249B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は多孔質絶縁物層上に単結晶半導体層の
絶縁膜を介して単結晶半導体層を有する半導体装
置及びその製造方法に関するものである。
絶縁物層上に単結晶半導体層を有する半導体装
置及びその製造方法としては種々のものが提案さ
れている。その一つに多孔質シリコンを応用した
半導体装置の製造方法がある。この従来法は単結
晶シリコンを陽極化成して多孔質シリコン層を形
成し、この多孔質シリコン層を常圧下で水素雰囲
気中で高温処理することにより多孔質シリコン層
の表面に自然に形成された自然酸化膜を除去した
後、四塩化ケイ素ガスを常圧下で熱分解して上記
多孔質シリコン層上に単結晶シリコン層を形成
し、その後単結晶シリコン層の一部を除去してか
ら多孔質シリコン層を酸化して絶縁化することに
より多孔質絶縁物層の上に単結晶シリコン層を有
する半導体装置を形成する方法である。
この従来法においては、単結晶シリコン層の結
晶性をよくするため単結晶シリコン層を形成する
前に多孔質シリコン層表面上の自然酸化膜を除去
しなければならず、この除去は多孔質シリコン層
を常圧下で水素雰囲気中で1100〜1200℃の高温処
理することにより行う。しかしこの高温処理をし
た場合には多孔質シリコン層の原子が再配列して
しまい多孔質シリコン層の密度が大きくなり多孔
質シリコン層の多孔質性が悪くなる。また単結晶
シリコン層の形成は四塩化ケイ素を1000℃より高
い温度で熱分解しこれを多孔質シリコン層上に気
相成長させるため、熱分解して生成されたシリコ
ンが多孔質シリコン層内にはいり込み多孔質シリ
コン層の密度が大きくなり多孔質シリコン層の多
孔質性が悪くなる。このように従来法では多孔質
シリコン層中のシリコンの密度が大きくなつてし
まうため、多孔質シリコン層を酸化してもその酸
化速度が極めて遅くなり、多孔質シリコン層の完
全な絶縁化が困難であつた。特に単結晶シリコン
層の底面下の多孔質シリコン層を絶縁化すること
はほとんど不可能であつた。第１図は従来の方法
により形成した半導体装置断面図である。１は単
結晶シリコン基板、２は単結晶シリコン基板１を
陽極化成して形成した多孔質シリコン層、３は多
孔質シリコン層２を酸化して形成した多孔質絶縁
物層、４は多孔質シリコン層２上に形成された単
結晶シリコン層である。単結晶シリコン層４は多
孔質絶縁物層３によつては基板１と完全には絶縁
分離されていない。従つて、このような単結晶シ
リコン層４内に集積回路化された素子を形成して
もリーク電流等のために素子特性が悪く、また素
子間分離耐圧が低いという欠点があり、多孔質絶
縁物層を備えた基板を用いて動作速度の高速な半
導体装置や高耐圧の半導体装置を実現することが
できなかつた。
本発明は単結晶半導体基板上の多孔質半導体層
表面の自然酸化膜を1000℃以下の温度で除去する
工程と、1000℃以下の温度で前記多孔質半導体層
の上に単結晶半導体層を形成する工程と、前記単
結晶半導体層の一部を除去した後残つた単結晶半
導体層の少なくとも底面と前記多孔質半導体層と
を酸化して絶縁化する工程とを含むことを特徴と
し、多孔質絶縁物層上に単結晶半導体層を酸化し
てなる絶縁物層を介して単結晶半導体層を有する
ことを特徴とし、本発明の目的は基板と完全に絶
縁分離され単結晶のすぐれた単結晶半導体層を有
する半導体装置及びその製造方法を提案すること
にある。本発明の他の目的は素子間分離容量が小
さく配線容量が小さい高速な半導体装置を提供す
ることにある。本発明の他の目的は素子間分離耐
圧が高い高耐圧半導体装置を提供することにあ
る。
以下実施例に基づいて本発明を説明する。
第２図は本発明に係る半導体装置の製造方法の
一実施例の概略を示したものである。
まず単結晶半導体基板として第２図Ａに示すよ
うなＰ形単結晶シリコン基板１を用いる。不純物
濃度は、例えば５×1018cm-3とする。
次にこの単結晶シリコン基板１を20〜50重量パ
ーセントのふつ酸溶液中に浸し、単結晶シリコン
基板１の底面を直流電源Ｖの陽極側に接続し、電
源Ｖの陰極側を前記ふつ酸溶液中に侵した白金電
極Ｅに接続し、電源Ｖから単結晶シリコン基板１
に100〜150mA／cm2の電流を10〜60秒間供給して
単結晶シリコン基板１の表面を多孔質化し、多孔
質半導体層である多孔質シリコン層２を有する第
２図Ｂに示す構造を得る。この処理は一般に陽極
化成といわれているもので、Ｐ形単結晶シリコン
は多数の正孔をもつているため、上述した接続に
より効果的に多孔質化される。上記条件の場合に
は、陽極化成により形成される多孔質シリコン層
２の厚さは約３〜７μｍである。
その後、この多孔質シリコン層２を備えた基板
を10-6Torrの圧力状態で1000℃以下温度、例え
ば750℃で熱処理して多孔質シリコン層２表面の
自然酸化膜を除去した後、モレキユラビームエピ
タキシヤル技術を用いて10-6Torr の圧力状態
で1000℃以下の温度、例えば750℃で多孔質シリ
コン層２上に単結晶半導体層である単結晶シリコ
ン層４を、例えば形成速度の100Å／分で形成し
第２図Ｃの構造を得る。なおモレキユラビームエ
ピタキシヤル技術により単結晶シリコン層４を形
成するためには、表面に自然酸化膜のある多孔質
シリコン層２を必然的に減圧状態で1000℃以下の
温度にしなければならないので自然酸化膜を除去
する工程と単結晶シリコン層を形成する工程を連
続かつ容易に行うことができる。また多孔質シリ
コン層２表面の自然酸化膜を除去するためには多
孔質シリコン層２を有する基板を1000℃以下の温
度で塩化水素雰囲気中で処理してもよい。
その後単結晶シリコン層４上に酸化阻止材料の
シリコン窒化膜５を形成し、ホトエツチング技術
を用いてシリコン窒化膜５を加工し、更にRIE等
のドライ加工技術等を用いて単結晶シリコン層４
の一部を除去し第２図Ｄに示す構造を得る。６は
パターンニングされたレジストである。なおシリ
コン窒化膜は単結晶シリコンに比べ応力が大きい
ので、単結晶シリコン層４の結晶性を損なわない
ために単結晶シリコン層４の表面上に薄いシリコ
ン酸化膜を形成し、このシリコン酸化膜上にシリ
コン窒化膜を形成してからホトエツチング技術に
よりシリコン窒化膜及びシリコン酸化膜を加工し
更にRIE等のドライ加工技術等を用いて単結晶シ
リコン層の一部を除去してもよい。
その後レジスト６のみを除去しシリコン窒化膜
５を残したまま多孔質シリコン層２、及び単結晶
シリコン層４を、例えば温度が950℃、時間が約
150分間の条件で酸化処理し第２図Ｅの構造を得
る。酸化方法は通常の熱酸化法でよく、高圧酸化
法又はプラズマ酸化法等を用いてもよい。多孔質
シリコン層２は1000℃より高い温度の熱処理工程
を経ていないため多孔質性がよい。従つてこれを
酸化すると多孔質シリコン層２内に酸素が急速に
侵入するため、多孔質シリコン層２の酸化速度は
単結晶シリコン層４に比べて極めて早い。従つて
単結晶シリコン層４の底面下の多孔質シリコン層
２まで酸化され多孔質絶縁物層３が形成され、単
結晶シリコン層４の底面に到達した酸素により単
結晶シリコン層４の底面は一様に酸化され単結晶
シリコンの絶縁物層７ａが形成され、同時に酸素
雰囲気にさらされる単結晶シリコン層４の側面も
同時に酸化され単結晶シリコンの絶縁物層７ｂが
形成される。この絶縁物層７ａ，７ｂは単結晶シ
リコン層４の酸化膜なので薄くかつ絶縁性がすぐ
れている。上に述べたように単結晶シリコン層４
の底面の絶縁物層７ａは気孔質絶縁物層３を通じ
て供給された酸素により単結晶シリコン層４が酸
化されて形成されるため、単結晶シリコン層４の
幅Ｗが広い場合には、単結晶シリコン層４の底面
の中央部を酸化することが困難になることも考え
られる。しかしＷが30μｍ程度あつても、多孔質
シリコン層２の酸化速度が極めて早いので単結晶
シリコン層４の底面を一様に酸化することができ
る。30μｍ程度の幅の単結晶シリコン層４であれ
ば、集積回路化された素子を作るのに充分であ
る。
その後、酸化阻止用に用いていたシリコン窒化
膜５を除去して単結晶シリコン層４を備えた第２
図Ｆに示す半導体装置が製造される。
このようにして製造した半導体装置は多孔質絶
縁物層３の厚さが２〜３μｍ、単結晶シリコン層
４を酸化して形成される絶縁物層７ａ，７ｂの厚
さが0.2〜0.4μｍ、単結晶シリコン層の厚さが0.2
〜0.5μｍである。
上記実施例においては単結晶シリコン層４を形
成する方法としてモレキユラビームエピタキシヤ
ル技術を用いているが、自然酸化膜を除去した多
孔質シリコン層２上にCVD法、蒸着法又はスパ
ツタ法等によりアモルフアスシリコン層を形成し
その後このアモルフアスシリコンをレーザアニー
ル、電子ビームアニール、1000℃以下の低温アニ
ール等の熱処理により単結晶化して単結晶シリコ
ン層４を形成してもよい。その他、10-1Torr程
度の減圧状態で950℃の温度でシランを熱分解し
て多孔質シリコン層２上に単結晶シリコン層４を
形成してもよい。
なお上記実施例においては多孔質シリコン層２
が完全に酸化され多孔質絶縁物層３が形成され第
２図Ｆに示すように多孔質絶縁物層３は基板１に
接しているが、単結晶シリコン層４の幅が狭く酸
化時間が短い場合には多孔質シリコン層２は完全
には酸化されないので多孔質絶縁物層３は多孔質
シリコン層２を介して基板１上に形成される構造
になることもある。
第３図は本発明に係る半導体装置の製造方法の
他の実施例の概略を示したものである。
第３図Ａに示すように第２図の工程により第２
図Ｆの構造のものを形成した後、単結晶シリコン
層４及び多孔質絶縁物層３上に半導体層であるシ
リコン層８，９を形成し第３図Ｂの構造を得る。
シリコン層の形成は、例えば四塩化ケイ素又はシ
ランを熱分解することより行い、単結晶シリコン
層４上には単結晶のシリコン層８が、多孔質絶縁
物層３上には多結晶のシリコン層９が形成され
る。
その後、単結晶のシリコン層８の上にシリコン
窒化膜１０を形成し多孔質絶縁物層３上の多結晶
のシリコン９のみを酸化し、第２の絶縁物層であ
るシリコン酸化膜１１を形成し第３図Ｃの構造を
得る。
その後シリコン窒化膜１０を除去し、単結晶シ
リコン層４，８と備え、表面が比較的平坦な第３
図Ｄに示す半導体装置を製造する。
以上説明したように本発明を用いれば、単結晶
半導体層を多孔質半導体層の上に直接形成するの
で結晶性のすぐれた単結晶半導体層を有する半導
体装置を実現でき、また多孔質性のよい多孔質半
導体層の酸化速度が速いことを利用して多孔質半
導体層と単結晶半導体層の少なくとも底面を一様
に酸化するので単結晶半導体層を基板と完全に絶
縁分離できる等の利点を有する。従つてこのよう
な単結晶半導体層を有する基板に集積回路化され
た各種素子を形成した場合には、素子間の分離容
量が従来に比べ約1/10に低減でき、配線容量も著
しく低減できるので大規模集積回路の高速化を実
現できる。また素子間の分離耐圧を数百Ｖ以上と
極めて高くすることができるので、高耐圧のアナ
ログ集積回路を実現できる。
第４図は本発明に係る半導体装置の実施例の一
つであつて、本発明の他の実施例によつて形成さ
れた半導体装置の単結晶半導体層に集積回路化さ
れた素子としてMOS型電界効果トランジスタを
形成した場合の構造断面図である。多孔質絶縁物
層３上に絶縁物層である単結晶シリコンの酸化膜
７を介して形成された単結晶シリコン層内にソー
ス領域１２、ドレイン領域１３、チヤネル領域１
４があり、チヤネル領域上にはゲート酸化膜１５
を介してゲート電極１６が設けられており、１７
は層間絶縁膜であり、１８と１９はそれぞれソー
ス電極、ドレイン電極である。例えばｎチヤネル
MOS型電界効果トランジスタの場合には領域１
２，１３はＮ形単結晶シリコンで領域１４はＰ形
単結晶シリコンである。このような構造のトラン
ジスタでは領域１２と領域１４又は領域１３と領
域１４の間のPN接合が多孔質シリコン層２及び
多孔質絶縁物層３とは全く接触せず、極めて絶縁
性の良い単結晶シリコン酸化膜７と接触している
のみなので、接合部でのリーク電流はほとんどな
いという大きな利点を有する。更に上記PN接合
はソース領域１２又はドレイン領域１３が領域１
４と接している側面のみで形成されるため、従来
のMOS型トランジスタのソース領域又はドレイ
ン領域がシリコン基板に形成される場合に比べて
PN接合面積を1/5〜1/10減少することができる。
その結果、PN接合面積の減少分に応じて寄生容
量を減少することができ高速なトランジスタを実
現できる。また絶縁性のよい単結晶シリコン酸化
膜７によつて他の素子と分離されているので高耐
圧のトランジスタを実現できる。
第５図は本発明に係る半導体装置の実施例の一
つであつて、本発明の他の実施例によつて形成さ
れた半導体装置の単結晶半導体層に集積回路化さ
れた素子としてバイポーラ型トランジスタを形成
した場合の構造の断面図である。多孔質絶縁物層
３上に絶縁物層である。単結晶シリコンの酸化膜
７を介して形成された単結晶シリコン層内にコレ
クタ補償部２０、エミツタ領域２１、ベース領域
２２、コレクタ領域２３が設けられており、２
４，２５，２６はそれぞれエミツタ領域２１、ベ
ース領域２２、コレクタ領域にオーミツクに接続
された電極であり、１１はシリコン酸化膜であ
る。このような構造のトランジスタでは、素子が
絶縁性のよいシリコン酸化膜７及び１１によつて
他の素子より分離されているため、素子間分離耐
圧を数100V以上に高めることができる。
上記実施例では集積回路化された素子としてト
ランジスタを単結晶半導体層に形成した半導体装
置について説明したが、単結晶シリコン層に集積
回路化された素子としてトランジスタの他にダイ
オード、コンデンサ、抵抗等を形成できることは
いうまでもない。
【図面の簡単な説明】
第１図は従来例により製造した半導体装置の断
面図を示したものである。第２図Ａ〜Ｆ及び第３
図Ａ〜Ｄは、本発明に係る半導体装置の製造方法
の一実施例の概略を示したものである。第４図及
び第５図は本発明に係る半導体装置の一実施例を
示したものである。 １……単結晶シリコン基板、２………多孔質シ
リコン層、３……多孔質絶縁物層、４……単結晶
シリコン層、７，７ａ，７ｂ……単結晶シリコン
の酸化膜。

Claims (1)

  1. 【特許請求の範囲】 １ 単結晶半導体基板上に多孔質半導体層を酸化
    して成る多孔質絶縁物層を備え、この多孔質絶縁
    物層の表面の少なくとも一部に単結晶半導体層を
    備え、この単結晶半導体層の周囲のうち少なくと
    も底面には前記単結晶半導体層を酸化して成る絶
    縁物層を有することを特徴とする半導体装置。 ２ 単結晶半導体基板上に多孔質半導体層を酸化
    して成る多孔質絶縁物層を備え、この多孔質絶縁
    物層の表面の少なくとも一部に単結晶半導体層を
    備え、この単結晶半導体層の周囲のうち少なくと
    も底面には前記単結晶半導体層を酸化して成る第
    １絶縁物層を有し、前記単結晶半導体層が形成さ
    れていない多孔質絶縁物層の上に第２の絶縁物層
    とを有することを特徴とする半導体装置。 ３ 単結晶半導体基板上の多孔質半導体層表面の
    自然酸化膜を1000℃以下の温度で除去する第１の
    工程と、1000℃以下の温度で前記多孔質半導体層
    の上に単結晶半導体層を形成する第２の工程と、
    前記単結晶半導体層の一部を除去した後残つた単
    結晶半導体層の少なくとも底面と前記多孔質半導
    体層とを酸化して絶縁化する第３の工程とを含む
    ことを特徴とする半導体装置の製造方法。 ４ 単結晶半導体基板上の多孔質半導体層表面の
    自然酸化膜を1000℃以下の温度で除去する第１の
    工程と、1000℃以下の温度で前記多孔質半導体層
    の上に単結晶半導体層を形成する第２の工程と、
    前記単結晶半導体層の一部を除去した後残つた単
    結晶半導体層の少なくとも底面と前記多孔質半導
    体層とを酸化して絶縁化する第３の工程と、残つ
    た単結晶半導体層及び酸化して形成された多孔質
    絶縁物層の表面に半導体層を形成する第４の工程
    と、前記多孔質絶縁物層の上の半導体層のみを絶
    縁化する第５の工程とを含むことを特徴とする半
    導体装置の製造方法。 ５ 単結晶半導体基板上に多孔質半導体層を酸化
    して成る多孔質絶縁物層を備え、この多孔質絶縁
    物層の表面の少なくとも一部に単結晶半導体層を
    備え、この単結晶半導体層の周囲のうち少なくと
    も底面には前記単結晶半導体層を酸化して成る絶
    縁物層を有し前記単結晶半導体層に集積回路化さ
    れた素子を備えたことを特徴とする半導体装置。 ６ 単結晶半導体基板上に多孔質半導体層を酸化
    して成る多孔質絶縁物層を備え、この多孔質絶縁
    物層の表面の少なくとも一部に単結晶半導体層を
    備え、この単結晶半導体層の周囲のうち少なくと
    も底面には前記単結晶半導体層を酸化して成る第
    １の絶縁物層を有し、前記単結晶半導体層が形成
    されていない多孔質絶縁物層の上に第２の絶縁物
    層とを有し、前記単結晶半導体層に集積回路化さ
    れた素子を備えたことを特徴とする半導体装置。
JP3462281A 1981-03-12 1981-03-12 Semiconductor device and its manufacture Granted JPS57149749A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3462281A JPS57149749A (en) 1981-03-12 1981-03-12 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3462281A JPS57149749A (en) 1981-03-12 1981-03-12 Semiconductor device and its manufacture

Publications (2)

Publication Number Publication Date
JPS57149749A JPS57149749A (en) 1982-09-16
JPS6155249B2 true JPS6155249B2 (ja) 1986-11-27

Family

ID=12419480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3462281A Granted JPS57149749A (en) 1981-03-12 1981-03-12 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPS57149749A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
US5057022A (en) * 1989-03-20 1991-10-15 Miller Robert O Method of making a silicon integrated circuit waveguide
US4927781A (en) * 1989-03-20 1990-05-22 Miller Robert O Method of making a silicon integrated circuit waveguide
EP0553856B1 (en) * 1992-01-31 2002-04-17 Canon Kabushiki Kaisha Method of preparing a semiconductor substrate

Also Published As

Publication number Publication date
JPS57149749A (en) 1982-09-16

Similar Documents

Publication Publication Date Title
US4757028A (en) Process for preparing a silicon carbide device
US4819037A (en) Semiconductor device
JP2701902B2 (ja) 多孔性歪み層を有する半導体構造とｓｏｉ半導体構造の製造方法
CN1127148C (zh) 绝缘栅型半导体器件及其制造方法
JPS6155249B2 (ja)
JPS63166271A (ja) Ｍｉｓ型半導体装置の製造方法
JPS5852843A (ja) 半導体集積回路装置の製造法
JP3145694B2 (ja) 半導体装置
JPS58121642A (ja) 半導体装置の製造方法
JPS6094737A (ja) 半導体装置の製法
JPS6178138A (ja) 半導体装置の製造方法
JP2615652B2 (ja) バイポーラトランジスタの製造方法
JPS5831730B2 (ja) 半導体装置の製造方法
JPS5825245A (ja) 半導体集積回路およびその製法
JP3082800B2 (ja) 半導体装置およびその製造方法
KR940004258B1 (ko) 소이구조의 반도체 소자 제조방법
JPS6238870B2 (ja)
JPS58107645A (ja) 半導体装置の製法
JPS6158986B2 (ja)
JPS6011463B2 (ja) 半導体装置の製造方法
JPH0556849B2 (ja)
JPH0235458B2 (ja)
JPS58164241A (ja) 半導体装置の製造方法
JPS6210027B2 (ja)
JPS62174922A (ja) 半導体装置