JPS5853514B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5853514B2
JPS5853514B2 JP49118085A JP11808574A JPS5853514B2 JP S5853514 B2 JPS5853514 B2 JP S5853514B2 JP 49118085 A JP49118085 A JP 49118085A JP 11808574 A JP11808574 A JP 11808574A JP S5853514 B2 JPS5853514 B2 JP S5853514B2
Authority
JP
Japan
Prior art keywords
threshold voltage
gate
gate electrode
polysilicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49118085A
Other languages
English (en)
Other versions
JPS5144880A (ja
Inventor
昭仁 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP49118085A priority Critical patent/JPS5853514B2/ja
Publication of JPS5144880A publication Critical patent/JPS5144880A/ja
Publication of JPS5853514B2 publication Critical patent/JPS5853514B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明はシリコンゲー１−ＭＯ８，ＩＣの閾値電圧の調
整に関する。
本発明の目的はＭＯ８ＩＣとして完成させ、電気特性を
測定できる状態にした後で、イオン打込みを行ない閾値
電圧を調整することにある。
従来のＭＯＳ、ＩＣにおいて、閾値電圧の調整は、ゲー
ト電極形成前にイオン打込みを行なうことによりなされ
ていた。
このため製造工程上の汚れなどによりＭＯＳ、ＩＣの閾
値電圧が変動してしまった様な時には、製品とならず歩
留りに影響してきた。
本発明はかかる欠点を除去するものであり、ＭＯＳ、Ｉ
Ｃとして完成したものにイオン打込みを行ない閾［直電
圧を調整する構造とすることにより、歩留の向上をはか
るものである。
本発明では、ゲート電極を通してゲート部にイオン打込
みを行なうため電極としてはイオンが通過出来る様に、
−ある程度薄いことが必要となる。
このためゲート電極としてはポリシリコンを用いる。
以下、第１〜５図に従い本発明の構造について詳しく説
明する。
本発明による構造は、完成した時にポリシリコンによる
ゲート電極上にＳ ｔ ０２膜がない以外は従来のもの
と同一である。
まず、Ｎ−シリコン基板１上にウェット酸化によりフィ
ールド酸化膜２を成長させる。
これにホトエッチによりゲートの穴あけを行なった後、
ゲート酸化を行ないゲート酸化膜３を形成する。
この上にポリシリコン膜を成長させ、ホトエッチにより
ゲート部のみ残し、ゲート電極４を形成する。
さらにエツチングにより拡散用の穴あけを行なう。
第３図に示した様にＢＮによりＰ＋拡散を行ないＰ中波
散層５を形成する。
気相成長法によりシリコン酸化膜６を成長させた後にコ
ンタクトのホトエッチを行ないＰ中波散層上の酸化膜に
穴あけを行なう。
Ａｌを蒸着させ、ホトエッチによりＡｌ配線７を完成さ
せる。
この上に気相成長法によるＳｉＯ２保護膜８を成長させ
ボンデ、イングパットの穴あけを行なう。
この時、ポリシリコンによるゲート電極部上の酸化膜も
除去し、ポリシリコンを露出させる。
この様な構造で完成させＭＯＳ、ＩＣの閾値電圧を測定
し、酸化膜の汚れなどにより閾値電圧が変動した時には
ゲート電極の上よりボロンイオンあるいはリンイオンを
打込むことにより閾値電圧を望みの値に修正することが
できる。
１例としてゲート酸化膜８００人、ポリシリコン２００
０人のＰチャンネルゲ゛−ト部にボロンイオンを注入し
た場合に一平方センチ当り１×１０“イオンの打込みで
０．３ Ｖ程度閾値電圧を下げることができる。
リンイオンを打ち込んだ時にはやはり同じ濃度で同程度
閾値電圧を上げることができる。
打込んだ後のアニールはＡ［配線に影響を与えない４０
０〜５００℃、短時間のアニールで十分である。
以上の様に、本発明による構造を有するＭＯＳ。
ＩＣは完成後に閾値電圧を測定し、不適当な値になって
いた時にそれを修正し、予定の閾値電圧に調節するので
歩留の高いものとすることができる。
【図面の簡単な説明】
第１〜５図は、本発明によるＭＯＳ、ＩＣを示す断面図
。 １・・・・・・シリコン基板、２・・・・・・フィール
ド酸化膜、３・・・・・・ゲート酸化膜、４・・・・・
・ポリシリコンゲート電極、５・・・・・・Ｐ中波散層
、６・・・・・・ＣＶＤ酸化膜、７・・・・・・アルミ
配線、８・・・・・・ＣＶ Ｄ 、Ｓ ｔ ０２保護膜
。

Claims (1)

    【特許請求の範囲】
  1. １ ゲート電極としてポリシリコンを用いるシリコンゲ
    ート対Ｏ８ＩＣ半導体の製造方法において、電気特性を
    測定できる状態にした後、該ゲート電極のポリシリコン
    を介してイオン打ち込みにより半導体基板に不純物を導
    入して閾値電圧を調整することを特徴とする半導体装置
    の製造方法。
JP49118085A 1974-10-16 1974-10-16 半導体装置の製造方法 Expired JPS5853514B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP49118085A JPS5853514B2 (ja) 1974-10-16 1974-10-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49118085A JPS5853514B2 (ja) 1974-10-16 1974-10-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5144880A JPS5144880A (ja) 1976-04-16
JPS5853514B2 true JPS5853514B2 (ja) 1983-11-29

Family

ID=14727613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49118085A Expired JPS5853514B2 (ja) 1974-10-16 1974-10-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5853514B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550652A (en) * 1978-09-19 1980-04-12 Agency Of Ind Science & Technol Composite element adjusting method by ion beam
JPS55130171A (en) * 1979-03-29 1980-10-08 Fujitsu Ltd Mos field effect transistor
JPS6235574A (ja) * 1985-08-08 1987-02-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0760830B2 (ja) * 1985-11-20 1995-06-28 沖電気工業株式会社 半導体装置の製造方法
JPS62147773A (ja) * 1985-12-20 1987-07-01 Nec Corp 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4860583A (ja) * 1971-11-26 1973-08-24

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4860583A (ja) * 1971-11-26 1973-08-24

Also Published As

Publication number Publication date
JPS5144880A (ja) 1976-04-16

Similar Documents

Publication Publication Date Title
US4554726A (en) CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
JPH02284462A (ja) 単一集積回路チップ上に高電圧及び低電圧ｃｍｏｓトランジスタを形成するためのプロセス
JPS5621372A (en) Manufacture of semiconductor device
JPH04286154A (ja) 電界効果トランジスタ及びバイポーラトランジスタ構造の製造方法、集積回路製造方法、半導体デバイス製造方法、及び半導体構造の製造方法
US3541676A (en) Method of forming field-effect transistors utilizing doped insulators as activator source
JPS5853514B2 (ja) 半導体装置の製造方法
JPS5650532A (en) Manufacture of semiconductor device
JPS58220443A (ja) 半導体装置の製造方法
JPS58200554A (ja) 半導体装置の製造方法
JPS6237818B2 (ja)
JPS5878457A (ja) 半導体装置の製造方法
JPS60144950A (ja) 半導体装置の製造方法
JPS60210876A (ja) 半導体装置の製造方法
JPH077768B2 (ja) 半導体装置の製造方法
JP2546650B2 (ja) バイポ−ラトランジスタの製造法
JPS59138363A (ja) 半導体装置及びその製造方法
JP2546651B2 (ja) バイポ−ラトランジスタの製造法
RU845678C (ru) Способ изготовлени ВЧ р- @ -р транзисторов
JPS5834951B2 (ja) 半導体装置の製造方法
JPS5829625B2 (ja) Ｍｉｓ集積回路装置の製造方法
JPH0555204A (ja) 半導体装置の製造方法
JPS62193170A (ja) 電界効果半導体装置の製造方法
JPS6341029A (ja) 半導体装置の製造方法
JPS6151433B2 (ja)
JPS58218137A (ja) 半導体装置の製造方法