JPS58220443A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58220443A JPS58220443A JP57103314A JP10331482A JPS58220443A JP S58220443 A JPS58220443 A JP S58220443A JP 57103314 A JP57103314 A JP 57103314A JP 10331482 A JP10331482 A JP 10331482A JP S58220443 A JPS58220443 A JP S58220443A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- groove
- manufacturing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特に、素子分離
領域の形成工程を改良した半導体装置の製造方法に係る
。
領域の形成工程を改良した半導体装置の製造方法に係る
。
従来、半導体装置の製造においては、選択酸化法により
半導体基板表面にフィールド酸化膜を形成し、このフィ
ールド酸化膜によって素子間の分離を行なりている。例
えば、ｎチャンネルＭＯ８ＩＣの製造においては、第１
図に示す如く選択酸化法にｌｂｙ型半導体基板１表面に
フィールド酸化膜２を形成し、このフィールド酸化膜２
で分離された複数の島状の基板１領域上にダート酸化膜
３・・・を介してｆ−）電極４・・・を夫夫選択的に形
成した後、該ダート電極４・・・及びフィールド酸化膜
２をマスクとしてｎ型不純物、例えば砒素を基板１にイ
オン注入し、活性化してソース、ドレイン領域としての
針型領域５・・：を形成する。また、０ＭＯ８ＩＣの製
造においては、第２図に示す如くｐ型半導体基板１１表
面Ｋｎ−ウェル領域１２を選択的に形成し、選択酸化法
によりｎ−ウェル領域１２周辺にフィールド酸化膜１３
を形成し、フィールド酸化膜１３で分離された島状の基
板１１領域及びｎ−ウェル領域１２に夫々ｆ−）酸化膜
１４１ｍ１４ｇを介してｆ−）電極’５ｋｓ１５Ｂを形
成した後、基板。
半導体基板表面にフィールド酸化膜を形成し、このフィ
ールド酸化膜によって素子間の分離を行なりている。例
えば、ｎチャンネルＭＯ８ＩＣの製造においては、第１
図に示す如く選択酸化法にｌｂｙ型半導体基板１表面に
フィールド酸化膜２を形成し、このフィールド酸化膜２
で分離された複数の島状の基板１領域上にダート酸化膜
３・・・を介してｆ−）電極４・・・を夫夫選択的に形
成した後、該ダート電極４・・・及びフィールド酸化膜
２をマスクとしてｎ型不純物、例えば砒素を基板１にイ
オン注入し、活性化してソース、ドレイン領域としての
針型領域５・・：を形成する。また、０ＭＯ８ＩＣの製
造においては、第２図に示す如くｐ型半導体基板１１表
面Ｋｎ−ウェル領域１２を選択的に形成し、選択酸化法
によりｎ−ウェル領域１２周辺にフィールド酸化膜１３
を形成し、フィールド酸化膜１３で分離された島状の基
板１１領域及びｎ−ウェル領域１２に夫々ｆ−）酸化膜
１４１ｍ１４ｇを介してｆ−）電極’５ｋｓ１５Ｂを形
成した後、基板。
１領域にソース、ドレイン領域としてのｒｌ＋ｆｉ領域
１６・・・、ｎ−ウェル領域１２にソース、ドレイン領
域としてのｐ十型領域１７・・・を形成する。
１６・・・、ｎ−ウェル領域１２にソース、ドレイン領
域としてのｐ十型領域１７・・・を形成する。
しかしながら、上述したｎチャンネルＭＯ８ＩＣや０Ｍ
Ｏ８ＩＣの製造工程での選択酸化法はシリコン窒化膜ノ
ｆターンを耐酸化性マスクとして用いて高温、長時間の
熱酸化処理を必要とするため、基板表面へのホワイトリ
ゼンの祖成や基板内への結晶欠陥の発生等によυ素子特
性を劣化させ、更に特有のパー□ドピークの発生により
素子分離領域の微細化が制限されるという欠点があった
。
Ｏ８ＩＣの製造工程での選択酸化法はシリコン窒化膜ノ
ｆターンを耐酸化性マスクとして用いて高温、長時間の
熱酸化処理を必要とするため、基板表面へのホワイトリ
ゼンの祖成や基板内への結晶欠陥の発生等によυ素子特
性を劣化させ、更に特有のパー□ドピークの発生により
素子分離領域の微細化が制限されるという欠点があった
。
また、特に０ＭＯ８ＩＣにおいては、ｎ−ウェル領域１
２周辺部、例えば基板１１表面のｎ十型領域１６とウェ
ル領域１２表面のｐ十型領域１７との間にラッチア、デ
の防止対策として通常１０μｍ程度のフィールド領域１
３を形成する必要があるため、高集積化が困難であった
。
２周辺部、例えば基板１１表面のｎ十型領域１６とウェ
ル領域１２表面のｐ十型領域１７との間にラッチア、デ
の防止対策として通常１０μｍ程度のフィールド領域１
３を形成する必要があるため、高集積化が困難であった
。
とするものである。
本発明は半導体基板（単結晶シリコン基板）に異方性工
、チングによ如細い幅の溝部を形成し、熱酸化等によυ
溝部内面に薄い酸化膜を形成し、更に基板全面に非単結
晶シリコン膜を溝部内に十分埋まるように堆積し、工、
チノ東・ツク法により非単結晶シリコン膜を表面からエ
ツチングして溝部内に非単結晶シリコン体を残存させた
後、低温ウェット酸化を施し単結晶シリコン基板と非単
結晶シリコンとの酸化レートの差を利用して露出した非
単結晶シリコン体表面に厚い酸化膜を成長させることに
よって、溝部内にその内面と接する薄い酸化膜及び上面
の厚い酸化膜で囲われた非単結晶シリコン体を形成し、
これを素子分離領域として用いることを骨子とする。
、チングによ如細い幅の溝部を形成し、熱酸化等によυ
溝部内面に薄い酸化膜を形成し、更に基板全面に非単結
晶シリコン膜を溝部内に十分埋まるように堆積し、工、
チノ東・ツク法により非単結晶シリコン膜を表面からエ
ツチングして溝部内に非単結晶シリコン体を残存させた
後、低温ウェット酸化を施し単結晶シリコン基板と非単
結晶シリコンとの酸化レートの差を利用して露出した非
単結晶シリコン体表面に厚い酸化膜を成長させることに
よって、溝部内にその内面と接する薄い酸化膜及び上面
の厚い酸化膜で囲われた非単結晶シリコン体を形成し、
これを素子分離領域として用いることを骨子とする。
次に、本発明をＣＭＯ８の製造に適用した例について第
３図（色）〜（ｈ）を参照して説明する。
３図（色）〜（ｈ）を参照して説明する。
中まず、ｐ型巣結晶シリコン基板１０１のｎ−ウェル形
成予定部にｎ型不純物、例えばリンを選択的にイオン注
入し、基板１０１にリンイオン注入層１０２・・・を形
成した。つづいて、基板１０１全面に５１０２ 膜１０
３を堆積した後、フォトエツチング技術により溝部形成
予定部の５ｔＯ２膜１０３部分に例えば幅１μｍの開孔
部１０４を形成した（第３図（ａ）図示）。つづいて、
５１０２膜１０３をマスクとして基板を反応性イオンエ
ツチング法等の異方性工、チング法によって選択エツチ
ングしてリンイオン注入層１０１周辺に幅１μｍ、深さ
５μｍの格子状の溝部１０５を形成した（第３図伽）図
示）。
成予定部にｎ型不純物、例えばリンを選択的にイオン注
入し、基板１０１にリンイオン注入層１０２・・・を形
成した。つづいて、基板１０１全面に５１０２ 膜１０
３を堆積した後、フォトエツチング技術により溝部形成
予定部の５ｔＯ２膜１０３部分に例えば幅１μｍの開孔
部１０４を形成した（第３図（ａ）図示）。つづいて、
５１０２膜１０３をマスクとして基板を反応性イオンエ
ツチング法等の異方性工、チング法によって選択エツチ
ングしてリンイオン注入層１０１周辺に幅１μｍ、深さ
５μｍの格子状の溝部１０５を形成した（第３図伽）図
示）。
（１１）次いで、５１０２膜１０３を例えばＮＨ２Ｆ
溶液にて全て除去した後、熱酸化処理を施して溝部１０
５内面及び基板１０１表面に例えば厚さ１０００１の酸
化膜１０６を成長させた。２づいて、全面に例えば厚さ
１μｍの多結晶シリコン膜を堆積して溝部１０５内を充
分に埋めた後、全面に例えばリンをイオン注入して多結
晶シリコン膜にドープさせｎ型多結晶シリコン膜１０７
とした（第３図（、）図示）。
溶液にて全て除去した後、熱酸化処理を施して溝部１０
５内面及び基板１０１表面に例えば厚さ１０００１の酸
化膜１０６を成長させた。２づいて、全面に例えば厚さ
１μｍの多結晶シリコン膜を堆積して溝部１０５内を充
分に埋めた後、全面に例えばリンをイオン注入して多結
晶シリコン膜にドープさせｎ型多結晶シリコン膜１０７
とした（第３図（、）図示）。
４１１）次いｆ、ｎ型多結晶シリコン膜１０７をその膜
厚分だけ工、チ／々ツクして前記溝部１０６内に酸化膜
１０６を介してｎ型多結晶シリコ７体１０８を埋込んだ
（第３図（ｄ）図示）。つづいて、第３図（、＞に示す
如く基板１０１表面の酸化膜１０６を例えばＮｕ４Ｆ溶
液にて工、チング除去した（第３図（、）図示）。
厚分だけ工、チ／々ツクして前記溝部１０６内に酸化膜
１０６を介してｎ型多結晶シリコ７体１０８を埋込んだ
（第３図（ｄ）図示）。つづいて、第３図（、＞に示す
如く基板１０１表面の酸化膜１０６を例えばＮｕ４Ｆ溶
液にて工、チング除去した（第３図（、）図示）。
４Ｖ１次い１、例えば、８ｏｏ辷・。つ８２．酸素雰囲
気中で熱酸化処理を施した。この時、単結晶シリコン基
板１０１と埋込まれたｎ型多結晶シリコ７体１０８との
酸化レートの差により基板１０１表面に薄い酸化膜１０
９が、露出するｎ型多結晶７９３７体１０８表面に厚い
酸化膜１１０が形成された（第３図（ｆ）図示）。つづ
いて、単結晶シリコン基板１０１表面の薄い酸化膜１０
９をエッチバックした。これによシ溝部１０５とこの溝
部１０５内に酸化膜１０６を介して埋込まれ上面に厚い
酸化膜１１０を有するｈ型多結晶シリコン体１０ｇとか
らなる素子分離領域１１１が形成された（第３図（ｇ）
図示）。
気中で熱酸化処理を施した。この時、単結晶シリコン基
板１０１と埋込まれたｎ型多結晶シリコ７体１０８との
酸化レートの差により基板１０１表面に薄い酸化膜１０
９が、露出するｎ型多結晶７９３７体１０８表面に厚い
酸化膜１１０が形成された（第３図（ｆ）図示）。つづ
いて、単結晶シリコン基板１０１表面の薄い酸化膜１０
９をエッチバックした。これによシ溝部１０５とこの溝
部１０５内に酸化膜１０６を介して埋込まれ上面に厚い
酸化膜１１０を有するｈ型多結晶シリコン体１０ｇとか
らなる素子分離領域１１１が形成された（第３図（ｇ）
図示）。
Ｍ次いで、基板１０１のリンイオン注入層１０２をド゛
ライブインして前記溝部１０５よυ浅いｎ−ウェル領域
１１２を形成した。つづいて、常法に従って素子分離領
域１１ノで分離されたｎ−ウェル領域１１２及び島状の
基板１０１領域上に夫々ｆ−）酸化膜１１３１＋１１３
ｍ を介して例えば多結晶シリコンからなるダート電極
７１４１ ｓ Ｉ Ｊ ４．＊、を形成した。ひきつづ
き、注入し、活性化してウェル領域１１２にソース、１
ドレイン領域としてのｐ十型領域１１５・・・を、島状
の基板１０１領域に電極取出し用ｐ十型領域１１６・・
・を、夫々形成した。更に島状の基板１０１領域及びｎ
−ウェル領域１１２にｎ型不純物９例えば砒素を選択的
にイオン注入し、活性化して島状の基板１０１領域にソ
ース、ドレイン領域としてのｎ生型領域１１７・・・を
、ウェル領域１１２に電源取出し用ｎ十型領域１１８・
・・を夫々形成して０ＭＯ８ＩＣを製造した（第３図（
ｈ）図示）。
ライブインして前記溝部１０５よυ浅いｎ−ウェル領域
１１２を形成した。つづいて、常法に従って素子分離領
域１１ノで分離されたｎ−ウェル領域１１２及び島状の
基板１０１領域上に夫々ｆ−）酸化膜１１３１＋１１３
ｍ を介して例えば多結晶シリコンからなるダート電極
７１４１ ｓ Ｉ Ｊ ４．＊、を形成した。ひきつづ
き、注入し、活性化してウェル領域１１２にソース、１
ドレイン領域としてのｐ十型領域１１５・・・を、島状
の基板１０１領域に電極取出し用ｐ十型領域１１６・・
・を、夫々形成した。更に島状の基板１０１領域及びｎ
−ウェル領域１１２にｎ型不純物９例えば砒素を選択的
にイオン注入し、活性化して島状の基板１０１領域にソ
ース、ドレイン領域としてのｎ生型領域１１７・・・を
、ウェル領域１１２に電源取出し用ｎ十型領域１１８・
・・を夫々形成して０ＭＯ８ＩＣを製造した（第３図（
ｈ）図示）。
しかして、本発明方法によれば次のような種種の効果を
有する。
有する。
■選択酸化法の如くシリコン窒化膜・母ターンをマスク
とした高温長時間の熱酸化処理が不要なため、基板１０
１表面へのホワイトリデンの生成を解消できると共に基
板１０１内への結晶欠陥の発生等を防止できる。その結
果、素子特性の良好な０ＭＯ８を得ることができる。
とした高温長時間の熱酸化処理が不要なため、基板１０
１表面へのホワイトリデンの生成を解消できると共に基
板１０１内への結晶欠陥の発生等を防止できる。その結
果、素子特性の良好な０ＭＯ８を得ることができる。
■選択酸化法の如くノ々−ドビークの発生を解消でき、
溝部形成のだめの５ＩＯ２膜１０３の開孔部１０４のマ
スク寸法で素子分離領域１１１の寸法を決定でき、微細
な素子分離領域１１１の形成が可能となる。
溝部形成のだめの５ＩＯ２膜１０３の開孔部１０４のマ
スク寸法で素子分離領域１１１の寸法を決定でき、微細
な素子分離領域１１１の形成が可能となる。
■素子分離領域１１１は溝部１０５とこの溝部１０５内
に薄い酸化膜６を介して埋設された基板１０ノの熱膨張
係数と近似したれ型多結晶シリコン体ＪＯＢ等で構成さ
れているため、素子分離領域１１１形成後の何回かの熱
処理工程において基板１０１に発生するストレスを８１
０２を埋込み材として用いる場合に比べて抑制でき、電
気的特性の向上を図ることができる。
に薄い酸化膜６を介して埋設された基板１０ノの熱膨張
係数と近似したれ型多結晶シリコン体ＪＯＢ等で構成さ
れているため、素子分離領域１１１形成後の何回かの熱
処理工程において基板１０１に発生するストレスを８１
０２を埋込み材として用いる場合に比べて抑制でき、電
気的特性の向上を図ることができる。
■上記実施例の如く３μｍ程度深い溝部１０５を形成す
ることによって、リンイオン注入層１０２の拡散によシ
形成されたｉ−ウェル領域１１２とｐ型単結晶シリコン
基板１０１との境界に素子分離領域１１１を設けること
ができるため、０ＭＯ８特有の寄生パイＩ−２トランジ
スタによるラッチア、！現象を効果的に防止できる。
ることによって、リンイオン注入層１０２の拡散によシ
形成されたｉ−ウェル領域１１２とｐ型単結晶シリコン
基板１０１との境界に素子分離領域１１１を設けること
ができるため、０ＭＯ８特有の寄生パイＩ−２トランジ
スタによるラッチア、！現象を効果的に防止できる。
その結果、従来ラッチア、ゾを防止するために必要とし
たウェル領域周辺の広いフィールド酸化膜（６μｍ前後
）を１μｍ前後に縮小でき、高集精度の０ＭＯ８ＩＣを
得ることができる。
たウェル領域周辺の広いフィールド酸化膜（６μｍ前後
）を１μｍ前後に縮小でき、高集精度の０ＭＯ８ＩＣを
得ることができる。
■素子分離領域１１１の形成後にリンイオン注入層１０
２の熱拡散を行なえば、該拡散時に不可礁的に起こる横
方向拡散を基板１０１に埋込んだ深い素子分離領域１１
１により阻止してその拡散を零にすることができる。そ
の結果ｎ−ウェル領域１１２の横方向の拡散を零にする
ことによりても、高集積度の０ＭＯ８ＩＣを得ることが
できる。
２の熱拡散を行なえば、該拡散時に不可礁的に起こる横
方向拡散を基板１０１に埋込んだ深い素子分離領域１１
１により阻止してその拡散を零にすることができる。そ
の結果ｎ−ウェル領域１１２の横方向の拡散を零にする
ことによりても、高集積度の０ＭＯ８ＩＣを得ることが
できる。
なお、上記実施例では溝部形成のマスク材として５ｔＯ
２膜を用いたが、この他８１．Ｎ４膜やレジスト膜等を
用いてもよい。
２膜を用いたが、この他８１．Ｎ４膜やレジスト膜等を
用いてもよい。
上記実施例では絶縁性薄膜として熱酸化による酸化膜を
用いたが、ＣＶＤ −５ｔｏ２薄膜等を用いてもよい。
用いたが、ＣＶＤ −５ｔｏ２薄膜等を用いてもよい。
上記実施例では非単結晶シリコンとしてｎ型多結晶シリ
コンを用いたが、この他ノンドーゾ多結晶シリコン、非
晶質シリコンを用いてもよい。
コンを用いたが、この他ノンドーゾ多結晶シリコン、非
晶質シリコンを用いてもよい。
本発明は上記実施例の如きＣＭＯＩＣの製造のみに限ら
ず、ｎチャンネルＭＯ８ＩＣ％ ｐチャンネルＭＯ８Ｉ
Ｃ等の製造にも同様に適用できる。
ず、ｎチャンネルＭＯ８ＩＣ％ ｐチャンネルＭＯ８Ｉ
Ｃ等の製造にも同様に適用できる。
以上詳述した如く、本発明によれば高温、長時間の熱酸
化処理を行なうことなく、平坦で、半導体基板と熱膨張
係数が近似した非単結晶シリコン体を埋込んだ所期目的
のマスク設計どおりの微細かつ任意深さの素子分離領域
を形成でき、ひいては素子分離領域で囲まれた島状の素
子形成領域にトランジスタ等を形成することによって高
信頼性、高性能、高集積度の半導体装置を製造し得る方
法を提供できる。
化処理を行なうことなく、平坦で、半導体基板と熱膨張
係数が近似した非単結晶シリコン体を埋込んだ所期目的
のマスク設計どおりの微細かつ任意深さの素子分離領域
を形成でき、ひいては素子分離領域で囲まれた島状の素
子形成領域にトランジスタ等を形成することによって高
信頼性、高性能、高集積度の半導体装置を製造し得る方
法を提供できる。
第１図は従来の選択酸化法を適用したｎチャンネルＭＯ
８ＩＣの断面図、第２図は従来の選択酸化法を適用した
０ＭＯ８ＩＣの断面図、第３図（、）〜（ｈ）は本発明
の実施例、に□おけるＣＭＯＳ Ｉ Ｃの製造工程を示
す断面図である。 １０１・・・ｐ型車結晶シリコン基板、１ｏ５・・・溝
部、１０６・・・薄い酸化膜、１０８・・・ｎ型多結晶
シリコン体、１１０・・・厚い酸化膜、１１１・・・素
子分離領域、１１２・・・ｎ−ウェル領域、１１３１＋
１１３２・・・ダート酸化膜、１１４’＋＊１１４ｍ・
・・ｒ−ト電極、１１５・・・ｐ十型領域、１１７・・
・ｎ十型領域。 出願人代理人 弁理士 鈴 江 武 彦第１図 箪２図
８ＩＣの断面図、第２図は従来の選択酸化法を適用した
０ＭＯ８ＩＣの断面図、第３図（、）〜（ｈ）は本発明
の実施例、に□おけるＣＭＯＳ Ｉ Ｃの製造工程を示
す断面図である。 １０１・・・ｐ型車結晶シリコン基板、１ｏ５・・・溝
部、１０６・・・薄い酸化膜、１０８・・・ｎ型多結晶
シリコン体、１１０・・・厚い酸化膜、１１１・・・素
子分離領域、１１２・・・ｎ−ウェル領域、１１３１＋
１１３２・・・ダート酸化膜、１１４’＋＊１１４ｍ・
・・ｒ−ト電極、１１５・・・ｐ十型領域、１１７・・
・ｎ十型領域。 出願人代理人 弁理士 鈴 江 武 彦第１図 箪２図
Claims (6)
- （１）半導体基板を選択的にエツチング除去して溝部を
形成する工程と、この溝部内面に絶縁性薄膜を形成する
工程と、前記溝部内に非単結晶シリコン体を該絶縁性薄
膜を介して埋め込む工程、と、熱酸化処理を施して基板
表面及び非単結晶シリコン体表面に酸化膜を成長させる
工程と、少なくとも基板表面の酸化膜を除去するととに
より、溝部及び該溝部内に絶縁性薄膜を介して埋込まれ
上面に厚い酸化膜を有する非単結晶シリコン体からなる
素子分離領域を形成する工程とを具備したことを特徴と
する半導体装置の製造方法。 - （２）溝部の形成を、半導体基板上に選択的に設けられ
たＳＩＯ又はＳｉ３Ｎ４のマスク材を用いて工、チング
することによυ行なうことを特徴とする特許請求の範囲
第１項記載の半導体装置の製造方法。 - （３）溝部内面への絶縁性薄膜の形成を、熱酸化により
行なう仁とを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。 - （４）溝部内に非単結晶シリコン体を絶縁性薄膜を介し
て埋込む工程を、半導体基板上に非単結晶シリニン膜を
前記溝部が十分塞がるように堆積した後該非単結晶シリ
コン膜をエッチバック法を用いて除去することによシ行
なうことを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 - （５）熱酸化処理を、１０００℃以下のウニ。 ト酸化雰囲気中で行なうことを特徴とする特許ｄ請求の
範囲第１項記載の半導体装置の製造方法。 - （６）゛−熱酸化処理によ多形成された少なくとも半導
体基板表面の酸化膜の除去を、工、チノ１゜り法を用い
て行なうことを特徴とする特許請求の範囲第１項又は第
５項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57103314A JPS58220443A (ja) | 1982-06-16 | 1982-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57103314A JPS58220443A (ja) | 1982-06-16 | 1982-06-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58220443A true JPS58220443A (ja) | 1983-12-22 |
Family
ID=14350735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57103314A Pending JPS58220443A (ja) | 1982-06-16 | 1982-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58220443A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61500140A (ja) * | 1983-10-11 | 1986-01-23 | アメリカン テレフオン アンド テレグラフ カムパニ− | 相補型金属−酸化物−半導体デバイスを含む半導体回路 |
| JPS6143469A (ja) * | 1984-08-07 | 1986-03-03 | コミツサレ・ア・レナジイ・アトミツク | Ｃｍｏｓ集積回路および該集積回路の電気絶縁領域製造方法 |
| JPS61194767A (ja) * | 1985-02-22 | 1986-08-29 | Nec Corp | 相補型ｍｏｓ半導体装置の製造方法 |
| JPS6290965A (ja) * | 1985-09-30 | 1987-04-25 | Toshiba Corp | Ｃｍｏｓ半導体装置 |
| US5726084A (en) * | 1993-06-24 | 1998-03-10 | Northern Telecom Limited | Method for forming integrated circuit structure |
| KR19980034610A (ko) * | 1996-11-08 | 1998-08-05 | 문정환 | 반도체장치의 소자격리방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564245A (en) * | 1979-06-14 | 1981-01-17 | Ibm | Method of forming embedded oxide isolating region |
-
1982
- 1982-06-16 JP JP57103314A patent/JPS58220443A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564245A (en) * | 1979-06-14 | 1981-01-17 | Ibm | Method of forming embedded oxide isolating region |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61500140A (ja) * | 1983-10-11 | 1986-01-23 | アメリカン テレフオン アンド テレグラフ カムパニ− | 相補型金属−酸化物−半導体デバイスを含む半導体回路 |
| JPS6143469A (ja) * | 1984-08-07 | 1986-03-03 | コミツサレ・ア・レナジイ・アトミツク | Ｃｍｏｓ集積回路および該集積回路の電気絶縁領域製造方法 |
| JPS61194767A (ja) * | 1985-02-22 | 1986-08-29 | Nec Corp | 相補型ｍｏｓ半導体装置の製造方法 |
| JPH0410746B2 (ja) * | 1985-02-22 | 1992-02-26 | ||
| JPS6290965A (ja) * | 1985-09-30 | 1987-04-25 | Toshiba Corp | Ｃｍｏｓ半導体装置 |
| US5726084A (en) * | 1993-06-24 | 1998-03-10 | Northern Telecom Limited | Method for forming integrated circuit structure |
| KR19980034610A (ko) * | 1996-11-08 | 1998-08-05 | 문정환 | 반도체장치의 소자격리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3853633A (en) | Method of making a semi planar insulated gate field-effect transistor device with implanted field | |
| JPS58100441A (ja) | 半導体装置の製造方法 | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| JPS58220445A (ja) | 半導体集積回路の製造方法 | |
| JPS58220443A (ja) | 半導体装置の製造方法 | |
| JPH05304202A (ja) | 半導体装置の製造方法 | |
| JPS6310896B2 (ja) | ||
| JPS5575238A (en) | Method of fabricating semiconductor device | |
| JPS6150371A (ja) | 半導体記憶装置及びその製造方法 | |
| KR930006137B1 (ko) | 반도체소자의 소자격리방법 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| JPS58149A (ja) | 半導体装置 | |
| JPS594046A (ja) | 半導体装置及びその製造方法 | |
| JPS6266619A (ja) | 半導体装置の製造方法 | |
| JP2554635B2 (ja) | 半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS61220372A (ja) | 半導体装置の製造方法 | |
| JPH04129215A (ja) | 半導体装置の製造方法 | |
| JPS61160976A (ja) | 半導体装置の製造方法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPH0212941A (ja) | 半導体装置の製造方法 | |
| JPS6092665A (ja) | 半導体装置の製造方法 | |
| JPS6266678A (ja) | 半導体装置の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPH04321233A (ja) | 半導体装置の製造方法 |