JPS58149A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58149A JPS58149A JP9860381A JP9860381A JPS58149A JP S58149 A JPS58149 A JP S58149A JP 9860381 A JP9860381 A JP 9860381A JP 9860381 A JP9860381 A JP 9860381A JP S58149 A JPS58149 A JP S58149A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- element isolation
- region
- poly
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯＥＩ型等の半導体装置に関する。従来ＭＯ
８型半導体装置は基板の選択酸化によΔ素子間分離領域
を形成して構成されているのが通例であった。しかるに
基板の選択酸化により半導体装置を構成する場合には、
半導体装置の小型化に対する制限・半導体装置表面の段
差・半導体装置の結晶欠陥等が生じるという欠点があっ
た。本発明はかかる従来技術の欠点をなくするために、
素子分離領域には多結晶半導体領域が埋め込まれて成る
事を特徴としている０本発明の目的とするところは、一
層の表面の平担化、＊晶欠陥減少、一層の小型化のなさ
れたＭＯ５１１半導体を提供することにある。
８型半導体装置は基板の選択酸化によΔ素子間分離領域
を形成して構成されているのが通例であった。しかるに
基板の選択酸化により半導体装置を構成する場合には、
半導体装置の小型化に対する制限・半導体装置表面の段
差・半導体装置の結晶欠陥等が生じるという欠点があっ
た。本発明はかかる従来技術の欠点をなくするために、
素子分離領域には多結晶半導体領域が埋め込まれて成る
事を特徴としている０本発明の目的とするところは、一
層の表面の平担化、＊晶欠陥減少、一層の小型化のなさ
れたＭＯ５１１半導体を提供することにある。
以下実施側を用いて詳細に説明する。
第１図は従来技術を、ＭＯＢ型半導体装置の最も簡単な
構造である素子間分離領域を例に、その断面図を示した
もので、窒化シリコン膜１をマスクに熱酸化により酸化
シリコン膜２が形成されたものである。３の領域は素子
分＠ｙイールドイオン注入領域である。この場合酸化膜
は窒化シリコン膜下に入り込むこと、素子分離フィール
ドイオン注入領域が横方向に拡がることにより半導体装
置の小型化を防げている。また基板を熱酸化することに
より結晶欠陥・半導体表面の段差が生じている。第２図
は本発明による実施例として素子間分離領域に多結晶シ
リコンを埋め込んだ場合の素子間分離フィールドの断面
図Ｃｄ）を示すものである。（α）ではシリコン％厘又
はＰＭ基板１を部分的に異方エツチングあるいはイオン
・エツチングして細い溝を形成している。Ｃｂ）ではＯ
ＶＤ法により多結晶シリコンを被着することによりシリ
コン基板の細い溝を多結晶シリスンで埋めつくしている
。イオン・エツチングにより１μｓｆｍ度の幅を持つ細
いしかも深い溝の形成が可能である。そして１μ慣程度
の細い溝はＯＶＤ法の多結晶シリコンで埋めつくすこと
ができる。（Ｃ）ではシリコン基板表面の多結晶シリコ
ンがエツチングにより除去され、シリコン基板に鳳め込
まれている多結晶シリコンのみが残る。Ｃｃ＞ではシリ
コン基板の溝のパターンと同じパ貞−ンを持つ窒化シリ
コン膜をマスクに、素子間分離領域フィールドイオン注
入を行ない、埋め込まれている多結晶シリコンにｓ３１
玄たはＰ型イオンが注入される。
構造である素子間分離領域を例に、その断面図を示した
もので、窒化シリコン膜１をマスクに熱酸化により酸化
シリコン膜２が形成されたものである。３の領域は素子
分＠ｙイールドイオン注入領域である。この場合酸化膜
は窒化シリコン膜下に入り込むこと、素子分離フィール
ドイオン注入領域が横方向に拡がることにより半導体装
置の小型化を防げている。また基板を熱酸化することに
より結晶欠陥・半導体表面の段差が生じている。第２図
は本発明による実施例として素子間分離領域に多結晶シ
リコンを埋め込んだ場合の素子間分離フィールドの断面
図Ｃｄ）を示すものである。（α）ではシリコン％厘又
はＰＭ基板１を部分的に異方エツチングあるいはイオン
・エツチングして細い溝を形成している。Ｃｂ）ではＯ
ＶＤ法により多結晶シリコンを被着することによりシリ
コン基板の細い溝を多結晶シリスンで埋めつくしている
。イオン・エツチングにより１μｓｆｍ度の幅を持つ細
いしかも深い溝の形成が可能である。そして１μ慣程度
の細い溝はＯＶＤ法の多結晶シリコンで埋めつくすこと
ができる。（Ｃ）ではシリコン基板表面の多結晶シリコ
ンがエツチングにより除去され、シリコン基板に鳳め込
まれている多結晶シリコンのみが残る。Ｃｃ＞ではシリ
コン基板の溝のパターンと同じパ貞−ンを持つ窒化シリ
コン膜をマスクに、素子間分離領域フィールドイオン注
入を行ない、埋め込まれている多結晶シリコンにｓ３１
玄たはＰ型イオンが注入される。
（ｉは素子間分離領域フィールドイオンの活性化を行な
い、窒化シリコン膜を除去して得る素子分離領域には高
員度拡散された多結晶シリコンが埋め込まれているＭ
Ｏｌ１ｌＪｌ’＊体装置の素子間分離フィールドの断面
図である＠ （ｊ）０５は素子分離フィールドイオンが
シリコン基板に拡散した濃い拡散領域である。シリコン
基板の拡散係数は多結晶シリコンにおける拡散係数より
も小さく、多結晶シリコン基板さ方陶における拡散が速
いため領域５の高員度拡散シリコンの横方向の拡がりは
小さい、玄たパ＃−１ンダ精度はイオンエツチングの精
度で決まるため半導体装置を一層小型化できる。かつ素
子間分離領域には多結晶シリコンを埋め込むことにより
半導体基板表面の段差・結晶欠陥も生じない半導体装置
な与える。
い、窒化シリコン膜を除去して得る素子分離領域には高
員度拡散された多結晶シリコンが埋め込まれているＭ
Ｏｌ１ｌＪｌ’＊体装置の素子間分離フィールドの断面
図である＠ （ｊ）０５は素子分離フィールドイオンが
シリコン基板に拡散した濃い拡散領域である。シリコン
基板の拡散係数は多結晶シリコンにおける拡散係数より
も小さく、多結晶シリコン基板さ方陶における拡散が速
いため領域５の高員度拡散シリコンの横方向の拡がりは
小さい、玄たパ＃−１ンダ精度はイオンエツチングの精
度で決まるため半導体装置を一層小型化できる。かつ素
子間分離領域には多結晶シリコンを埋め込むことにより
半導体基板表面の段差・結晶欠陥も生じない半導体装置
な与える。
第１図・・・従来Ｏ素子間分離フィール）″０断面図第
２図（＠）〜（１・・・本発明による素子間分離フィー
ルドの断面図とその製造工程 順図。 第１図 １−−−−−・窒化シリコｙ膜 ２・・・・・・酸化シリコン属 ３・・・・・・素子分離イオン注入領域４・・・・・・
半導体基板 第２図 １・・・・・・半導体基板 ２・・・・・・窒化シ９ ：Ｉｙ属 ５・・・・・・多結晶シリスン Ｓ／・・・イオン注入された多結晶シリ；ン４・・・・
・・イオン注入 ５・・・・・・拡散された半導体基板 以上 出願人 株式金社趣訪精工舎 代理人 弁理士 最上 務
２図（＠）〜（１・・・本発明による素子間分離フィー
ルドの断面図とその製造工程 順図。 第１図 １−−−−−・窒化シリコｙ膜 ２・・・・・・酸化シリコン属 ３・・・・・・素子分離イオン注入領域４・・・・・・
半導体基板 第２図 １・・・・・・半導体基板 ２・・・・・・窒化シ９ ：Ｉｙ属 ５・・・・・・多結晶シリスン Ｓ／・・・イオン注入された多結晶シリ；ン４・・・・
・・イオン注入 ５・・・・・・拡散された半導体基板 以上 出願人 株式金社趣訪精工舎 代理人 弁理士 最上 務
Claims (2)
- （１） 単結晶半導体基板には多結晶半導体領域が埋
め込まれて成る事を特徴とするＭｏ１ｌ型半導体装置。 - （２） 単結晶半４体基板の素子間分離領域には多結
晶半導体領域が埋め込まれて成る事を特徴とする半導体
装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9860381A JPS58149A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置 |
| GB08217904A GB2104722B (en) | 1981-06-25 | 1982-06-21 | Mos semiconductor device and method of manufacturing the same |
| US06/391,790 US4800417A (en) | 1981-06-25 | 1982-06-24 | Improved semiconductor device having a polycrystalline isolation region |
| NLAANVRAGE8202594,A NL190254C (nl) | 1981-06-25 | 1982-06-25 | Halfgeleiderinrichting met geisoleerd gebied en werkwijze voor het vervaardigen daarvan. |
| DE19823223842 DE3223842A1 (de) | 1981-06-25 | 1982-06-25 | Halbleiteranordnung |
| HK740/86A HK74086A (en) | 1981-06-25 | 1986-10-02 | Method of forming an isolation region of a mos semiconductor device |
| US07/256,948 US4833098A (en) | 1981-06-25 | 1988-10-13 | Polycrystalline semiconductor deposition in groove for device insolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9860381A JPS58149A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11293487A Division JPS62295436A (ja) | 1987-05-08 | 1987-05-08 | 半導体装置の製造方法 |
| JP11293387A Division JPS62295435A (ja) | 1987-05-08 | 1987-05-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58149A true JPS58149A (ja) | 1983-01-05 |
Family
ID=14224177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9860381A Pending JPS58149A (ja) | 1981-06-25 | 1981-06-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102703A (ja) * | 1989-06-23 | 1991-04-30 | General Electric Co <Ge> | 無電極高光度放電ランプ用照明装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124087A (en) * | 1977-04-05 | 1978-10-30 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
-
1981
- 1981-06-25 JP JP9860381A patent/JPS58149A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124087A (en) * | 1977-04-05 | 1978-10-30 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03102703A (ja) * | 1989-06-23 | 1991-04-30 | General Electric Co <Ge> | 無電極高光度放電ランプ用照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0671043B2 (ja) | シリコン結晶体構造の製造方法 | |
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| US5300797A (en) | Coplanar twin-well integrated circuit structure | |
| JPS6016456A (ja) | 半導体装置の製造方法 | |
| JPH03161964A (ja) | 複合型集積回路素子 | |
| JPH02277253A (ja) | 半導体装置の製造方法 | |
| JPS58149A (ja) | 半導体装置 | |
| JPS58220443A (ja) | 半導体装置の製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS603157A (ja) | 半導体装置の製造方法 | |
| JPS59124142A (ja) | 半導体装置の製造方法 | |
| JPS59177941A (ja) | 素子分離領域の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPS595645A (ja) | 半導体装置の製造方法 | |
| JPS62254444A (ja) | 半導体装置の製造方法 | |
| KR0161852B1 (ko) | 반도체소자의 제조방법 | |
| JPH02119239A (ja) | 半導体装置の製造方法 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPH03188665A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPS60149148A (ja) | 半導体基板への溝形成法 | |
| JPH02119137A (ja) | 半導体装置の製造方法 | |
| JPS61220372A (ja) | 半導体装置の製造方法 | |
| JPS6312380B2 (ja) |