JPS6341029A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6341029A JPS6341029A JP61184928A JP18492886A JPS6341029A JP S6341029 A JPS6341029 A JP S6341029A JP 61184928 A JP61184928 A JP 61184928A JP 18492886 A JP18492886 A JP 18492886A JP S6341029 A JPS6341029 A JP S6341029A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- semiconductor layer
- substrate
- crystal semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000137 annealing Methods 0.000 claims abstract description 20
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000001257 hydrogen Substances 0.000 claims abstract description 17
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000013078 crystal Substances 0.000 claims abstract description 11
- 239000012298 atmosphere Substances 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 5
- 238000001259 photo etching Methods 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 239000010453 quartz Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 5
- 229910052681 coesite Inorganic materials 0.000 abstract 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract 4
- 239000000377 silicon dioxide Substances 0.000 abstract 4
- 229910052682 stishovite Inorganic materials 0.000 abstract 4
- 229910052905 tridymite Inorganic materials 0.000 abstract 4
- 239000010408 film Substances 0.000 description 26
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005984 hydrogenation reaction Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000473 manganese(VI) oxide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特にＴＰＴ等
の半導体装置のアニール処理工程に関するものである。
の半導体装置のアニール処理工程に関するものである。
本発明は、基板上に非単結晶半導体層を形成してＴＰＴ
素子等を製造する際に、非単結晶半導体層にイオン注入
を行って能動領域を形成した後、基板を水素雰囲気中で
アニール処理することにより、プロセスを簡略化させた
ものである。
素子等を製造する際に、非単結晶半導体層にイオン注入
を行って能動領域を形成した後、基板を水素雰囲気中で
アニール処理することにより、プロセスを簡略化させた
ものである。
半導体装置の活性層を多結晶シリコン膜で構成した場合
には、この多結晶シリコン膜中に多数のトラップが存在
しているため、キャリアの移動度μやライフ・タイムτ
等の電気的特性や光電的特性が良好でないという欠点が
ある。このトラップ密度を減少させて多結晶シリコン膜
の電気的及び光電的特性を向上させるための方法として
、従来、プラズマ化された水素ガス雰囲気中で多結晶シ
リコン■々をアニールすることにより水素化を行う方法
（水素プラズマ・アニール）が知られている。
には、この多結晶シリコン膜中に多数のトラップが存在
しているため、キャリアの移動度μやライフ・タイムτ
等の電気的特性や光電的特性が良好でないという欠点が
ある。このトラップ密度を減少させて多結晶シリコン膜
の電気的及び光電的特性を向上させるための方法として
、従来、プラズマ化された水素ガス雰囲気中で多結晶シ
リコン■々をアニールすることにより水素化を行う方法
（水素プラズマ・アニール）が知られている。
ＭＯＳ ）ランジスタのゲート酸化膜と半導体領域との
界面は配線金属膜の蒸着時に電子ビームとかスパッタに
よりダメソジを受けて、ＭＯＳトランジスタの■７値、
ＧｍＯ値が低下する。このダメッジを回復させるために
水素雰囲気中で熱処理が行われる。
界面は配線金属膜の蒸着時に電子ビームとかスパッタに
よりダメソジを受けて、ＭＯＳトランジスタの■７値、
ＧｍＯ値が低下する。このダメッジを回復させるために
水素雰囲気中で熱処理が行われる。
水素化アニールをＭＮＯ３構造のＩＣに用いた例として
は、窒化膜のコンタクトホール等の穴をあける部分が存
在しない領域の一部の窒化膜を除去して水素化アニール
を行い、中央部と周辺部のトランジスタの特性を一定に
した特公昭６０−２７７８号の発明があげられる。
は、窒化膜のコンタクトホール等の穴をあける部分が存
在しない領域の一部の窒化膜を除去して水素化アニール
を行い、中央部と周辺部のトランジスタの特性を一定に
した特公昭６０−２７７８号の発明があげられる。
水素化アニールを多結晶薄膜トランジスタの製造方法（
特開昭５９−２２３６５号）に用いた発明を第２図Ａ−
Ｈに基づいて、説明する。
特開昭５９−２２３６５号）に用いた発明を第２図Ａ−
Ｈに基づいて、説明する。
Ａ ガラス基板（ボロシリケート・ガラス；熱膨張率３
２ｘｌＯ−’／’ｃ）１上に、基板温度６００°Ｃ１蒸
着中の真空度８ ×１Ｏ−９Ｔｏｒｒ、蒸着速度５００
０人／ｈｒの条件で多結晶Ｓｉ膜２を１．５μｍの厚み
に被着する。
２ｘｌＯ−’／’ｃ）１上に、基板温度６００°Ｃ１蒸
着中の真空度８ ×１Ｏ−９Ｔｏｒｒ、蒸着速度５００
０人／ｈｒの条件で多結晶Ｓｉ膜２を１．５μｍの厚み
に被着する。
Ｂ 基板温度４００℃で、気相成長法により５ｉｎ２膜
３を５０００人の厚みに被着する。
３を５０００人の厚みに被着する。
Ｃチャンネル長を２０μｍにして５ｉｎ２膜３にソース
、およびドレイン領域の窓開けを行う。
、およびドレイン領域の窓開けを行う。
Ｄ １００ｋｅｖのエネルギーのＰ０イオンをｌＸｌ
０１６／ ｃｒＡのドーズ量で打ち込み、６００°Ｃの
Ｎ２雰囲気中で３０分間アニール処理を行って、ソース
及びドレイン領域となるＮ″領域４を形成する。
０１６／ ｃｒＡのドーズ量で打ち込み、６００°Ｃの
Ｎ２雰囲気中で３０分間アニール処理を行って、ソース
及びドレイン領域となるＮ″領域４を形成する。
Ｅ フィールド酸化膜５の部分以外のＳｉＯ□膜を除去
する。
する。
Ｆ 気相成長法により、ＳｉＯ□膜をゲート酸化膜とし
て７５００人成長させる。
て７５００人成長させる。
Ｇ フォトエツチングによりコンタクトホールを形成す
る。
る。
ＨＡ／金属を全面に蒸着した後、フォトエツチングによ
りソース電極７、ドレイン電極８、ゲート９を形成する
。この後４００℃のＮ２雰囲気中で３０分間熱処理を行
う。
りソース電極７、ドレイン電極８、ゲート９を形成する
。この後４００℃のＮ２雰囲気中で３０分間熱処理を行
う。
このようなＮ２雰囲気中で熱処理する方法とは別の水素
アニール法としては、Ａ！金属配線を設けた後、全面に
プラズマ窒化Ｓｉ膜を形成し、４００°Ｃ程度の温度で
アニール処理を行い、プラズマ窒化Ｓｉ膜中に存在する
水素を多結晶Ｓｉ中へ拡散させて素子の特性改善を行う
方法がある。
アニール法としては、Ａ！金属配線を設けた後、全面に
プラズマ窒化Ｓｉ膜を形成し、４００°Ｃ程度の温度で
アニール処理を行い、プラズマ窒化Ｓｉ膜中に存在する
水素を多結晶Ｓｉ中へ拡散させて素子の特性改善を行う
方法がある。
従来の半導体装置の製造方法に於いては、何れも水素化
アニーリング工程を別に追加しなければならなかった。
アニーリング工程を別に追加しなければならなかった。
例えば、第２図の製造方法に於いては、Ｈの工程で水素
化アニール工程が加えられ、別の例では窒化Ｓｉ膜中の
水素を拡散させるアニール工程が必要である。
化アニール工程が加えられ、別の例では窒化Ｓｉ膜中の
水素を拡散させるアニール工程が必要である。
本発明は、基板上に非単結晶半導体層を形成してＴＰＴ
素子等を製造する際に、非単結晶半導体層にイオン注入
を行って能動領域を形成した後、基板を水素雰囲気中で
アニール処理することにより、前記問題点を解決した。
素子等を製造する際に、非単結晶半導体層にイオン注入
を行って能動領域を形成した後、基板を水素雰囲気中で
アニール処理することにより、前記問題点を解決した。
非単結晶Ｓｉ中にイオン注入を行った後、活性化と水素
化を兼ねて、水素雰囲気中でアニール処理を行うと、Ｓ
ｉ中のダングリングボンドが減少し非晶質のＳｉが結晶
化してグレインサイズの大きな結晶に成長する。その結
果、ソース、ドレイン領域のシート抵抗が下がり、接合
特性が改善される。
化を兼ねて、水素雰囲気中でアニール処理を行うと、Ｓ
ｉ中のダングリングボンドが減少し非晶質のＳｉが結晶
化してグレインサイズの大きな結晶に成長する。その結
果、ソース、ドレイン領域のシート抵抗が下がり、接合
特性が改善される。
非晶質Ｓｉがグレインサイズの大きな結晶に成長する程
度は、Ｎ２中におけるアニール処理よりも１１□中にお
けるアニール処理の方が格段に大きい。
度は、Ｎ２中におけるアニール処理よりも１１□中にお
けるアニール処理の方が格段に大きい。
第１図Ａ−Ｅに基づいて、本発明の製造方法を説明する
。
。
Ａ 石英の基板ｌ上に多結晶Ｓｉ膜２を設け、フォトエ
ッチによりトランジスタ領域のみを残す。
ッチによりトランジスタ領域のみを残す。
Ｂ 全面にＳｉＯ□膜３を形成し、その上に多結晶Ｓｉ
膜１０を成長させる。
膜１０を成長させる。
Ｃ多結晶Ｓｉ膜１０をフォトエツチングしてゲート９を
形成し、ゲート酸化膜以外の５ｉｎ２膜３を除去する。
形成し、ゲート酸化膜以外の５ｉｎ２膜３を除去する。
ドナーイオンを多結晶Ｓｉ膜２とゲート９に打ち込む。
Ｄ 表面全体にＣＶＤ法によりＳｉＯ□膜６を成長させ
た後、７００℃〜１０００℃の水素雰囲気中でアニール
処理を行う。
た後、７００℃〜１０００℃の水素雰囲気中でアニール
処理を行う。
Ｅ ＳｉＯ□膜６にソース及びドレイン電極用のホー
ルコンタクトを開けて、Ｍ金属によりソース電極７とド
レイン電極８を形成する。
ルコンタクトを開けて、Ｍ金属によりソース電極７とド
レイン電極８を形成する。
本発明の製造方法によれば、従来のＮ２中に於けるアニ
ール処理が省略されるので、製造プロセスが簡略化され
る。また結晶性の良い半導体層が得られるので、特性の
良い半導体装置が提供できる。
ール処理が省略されるので、製造プロセスが簡略化され
る。また結晶性の良い半導体層が得られるので、特性の
良い半導体装置が提供できる。
第１図Ａ−Ｅは本発明の半導体装置の製造方法を示す。
第２図Ａ−Ｈは従来の半導体装置の製造方法を示す。
Claims (1)
- 【特許請求の範囲】 基板上に非単結晶半導体層を形成する工程と、その非
単結晶半導体層にイオン注入を行って能動領域を形成す
る工程と、 水素雰囲気中でアニール処理を行う工程とからなる半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184928A JP2565192B2 (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61184928A JP2565192B2 (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6341029A true JPS6341029A (ja) | 1988-02-22 |
| JP2565192B2 JP2565192B2 (ja) | 1996-12-18 |
Family
ID=16161791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61184928A Expired - Lifetime JP2565192B2 (ja) | 1986-08-06 | 1986-08-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2565192B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266816A (en) * | 1991-01-25 | 1993-11-30 | Kabushiki Kaisha Toshiba | Polysilicon thin film semiconductor device containing nitrogen |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926637U (ja) * | 1972-06-11 | 1974-03-07 | ||
| JPS55123387U (ja) * | 1979-02-26 | 1980-09-02 |
-
1986
- 1986-08-06 JP JP61184928A patent/JP2565192B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4926637U (ja) * | 1972-06-11 | 1974-03-07 | ||
| JPS55123387U (ja) * | 1979-02-26 | 1980-09-02 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266816A (en) * | 1991-01-25 | 1993-11-30 | Kabushiki Kaisha Toshiba | Polysilicon thin film semiconductor device containing nitrogen |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2565192B2 (ja) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5856409A (ja) | 半導体装置の製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JPH03196668A (ja) | 半導体装置の製法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPS61119079A (ja) | 薄膜トランジスタの製造方法 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JPS6341029A (ja) | 半導体装置の製造方法 | |
| JP2718074B2 (ja) | 薄膜半導体層の形成方法 | |
| JPS5856467A (ja) | 半導体装置の製造方法 | |
| JPS63236310A (ja) | 半導体素子及びその製造方法 | |
| JPS6146069A (ja) | 半導体装置の製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPS61203682A (ja) | 半導体装置及びその製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JP2815997B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0225072A (ja) | 半導体装置の製造方法 | |
| JPS61127118A (ja) | 半導体薄膜の形成方法 | |
| JPS61128515A (ja) | 半導体装置の製造方法 | |
| JPH0442833B2 (ja) | ||
| JPS63119270A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |