CN107086217A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107086217A
CN107086217A CN201710058325.9A CN201710058325A CN107086217A CN 107086217 A CN107086217 A CN 107086217A CN 201710058325 A CN201710058325 A CN 201710058325A CN 107086217 A CN107086217 A CN 107086217A
Authority
CN
China
Prior art keywords
semiconductor device
region
pipe portion
crystal pipe
diode portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710058325.9A
Other languages
English (en)
Other versions
CN107086217B (zh
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2016224025A external-priority patent/JP6878848B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN107086217A publication Critical patent/CN107086217A/zh
Application granted granted Critical
Publication of CN107086217B publication Critical patent/CN107086217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供具有RC‑IGBT结构且具备FWD(Free Wheel Diode：续流二极管)区域和IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)区域的半导体装置。所述半导体装置具备：半导体基板；晶体管部，其形成于半导体基板；二极管部，其形成于半导体基板，且在半导体基板的正面侧具有寿命控制体；以及栅极流道，其设置在晶体管部与二极管部之间，且与晶体管部的栅极电连接。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知在具有RC-IGBT结构的半导体装置中，具有FWD区域与IGBT区域相邻而形成的结构(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2004-363328号公报
发明内容
技术问题
然而，现有的半导体装置由于注入FWD区域的寿命控制体也被注入到了IGBT区域，所以有时会牺牲IGBT的电气特性。
技术方案
在本发明的第一方式中，提供一种半导体装置，具备：半导体基板；晶体管部，其形成于半导体基板；二极管部，其形成于半导体基板，且在半导体基板的正面侧具有寿命控制体；以及栅极流道，其设置在晶体管部与二极管部之间，且与晶体管部的栅极电连接。
半导体基板可以在半导体基板的正面侧且栅极流道的下方的至少一部分区域具有寿命控制体。
半导体基板可以在半导体基板的正面侧且栅极流道的下方的整个区域具有寿命控制体。
半导体基板可以在半导体基板的正面侧且与栅极流道相比更靠晶体管部侧的至少一部分具有寿命控制体。
晶体管部的集电极区可以形成于栅极流道的下方的至少一部分。
晶体管部的集电极区可以形成于栅极流道的下方的整个区域。
晶体管部的集电极区可以形成于与栅极流道相比更靠二极管部侧的至少一部分。
二极管部的阴极区可以不形成于栅极流道的下方。
半导体装置还可以具备阱区，所述阱区具有与半导体基板不同的导电型，且形成于栅极流道的下方。
晶体管部可以具备形成于半导体基板的正面的栅极沟槽部，栅极沟槽部的至少一部分形成于栅极流道的下方。
二极管部可以配置于半导体装置的活性区的端部。
二极管部可以配置于半导体装置的活性区的角部。
二极管部可以在俯视时包围晶体管部的周围。
晶体管部可以在俯视时包围二极管部的周围。
半导体装置还可以具备：温度传感器，其以与晶体管部相邻的方式设置，检测与晶体管部的温度对应的信号；以及温度传感器端子，其通过传感器用布线与温度传感器电连接，并被输入温度传感器所检测到的信号。
二极管部可以具有用于供栅极流道和传感器用布线中的至少一方横穿二极管部的间隔区域。
温度传感器可以配置于阱区的上方。
温度传感器可以被晶体管部包围。
二极管部可以具有：第一二极管区，其形成于半导体装置的活性区的一端；以及第二二极管区，其形成于活性区的与一端对置的另一端。
温度传感器可以设置于第一二极管区与第二二极管区之间。
半导体装置还可以具备：第一导电型的发射极区，其形成于半导体基板的正面；与第一导电型不同的第二导电型的基区，其形成于半导体基板的正面；第一导电型的累积层，其形成于半导体基板的正面侧，且与半导体基板的杂质浓度相比为高浓度；以及层间绝缘膜，其形成在半导体基板的正面上。另外，在层间绝缘膜可以与发射极区和基区的至少一部分区域对应地形成贯通层间绝缘膜的接触孔。累积层可以在晶体管部所具有的沟槽部的延伸方向上形成于形成有接触孔的区域的内侧。
累积层可以在二极管部所具有的沟槽部的延伸方向上形成于形成有接触孔的区域的内侧。
累积层可以形成于形成有晶体管部、二极管部和栅极流道的区域。
累积层的至少一部分可以形成于阱区内。
二极管部侧的接触孔可以以在俯视时与阱区分离的方式形成。
晶体管部的沟槽部的端部的至少一部分可以形成于阱区内。
应予说明，上述的发明内容未列举本发明的所有特征。另外，这些特征群的子组合也能够成为发明。
附图说明
图1是表示实施例1的半导体装置100的一个例子的俯视图。
图2表示实施例1的半导体装置100的更详细的俯视图的一个例子。
图3表示实施例1的半导体装置100的a-a’截面的一个例子。
图4是表示比较例1的半导体装置500的构成的俯视图。
图5表示比较例1的半导体装置500的氦照射区域。
图6是比较例1的半导体装置500的更详细的俯视图。
图7表示比较例1的半导体装置500的b-b’截面的一个例子。
图8表示实施例2的半导体装置100的构成的一个例子。
图9表示实施例3的半导体装置100的构成的一个例子。
图10表示实施例4的半导体装置100的构成的一个例子。
图11表示温度传感器90的构成的一个例子。
图12表示实施例5的半导体装置100的a-a’截面的一个例子。
图13表示实施例6的半导体装置100的a-a’截面的一个例子。
图14是表示实施例7的半导体装置100的一个例子的俯视图。
图15表示实施例7的半导体装置100的c-c’截面的一个例子。
图16是表示实施例8的半导体装置100的一个例子的俯视图。
图17表示实施例8的半导体装置100的d-d’截面的一个例子。
图18是表示实施例9的半导体装置100的一个例子的俯视图。
图19表示实施例9的半导体装置100的d-d’截面的一个例子。
图20是表示实施例10的半导体装置100的一个例子的俯视图。
图21表示实施例10的半导体装置100的d-d’截面的一个例子。
图22表示导通电压Von(V)与关断损耗Eoff(mJ)之间的关系。
符号说明
10：半导体基板
12：发射极区
14：基区
15：接触区
16：累积层
17：阱区
18：漂移区
22：集电极区
24：集电极
26：层间绝缘膜
28：阴极区
30：虚拟沟槽部
40：栅极沟槽部
41：对置部
43：突出部
45：多晶硅层
46：栅极流道
47：寿命控制体
48：寿命控制体
49：栅极绝缘膜
52：发射极
54：接触孔
55：接触孔
56：接触孔
57：接触孔
60：发射极沟槽部
70：晶体管部
80：二极管部
90：温度传感器
91：第一导电型区
92：第二导电型区
93：第一连接部
94：第二连接部
95：绝缘膜
100：半导体装置
102：活性区
103：栅极端子
105：外侧区
106：栅极焊盘
107：感测部
108：温度检测部
109：边缘终端区
500：半导体装置
510：半导体基板
512：发射极区
514：基区
515：接触区
517：阱区
518：漂移区
522：集电极区
524：集电极
526：层间绝缘膜
530：虚拟沟槽部
540：栅极沟槽部
546：栅极流道
547：寿命控制体
548：寿命控制体
551：栅极端子
552：发射极
553：发射极端子
554：接触孔
555：接触孔
556：接触孔
557：接触孔
560：发射极沟槽部
570：晶体管部
580：二极管部
582：阴极区
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式不限定权利要求的发明。另外，在实施方式中说明的特征的所有组合并不一定为发明的技术方案所必须的。
图1是表示实施例1的半导体装置100的一个例子的俯视图。半导体装置100是具有形成有活性区102和外侧区105的半导体基板的半导体芯片。半导体基板具有第一导电型。在本例中，使第一导电型为N型，使第二导电型为P型进行说明。但是，也可以使第一导电型为P型，使第二导电型为N型。
活性区102是在驱动半导体装置100时有电流流通的区域。在活性区102设有多个晶体管部70和二极管部80。另外，活性区102可以与晶体管部70或二极管部80相邻地具有温度传感器90。
晶体管部70包括IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)等晶体管。在一个例子中，晶体管部70具备排列成长条状的多个晶体管。晶体管部70所具备的多个晶体管相互电并联连接，并在栅极、发射极、集电极的各端子分别施加相同的电位。本例的晶体管部70以覆盖二极管部80的周围的方式形成。
二极管部80包括FWD(Free Wheel Diode：续流二极管)等二极管。在一个例子中，二极管部80具备排列成长条状的多个二极管。二极管部80所具备的多个二极管相互电并联地设置，并在发射极(或阳极)、阴极的各端子分别施加相同的电位。
温度传感器90形成于半导体基板10的正面的上方，检测与半导体装置100的温度对应的信号。在一个例子中，温度传感器90具备PN二极管。为了检测晶体管部70的温度，温度传感器90优选设置在晶体管部70的附近。另外，温度传感器90可以设置在二极管部80的附近。
外侧区105设置在活性区102的外侧。活性区102的外侧是指没有被活性区102包围，且比活性区102的中心更靠近半导体基板10的端部的区域。外侧区105可以包围活性区102。本例的外侧区105具备栅极焊盘106、感测部107和温度检测部108。另外，可以在外侧区105的更外侧设置边缘终端区109等。
栅极焊盘106通过栅极流道46与晶体管部70连接。栅极焊盘106将晶体管部70的栅极设定为栅极电位。晶体管部70的栅极是指例如栅极沟槽部40内的栅极导电部。
栅极流道46以覆盖晶体管部70的周围的方式形成。特别是，栅极流道46优选形成于晶体管部70与二极管部80之间的边界区域。栅极流道46由多晶硅等导电性的材料形成。栅极流道46与多个晶体管部70连接，并且与栅极焊盘106连接。
感测部107检测在晶体管部70流通的电流。在一个例子中，在感测部107流通有与在晶体管部70流通的主电流成比例且比主电流小的电流。例如，感测部107与晶体管部70并联连接，并被输入有相同的栅极电位。应予说明，在感测部107可以连接比与晶体管部70连接的电阻大的电阻。
温度检测部108是通过布线与温度传感器90连接的温度传感器端子的一个例子。对于温度检测部108，被输入有表示温度传感器90检测到的半导体装置100的温度的信号。温度检测部108可以将被输入的信号输出到外部。另外，半导体装置100可以基于温度传感器90检测到的温度被驱动控制。应予说明，本例的温度传感器90的布线具有与栅极流道46部分交叉的区域。此时，在一个例子中，通过将栅极流道46在半导体基板的正面形成于热氧化膜等绝缘膜上，并介由层间绝缘膜等绝缘膜将温度传感器90的布线形成于栅极流道46的上方，从而使栅极流道46与温度传感器90的布线立体交叉。
边缘终端区109缓和半导体基板的正面侧的电场集中。边缘终端区109具有例如保护环、场板、降低表面场(RESURF)和组合了这些的结构。
图2表示实施例1的半导体装置100的更详细的俯视图的一个例子。本例的半导体装置100在芯片的正面侧具备栅极流道46、发射极52、栅极沟槽部40、虚拟沟槽部30、发射极沟槽部60、阱区17、发射极区12、基区14、接触区15和接触孔54、55、56、57。
在半导体基板的正面侧的内部形成有栅极沟槽部40、虚拟沟槽部30、发射极沟槽部60、阱区17、发射极区12、基区14和接触区15。另外，在半导体基板的正面的上方设有发射极52和栅极流道46。应予说明，在发射极52和栅极流道46与半导体基板的正面之间形成有层间绝缘膜，但在图1中省略图示。
接触孔54、55、56、57以贯通形成于半导体基板的上方的层间绝缘膜的方式形成。形成接触孔54、55、56、57的位置不特别地限定于本例。
发射极52穿过接触孔54、56、57与半导体基板接触。发射极52由含有金属的材料形成。在一个例子中，发射极52的至少一部分区域由铝形成。发射极52可以具有由含有钨的材料形成的区域。本例的发射极52以与晶体管部70和二极管部80分别对应的方式被设置。
晶体管部70是进行晶体管动作的区域。对于晶体管部70的边缘，在本图中，为了便于说明，为形成于进行晶体管动作的区域上的发射极52的边缘，但可以进行适当改变。
二极管部80是FWD等的进行二极管动作的区域。对于二极管部80的边缘，在本图中，为了便于说明，为形成于进行二极管动作的区域上的发射极52的边缘，但可以进行适当改变。
栅极流道46穿过接触孔55与栅极流道46下层的多晶硅层45电连接。本例的栅极流道46介由多晶硅层45与半导体基板连接。栅极流道46与发射极52同样地由包含金属的材料形成。
虚拟沟槽部30以在半导体基板的正面沿着预先确定的延伸方向延伸的方式形成。虚拟沟槽部30在晶体管部70的区域中沿着预定的排列方向，以与栅极沟槽部40隔着预定的间隔的方式排列有1个以上。本例的虚拟沟槽部30的形状是两端具有曲线形状的环形。
栅极沟槽部40具有对置部41和突出部43。对置部41在与虚拟沟槽部30对置的范围内以沿着上述的延伸方向延伸的方式形成。换言之，对置部41与虚拟沟槽部30平行地形成。突出部43从对置部41进一步延伸，而形成在不与虚拟沟槽部30对置的范围。在本例中，设置在虚拟沟槽部30两侧的2个对置部41通过1个突出部43连接。突出部43的至少一部分可以具有曲线形状。本例的栅极沟槽部40具有两端形成有突出部43的环形形状。
为了将突出部43与栅极流道46连接，而形成有多晶硅层45。本例的突出部43在最远离对置部41的区域中具有沿着与对置部41正交的方向延伸的部分。在突出部43中的上述延伸的部分，栅极沟槽部40内的多晶硅层与多晶硅层45连接。多晶硅层45介由接触孔55与栅极流道46连接。栅极流道46与栅极焊盘106连接。如上所述，从外部电路等施加到栅极焊盘106的栅极电位介由栅极流道46、多晶硅层45而被施加到栅极沟槽部40内的多晶硅层。
本例的栅极沟槽部40和虚拟沟槽部30在预定的排列方向上交替地配置。另外，各沟槽部可以以恒定的间隔配置。但是，各沟槽部的配置不限于上述的例子。在2个虚拟沟槽部30之间可以配置多个栅极沟槽部40。另外，设置于各虚拟沟槽部30之间的栅极沟槽部40的数量可以不恒定。
接触孔55形成于栅极流道46下部的层间绝缘膜。
发射极沟槽部60设置在形成有二极管部80的区域。发射极沟槽部60可以具有环形形状和直线形形状这两种形状。另外，本例的发射极沟槽部60以与虚拟沟槽部30和栅极沟槽部40的沟槽宽度相对应的方式设置。但是，发射极沟槽部60的形状可以根据晶体管部70和二极管部80的布局进行适当改变。
阱区17在从设置栅极流道46的区域起的预定的范围形成。另外，阱区17形成于栅极流道46的下方。本例的阱区17以从栅极流道46起向晶体管部70侧和二极管部80侧延伸的方式形成。阱区17在半导体基板为第一导电型的情况下，具有与半导体基板不同的第二导电型。
接触区15是在基区14的正面中，杂质浓度比基区14的杂质浓度高的第二导电型的区域。本例的接触区15为P+型。
发射极区12在晶体管部70中，作为杂质浓度比半导体基板的杂质浓度高的第一导电型的区域而选择性地形成于接触区15的正面的一部分。本例的发射极区12为N+型。接触区15和发射极区12分别从相邻的一个沟槽部起形成到另一个沟槽部。晶体管部70的1个以上的接触区15和1个以上的发射极区12以在被各沟槽部所夹的区域中沿着沟槽部的延伸方向交替露出的方式形成。
接触孔54在晶体管部70中形成于发射极区12和接触区15的上方。本例的接触孔54横跨在发射极区12和接触区15上而形成。接触孔54可以以使发射极区12的正面的整个范围露出的方式形成。另外，接触孔54可以以使接触区15的正面的整个范围也露出的方式形成。但是，接触孔54不在与基区14和阱区17对应的区域形成。
另外，接触孔54在二极管部80中形成于基区14和接触区15的上方。在一个例子中，晶体管部70的接触孔54和二极管部80的接触孔54在各沟槽部的延伸方向上具有相同的长度。
应予说明，在二极管部80中，可以不在基区14的正面形成接触区15，而仅存在基区14。由此，在二极管部80中，能够抑制少数载流子向漂移区18的注入过量。
接触孔56在晶体管部70中形成于虚拟沟槽部30的上方。接触孔56将发射极52与形成于虚拟沟槽部30内的虚拟导电部连接。
接触孔57在二极管部80中形成于发射极沟槽部60的上方。接触孔57将发射极52与形成于发射极沟槽部60内的虚拟导电部连接。
图3表示实施例1的半导体装置100的a-a’截面的一个例子。本例的半导体装置100在半导体基板10的漂移区18具有寿命控制体47和寿命控制体48。应予说明，在本例中，在栅极流道46和发射极52与半导体基板10之间图示有层间绝缘膜26。
寿命控制体47形成于半导体基板10的正面侧，用于调整载流子的寿命。通过形成寿命控制体47，能够缩短载流子的寿命。寿命控制体47通过从半导体基板10的正面侧或背面侧照射离子等而形成。在一个例子中，寿命控制体47通过向半导体基板10照射氦而形成。本例的寿命控制体47例如形成于二极管部80的阳极区侧，使阳极区侧的载流子寿命降低。由此，半导体装置100能够减小尾电流，降低反向恢复损耗Err。
寿命控制体48形成于半导体基板10的背面侧，缩短载流子的寿命。寿命控制体48例如是从半导体基板10的背面侧进行照射而成。在一个例子中，寿命控制体48通过照射氦而形成。例如，寿命控制体48形成在不与耗尽层接触的位置，所述耗尽层是在半导体装置100被施加有额定反向电压的情况下，从阳极区与半导体基板10的n型区域的边界扩展而成。
本例的半导体基板10在半导体基板10的正面侧且栅极流道46的下方的至少一部分区域也具有寿命控制体47。在本说明书中，栅极流道46的下方是指俯视时形成栅极流道46的区域且与栅极流道46相比更靠近半导体基板10的背面侧。应予说明，在本说明书中，俯视是指从半导体基板10的正面侧观察背面侧时的视点。
另外，半导体基板10可以在半导体基板10的正面侧且阱区17的下方的至少一部分区域也具有寿命控制体47。由此，能够抑制少数载流子从杂质浓度高的阱区17被过量注入到漂移区18。在本说明书中，阱区17的下方是指俯视时形成阱区17的区域且与阱区17相比更靠近半导体基板10的背面侧。另外，形成阱区17的区域可以指在半导体基板10的正面中，注入用于形成阱区17的掺杂剂的区域。
集电极区22设置在栅极流道46的下方的至少一部分区域。集电极区22可以设置在阱区17的下方的至少一部分区域。本例的集电极区22由于设置在栅极流道46的下方的至少一部分区域，所以能够使晶体管部70与阴极区28分开。因此，半导体装置100能够抑制由来自阴极区28的影响导致的晶体管部70的误动作。
[比较例1]
图4是表示比较例1的半导体装置500的构成的俯视图。本例的半导体装置500具备交替排列的晶体管部570和二极管部580。对于由与半导体装置100共用的符号表示的构成而言，具有与半导体装置100的情况同样的功能。半导体装置500具备用于连接栅极端子103与晶体管部570的栅极流道546。
栅极流道546以包围交替排列的晶体管部570和二极管部580的周围的方式布线。本例的栅极流道546设置在晶体管部570彼此之间，以及二极管部580彼此之间。另外，栅极流道546以将晶体管部570和二极管部580统一包围的方式形成。即，本例的栅极流道546未设置在晶体管部570与二极管部580之间的边界区域。
图5表示比较例1的半导体装置500的氦照射区域。由虚线表示的区域是在半导体基板的正面侧中照射氦离子的区域。以二极管部580为中心，将氦照射到二极管部580和其周边的区域。另外，对于晶体管部570而言，虽然无需在正面侧照射氦，但在晶体管部570与二极管部580的边界区域中，为了防止半导体装置500的误动作，有时会照射氦。因此，本例的半导体装置500对于晶体管部570也照射有氦。
图6是比较例1的半导体装置500的更详细的俯视图。本例的半导体装置500在芯片的正面侧中具备栅极流道546、发射极552、栅极沟槽部540、虚拟沟槽部530、发射极沟槽部560、阱区517、发射极区512、基区514、接触区515和接触孔554、555、556、557。
半导体装置500中，晶体管部570与二极管部580在排列方向上并排配置。因此，在二极管部580与晶体管部570的边界未设置栅极流道546。由于栅极流道546没有设置在晶体管部570与二极管部580之间，所以晶体管部570与二极管部580相邻地形成。
图7表示比较例1的半导体装置500的b-b’截面的一个例子。半导体装置500具备形成于半导体基板510的虚拟沟槽部530、栅极沟槽部540、发射极沟槽部560、集电极区522、阴极区582。另外，半导体装置500在半导体基板510的下方形成有集电极524，在半导体基板510的上方形成有层间绝缘膜526和发射极552。应予说明，栅极沟槽部540与栅极端子551连接，虚拟沟槽部530和发射极沟槽部560与发射极端子553连接。
半导体装置500具有形成于半导体基板510的漂移区518的寿命控制体547和寿命控制体548。寿命控制体547与二极管部580对应地设置在半导体基板510的正面侧。寿命控制体548与晶体管部570和二极管部580对应地设置在半导体基板510的背面侧。
本例的半导体装置500在晶体管部570与二极管部580之间不具有栅极流道546。为了防止误动作，半导体装置500在半导体基板510的正面侧且晶体管部570侧也设有寿命控制体547。通过在晶体管部570侧设置寿命控制体547，半导体装置500的特性有时会变差。
[实施例2]
图8表示实施例2的半导体装置100的构成的一个例子。本例的半导体装置100具备设置在活性区102的端部的2个二极管部80a、80b。本例的半导体装置100表示晶体管部70、二极管部80和温度传感器90的配置的一个例子，可以根据所要求的特性等适当改变各区域的面积等。例如，晶体管部70和二极管部80以具有预定的面积比的方式决定大小。
二极管部80a设置在活性区102的一端。二极管部80b设置在与设置有二极管部80a的活性区102的一端不同的另一端。本例的二极管部80b设置在与设置有二极管部80a的一端对置的活性区102的端部。这样，二极管部80通过配置在活性区102的端部，而不会在活性区102的一端侧与晶体管部70接触。因此，由照射到二极管部80的氦对晶体管部70带来的影响变小。
晶体管部70在活性区102中形成于未形成二极管部80a、80b的区域。在一个例子中，晶体管部70以分割成5个区域的方式配置。晶体管部70以周围分别被栅极流道46包围的方式设置。因此，在晶体管部70与二极管部80的边界一定形成有栅极流道46。由此，能够抑制晶体管部70的特性变差。
温度传感器90以被晶体管部70包围的方式形成。更具体而言，温度传感器90设置于活性区102的中心附近的晶体管部70的内侧。由此，温度传感器90能够测定晶体管部70的最容易成为高温的区域的温度。但是，温度传感器90也可以设置在活性区102的除了中心以外的晶体管部70的附近的区域。另外，温度传感器90也可以设置在二极管部80的附近。本例的温度传感器90配置在二极管部80a与二极管部80b之间。
[实施例3]
图9表示实施例3的半导体装置100的构成的一个例子。本例的半导体装置100表示晶体管部70、二极管部80和温度传感器90的配置的一个例子，可以根据所要求的特性等对各区域的面积等进行适当改变。
二极管部80形成于活性区102的端部。特别是本例的二极管部80形成于活性区102的角部。即，通过增大与活性区102的端部接触的区域，来配置二极管部80以使二极管部80与晶体管部70的边界区域变少。因此，由照射到二极管部80的氦对晶体管部70带来的影响变小。
晶体管部70在活性区102中形成于未形成二极管部80的区域。晶体管部70以周围分别被栅极流道46包围的方式设置。因此，在晶体管部70与二极管部80的边界一定形成有栅极流道46。由此，能够抑制晶体管部70的特性变差。特别是，由于本例的二极管部80设置在活性区102的角部，所以与晶体管部70接触的边界区域仅为2个边。因此，由氦的照射对晶体管部70带来的影响小。
温度传感器90根据二极管部80的位置而进行配置。在一个例子中，温度传感器90以布线位于晶体管部70与二极管部80之间的方式设置。由此，能够增大晶体管部70的面积。另外，本例的温度传感器90，以连接温度传感器90与温度检测部108的布线与二极管部80的1边相邻的方式设置。这样，通过在二极管部80的周围配置原本不作为晶体管部70动作的无效区域，从而使由照射到二极管部80的氦对晶体管部70带来的影响变得更小。
[实施例4]
图10表示实施例4的半导体装置100的构成的一个例子。本例的半导体装置100表示晶体管部70、二极管部80和温度传感器90的配置的一个例子，可以根据所要求的特性等对各区域的面积等进行适当改变。
晶体管部70形成于活性区102的中心。活性区102的中心不需要完全是活性区102的中心，可以包括在晶体管部70的周围形成有二极管部80等其它区域的情况。另外，晶体管部70在中心配置有温度传感器90，并具有用于使连接温度传感器90与温度检测部108的布线通过的凹部。本例的晶体管部70在与温度传感器90和布线的边界处具有栅极流道46。即，栅极流道46沿着晶体管部70的凹部配置。
二极管部80以包围晶体管部70的周围的方式形成。虽然本例的二极管部80以具有相同宽度的方式形成，但也可以在各边具有不同的宽度。例如，二极管部80的宽度可以以使晶体管部70与二极管部80具有特定的面积比率的方式进行调整。另外，二极管部80具有用于设置温度传感器90的布线的间隔区域S。
图11表示半导体装置100的截面的一个例子。该图特别地示出形成有温度传感器90的区域的截面。
温度传感器90具有PN二极管。温度传感器90利用PN二极管的电流-电压特性根据温度而变化的特性来检测半导体装置100的温度。温度传感器90例如介由栅极绝缘膜49配置在半导体基板10的上方。更具体而言，温度传感器90形成于阱区17的上方。这样，由于温度传感器90形成于不作为晶体管部70动作的无效区域的阱区17的上方，所以能够在不使晶体管部70的区域变得狭窄的情况下配置。本例的温度传感器90具备第一导电型区91、第二导电型区92、第一连接部93、第二连接部94和绝缘膜95。
第一导电型区91和第二导电型区92构成PN二极管。例如，第一导电型区91由N型半导体形成，第二导电型区92由P型半导体形成。
第一连接部93和第二连接部94分别与第一导电型区91和第二导电型区92电连接。另外，第一连接部93和第二连接部94通过布线与温度检测部108电连接。
绝缘膜95以使第一连接部93和第二连接部94与除了第一导电型区91和第二导电型区92以外的不需要连接的区域不电连接的方式进行绝缘。
[实施例5]
图12表示实施例5的半导体装置100的a-a’截面的一个例子。本例的半导体装置100示出寿命控制体47和集电极区22的配置例。另外，本例的半导体装置100对图2的a-a’截面进行图示。
寿命控制体47在一个例子中设置于半导体基板10的正面侧且栅极流道46的下方的整个区域。本例的半导体装置100中，虽然寿命控制体47形成于栅极流道46的下方的整个区域，但未形成于晶体管部70侧的区域，所以抑制晶体管部70的特性变差。另外，寿命控制体47可以形成于阱区17的下方的整个区域。此时，寿命控制体47也可以不形成于晶体管部70侧的区域。
集电极区22设置在栅极流道46的下方的整个区域。本例的集电极区22形成于栅极流道46的下方的整个区域，但未设置在二极管部80侧的区域。即，能够在不对二极管部80的区域带来影响的情况下将晶体管部70与阴极区28分离。另外，半导体装置100能够抑制由来自阴极区28的影响导致的晶体管部70的误动作。
集电极区22可以设置在阱区17的下方的整个区域。此时，集电极区22也可以不设置在二极管部80侧的区域。
集电极区22可以越过与形成于二极管部80的发射极52的边缘对应的背面侧的位置而形成。由此，能够抑制二极管部80的载流子蔓延到晶体管部70侧的影响。
[实施例6]
图13表示实施例6的半导体装置100的a-a’截面的一个例子。本例的半导体装置100示出寿命控制体47和集电极区22的配置例。另外，本例的半导体装置100对图2的a-a’截面进行图示。
寿命控制体47在一个例子中设置在晶体管部70侧的至少一部分。本例的寿命控制体47也设置在半导体基板10的正面侧且栅极流道46的下方的整个区域。即，本例的寿命控制体47以从二极管部80侧延伸到晶体管部70为止的方式形成。本例的半导体装置100由于将寿命控制体47设置到晶体管部70侧为止，所以能够抑制由来自阴极区28的影响导致的晶体管部70的误动作。
集电极区22设置在二极管部80侧的至少一部分。另外，集电极区22也设置在栅极流道46的下方的整个区域。阴极区28未形成于栅极流道46的下方。即，本例的阴极区28以比实施例5的半导体装置100更远离晶体管部70侧的方式形成。由此，本例的半导体装置100变得更容易抑制由来自阴极区28的影响导致的晶体管部70的误动作。另外，集电极区22也可以设置在二极管部80侧的至少一部分和阱区17的下方的整个区域。
应予说明，寿命控制体47的晶体管部70侧的边缘的位置和集电极区22的二极管部80侧的边缘的位置可以针对上述的构成进行适当组合。例如寿命控制体47的晶体管部70侧的边缘的位置如图3所示，可以形成于栅极流道46或阱区17的下方的一部分，集电极区22的二极管部80侧的边缘的位置如图13所示，可以以设置于二极管部80侧的至少一部分的方式延伸。由此，能够充分减小寿命控制体47对晶体管部70的特性带来的影响。
其它的，例如寿命控制体47的晶体管部70侧的边缘的位置如图13所示，可以以越过栅极流道46或阱区17的下方而在晶体管部70的一部分延伸的方式形成，集电极区22的二极管部80侧的边缘的位置如图3所示，可以形成于栅极流道46或阱区17的下方的一部分。由此，能够抑制从二极管部80累积到栅极流道46下部或阱区17下部的少数载流子对晶体管部70侧带来的影响。
[实施例7]
图14是表示实施例7的半导体装置100的一个例子的俯视图。本例的半导体装置100具有多晶硅层与栅极流道46直接连接的结构，所述多晶硅层介由栅极绝缘膜埋入到栅极沟槽部40的内部。
晶体管部70具备具有环形形状的虚拟沟槽部30和具有直线形状的栅极沟槽部40。但是，将虚拟沟槽部30和栅极沟槽部40设为环形形状还是设为直线形状可以适当改变。
二极管部80与实施例1的情况同样，具备以与虚拟沟槽部30和栅极沟槽部40的沟槽宽度对应的方式由环形形状和直线形状构成的发射极沟槽部60。但是，发射极沟槽部60的形状可以根据晶体管部70和二极管部80的布局进行适当改变。
栅极流道46设置在晶体管部70与二极管部80之间。本例的栅极流道46形成为直线状。
栅极沟槽部40具有与栅极流道46的延伸方向平行地形成的区域和与虚拟沟槽部30的延伸方向平行地形成的区域。栅极沟槽部40的至少一部分以介由接触孔55与栅极流道46连接的方式形成。栅极沟槽部40的至少一部分可以形成于栅极流道46的下方。
图15表示实施例7的半导体装置100的c-c’截面的一个例子。本例的半导体装置100在晶体管部70与二极管部80之间具有栅极流道46，因此能够抑制由来自阴极区28的影响导致的晶体管部70的误动作。
寿命控制体47在一个例子中设置在晶体管部70侧的至少一部分。本例的寿命控制体47也设置在半导体基板10的正面侧且栅极流道46的下方的整个区域。即，本例的寿命控制体47以从二极管部80侧延伸到晶体管部70为止的方式形成。本例的半导体装置100由于将寿命控制体47设置到晶体管部70侧为止，所以能够抑制由来自阴极区28的影响导致的晶体管部70的误动作。
应予说明，如本例所示，即使在栅极沟槽部40与栅极流道46直接连接的情况下，也可以如其它实施例所示，适当设定寿命控制体47与栅极流道46之间的关系。
集电极区22可以越过与形成于二极管部80的发射极52的边缘对应的背面侧的位置而形成。由此，能够抑制二极管部80的载流子蔓延到晶体管部70侧的影响。
[实施例8]
图16是表示实施例8的半导体装置100的一个例子的俯视图。图17表示实施例8的半导体装置100的d-d’截面的一个例子。本例的半导体装置100除了实施例1的半导体装置100的构成以外，还具备累积层16。
累积层16形成于基区14的背面侧。累积层16与半导体基板10的杂质浓度相比被形成为高浓度。更具体而言，累积层16的杂质浓度比漂移区18的杂质浓度高。累积层16形成于相邻的沟槽间。在一个例子中，累积层16的杂质浓度为1E16cm-3以上且1E18cm-3以下。应予说明，E是指10的乘方，例如1E16cm-3表示1×1016cm-3。例如，累积层16通过从半导体基板10的正面侧注入磷等N型杂质而形成。通过设置累积层16，可抑制在导通状态下从集电极区22注入到漂移区18的空穴向基区14流入，因此提高从发射极区12向基区14的电子的注入促进效果。由此，可降低半导体装置100的导通电压。
本例的累积层16形成于晶体管部70，但未形成于二极管部80。另外，累积层16以在俯视时与形成有接触孔54的区域对应的方式形成。本例的累积层16在晶体管部70所具有的沟槽部的延伸方向上形成于形成有接触孔54的区域的内侧。由此，本例的半导体装置100提高由累积层16带来的载流子抽取效果，抑制耐量的降低。另外，优选地晶体管部70的沟槽部的端部的至少一部分形成于阱区17内。由此，提高半导体装置100的耐压。
[实施例9]
图18是表示实施例9的半导体装置100的一个例子的俯视图。图19表示实施例9的半导体装置100的d-d’截面的一个例子。本例的半导体装置100除了实施例1的半导体装置100的构成以外，还具备累积层16。
本例的累积层16形成于晶体管部70和二极管部80这两方。但是，累积层16未形成于阱区17。换言之，在形成有栅极流道46的区域中没有形成累积层16。另外，累积层16以在俯视时与形成有接触孔54的区域对应的方式形成。晶体管部70侧的接触孔54以在俯视时与阱区17分离的方式形成。另外，二极管部80侧的接触孔54也以在俯视时与阱区17分离的方式形成。
本例的累积层16在晶体管部70所具有的沟槽部的延伸方向上形成于形成有接触孔54的区域的内侧。另外，在二极管部80中也同样，累积层16在二极管部80所具有的沟槽部的延伸方向上形成于形成有接触孔54的区域的内侧。由此，本例的半导体装置100提高由累积层16带来的载流子抽取效果，抑制耐量的降低。应予说明，在二极管部80形成累积层16的情况下，可以省略正面侧的寿命控制体47。
[实施例10]
图20是表示实施例10的半导体装置100的一个例子的俯视图。图21示出实施例10的半导体装置100的d-d’截面的一个例子。本例的半导体装置100除了实施例1的半导体装置100的构成以外还具备累积层16。
本例的累积层16形成于晶体管部70和二极管部80这两方。此外，本例的累积层16的至少一部分形成于阱区17内。换言之，累积层16在形成有栅极流道46的区域也形成有累积层16。因此，本例的累积层16形成于形成有晶体管部70、二极管部80和栅极流道46的区域。在此，在截面图中，将形成于阱区17的累积层作为累积层16a，将形成于阱区17以外的累积层作为累积层16b。累积层16b形成于基区14。累积层16b与实施例8和9的累积层16同样地是N型的高浓度层。累积层16a无需像累积层16b那样为N型。即，累积层16a可以与累积层16b在同一工序中形成，也可以由于形成于阱区17，而保持P型。另外，在阱区17的累积层16a中可以包含N型的杂质。阱区17中的N型的杂质的化学性浓度比阱区17的P型的杂质的化学性浓度低。由此，半导体装置100能够抑制耐压和耐量的降低。应予说明，在二极管部80形成累积层16时，可以省略正面侧的寿命控制体47。
图22表示导通电压Von(V)与关断损耗Eoff(mJ)之间的关系。实施例1的半导体装置100的关断损耗Eoff(mJ)比比较例1的半导体装置500的关断损耗Eoff(mJ)降低。这是因为通过将二极管部80设置于中央，晶体管部70正面的寿命控制体导入区域变小，改善了导通电压Von(V)与关断损耗Eoff(mJ)的权衡关系。
以上，使用实施方式说明了本发明，但本发明的技术范围不限于上述实施方式中记载的范围。对本领域技术人员来说可以对上述实施方式进行各种变更或改良是显而易见的。显然，根据权利要求书的记载可知，实施了那样的变更或改良的方式也可包括在本发明的技术方案内。
应当注意的是，在权利要求书、说明书和附图中所示的装置和方法中的动作、顺序、步骤和阶段等各处理的执行顺序并未特别明确“在……之前”，“事先”等，另外，只要不是后续处理中需要使用之前处理的结果，就可以按任意顺序实现。对于权利要求书、说明书和附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也不表示一定要按照该顺序实施。

Claims (26)

1.一种半导体装置，其特征在于，具备：
半导体基板；
晶体管部，其形成于所述半导体基板；
二极管部，其形成于所述半导体基板，且在所述半导体基板的正面侧具有寿命控制体；以及
栅极流道，其设置在所述晶体管部与所述二极管部之间，且与所述晶体管部的栅极电连接。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体基板在所述半导体基板的正面侧且所述栅极流道的下方的至少一部分区域具有寿命控制体。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述半导体基板在所述半导体基板的正面侧且所述栅极流道的下方的整个区域具有寿命控制体。
4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述半导体基板在所述半导体基板的正面侧且与所述栅极流道相比更靠近所述晶体管部侧的至少一部分区域具有寿命控制体。
5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，所述晶体管部的集电极区形成于所述栅极流道的下方的至少一部分区域。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，所述晶体管部的集电极区形成于所述栅极流道的下方的整个区域。
7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，所述晶体管部的集电极区形成于与所述栅极流道相比更靠近所述二极管部侧的至少一部分区域。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，所述二极管部的阴极区未形成在所述栅极流道的下方。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述半导体装置还具备阱区，所述阱区具有与所述半导体基板不同的导电型，且形成于所述栅极流道的下方。
10.根据权利要求1～8中任一项所述的半导体装置，其特征在于，所述晶体管部具备形成于所述半导体基板的正面的栅极沟槽部，
所述栅极沟槽部的至少一部分形成于所述栅极流道的下方。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，所述二极管部配置于所述半导体装置的活性区的端部。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，所述二极管部配置于所述半导体装置的活性区的角部。
13.根据权利要求1～12中任一项所述的半导体装置，其特征在于，所述二极管部在俯视时包围所述晶体管部的周围。
14.根据权利要求1～10中任一项所述的半导体装置，其特征在于，在俯视的情况下，所述晶体管部包围所述二极管部的周围。
15.根据权利要求1～14中任一项所述的半导体装置，其特征在于，所述半导体装置还具备：
温度传感器，其以与所述晶体管部相邻的方式设置，检测与所述晶体管部的温度对应的信号；以及
温度传感器端子，其通过传感器用布线与所述温度传感器电连接，并接收所述温度传感器所检测到的信号。
16.根据权利要求15所述的半导体装置，其特征在于，所述二极管部具有用于供所述栅极流道和所述传感器用布线中的至少一方横穿所述二极管部的间隔区域。
17.根据权利要求15或16所述的半导体装置，其特征在于，所述温度传感器配置于阱区的上方。
18.根据权利要求15～17中任一项所述的半导体装置，其特征在于，所述温度传感器被所述晶体管部包围。
19.根据权利要求15～18中任一项所述的半导体装置，其特征在于，所述二极管部具有：
第一二极管区，其形成于所述半导体装置的活性区的一端；以及
第二二极管区，其形成于所述活性区的与所述一端对置的另一端。
20.根据权利要求19所述的半导体装置，其特征在于，所述温度传感器设置于所述第一二极管区与所述第二二极管区之间。
21.根据权利要求1～20中任一项所述的半导体装置，其特征在于，所述半导体装置还具备：
第一导电型的发射极区，其形成于所述半导体基板的正面；
与所述第一导电型不同的第二导电型的基区，其形成于所述半导体基板的正面；
所述第一导电型的累积层，其形成于所述半导体基板的正面侧，且杂质浓度比所述半导体基板的杂质浓度高；以及
层间绝缘膜，其形成于所述半导体基板的正面上，
与所述发射极区和所述基区中的至少一部分区域对应地在所述层间绝缘膜形成贯通所述层间绝缘膜的接触孔，
所述累积层在所述晶体管部所具有的沟槽部的延伸方向上形成于形成有所述接触孔的区域的内侧。
22.根据权利要求21所述的半导体装置，其特征在于，所述累积层在所述二极管部所具有的沟槽部的延伸方向上形成于形成有所述接触孔的区域的内侧。
23.根据权利要求21或22所述的半导体装置，其特征在于，所述累积层形成于形成有所述晶体管部、所述二极管部和所述栅极流道的区域。
24.根据权利要求21～23中任一项所述的半导体装置，其特征在于，所述累积层的至少一部分形成于阱区内。
25.根据权利要求21～24中任一项所述的半导体装置，其特征在于，所述二极管部侧的所述接触孔以在俯视时与阱区分离的方式形成。
26.根据权利要求1～25中任一项所述的半导体装置，其特征在于，所述晶体管部的沟槽部的端部的至少一部分形成于阱区内。
CN201710058325.9A 2016-02-16 2017-01-23 半导体装置 Active CN107086217B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016027035 2016-02-16
JP2016-027035 2016-02-16
JP2016-224025 2016-11-17
JP2016224025A JP6878848B2 (ja) 2016-02-16 2016-11-17 半導体装置

Publications (2)

Publication Number Publication Date
CN107086217A true CN107086217A (zh) 2017-08-22
CN107086217B CN107086217B (zh) 2023-05-16

Family

ID=59560582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710058325.9A Active CN107086217B (zh) 2016-02-16 2017-01-23 半导体装置

Country Status (2)

Country Link
US (1) US10121866B2 (zh)
CN (1) CN107086217B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755239A (zh) * 2017-11-06 2019-05-14 富士电机株式会社 半导体装置
CN110352475A (zh) * 2017-09-15 2019-10-18 富士电机株式会社 功率模块和反向导通igbt
CN110462840A (zh) * 2017-10-18 2019-11-15 富士电机株式会社 半导体装置
CN110574146A (zh) * 2017-11-16 2019-12-13 富士电机株式会社 半导体装置
CN113474886A (zh) * 2019-09-25 2021-10-01 富士电机株式会社 半导体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000206T5 (de) 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP2018137392A (ja) * 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置
JP6790908B2 (ja) * 2017-02-23 2020-11-25 株式会社デンソー 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
WO2019017104A1 (ja) * 2017-07-18 2019-01-24 富士電機株式会社 半導体装置
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
WO2019116748A1 (ja) * 2017-12-14 2019-06-20 富士電機株式会社 半導体装置およびその製造方法
WO2019116696A1 (ja) 2017-12-14 2019-06-20 富士電機株式会社 半導体装置
JP7095303B2 (ja) 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
JP7073773B2 (ja) 2018-02-15 2022-05-24 富士電機株式会社 半導体装置
JP7091693B2 (ja) 2018-02-19 2022-06-28 富士電機株式会社 半導体装置
CN111052394B (zh) * 2018-03-15 2024-01-16 富士电机株式会社 半导体装置
JP6935351B2 (ja) * 2018-03-20 2021-09-15 株式会社東芝 半導体装置
JP7106981B2 (ja) 2018-05-18 2022-07-27 富士電機株式会社 逆導通型半導体装置
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
JP7080166B2 (ja) * 2018-12-21 2022-06-03 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
EP3817039B1 (en) * 2019-02-07 2022-11-23 Fuji Electric Co., Ltd. Semiconductor device
JP7456113B2 (ja) * 2019-10-11 2024-03-27 富士電機株式会社 半導体装置
JP7257984B2 (ja) * 2020-03-24 2023-04-14 株式会社東芝 半導体装置及びその製造方法
JP7381424B2 (ja) * 2020-09-10 2023-11-15 株式会社東芝 半導体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363328A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
US20060255361A1 (en) * 2005-04-15 2006-11-16 Kazunori Oyabe Temperature measurement device of power semiconductor device
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2010267863A (ja) * 2009-05-15 2010-11-25 Denso Corp 半導体装置
JP2011100762A (ja) * 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法
JP2011134998A (ja) * 2009-12-25 2011-07-07 Toyota Motor Corp 半導体装置
CN102422416A (zh) * 2009-09-07 2012-04-18 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
CN102473705A (zh) * 2010-04-02 2012-05-23 丰田自动车株式会社 半导体装置
JP2013021240A (ja) * 2011-07-13 2013-01-31 Toyota Central R&D Labs Inc ダイオードおよび半導体装置
CN102959705A (zh) * 2010-07-01 2013-03-06 株式会社电装 半导体器件
CN103392224A (zh) * 2011-06-08 2013-11-13 丰田自动车株式会社 半导体装置及其制造方法
JP2014175517A (ja) * 2013-03-11 2014-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363328A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
US20060255361A1 (en) * 2005-04-15 2006-11-16 Kazunori Oyabe Temperature measurement device of power semiconductor device
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2010267863A (ja) * 2009-05-15 2010-11-25 Denso Corp 半導体装置
CN102422416A (zh) * 2009-09-07 2012-04-18 丰田自动车株式会社 具备具有二极管区和igbt区的半导体基板的半导体装置
JP2011100762A (ja) * 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法
JP2011134998A (ja) * 2009-12-25 2011-07-07 Toyota Motor Corp 半導体装置
CN102473705A (zh) * 2010-04-02 2012-05-23 丰田自动车株式会社 半导体装置
CN102959705A (zh) * 2010-07-01 2013-03-06 株式会社电装 半导体器件
CN103392224A (zh) * 2011-06-08 2013-11-13 丰田自动车株式会社 半导体装置及其制造方法
JP2013021240A (ja) * 2011-07-13 2013-01-31 Toyota Central R&D Labs Inc ダイオードおよび半導体装置
JP2014175517A (ja) * 2013-03-11 2014-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110352475A (zh) * 2017-09-15 2019-10-18 富士电机株式会社 功率模块和反向导通igbt
CN110352475B (zh) * 2017-09-15 2021-12-03 富士电机株式会社 功率模块和反向导通igbt
CN110462840A (zh) * 2017-10-18 2019-11-15 富士电机株式会社 半导体装置
CN110462840B (zh) * 2017-10-18 2023-07-04 富士电机株式会社 半导体装置
CN109755239A (zh) * 2017-11-06 2019-05-14 富士电机株式会社 半导体装置
CN109755239B (zh) * 2017-11-06 2023-10-03 富士电机株式会社 半导体装置
CN110574146A (zh) * 2017-11-16 2019-12-13 富士电机株式会社 半导体装置
CN110574146B (zh) * 2017-11-16 2024-02-13 富士电机株式会社 半导体装置
CN113474886A (zh) * 2019-09-25 2021-10-01 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
US10121866B2 (en) 2018-11-06
CN107086217B (zh) 2023-05-16
US20170236908A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
CN107086217A (zh) 半导体装置
CN101933141B (zh) 半导体装置
US6936893B2 (en) Power semiconductor device
US7498634B2 (en) Semiconductor device having IGBT and diode
EP2003694B1 (en) Semiconductor device
CN102104039B (zh) 高耐压半导体装置
CN103875076B (zh) 绝缘栅型半导体装置及其制造方法
JP2017147435A (ja) 半導体装置
US11121250B2 (en) Silicon carbide semiconductor device
JP6606007B2 (ja) スイッチング素子
JP2017208413A (ja) 半導体装置
CN107527943B (zh) 功率半导体装置
CN109509789A (zh) 半导体装置
CN103715273A (zh) 半导体装置
CN107534053A (zh) 半导体装置及其制造方法
JP5792323B2 (ja) ２つの型の電荷キャリアを制御するサイリスタ
JP5487956B2 (ja) 半導体装置
CN112689902A (zh) 半导体装置
JP7242491B2 (ja) 半導体装置及び半導体回路
JP3875460B2 (ja) 半導体装置
US8878239B2 (en) Semiconductor device
CN110249431A (zh) 半导体装置
CN113316852A (zh) 半导体装置
JP2023012751A (ja) 半導体装置
KR100231891B1 (ko) 절연게이트 바이폴라트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant