KR100231891B1 - 절연게이트 바이폴라트랜지스터 및 그 제조방법 - Google Patents

절연게이트 바이폴라트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR100231891B1
KR100231891B1 KR1019970006903A KR19970006903A KR100231891B1 KR 100231891 B1 KR100231891 B1 KR 100231891B1 KR 1019970006903 A KR1019970006903 A KR 1019970006903A KR 19970006903 A KR19970006903 A KR 19970006903A KR 100231891 B1 KR100231891 B1 KR 100231891B1
Authority
KR
South Korea
Prior art keywords
high concentration
substrate
gate electrode
conductivity type
bipolar transistor
Prior art date
Application number
KR1019970006903A
Other languages
English (en)
Other versions
KR19980072244A (ko
Inventor
김수성
조성민
윤종만
Original Assignee
김덕중
페어차일드코리아반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체주식회사 filed Critical 김덕중
Priority to KR1019970006903A priority Critical patent/KR100231891B1/ko
Publication of KR19980072244A publication Critical patent/KR19980072244A/ko
Application granted granted Critical
Publication of KR100231891B1 publication Critical patent/KR100231891B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

소자의 스위칭 속도를 향상시키고 동작상태에서의 전압강하 증가를 완화시킬 수 있도록 하여, 온(ON) 상태에서의 전력손실을 막을 수 있도록 한 절연게이트 바이폴라트랜지스터가 개시된다. 이를 구현하기 위하여 본 발명에서는, 고농도 제1도전형의 반도체 기판과; 상기 기판 상에 형성된 저농도 제2도전형의 에피층과; 상기 에피층 상의 소정 부분에 게이트 산화막을 개제하여 형성된 게이트 전극과; 상기 게이트 전극과 소정 부분 오버랩되도록, 상기 에피층 내의 표면쪽에 형성된 고농도 제1도전형의 베이스 영역과; 상기 게이트 전극과 소정 부분 오버랩되도록 상기 베이스 영역 내의 표면쪽에 형성된 고농도 제2도전형의 소스 영역과; 상기 소스 영역 및 상기 베이스 영역과 소정 부분 오버랩되도록, 상기 게이트 전극 직하방 부근의 상기 에피층 내에 형성되며, 상기 기판과 상기 에피층의 경계면 상에서 상기 기판과 접하도록 형성된 고농도 제2도전형의 버퍼영역으로 이루어진 절연게이트 바이폴라트랜지스터가 제공된다.

Description

절연게이트 바이폴라트랜지스터 및 그 제조방법
본 발명은 바이폴라트랜지스터에 관한 것으로서, 특히 절연게이트 바이폴라트랜지스터에 관한 것이다.
최근의 전력용 스위칭 반도체소자는 고내압화, 대전류화, 및 고속화 경향을 보인다. 따라서 바이폴라 접합 트랜지스터와 파워 모스펫의 장점을 갖는 절연게이트 바이폴라트랜지스터의 사용이 증가하는 추세에 있다.
소수 캐리어 소자인 절연게이트 바이폴라트랜지스터의 경우 빠른 스위칭 속도를 얻기 위하여 제1도에서와 같이 버퍼영역(20)을 형성하게 된다. 그러나 이로 인하여 동작상태에서의 전압강하가 증가함에 따라 소자의 온(ON) 상태에서의 전력손실이 증가하다. 버퍼영역(20)의 농도나 두께의 증가는 기판 캐리어의 주입효율을 감소시키므로 스위칭속도는 증가하는 반면, 소자 동작시 전압강하가 증가하여 동작시 에너지손실이 증가하는 단점이 있다.
제1도에서 미 설명 참조번호 10은 고농도 N형 기판을, 30은 저농도 P형 에피층을, 40은 고농도 N형 베이스 영역을, 50은 고농도 P형 소스 영역을, 60은 게이트 산화막을, 70은 게이트 전극을 각각 나타낸다.
이에 본 발명의 목적은, 절연게이트 바이폴라트랜지스터 제조시 고농도 버퍼 영역을 부분적으로만 형성해 주므로써, 소자의 스위칭 속도를 향상시키고 동작상태에서의 전압강하 증가를 완화시킬 수 있도록 한 절연게이트 바이폴라트랜지스터를 제공함에 있다.
제1도는 종래의 절연게이트 바이폴라트랜지스터 구조를 도시한 단면도.
제2도는 본 발명에 의한 절연게이트 바이폴라트랜지스터 구조를 도시한 단면도.
제3(a)도 내지 제3(d)도는 제2도의 절연게이트 바이폴라트랜지스터 제조방법을 도시한 공정수순도이다.
상기 목적을 달성하기 위하여 본 발명에서는, 고농도 제1도전형의 반도체 기판과; 상기 기판 상에 형성된 저농도 제2도전형의 에피층과; 상기 에피층 상의 소정 부분에 게이트 산화막을 개제하여 형성된 게이트 전극과; 상기 게이트 전극과 소정 부분 오버랩되도록, 상기 에피층 내의 표면쪽에 형성된 고농도 제1도전형의 베이스 영역과, 상기 게이트 전극과 소정 부분 오버랩되돌고 상기 베이스 영역 내의 표면쪽에 형성된 고농도 제2도전형의 소스 영역과; 상기 소스 영역 및 상기 베이스 영역과 소정 부분 오버랩되도록, 상기 게이트 전극 직하방 부근의 상기 에피층 내에 형성되며, 상기 기판과 상기 에피층의 경계면 상에서 상기 기판과 접하도록 형성된 고농도 제2도전형의 버퍼영역으로 이루어진 절연게이트 바이폴라트랜지스터가 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.
제2도는 본 발명에서 제안된 절연게이트 바이폴라트랜지스터의 구조를 도시한 단면도를 나타낸 것으로, 상기 단면도에 의하면 제2도의 절연게이트 바이폴라트랜지스터는 다음과 같은 구조를 가지도록 구성되어 있음을 알 수 있다.
즉, 고농도 N형 반도체 기판(10a) 상에는 저농도 P형의 에피층(30a)이 형성되고, 상기 에피층(30a) 상의 소정 부분에는 게이트 산화막(60)을 개제하여 게이트 전극(70)이 형성되며, 상기 에피층(30a) 내의 표면쪽에는 상기 게이트 전극(70)과 소정 부분 오버랩되도록 고농도 N형의 베이스 영역(40)이 형성되고, 상기 베이스 영역(40) 내의 표면쪽에는 상기 게이트 전극(70)과 소정 부분 오버랩되도록 고농도 P형의 소스 영역(50)이 형성되며, 상기 게이트 전극(70) 직하방 부근의 상기 에피층(30a) 내에는 상기 기판(10a)과 접하도록 고농도 P형의 버퍼영역(20a)이 형성되어 있는 구조를 가지도록 이루어져 있다.
이때, 상기 버퍼영역(20a)은 그 일단 직상방 부근에 채널 영역이 형성되도록 하기 위하여 게이트 전극(70)의 직하방 부근에서 상기 소스 및 베이스 영역(50),(40)과 소정 부분 오버랩되도록 형성된다.
따라서, 상기 구조하에서는 상기 버퍼영역(20a)이 기판(10a)에서의 캐리어 주입 효율을 억제하는 역할을 하게 되고, 기판(10a)상에서 버퍼영역(20a)이 형성되어 있지 않는 부분은 소자의 동작상태에서의 전압강하 증가를 완화시키는 역할을 하게 된다.
제3(a)도 내지 제3(d)도에는 상기 구조의 절연게이트 바이폴라트랜지스터 제조방법을 도시한 공정수순도가 제시되어 있다. 이를 참조하여 그 제조방법을 제4단계로 구분하여 살펴보면 다음과 같다.
제1단계로서, 제3(a)도에 도시된 바와 같이 에피층(30a)으로 사용될 저농도 P형 반도체 기판을 준비한다.
제2단계로서, 제3(b)도에 도시된 바와 같이 기판 표면이 소정 부분 노출되도록 상기 기판의 상면에 포토레지스트 패턴(25)을 형성하고, 그 위로 고농도 P형 불순물을 이온주입한다. 그 결과, 포토레지스트 패턴(25)에 의해 보호되지 못한 부분의 기판 표면쪽에만 선택적으로 고농도 P 형의 버퍼영역(20a)이 형성된다.
제3단계로서, 제3(c)도에 도시된 바와 같이 고농도 N형의 반도체 기판(10a)을 별도 준비한다.
제4단계로서, 제3(d)도에 도시된 바와 같이 에피층(30a)으로 사용되는 고농도 P형 반도체 기판 상의 포토레지스트 패턴(25)을 제거하고, 버퍼영역(20a)이 형성되어 있는 상기 반도체 기판과 제3단계에서 준비된 고농도 N형의 반도체 기판(10a)을 버퍼영역(20a)이 접하도록 직접 본딩한다. 이후, 표면이 노출된 상기 저농도 P형 반도체 기판(참조번호 30a로 표시된 부분)의 저면을 소정 두께 폴리싱(polishing)하고, 이를 세척한다. 그후, 상기 버퍼영역(20a)의 직상방 부근의 상기 저농도 P형 반도체 기판 상에 게이트 산화막(60)을 개제하여 게이트 전극(70)을 형성하고, 상기 결과물 상으로 고농도 N형 및 P형 불순물을 순차적으로 선택 이온주입하여 에피층(30a)으로 사용되는 기판 내에 고농도 N형의 베이스 영역(40)과 고농도 P형의 소스 영역(50)을 형성해 주므로써, 본 공정 진행을 완료한다. 이때, 상기 베이스 영역(40) 및 소스 영역(50)은 에피층(30a)내에서 상기 게이트 전극(70)과 소정 부분 오버랩되도록 형성된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 절연게이트 바이폴라트랜지스터 설계시 고농도 P형 버퍼영역이 에피층 하부에서 부분적으로 형성되도록 그 구조를 변경해 주므로써, 버퍼영역은 캐리어의 주입을 억제하여 소자의 스위칭 속도를 향상시키는 역할을 하는 반면, 버퍼영역이 형성되어 있지 않은 부분은 소자의 동작 상태에서의 전압강하 증가를 완화시키는 역할을 하게 되므로, 소자의 온(ON) 상태에서의 전력손실을 막을 수 있게 된다.

Claims (2)

  1. 고농도 제1도전형의 반도체 기판과; 상기 기판 상에 형성된 저농도 제2도전형의 에피층과; 상기 에피층 상의 소정 부분에 게이트 산화막을 개체하여 형성된 게이트 전극과; 상기 게이트 전극과 소정 부분 오버랩되도록, 상기 에피층 내의 표면쪽에 형성된 고농도 제1도전형의 베이스 영역과; 상기 게이트 전극과 소정 부분 오버랩되도록 상기 베이스 영역 내의 표면쪽에 형성된 고농도 제2도전형의 소스 영역; 및 상기 소스 영역 및 상기 베이스 영역과 소정 부분 오버랩되도록, 상기 게이트 전극 직하방 부근의 상기 에피층 내에 형성되며, 상기 기판과 상기 에피층의 경계면 상에서 상기 기판과 접하도록 형성된 고농도 제2도전형의 버퍼영역으로 이루어진 것을 특징으로 하는 절연게이트 바이폴라트랜지스터.
  2. 제1항에 있어서, 상기 제1도전형은 N형인 것으로 특징으로 하는 절연게이트 바이폴라트랜지스터.
KR1019970006903A 1997-03-03 1997-03-03 절연게이트 바이폴라트랜지스터 및 그 제조방법 KR100231891B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970006903A KR100231891B1 (ko) 1997-03-03 1997-03-03 절연게이트 바이폴라트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970006903A KR100231891B1 (ko) 1997-03-03 1997-03-03 절연게이트 바이폴라트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980072244A KR19980072244A (ko) 1998-11-05
KR100231891B1 true KR100231891B1 (ko) 1999-12-01

Family

ID=19498550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006903A KR100231891B1 (ko) 1997-03-03 1997-03-03 절연게이트 바이폴라트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100231891B1 (ko)

Also Published As

Publication number Publication date
KR19980072244A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
KR100423249B1 (ko) 횡형 반도체장치
JP4893609B2 (ja) 半導体装置とその半導体装置を備えている給電装置の駆動方法
KR100859701B1 (ko) 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US5910664A (en) Emitter-switched transistor structures
JPH04283968A (ja) 絶縁ゲート型バイポーラトランジスタ
JPS62131580A (ja) 高速スイツチング横形絶縁ゲ−トトランジスタ
KR100278526B1 (ko) 반도체 소자
KR0152345B1 (ko) 혼성 쇼트키 주입 전계 효과 트랜지스터
JP3827954B2 (ja) Ｐｎ分離層をもつｉｇｂｔ
JPH09116152A (ja) パワー半導体素子
US4935799A (en) Composite semiconductor device
JPS63177473A (ja) 縦型ｍｏｓｆｅｔ
KR100231891B1 (ko) 절연게이트 바이폴라트랜지스터 및 그 제조방법
JPH03205832A (ja) 絶縁ゲート形半導体装置とその製造方法
JPH11330451A (ja) 半導体装置
KR100505562B1 (ko) 다층 버퍼 구조를 갖는 절연게이트 바이폴라 트랜지스터 및 그제조방법
KR970004841B1 (ko) 횡형 도전변조형 엠오에스에프이티
KR950034827A (ko) 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법
JP3918209B2 (ja) 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JP2502696B2 (ja) 半導体集積回路装置
JP2001203358A (ja) 誘電体分離型半導体装置
JP3191285B2 (ja) 半導体装置及びその製造方法
KR100205211B1 (ko) 이중 에피택셜층과 매몰 영역을 가지는 반도체 소자 및 그 제조방법
JPH10190011A (ja) 高耐圧ダイオード
KR19990010738A (ko) 전력용 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110823

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee