KR0152345B1 - 혼성 쇼트키 주입 전계 효과 트랜지스터 - Google Patents
혼성 쇼트키 주입 전계 효과 트랜지스터Info
- Publication number
- KR0152345B1 KR0152345B1 KR1019950015732A KR19950015732A KR0152345B1 KR 0152345 B1 KR0152345 B1 KR 0152345B1 KR 1019950015732 A KR1019950015732 A KR 1019950015732A KR 19950015732 A KR19950015732 A KR 19950015732A KR 0152345 B1 KR0152345 B1 KR 0152345B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion region
- current
- silicon layer
- hsinfet
- forward voltage
- Prior art date
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 19
- 238000002347 injection Methods 0.000 title claims description 12
- 239000007924 injection Substances 0.000 title claims description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 4
- 239000007772 electrode material Substances 0.000 claims 2
- 239000002019 doping agent Substances 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
Abstract
1.청구범위에 기재된 발명이 속하는 기술 분야:
본 발명은 혼성 쇼트키 주입 전계 효과 트랜지스터에 관한 것이다.
2.발명이 해결하려고 하는 기술적 과제:
종래의 혼성 쇼트키 주입 전계 효과 트랜지스터(HSINFET)에서는 LIGBT 및 SINFET와 스위칭속도와 래치업 전류 및 순방향 전압강하들을 비교할 때 선택적 이점을 고르면 스위칭속도에 있어서는 SINFET, 상기 HSINFET 및 LIGBT 순으로 빠르고, 래치업 전류에 있어서는 상기 LIGBT, HSINFET 및 SINFET 순으로 제한전류가 크고, 순방향 전압강하에 있어서는 LIGBT, 상기 HSINFET 및 SINFET 순으로 작다. 스위칭속도와 래치업전류 및 순방향 전압 강하 모두가 양호하다. 그러나. 상기 모든 부분에 큰 영향을 주는 순방향 전압강하가 비교적 크다는 문제점을 가지고 있다.
3.발명의 해결방법의 요지:
종래의 HSINFET의 문제점인 순방향 전압강하를 줄이기 위해 본 발명의 HSINFET는 트랜치 구조의 애노드 전극을 형성시키고, 또한 트랜치 하부에 넓은 영역을 가지는 제2도전형(P형)의 확산영역을 형성하고 쇼트키 접촉을 확장하여 보다 많은 전류를 이동시켜 종래의 HSINFET에서의 스위칭속도와 래치업 전류를 변화시키지 않고 순방향 전압강하 특성을 향상시켰다.
4.발명의 중요한 용도:
스위칭속도와 래치업전류를 변화시키지 않고, 순방향 전압강하특성을 향상시켜서 동작하는데 소모되는 소비전력을 보다 줄일 수 있는 소자로서 중요하다.
Description
제1도는 종래 기술에 의한 혼성 쇼트키 주입 전계 효과 트랜지스터.
제2도는 제1도 내부전류 이동의 2차원 시뮬레이션.
제3도는 본 발명에 따른 혼성 쇼트키 주입 트랜지스터.
제4a도는 제3의 일실시예에 따른 내부전류 이동의 2차원 시뮬레이션.
제4b도는 제3도의 또다른 실시예에 따른 내부전류 이동의 2차원 시뮬레이션.
제5도는 본 발명의 두가지 실시예와 종래 소자와의 인가된 전압(V)과 래치업 전류(I)의 특성 비교도.
제6도는 본 발명의 두가지 실시예와 종래소자와의 애노드 전류(I)와 턴오프시간과의 특성 비교도.
제7도는 본 발명의 두가지 실시예와 종래 소자와의 턴오프시간(T)과 순방향전압강하(V)의 특성 비교도.
본 발명은 혼성 쇼트키 주입 전계 효과 트랜지스터(Hybrid Schottky Injection Field Effect Transistor : 이하 HSINFET라 칭함)에 관한 것으로, 특히 트랜치 구조로 개량된 혼성 쇼트키 주입 전계 효과 트랜지스터(HSINFET)에 관한 것이다.
최근, 전력소자로 널리 사용되는 수평형 절연게이트 바이폴라 트랜지스터(Lateral Insulated Gated Bipolar Transistor: 이하 LIGBT라 칭함)는 모오스 트랜지스터와 바이폴라 트랜지스터의 구조를 결합하여 얻어지는 소자로서 모오스 트랜지스터가 가지는 온오프 제어의 용이성과 바이폴라 트랜지스터가 갖는 전류 전달 능력을 모두 갖고 있는 우수한 전력소자이다. LIGBT는 고전류 전도성과 높은 순방향 블로킹 전압 때문에 고전력 집적회로 응용에 널리 사용된다. 상기 LIGBT의 스위칭 속도는 큰 전계로 주입된 소수 캐리어에 의해서 다소 느리다는 것은 잘 알려진 바이다. 그리고 래치업 현상이 발생할 때 게이트 제어능력이 상실된다. 쇼트키 접촉을 이용한 주입 구조를 가진 쇼트키 주입 전계 효과 트랜지스터(Schottky Injection Field Effect Transistor: 이하 SINFET이라 칭함)는 상기 LIGBT가 가지는 주입된 소수 캐리어의 양보다 훨씬 적은 소수 캐리어 양을 주입하기 때문에 빠른 스위칭 속도와 큰 순방향 전압강하를 가진다.
종래의 HSINFET는 큰 전류 조절 능력을 가지며 비교할만한 스위칭 속도를 갖는다. 그러나. PN 접합의 소수 캐리어 주입을 통한 순방향 전도전류는 쇼트키접촉의 다수 캐리어 주입에 의해 클램핑 되어진다. 따라서 상기 HSINFET의 순방향 특성들은 PN 접합 영역에 대한 쇼트키 접합영역의 비율과 같은 애노드 구조의 영향을 받는다.
최근의 반도체소자들증, 절연물질에 의해 하부의 반도체기판과 이격되는 실리콘 에피층을 갖는 SOI(Silicon on Insulator)기판을 벌크로 이용하는 반도체 소자는 높은 신뢰성과 빠른 동작속도를 얻을 수 있고, 집적도를 높이기에 용이하다는 장점을 갖는다. 상기 SOI기판을 사용하게 되면 절연격리가 매우 우수하므로, 상기 SOI기판상에 전력용 집적회로소자(Power IC)를 형성하게 되면 빠른 스위칭 속도를 얻을 수 있고 저전압에서 동작되는 일반적인 논리회로와 전력용소자를 서로 구조적으로 분리할 수 있다는 장점을 얻을 수 있다. 그에 따라 상기 HSINFET가 집적되는 기판은 상기 SOI기판을 사용한다.
종래 기술에 따라 상기 HSINFET는 제1도에 단면구조도로 도시되어 있다.제1도와 제2도를 참조하면 상기 SOI기판위에, 즉 제1도전형(N형)실리콘 에피층(3)상 일부표면으로부터 내부로 제2도전형(P형)의 제1확산영역(5)을 4마이크로미터 깊이로 확산시키고, 상기 제1확산영역(5)내부로 제1도전형(N형)의 제3확산영역(7)을 1마이크롬터 깊이로 확산시키고, 상기 제3확산영역(7)을 지나 채널끝부분으로부터 23마이크로미터 이격된 부분에서 25마이크로미터까지 상기 실리콘에피층(3)내부로 제1도전형(N형)의 제2확산영역(9)을 확산시킨다. 상기 제3확산영역(7)일부표면과 채널이 형성되는 상기 제1확산영역(5)표면 및 상기 실리콘 에피층(3)의 주표면위에 절연막(11)을 산화공정으로 형성시킨다. 캐소드전극(13)과 게이트전극(15) 및 애노드전극(17)을 구성하기 위해서 상기 절연막(11)을 에칭한다. 상기 캐소드전극(13)은 상기 제3확산영역(7)일부표면과 상기 제1확산영역(5)일부표면에 5마이크로미터의 길이로 형성시킨다. 상기 게이트전극(15)은 상기 제3확산영역(7)일부표면과 상기 제1확산영역(5)일부표면 및 상기 실리콘에피층(3)일부표면위의 상기 절연막(11)상에 2.5마이크로미터 길이로 형성된다. 상기 애노드전극(17)은 상기 채널끝으로부터 15 마이크로미터 이격된 상기 절연막(11)상부에서 상기 채널끝으로부터 25 마이크로미터 이격된 절연막(11)상부까지 형성되는데 단, 상기 애노드 전극(17)은 상기 채널끝으로부터 20마이크로미터 이격된 표면에서 23마이크로미터 이격된 표면에 걸쳐서 전극창이 열려서 상기 전극창을 경계로 상기 실리콘에피층(3)과 상기 애노드 전극(17)이 접촉된 상기 쇼트키접촉(10)을 동반한다. 종래의 HSINFET는 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor: 이하 IGBT라 칭함)와 비교하여 턴오프시간에 대해서 월등히 우수한 특성을 가진다. 그 이유는 종래의 HSINFET는 쇼트키접촉(10)으로된 애노드 전극(17)을 가지는 모오스 게이트소자들중 하나로 턴오프시간에서 상기 쇼트키접촉을 통과하는 전자전류통로를 가지므로 제1도전형(n형)의 제3확산영역(5)에서 발생된 전자전류가 모오스 게이트밑의 채널을 통과하여 제1도전형의 실리콘에피층(3)을 지나서 상기 애노드 전극(17)에 형성되어 있는 상기 쇼트키접촉(10)으로 흐를 수 있어서 빠른 턴오프 시간을 가지는 반면에 상기 IGBT에서는 상기 쇼트키접촉(10)을 가지는 상기 전자통로와 같은 통로가 구조상으로 형성되지 않으므로 상기 HSINFET보다 느린 턴오프시간을 가지기 때문이다.
상기 HSINFET는 제1도에 제시된 바와 같이 상기 SOI기판상에, 즉 제1도전형(n형)의 실리콘에피층(3)위의 일부표면으로부터 내부로 제2도전형(P형)의 제1확산영역(5)이 형성되고, 상기 제1확산영역(5) 내부로 1도전형(N형)의 제3확산영역(7)이 형성되고, 상기 실리콘에피층(3)의 상기 제1확산영역(5)과 소정거리 이격된 내부로 제2도전형(P형)의 제2확산영역(9)이 형성되며, 절연막(11)으로 경계 되어지는 상기 제3확산영역(7)의 일부표면으로부터 상기 제1확산영역(7)의 일부 표면을 지나 상기 실리콘에피층(3)의 일부표면까지의 게이트전극(15)과 상기 제3확산영역(7)의 일부표면과 상기 제1확산영역(5)의 일부표면과 접속하는 캐소드전극(13)을 형성하며, 상기 제2확산영역(9)일부표면과 상기 실리콘에피층(3)의 일부표면에 접속하는 애노드 전극(17)의 하부표면이 접속되는 위치에 쇼트키접촉(10)이 형성된다.
상기 HSINFET는 1개의 상기 쇼트키접촉(10) 및 상기 실리콘에피층(3)와 상기 제2확산영역(9)의 접합으로 구성된 1개의 PN 접합을 특징으로 하는 소자이다.
상기 HSINFET는 쇼트키접촉(10)에 의해서 클램핑된 PN 접합의 소수 캐리어의 양에 의존해서 순방향 전압강하가 변환하게 된다.
상기 애노드 전극(17)의 전원에 의해 상기 PN 접합으로부터 주입된 홀(hole)전류는 상기 실리콘에피층(3)을 통해 상기 캐소드전극(13)으로 모이게 된다. 이때 래치업을 일으킬 수 있는 소지가 있으나 제1확산영역(5)의 하단에 고농도로 도핑된 P+ 가 형성되어 내부 저항이 줄어들어서 상기 홀(hole)전류가 상기 래치업을 일으키는 것을 억제시킨다.
상기 HSINFET는 상기 LIGBT와 비교할때 제3도를 참조하면, 상기 HSINFET는 래치업이 발생할 수 있는 전류 제한수치가 상기 LIGBT보다는 높다. 상기 HSINFET는 제5도와 제6도에서 나타났듯이 상기 LIGBT의 래치업 전류 특성과 스위칭 특성은 더 나은점이 있지만, 제7도를 참조하면 상기 LIGBT보다 순방향 전압 강하는 크다는 문제점이 있다.
따라서, 본 발명의 목적은 종래의 HSINFET의 PN접합과 쇼트키접촉으로 구성을 가진 애노드 전극(17)의 기하적 구조를 변경하여 트랜치 구조로 만들어 상기 실리콘에피층(3)의 순방향 전압 강하를 줄이는 혼성 쇼트키 주입 전계 효과 트랜지스터를 제공하는데 있다.
본 발명의 다른 목적은 상기 트랜치 구조 하단에 제2도전형(P형)의 제4확산영역(19)를 이온주입 공정으로 구성하여 상기 PN 접합의 영역을 넓혀서 홀 전류를 더욱 많이 흐르게 함으로써 순 방향 전압 강하를 줄이는 혼성 쇼트키 주입 전계 효과 트랜지스터를 제공하는데 있다.
본 발명의 또 다른 목적은 스위칭 속도와 래치업 전류를 변화시킴없이 순방향 특성을 향상시켜 더욱 높은 전류 레벨을 갖는 혼성 쇼트키 주입 전계 효과 트랜지스터를 제공하는데 있다.
상기 본 발명의 목적들을 달성하기 위하여 본 발명에 의한 혼성 쇼트키 주입 전계 효과 트랜지스터는 상기 HSINFET는 제3도에서 나타난 바와 같이 종래의 HSINFET의 구조에서 상기 애노드 전극(17)을 트랜치 구조를 만들고 트랜치 하부에 제2도전형(P형)의 제4확산영역을 형성하는 것을 특징으로 한다.
상기 애노드 전극(17)을 트랜치로 구성하면 상기 실리콘에피층(3)내부로 들어간 영역 만큼 상기 실리콘에피층(3)의 순방향 전압강하가 줄어드는 효과가 있고, 상기 트랜치 하부에 확산된 상기 제4확산 영역에 의해 홀 전류가 늘어 순방향 전압강하를 줄이는 효과를 가져다 주는 것을 특징으로 한다.
이하 본 발명에 따른 혼성 쇼트키 주입 전계 효과 트랜지스터의 바람직한 실시예를 첨부된 도면을 사용하여 상세히 설명한다.
도면들중 동일 구성 및 부품은 종래기술에 의한 혼성 쇼트키 주입 전계 효과 트랜지스터에 사용한 것과 동일한 참조번호를 사용하였다.
제4a도를 참조하면, 트랜치 깊이가 3㎛일때의 도면이다.
상기 제3확산영역(7)에서 제1확산영역을 채널로 하여 통과한 전자 전류가 상기 쇼트키접촉(10)으로 집중되는 현상과 상기 트랜치 하부의 제4확산영역(19)에서 주입되는 홀 전류가 상기 실리콘에피층(3)을 통하여 제1확산영역(5)을 지나 캐소드전극(13)으로 모이는 현상을 2차원 시뮬레이션으로 나타낸 것이다.
제4b도를 참조하면, 트랜치 깊이가 7㎛일 때의 도면이다.
상기 현상과 거의 동일하고 달라진 점은 상기 트랜치 깊이가 7㎛로 바뀐 것이다. 상기 제4b도에서의 현상과 함께 상기 절연물질(2)과 상기 제4확상영역(19)사이에 적렬 저항력이 커지게 된다.
이유는 상기 트랜치 깊이가 깊어지면 깊어질수록 상기 제4확산영역의 홀 전류의 소수 캐리어가 상기 절연물질 표면상을 이용하여 상기 캐소드전극(13)으로 이동하기가 어렵기 때문이다.
제5도를 참조하면, 상기 제5도에 나타난 바와 같이 상기 HSINFET의 인가된 애노드전압에 대한 래치업 전류가 상기 LIGBT보다는 크고 상기 종래의 HSINFET과는 약간의 차이만 보이고, 상기 SINFET과는 월등한 차이를 보인다.
제6도를 참조하면, 상기 제6도에 나타난 바와 같이 인가된 게이트 전압 강하를 15V에서 0V로 했을 때, 즉 온(ON)상태에서 오프(OFF)상태로 변환할 때의 잔류 전류값을 나타낸다.
상기 HSINFET는 상기 종래의 HSINFET과 상기 SINFET와는 턴-오프 시간이 별로 차이가 없으나, 상기 LIGBT보다는 월등히 빠르다.
제7도를 참조하면, 상기 제7도에서 나타난 바와 같이 턴-오프시간은 상기 HSINFET과 상기 종래의 HSINFET은 거의 변함이 없고 상기 HSINFET과 상기 종래의 HSINFET은 거의 변함이 없고 상기 HSINFET의 순방향 전압 강하가 상기 종래의 HSINFET보다 작아졌다는 것이 본 발명의 주요 개선 특성이다.
본 발명에 의한 HSINFET은 상기 종래의 HSINFET과 비교하여 상기 종래의 HSINFET의 상기 스위칭 속도와 상기 래치업 전류를 변화시키지 않고 상기 순방향 전압강하를 줄일 수 있는 효과를 가진다. 또한 상기 순방향 전압 강하와 상기 턴오프 시간의 선택적 이점을 상기 종래의 HSINFET보다 상기 순방향 전압 강하의 축소를 가짐을 특징으로 한다.
본 발명은 상기 HSINFET이 상기 종래의 HSINFET의 성질을 유지하면서도 구조적인 변화에 의해 중요한 특성인 순방향 전압강하를 줄였다는 사실은 도면에 의해 당분야에 지식을 기진 사람에게는 쉽게 인지할 수 있다. 그러므로, 필요에 따라서는 상기 트랜치구조로서 폭넓게 이용될 수 있음에 유의해야 할 것이다.
Claims (4)
- 절연물질에 의해 하부의 반도체 기판과 이격되는 제1도전형의 실리콘층을 갖는 SOI기판을 벌크로 이용해서 SOI기판상에 집적되는 혼성 쇼트키 주입 전계 효과 트랜지스터에 있어서, 상기 실리콘층의 주표면상의 일부분들에 각각 이격 형성된 제2도전형의 제1 및 제2확산영역과, 상기 제1확산영역내에 형성되는 제1도전형의 제3확산영역과, 상기 제3확산영역의 일부표면으로부터 상기 제2확산영역상을 덮는 절연막과, 상기 제1,제3확산영역 및 상기 실리콘층의 상부에 위치된 절연막의 상부에 형성되어진 게이트 전극과, 상기 제3확산영역의 일부 표면과 상기 제1확산영역의 일부 표면상에 공통 접속된 캐소오드 전극과, 상기 게이트 절연막의 상부로부터 상기 제2확산영역을 통과하여 실리콘층의 내부로 형성된 트랜치에 전극 물질로 채워진 애노드 전극으로 구성되어 상기 제3확산영역의 전자 전류가 상기 트랜치로된 애노드 전극으로 집중됨을 특징으로 하는 혼성 쇼트키 주입 전계 효과 트랜지스터.
- 제1항에 있어서,상기 제1, 제2 및 제3확산영역들 각각은 P형 및 N형 불순물로 각각 도핑된 영역들이며, 상기 실리콘층은 n형 불순물로 도핑된 에피층임을 특징으로 하는 혼성 쇼트키 주입 전계 효과 트랜지스터.
- 절연물질에 의해 하부의 반도체 기판과 이격되는 제1도전형의 실리콘층을 갖는 SOI기판을 벌크로 이용해서 SOI기판상에 집적되는 혼성 쇼트키 주입 전계 효과 트랜지스터에 있어서, 상기 실리콘층의 주표면상의 일부분들에 각각 이격 형성된 제2도전형의 제1 및 제2확산영역과, 상기 제1확산영역내에 형성되는 제1도전형의 제3확산영역과, 상기 제3확산영역의 일부표면으로부터 상기 제2확산영역상을 덮는 절연막과, 상기 제1,제3확산영역 및 상기 실리콘층의 상부에 위치된 상기 절연막의 상부에 형성되어진 게이트 전극과, 상기 제3확산영역의 일부 표면과 상기 제1확산영역의 일부 표면상에 공통 접속된 캐소오드 전극과, 상기 게이트 절연막의 상부로부터 상기 제2확산영역을 통과하여 실리콘층의 내부로 형성되며 하부의 실리콘층에 제2도전형의 도펀트로 이온주입된 제4확산영역을 갖는 트랜치에 전극 물질로 채워진 애노드 전극으로 구성되어 상기 제3확산영역의 전자 전류가 상기 트랜치로된 애노드 전극으로 집중됨을 특징으로 하는 혼성 쇼트키 주입 전계 효과 트랜지스터.
- 제3항에 있어서, 상기 제1, 제2, 제4 및 제3확산영역들 각각은 P형 및 N형 불순물로 각각 도핑된 영역들이며, 상기 실리콘층은 n형 불순물로 도핑된 에피층임을 특징으로 하는 혼성 쇼트키 주입 전계 효과 트랜지스터.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015732A KR0152345B1 (ko) | 1995-06-14 | 1995-06-14 | 혼성 쇼트키 주입 전계 효과 트랜지스터 |
| TW085101750A TW293180B (ko) | 1995-06-14 | 1996-02-12 | |
| DE19605109A DE19605109A1 (de) | 1995-06-14 | 1996-02-12 | Hybrider Schottky-Injektionsfeldeffekttransistor |
| US08/623,768 US5796126A (en) | 1995-06-14 | 1996-03-29 | Hybrid schottky injection field effect transistor |
| JP8153545A JP2738528B2 (ja) | 1995-06-14 | 1996-06-14 | ハイブリッドショットキー注入電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015732A KR0152345B1 (ko) | 1995-06-14 | 1995-06-14 | 혼성 쇼트키 주입 전계 효과 트랜지스터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970004067A KR970004067A (ko) | 1997-01-29 |
| KR0152345B1 true KR0152345B1 (ko) | 1998-10-01 |
Family
ID=19417098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015732A KR0152345B1 (ko) | 1995-06-14 | 1995-06-14 | 혼성 쇼트키 주입 전계 효과 트랜지스터 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5796126A (ko) |
| JP (1) | JP2738528B2 (ko) |
| KR (1) | KR0152345B1 (ko) |
| DE (1) | DE19605109A1 (ko) |
| TW (1) | TW293180B (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724039B1 (en) * | 1998-08-31 | 2004-04-20 | Stmicroelectronics, Inc. | Semiconductor device having a Schottky diode |
| US5965917A (en) * | 1999-01-04 | 1999-10-12 | Advanced Micro Devices, Inc. | Structure and method of formation of body contacts in SOI MOSFETS to elimate floating body effects |
| US6657240B1 (en) * | 2002-01-28 | 2003-12-02 | Taiwan Semiconductoring Manufacturing Company | Gate-controlled, negative resistance diode device using band-to-band tunneling |
| JP2006054248A (ja) * | 2004-08-10 | 2006-02-23 | Fuji Electric Device Technology Co Ltd | 半導体装置およびその製造方法 |
| CN104282740B (zh) * | 2009-11-09 | 2017-03-01 | 苏州博创集成电路设计有限公司 | 绝缘体上硅的横向p型绝缘栅双极晶体管 |
| GB2482479B (en) * | 2010-08-02 | 2015-02-18 | Univ Warwick | Semiconductor device |
| FR3012665A1 (ko) * | 2013-10-31 | 2015-05-01 | St Microelectronics Crolles 2 | |
| FR3012666A1 (ko) * | 2013-10-31 | 2015-05-01 | St Microelectronics Crolles 2 | |
| FR3012667A1 (ko) | 2013-10-31 | 2015-05-01 | St Microelectronics Crolles 2 | |
| US11615992B2 (en) | 2020-01-15 | 2023-03-28 | International Business Machines Corporation | Substrate isolated VTFET devices |
| CN113270475B (zh) * | 2021-04-08 | 2023-03-14 | 西安电子科技大学 | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
| CN113270476A (zh) * | 2021-04-08 | 2021-08-17 | 西安电子科技大学 | 具有电子控制栅极区和肖特基阳极的横向绝缘栅双极型晶体管及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4199774A (en) * | 1978-09-18 | 1980-04-22 | The Board Of Trustees Of The Leland Stanford Junior University | Monolithic semiconductor switching device |
-
1995
- 1995-06-14 KR KR1019950015732A patent/KR0152345B1/ko active IP Right Grant
-
1996
- 1996-02-12 DE DE19605109A patent/DE19605109A1/de not_active Ceased
- 1996-02-12 TW TW085101750A patent/TW293180B/zh not_active IP Right Cessation
- 1996-03-29 US US08/623,768 patent/US5796126A/en not_active Expired - Lifetime
- 1996-06-14 JP JP8153545A patent/JP2738528B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH098322A (ja) | 1997-01-10 |
| TW293180B (ko) | 1996-12-11 |
| DE19605109A1 (de) | 1996-12-19 |
| JP2738528B2 (ja) | 1998-04-08 |
| KR970004067A (ko) | 1997-01-29 |
| US5796126A (en) | 1998-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6066863A (en) | Lateral semiconductor arrangement for power IGS | |
| US6091107A (en) | Semiconductor devices | |
| CN104299997B (zh) | 电荷补偿半导体器件 | |
| CN107808899B (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| KR20060078487A (ko) | 반도체 소자 제조 방법 | |
| KR100187635B1 (ko) | 단락 애노우드 수평형 절연 게이트 바이폴라 트랜지스터 | |
| CN103915485B (zh) | 电荷补偿半导体器件 | |
| KR20000015138A (ko) | 트렌치 절연 게이트 바이폴라 트랜지스터 | |
| KR0152345B1 (ko) | 혼성 쇼트키 주입 전계 효과 트랜지스터 | |
| WO1998049731A1 (en) | Silicon carbide field conrolled bipolar switch | |
| JPH0732249B2 (ja) | 高速スイツチング横形絶縁ゲ−トトランジスタ | |
| KR100278526B1 (ko) | 반도체 소자 | |
| CN112687746A (zh) | 碳化硅平面mosfet器件及制备方法 | |
| KR920003704B1 (ko) | 바이폴라 반도체 스윗칭장치와 그의 제조방법 | |
| KR20150051067A (ko) | 전력 반도체 소자 및 그의 제조 방법 | |
| KR20010094144A (ko) | 역방향 차폐 모드에서도 높은 브레이크다운 전압을 갖는절연 게이트 바이폴라 트랜지스터 및 그 제조방법 | |
| KR19990006170A (ko) | 수평 바이폴라형 전계 효과 트랜지스터 및 그 제조 방법 | |
| KR20150061201A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN107785414A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| US5710444A (en) | Insulated gate bipolar transistor having a coupling element | |
| Udrea et al. | A new class of lateral power devices for HVIC's based on the 3D RESURF concept | |
| WO2017193321A1 (zh) | 绝缘栅双极晶体管结构 | |
| KR0178315B1 (ko) | 수평형 바이폴라 모드 전계 효과 트랜지스터 | |
| JPH06232392A (ja) | デュアルゲート半導体装置 | |
| KR100241055B1 (ko) | 트렌치-게이트 수평형 절연게이트 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130426 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 17 |