CN113474886A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN113474886A
CN113474886A CN202080016044.7A CN202080016044A CN113474886A CN 113474886 A CN113474886 A CN 113474886A CN 202080016044 A CN202080016044 A CN 202080016044A CN 113474886 A CN113474886 A CN 113474886A
Authority
CN
China
Prior art keywords
diode
semiconductor device
pad
bidirectional
bidirectional diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080016044.7A
Other languages
English (en)
Inventor
佐藤茂树
荒木龙
宫田大嗣
吉田崇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN113474886A publication Critical patent/CN113474886A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2619—Circuits therefor for testing bipolar transistors for measuring thermal properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体装置，其具备：半导体基板；温度感测部，其设置于半导体基板的正面；阳极焊盘和阴极焊盘，其与温度感测部电连接；正面电极，其被设定为预先确定的基准电位；以及双向二极管部，其以双向串联的方式电连接于阴极焊盘与正面电极之间。双向二极管部在正面可以配置于阳极焊盘与阴极焊盘之间。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，已知有在MOSFET(Metal Oxide Semiconductor Field EffectiveTransistor，金属氧化物半导体场效应晶体管)等与温度检测用二极管之间设置有保护二极管的半导体装置(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2006-203446号公报
发明内容
技术问题
对温度检测用二极管提供保护以免受到静电放电的影响。
技术方案
为了解决上述问题，在本发明的第一方式中，提供一种半导体装置，该半导体装置具备：半导体基板；温度感测部，其设置于半导体基板的正面；阳极焊盘和阴极焊盘，其与温度感测部电连接；正面电极，其被设定为预先确定的基准电位；以及双向二极管部，其以双向串联的方式电连接于阴极焊盘与正面电极之间。双向二极管部在正面可以配置于阳极焊盘与阴极焊盘之间。
双向二极管部可以包括双向连接的齐纳二极管。
正面电极可以具有：主金属部，其设置于正面；以及连接部，其将主金属部与双向二极管部连接。
半导体装置可以具备：晶体管部；以及栅极浇道，其设置于半导体基板的正面，且电连接于晶体管部的栅电极。连接部可以横穿栅极浇道的上方。
半导体装置可以还具备电流感测部。正面电极可以包括电连接于电流感测部的电流感测焊盘。
半导体装置可以具备设置于连接部的上方的保护膜。
保护膜可以含有聚酰亚胺。
保护膜可以具有在半导体基板的正面沿预先确定的方向延伸的延伸部。双向二极管部可以配置于比延伸部靠半导体基板的正面的外侧的位置。
双向二极管部可以具有第一二极管部以及与第一二极管部反向串联地连接的第二二极管部。第一二极管部和第二二极管部分别可以包括并联连接的多个二极管。
在本发明的第二方式中，提供一种半导体装置，该半导体装置具备：半导体基板；温度感测部，其设置于半导体基板的正面；阳极布线和阴极布线，其与温度感测部电连接；正面电极，其被设定为预先确定的基准电位；以及双向二极管部，其以双向串联的方式电连接于阴极布线与正面电极之间。双向二极管部在正面可以配置于阴极布线与正面电极之间。
双向二极管部可以以通过双向二极管部和温度感测部夹着阴极布线的方式配置。
在本发明的第三方式中，提供一种半导体装置，该半导体装置具备：半导体基板；温度感测部，其设置于半导体基板的正面；阳极焊盘和阴极焊盘，其与所述温度感测部电连接；电流感测部；电流感测焊盘，其被设定为预先确定的基准电位，且电连接于电流感测部；以及双向二极管部，其以双向串联的方式电连接于阴极焊盘与电流感测焊盘之间。双向二极管部在正面可以配置于电流感测焊盘与阴极焊盘之间。
应予说明，上述的发明概要并未列举出本发明的全部必要特征。此外，这些特征组的子组合也能够成为发明。
附图说明
图1示出实施例1的半导体装置100的正面的各构成要素的配置的一例。
图2示出半导体装置100的正面的栅极浇道48的配置的一例。
图3是设置在半导体装置100的正面的发射电极52的配置的一例。
图4示出半导体装置100的正面的双向二极管部210周边的放大图的一例。
图5是半导体装置100的俯视图的一例。
图6是半导体装置100的XZ截面图的一例。
图7是半导体装置100的连接部205和双向二极管部210周边的截面图的一例。
图8是半导体装置100的等效电路图的一例。
图9A示出双向二极管部210的一例。
图9B示出双向二极管部210的另一例。
图9C示出双向二极管部210的又一例。
图9D示出双向二极管部210的再一例。
图10A是设置于双向二极管部210的P型区和N型区的一例。
图10B是设置于双向二极管的P型区和N型区的另一例。
图10C是设置于双向二极管的P型区和N型区的又一例。
图11示出半导体装置100的正面的各构成要素的实施例2的配置的一例。
图12示出实施例2的半导体装置100的等效电路图。
图13示出实施例3的半导体装置100的正面的各构成要素的配置的一例。
图14是实施例3的半导体装置100的正面的中央周边的放大图的一例。
图15示出实施例4的半导体装置100的正面的各构成要素的配置的一例。
符号说明
10：半导体基板，12：发射区，14：基区，16：蓄积区，18：漂移区，20：缓冲区，21：上表面，22：集电区，23：下表面，24：集电电极，30：虚设沟槽部，32：虚设绝缘膜，34：虚设导电部，38：层间绝缘膜，40：栅极沟槽部，42：栅极绝缘膜，44：栅极导电部，48：栅极浇道，50：栅极焊盘，52：发射电极，54：接触孔，60：台面部，70：晶体管部，80：二极管部，82：阴极区，90：分离部，92：保护膜，94：延伸部，100：半导体装置，102：端边，110：电流感测部，120：有源部，130：阱区，172：电流感测焊盘，174：阳极焊盘，176：阴极焊盘，178：温度感测部，180：阳极布线，182：阴极布线，183：温度感测布线，203：主金属部，205：连接部，210：双向二极管部，212：第一二极管部，214：第二二极管部，216：扩散区间布线，220：保护二极管部，230：镀覆层，232：感测焊盘布线
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。此外，在实施方式中所说明的特征的全部组合并不一定是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“正”或“上”，将另一侧称为“背”或“下”。将基板、层或其他部件的两个主面中的一面称为上表面，将另一面称为下表面。“正”、“上”、“背”以及“下”的方向不限于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。正交坐标轴仅确定构成要素的相对位置，并不限定特定的方向。例如，Z轴不限定表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向为彼此反向的方向。在未记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。此外，在本说明书中，有时将从+Z轴方向观察的情况称为俯视。
在本说明书中，在称为“相同”或“相等”的情况下，也可以包括具有因制造偏差等引起的误差的情况。该误差为例如10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电型设为P型或N型进行说明。但是，各掺杂区的导电型也可以是各自相反的极性。此外，在本说明书中，在记载为P+型或N+型的情况下，是指掺杂浓度比P型或N型高，在记载为P-型或N-型的情况下，是指掺杂浓度比P型或N型低。
在本说明书中，掺杂浓度是指作为施主或受主活化而成的杂质的浓度。在本说明书中，有时将施主与受主的浓度差设为施主或受主中的多的一方的浓度。该浓度差可以通过电压-电容测定法(C-V法)进行测定。另外，可以将通过扩展电阻测定法(SR法)测量的载流子浓度作为施主或受主的浓度。此外，在施主或受主的浓度分布具有峰的情况下，可以将该峰值作为该区域中的施主或受主的浓度。在存在施主或受主的区域中的施主或受主的浓度大致均匀的情况下等，可以将该区域中的施主浓度或受主浓度的平均值作为施主浓度或受主浓度。
图1示出实施例1的半导体装置100的正面的各构成要素的配置的一例。半导体装置100具备：半导体基板10、栅极焊盘50、电流感测焊盘172、温度感测部178、与温度感测部178电连接的阳极焊盘174和阴极焊盘176、双向二极管部210以及保护二极管部220。
半导体基板10具有端边102。在本说明书中，将图1的俯视时的半导体基板10的一个端边102-1的方向设为X轴，将垂直于X轴的方向设为Y轴。在本例中，X轴取沿端边102-1的方向。此外，将相对于X轴方向和Y轴方向垂直，且呈右手系的方向称为Z轴方向。本例的温度感测部178设置于半导体基板10的+Z轴方向。
半导体基板10由硅或化合物半导体等半导体材料设置。在半导体基板10中，将设置温度感测部178的一侧称为正面，将对置的一侧的表面称为背面。在本说明书中，将连结半导体基板10的正面与背面的方向称为深度方向。本例的半导体基板10在正面具有大致矩形的形状，但是也可以具有不同的形状。
半导体基板10在正面具有有源部120。有源部120是在将半导体装置100设为导通状态的情况下在半导体基板10的正面与背面之间，供主电流沿深度方向流通的区域。有源部120的后述的栅极导电部44通过后述的栅极浇道48而连接于栅极焊盘50。
有源部120可以被分割为有源部120-1、有源部120-2、有源部120-3、有源部120-4、有源部120-5以及有源部120-6而配置。特别地，有源部120-1、有源部120-2以及有源部120-3可以被分离部90沿X轴方向分开，同样地，有源部120-4、有源部120-5以及有源部120-6可以被分离部90沿X轴方向分开。在本例中，被配置为沿X轴方向分隔开的有源部120-1、有源部120-2以及有源部120-3通过后述的发射电极52而彼此电连接。同样地，有源部120-4、有源部120-5以及有源部120-6也通过后述的发射电极52而彼此电连接。
在有源部120可以设置有包括IGBT(绝缘栅双极型晶体管)等晶体管元件的晶体管部70。有源部120还可以设置有包括FWD(续流二极管)等二极管元件的二极管部80。在有源部120设置IGBT和FWD的情况下，晶体管部70和二极管部80形成RC-IGBT(ReverseConducting IGBT，逆导型IGBT)。有源部120可以是设置有晶体管部70和二极管部80中的至少一种的区域。
在本例中，在有源部120中，在配置晶体管部70的区域标记符号“I”，在配置二极管部80的区域标记符号“F”。晶体管部70和二极管部80可以在有源部120的各区域中，沿X轴方向交替地排列配置。
但是，本例的晶体管部70和二极管部80的配置为例示，也可以为不同的配置。例如，在有源部120-3中，二极管部80也可以配置于X轴方向负侧。
半导体装置100在正面，在比有源部120靠外侧的位置具有P+型的阱区130。在更靠外侧的位置具有边缘终端结构部。边缘终端结构部具有例如包围有源部160而被设置为环状的保护环、场板以及将它们进行组合而成的结构。
温度感测部178可以配置于宽幅部，该宽幅部设置在半导体基板10的正面的中央附近。在宽幅部不设置有源部120。如果将半导体基板10的有源部120集成化，则由于来自形成于有源部120的开关元件的发热而半导体基板10的中央部易于变热。通过在中央附近的宽幅部设置温度感测部178，从而能够监视晶体管部70的温度。由此，能够防止晶体管部70超过作为通常工作温度范围的结温Tj而过热。
温度感测部178可以通过温度感测二极管而设置。在温度感测二极管的阳极和阴极分别连接有金属制的阳极布线180和阴极布线182。阳极布线180和阴极布线182为包含铝等金属的布线。
阴极焊盘176介由阴极布线182连接于温度感测部178。阳极焊盘174介由阳极布线180连接于温度感测部178。阴极焊盘176和阳极焊盘174为包含铝等金属的电极。
电流感测焊盘172电连接于电流感测部110。电流感测焊盘172为正面电极的一例。电流感测部110具有与有源部120的晶体管部70相同的结构，并模拟晶体管部70的工作。在电流感测部110流通与在晶体管部70流通的电流成比例的电流。由此，能够监视在晶体管部70流通的电流。
应予说明，与晶体管部70不同，在电流感测部110未设置后述的发射区12。由此，电流感测部110不作为晶体管工作。在电流感测部110设置栅极沟槽部。电流感测部110的栅极沟槽部电连接于栅极浇道48。
双向二极管部210在半导体装置110的正面，配置于阳极焊盘174与阴极焊盘176之间。双向二极管部210包括以双向串联的方式电连接于阳极焊盘174与阴极焊盘176之间的二极管。双向二极管部210防止温度感测部178因静电放电(Electro-Static Discharge，ESD)而产生损伤。
保护二极管部220设置于阳极焊盘174与阴极焊盘176之间。保护二极管部220电连接于阳极焊盘174和阴极焊盘176。保护二极管部220包括如下二极管，即该二极管具有与温度感测部178的二极管的PN结的方向反向并联的PN结的方向。保护二极管部220的二极管可以除了PN结的方向以外具有与温度感测部178的二极管相同的设计。保护二极管部220在温度感测部178的工作时，防止因噪声等而发生对温度感测部178施加过电压或流入过电流的情况。
图2示出半导体装置100的正面的栅极浇道48的配置的一例。栅极浇道48配置于在半导体基板10的正面由虚线所示的位置。
栅极浇道48是由聚酰亚胺等绝缘膜覆盖添加有杂质的多晶硅、或金属等导电材料而形成的布线。栅极浇道48可以电连接于栅极焊盘50。进一步地，栅极浇道48连接于配置在有源部120的晶体管部70的后述的栅极导电部44，且将栅极导电部44设定为栅极电位。栅极导电部44对应于晶体管部70的栅电极。由此，晶体管部70的晶体管导通。
栅极浇道48可以配置于有源部120周边的阱区130的上方。栅极浇道48可以被配置为在被有源部120-1和有源部120-2所夹的、半导体基板10的中央附近的宽幅部中包围温度感测部178。
栅极焊盘50电连接于外部的控制端子。栅极焊盘50利用铝等金属的导体而设置。栅极焊盘50可以通过引线键合而与外部连接。
图3是设置于半导体装置100的正面的发射电极52的配置的一例。发射电极52利用铝等金属的导体而设置。发射电极52被设定为作为预先确定的基准电位的发射极电位。发射极电位也可以设定为接地电位。发射电极52也与电流感测焊盘172同样地，是正面电极的一例。
发射电极52配置于由斜线所示的区域。发射电极52具有被设置为覆盖整个有源部120的主金属部203。进一步地，在将有源部120-1、有源部120-2以及有源部120-3沿X轴方向彼此分离的分离部90的上方的区域也设置发射电极52，且通过发射电极52将有源部120-1、有源部120-2以及有源部120-3彼此电连接。同样地，有源部120-4、有源部120-5以及有源部120-6也通过发射电极52而彼此电连接。
进一步地，发射电极52具有将主金属部203与双向二极管部210连接的连接部205。连接部205可以与发射电极52一体地设置。双向二极管部210的一端电连接于阴极焊盘176，另一端介由连接部205电连接于发射电极52。进一步地，对于连接部205周边的结构将在后面进行描述。
图4示出半导体装置100的正面的双向二极管部210周边的放大图的一例。图4是图3的区域A的放大图的一例。双向二极管部210包括以阴极对置的方式通过双向串联电连接的2个二极管组。2个二极管组分别包括1个以上的二极管。
在本例的双向二极管部210中，每10个串联电连接的二极管的阴极对置。特别地，本例的双向二极管部210包括双向连接的齐纳二极管。通过以使二极管中的掺杂剂扩散区的掺杂浓度成为高浓度的方式进行设置从而成为齐纳二极管。但是，双向二极管部210具有的二极管不限于齐纳二极管。作为一例，双向二极管部210的扩散区中的掺杂剂在P型区中可以为硼，在N型区中可以为砷。
在齐纳二极管中，P型区与N型区之间的带能(band energy)之差大。在施加了反向偏置的电压的情况下，在低的电压下，电子在耗尽层引起隧道迁移，从而产生齐纳击穿。在齐纳击穿现象中，与自由电子被加速而贯穿耗尽层的雪崩击穿现象相比，在击穿电压下呈现急剧的电流变化。换言之，齐纳二极管在施加了一定电压以上的电压的情况下易于使电流急剧地流通，成为低电阻。这在发射极电位接地的情况下，对应于使由静电放电引起的电压向接地电位释放。
由此，在产生了静电放电的情况下，在成为了低电阻的情况下，能够向齐纳二极管释放电流，保护元件以免受到由静电放电引起的过电压或过电流的影响。此外，齐纳二极管存在极性，因此，通过将齐纳二极管反向串联地双向连接，能够针对正负两种电压浪涌而提供抗过电压或过电流的保护。
本例的双向二极管部210配置于阳极焊盘174与阴极焊盘176之间的区域。在静电放电对元件造成影响，且将设置在半导体基板10的比有源部120靠外侧的位置的P+型的阱区130与阴极焊盘176连接的情况下，温度感测部178的电阻变大，使温度感测部178的温度感测特性变差。本例的双向二极管部210设置于接近阴极焊盘176的位置，因此，双向二极管部210能够在阴极焊盘176周边迅速地执行伴随着齐纳击穿的动作。因此，能够适时地保护温度感测部178以免受到静电放电的影响，并良好地保持温度感测部178的特性。
此外，通过双向二极管部210配置于阳极焊盘174与阴极焊盘176之间的区域，从而也能够在减小半导体装置100的尺寸的情况下有效活用空间。进一步地，使阳极布线180和阴极布线182的长度保持较短，并保持低自感。
本例的将双向二极管部210与发射电极52的主金属部203连接的连接部205以横穿栅极浇道48的上方的方式延伸。通过本例的连接部205的配置，能够确保主金属部203和有源部120的设置范围够宽阔。
本例的保护二极管部220具有串联连接的3个二极管。但是，只要是串联连接的二极管即可，并不限定二极管的个数。保护二极管部220可以配置于阳极焊盘174与阴极焊盘176之间。保护二极管部220的扩散区所具有的PN结的正向以相对于与保护二极管部220并联的温度感测部178的温度感测二极管所具有的PN结的正向成为反向的方式进行电连接。保护二极管部220可以是除了将连接方向设为反向并联之外，具有与温度感测部178相同的结构的二极管。
图5为半导体装置100的俯视图的一例。是在半导体装置100的正面配置了发射电极52之后，进一步地配置有保护膜92和镀覆层230的图。
镀覆层230配置于斜线的区域。镀覆层230包含适合焊接的镍等金属。镀覆层230可以设置于有源部120的上方。
在镀覆层230的区域C设置连接于半导体装置100的主端子的金属布线层，且通过无铅焊料等电连接。作为一例，金属布线层为含铜等金属的引线框架。本例的区域C具有矩形形状，但区域C的形状为例示，并不限定于矩形。
保护膜92在半导体基板10的正面，设置于分离部90的上方。延伸部94沿着分离部90在预先确定的方向上延伸。本例的延伸部94沿Y轴方向延伸。延伸部94可以具有棱状(肋状)的形状而进行延伸。作为一例，保护膜92含有聚酰亚胺等绝缘材料。各焊盘能够通过引线键合等而与外部连接，因此，保护膜92可以设置于电流感测焊盘172、阳极焊盘174以及阴极焊盘176的上表面。
双向二极管部210可以配置于比延伸部94靠半导体基板10的正面的外侧的位置。通过延伸部94具有棱状(肋状)的形状，从而在设置焊料到镀覆层230时，能够防止焊料侵入到双向二极管部210。在焊料被设置为不对称的情况下，在半导体装置100会产生应力集中、伴随应力集中的翘曲、以及电极剥离等。通过防止焊料的流出，能够防止由焊料引起的应力集中，并防止电极剥离。由此，半导体装置100的可靠性提高。
进一步地，保护膜92设置于连接部205的上方。保护膜92防止焊料向连接部205以及通过连接部205向双向二极管部210流入。由此，能够防止向被设置为宽度比主金属部203窄的连接部205流入焊料且产生应力集中这一情形。因此，半导体装置100的可靠性提高。
图6是半导体装置100的XZ截面图的一例。本例是图5的D-D’截面的一例。
晶体管部70在半导体基板10的正面具有多个虚设沟槽部30和多个栅极沟槽部40，二极管部80具有多个虚设沟槽部30。此外，半导体基板10在多个沟槽部彼此之间具有作为掺杂剂扩散区的台面部60。台面部60介由接触孔54与发射电极连接。
虚设沟槽部30具有虚设绝缘膜32和虚设导电部34。虚设导电部34介由后述的接触孔电连接于发射电极52，并被设定为发射极电位。
栅极沟槽部40包括由金属等导体构成的栅极导电部44、以及设置于栅极导电部44与有源部120之间的栅极绝缘膜42。栅极导电部44通过层间绝缘膜38而与发射电极52绝缘。栅极导电部44通过栅极浇道48电连接于栅极焊盘50，并被设定为栅极电位。栅极导电部44对应于晶体管部70的栅电极。作为一例，栅极电位可以是比发射极电位高的电位。
晶体管部70从半导体基板10的正面侧起具有第一导电型的发射区12、第二导电型的基区14、设置于基区14的下方的第一导电型的漂移区18、以及第二导电型的集电区22。其中，发射区12可以不覆盖半导体基板10的正面的整个台面部60，而仅覆盖接近虚设沟槽部30和栅极沟槽部40的区域。在发射电极12不覆盖半导体基板10的正面的台面部60的区域中，基区14可以在正面露出。
此外，本例的晶体管部70具有设置于基区14与漂移区18之间的第一导电型的蓄积区16。通过设置蓄积区16，能够提高载流子向基区14的IE效果(Injection Enhancementeffect，注入促进效果)，并降低导通电压。但是，也可以省略蓄积区16。
作为一例，发射区12具有N+型的极性类型。即，在本例中，示出了将第一导电型设为N型，将第二导电型设为P型的例子，但是也可以将第一导电型设为P型，将第二导电型设为N型。在该情况下，各实施例中的基板、层、区域等的导电型分别成为相反的极性。
本例的基区14具有P-型的极性。在栅极导电部44被设定为栅极电位的情况下，在基区14中，电子被吸引到栅极沟槽部40侧。在基区14的与栅极沟槽部40接触的区域形成N型的沟道，作为晶体管进行驱动。
在二极管部80中，在半导体基板10的上表面21侧设置有P-型的基区14。在本例的二极管部80未设置有蓄积区16。在另一例中，也可以在二极管部80设置有蓄积区16。
在晶体管部70中的蓄积区16的下方以及在二极管部80中的基区14的下方设置N-型的漂移区18。在晶体管部70和二极管部80这双方中，在漂移区18下设置有N型的缓冲区20。缓冲区20可以作为防止从基区14的下表面扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
在晶体管部70中，在缓冲区20下设置P+型的集电区22。在二极管部80中，在缓冲区20下设置N+型的阴极区82。
集电区22和阴极区82的下侧的表面相当于半导体基板10的下表面23。在半导体基板10的下表面23设置集电电极24。集电电极24由金属等导电材料设置。
图7是半导体装置100的连接部205和双向二极管部210周边的截面图的一例。本例为图4的B-B’截面和图5的E-E’截面的一例。
在本例中，在阱区130的附近的有源部120设置有晶体管部70，但是也可以在该区域设置有二极管部80。在有源部120的上方设置发射电极52，且在更上方设置镀覆层230。另一方面，在连接部205和双向二极管部210的上方设置保护膜92。阱区130的下方的扩散区可以具有与晶体管部70相同的结构。
发射电极52具有连接部205。本例的连接部205横穿栅极浇道48的上方。连接部205的端部与扩散区间布线216连接，所述扩散区间布线216连接于双向二极管部210的阳极。双向二极管部210的扩散区间布线216连接于反向串联地连接的对置的阴极。栅极浇道48和双向二极管部210的扩散区可以利用层间绝缘膜38绝缘。
图8是半导体装置100的等效电路图的一例。本例的半导体装置100具有如下结构，即在晶体管部70的集电极连接有将栅极电位设为共用的电流感测部110的集电极。本例的晶体管部70和二极管部80具有RC-IGBT。
本例的双向二极管部210的一端连接于晶体管部70的发射极，另一端连接于温度感测部178的阴极。本例的双向二极管部210的电连接不会对温度感测部178的读取电压的值造成影响。在本例中，双向二极管部210的电路符号作为齐纳二极管示出。但是，双向二极管部210的二极管不限定于齐纳二极管。
对于温度感测部178，连接有包含反向并联地电连接的二极管的保护二极管部220。温度感测部178的两端可以连接于具有检测温度感测部178的电流和电压并计算温度的功能的电路。
在安装于半导体装置100的情况下，在双向二极管部210与温度感测部178之间的布线存在电阻和自感。进一步地，在双向二极管部210与温度感测部178的阴极之间的距离长的情况下，从静电放电的发生起算到双向二极管部210进行齐纳动作为止可能产生时间差。
本实施例的半导体装置100通过在阳极焊盘174与阴极焊盘176之间配置双向二极管部210从而保证迅速的齐纳动作。此外，在半导体装置100中，在芯片上设置电路元件的情况下，即使减小芯片尺寸，通过在该位置设置双向二极管部210也将在电路布局上减小对其他元件造成的影响。此外，关于本例的双向二极管部210和保护二极管部220的配置而言，能够将温度感测部178的保护元件与大电流流通的有源部120隔离而配置。由此，能够保持电路的可靠性并且提高半导体装置100的ESD耐量。
图9A示出双向二极管部210的一例。双向二极管部210包括反向串联地电连接的第一二极管部212和第二二极管部214。本例的第一二极管部212和第二二极管部214分别具有二极管。该二极管在电路图中用齐纳二极管的电路符号示出。
双向二极管部210在第一二极管部212和第二二极管部214中分别具有一个齐纳二极管。第一二极管部212的阴极与第二二极管部214的阴极彼此对置。
图9B示出双向二极管部210的另一例。关于双向二极管部210而言，第一二极管部212的阳极与第二二极管部214的阳极彼此对置。在图9A和图9B中的任一双向二极管部中，均能够提供抗静电放电的保护。
图9C示出双向二极管部210的又一例。双向二极管部210与图4中的构成相同。第一二极管部212和第二二极管部214分别具有10个齐纳二极管。第一二极管部212的二极管串联地电连接。
图9D示出双向二极管部210的再一例。在双向二极管部210中，第一二极管部212和第二二极管部214分别具有10个齐纳二极管。在第一二极管部212和第二二极管部214中，各5个二极管按两列并联连接。如本例那样，第一二极管部212和第二二极管部214分别可以包括并联连接的多个二极管。第一二极管部212和第二二极管部214的并联数量可以为3以上。进一步地，并联连接的布线上的各二极管的数量也可以为多个。
在向图9C的双向二极管部210和图9D的双向二极管部施加了相同电压的情况下，在图9D的双向二极管部210流通的电流值成为在图9C的双向二极管部210流通的电流值的大约2倍。在发生了静电放电的情况下，图9D的双向二极管部210的电流也比图9C的双向二极管部210的电流易于瞬间地流通。因此，图9D的双向二极管部210具有比图9C的双向二极管部210高的ESD耐量。
图10A是设置于双向二极管部210的P型区和N型区的一例。本例的双向二极管部210具有与图4中的双向二极管部210的例子相同的结构。图4的例子的双向二极管部210与等效电路图一并示出。
本例的双向二极管部210的第一二极管部212和第二二极管部214分别包括每10个串联设置的二极管。第一二极管部212的阴极与第二二极管部214的阴极具有对置的结构。扩散区间布线216越过层间绝缘膜38而将P型区与N型区电连接。
图10B是设置于双向二极管的P型区和N型区的另一例。具有与图9D的双向二极管部210的电路的例子相同的结构。通过设定扩散区的极性和扩散区间布线216，从而能够调整双向二极管部210内的二极管的并联布线数和每个并联布线上的二极管数。
在本例中，第一二极管部212具有并联数量为2的布线。第一二极管部212在并联的布线上分别具有5个二极管。第二二极管部214也具有相同的结构。
图10C是设置于双向二极管的P型区和N型区的又一例。在本例的双向二极管部210中，第一二极管部212和第二二极管部214分别具有5个齐纳二极管。
本例的双向二极管部210具有的二极管沿Y轴方向具有长的宽度，且PN结区的面积比图10A的双向二极管部210的PN结区的面积大。因此，本例的双向二极管部210流通比图10A的双向二极管部210多的电流，且ESD耐量也变大。
图11示出实施例2的半导体装置100的正面的各构成要素的配置的一例。在本例中，特别地，对与实施例1之间的不同之处进行描述。
在本例中，双向二极管部210通过感测焊盘布线232电连接于电流感测焊盘172和阴极焊盘176。在本例中，连接于双向二极管部210的正面电极对应于电流感测焊盘172。即，正面电极可以包含连接于电流感测部110的电流感测焊盘172。
在本例中，也是双向二极管部210配置于阳极焊盘174与阴极焊盘176之间，因此，能够适时地保护温度感测部178以免受到静电放电的影响，良好地保持温度感测部178的特性，并且即使减小半导体装置100的芯片尺寸，也能够保持电路的可靠性并且提高半导体装置100的ESD耐量。在本例中，双向二极管部210能够对于温度感测部178提供抗静电放电的保护，并且对于电流感测部110也提供抗静电放电的保护。
图12示出实施例2的半导体装置100的等效电路图。双向二极管部210的一端电连接于电流感测部110的发射电极，另一端连接于温度感测部178的阴极。
图13示出实施例3的半导体装置100的正面的各构成要素的配置的一例。在本例中，双向二极管部210被配置为在半导体装置100的中央附近与温度感测部178相邻。本例的半导体装置100具有与图8的实施例1相同的等效电路。本例的半导体装置100具有与实施例1相同的等效电路。在本例中，特别地，参照后述的放大图来对与实施例1之间的不同之处进行描述。
图14是实施例3的半导体装置100的正面的中央附近的放大图的一例。本例是图13的区域F的放大图的一例。
本例的双向二极管部210包括以双向串联的方式电连接于阴极布线182与作为正面电极的发射电极52之间的二极管。本例的双向二极管部210在半导体装置100的正面的Y轴方向上，配置于阴极布线182与发射电极52之间。此外，双向二极管部210在X轴方向上以通过双向二极管部210和温度感测部178夹着阴极布线182的方式配置。
在本例中，阴极布线182电连接于温度感测部178的串联地配置的温度感测二极管的阴极侧N型区。阳极布线180电连接于温度感测二极管的阳极侧P型区。阴极布线182和阳极布线180可以以“コ”字形弯曲的方式延伸。温度感测部178的有源区之间可以由温度感测布线183连接。
本例的阴极布线182也电连接于双向二极管部210的一端。本例的双向二极管部210的另一端电连接于从有源部120-2的晶体管部70沿Z轴方向延伸的连接部205。
栅极浇道48的配置由虚线示出。栅极浇道48可以连接于栅极沟槽部40的栅极导电部44。另一方面，虚设沟槽部30的虚设导电部34介由接触孔连接于发射电极52。
镀覆层230设置于有源部120，且在除了有源部120以外的部分设置保护膜92。由此，能够通过镀覆使得布线不联结。
根据本例的配置，双向二极管部210配置于温度感测部178的附近。温度感测二极管的有源区和有源部120之间的层间绝缘膜38易受静电放电的影响。通过本例的配置，双向二极管部210针对温度感测部178的易受静电放电的影响的部位，能够通过迅速的齐纳动作而适时地提供静电保护。
在有源部120中，用矩形形状设置晶体管部70和二极管部80的形状降低制造上的工时和成本。在使用矩形形状的晶体管部70和二极管部80并将用于设置温度感测部178的宽幅部设置在中央的情况下，在温度感测部178的周边易产生空间。本例的双向二极管部210的配置能够有效地活用温度感测部178周边的空间。因此，本例能够提供对应于半导体装置100的芯片尺寸的降低的、可靠性高的半导体装置100的静电保护。
图15示出实施例4的半导体装置100的正面的各构成要素的配置的一例。本例的半导体装置100具有与图12的实施例2相同的等效电路。在本例中，特别地，对与实施例2之间的不同之处进行描述。
在本例中，通过将温度感测部178的有源区的极性设为与实施例4相反，从而阴极焊盘176和阳极焊盘174的配置与实施例4相反。但是，阴极焊盘176和阳极焊盘174的配置的替换可以通过变更阳极布线180和阴极布线182的配置而进行。
在本例中，双向二极管部210在半导体基板10的正面，配置于电流感测焊盘172与阴极焊盘176之间。与实施例2同样地，双向二极管部210电连接于电流感测焊盘172和阴极焊盘176。可以通过从电流感测焊盘172的正面电极延伸的连接部205进行。
在连接部205的上表面设置保护膜92。由此，焊料难以从镀覆层流入到连接部205和双向二极管部210。由此，能够防止应力集中至连接部205。
以上，使用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。在上述实施方式中，对本领域技术人员来说可以对上述实施方式进行各种变更或改进是显而易见的。根据权利要求书的记载可明了进行了那样的变更或改进的方式也可以包括在本发明的技术范围内。

Claims (12)

1.一种半导体装置，其特征在于，具备：
半导体基板；
温度感测部，其设置于所述半导体基板的正面；
阳极焊盘和阴极焊盘，其与所述温度感测部电连接；
正面电极，其被设定为预先确定的基准电位；以及
双向二极管部，其以双向串联的方式电连接于所述阴极焊盘与所述正面电极之间，
所述双向二极管部在所述正面配置于所述阳极焊盘与所述阴极焊盘之间。
2.根据权利要求1所述的半导体装置，其特征在于，
所述双向二极管部包括双向连接的齐纳二极管。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述正面电极具有：
主金属部，其设置于所述正面；以及
连接部，其将所述主金属部与所述双向二极管部连接。
4.根据权利要求3所述的半导体装置，其特征在于，
所述半导体装置具备：
晶体管部，其电连接于所述正面电极；以及
栅极浇道，其设置于所述半导体基板的正面，且电连接于所述晶体管部的栅电极，
所述连接部横穿所述栅极浇道的上方。
5.根据权利要求4所述的半导体装置，其特征在于，
所述半导体装置还具备电流感测部，
所述正面电极包括电连接于所述电流感测部的电流感测焊盘。
6.根据权利要求3至5中任一项所述的半导体装置，其特征在于，
所述半导体装置具备设置于所述连接部的上方的保护膜。
7.根据权利要求6所述的半导体装置，其特征在于，
所述保护膜含有聚酰亚胺。
8.根据权利要求6或7所述的半导体装置，其特征在于，
所述保护膜具有在所述半导体基板的正面沿预先确定的方向延伸的延伸部，
所述双向二极管部配置于比所述延伸部靠所述半导体基板的正面的外侧的位置。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述双向二极管部具有第一二极管部以及与所述第一二极管部反向串联地连接的第二二极管部，
所述第一二极管部和所述第二二极管部分别包括并联连接的多个二极管。
10.一种半导体装置，其特征在于，具备：
半导体基板；
温度感测部，其设置于所述半导体基板的正面；
阳极布线和阴极布线，其与所述温度感测部电连接；
正面电极，其被设定为预先确定的基准电位；以及
双向二极管部，其以双向串联的方式电连接于所述阴极布线与所述正面电极之间，
所述双向二极管部在所述正面配置于所述阴极布线与所述正面电极之间。
11.根据权利要求10所述的半导体装置，其特征在于，
所述双向二极管部以通过所述双向二极管部和所述温度感测部夹着所述阴极布线的方式配置。
12.一种半导体装置，其特征在于，具备：
半导体基板；
温度感测部，其设置于所述半导体基板的正面；
阳极焊盘和阴极焊盘，其与所述温度感测部电连接；
电流感测部；
电流感测焊盘，其被设定为预先确定的基准电位，且电连接于所述电流感测部；以及
双向二极管部，其以双向串联的方式电连接于所述阴极焊盘与所述电流感测焊盘之间，
所述双向二极管部在所述正面配置于所述电流感测焊盘与所述阴极焊盘之间。
CN202080016044.7A 2019-09-25 2020-08-31 半导体装置 Pending CN113474886A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-174437 2019-09-25
JP2019174437 2019-09-25
PCT/JP2020/032956 WO2021059881A1 (ja) 2019-09-25 2020-08-31 半導体装置

Publications (1)

Publication Number Publication Date
CN113474886A true CN113474886A (zh) 2021-10-01

Family

ID=75165031

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080016044.7A Pending CN113474886A (zh) 2019-09-25 2020-08-31 半导体装置
CN202080018066.7A Pending CN113544846A (zh) 2019-09-25 2020-09-25 半导体装置及系统

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080018066.7A Pending CN113544846A (zh) 2019-09-25 2020-09-25 半导体装置及系统

Country Status (5)

Country Link
US (2) US20210384333A1 (zh)
EP (2) EP3916806B1 (zh)
JP (2) JP7243845B2 (zh)
CN (2) CN113474886A (zh)
WO (2) WO2021059881A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7243845B2 (ja) * 2019-09-25 2023-03-22 富士電機株式会社 半導体装置
WO2023002795A1 (ja) * 2021-07-20 2023-01-26 株式会社デンソー 半導体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274982A1 (en) * 2004-06-14 2005-12-15 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
JP2007287919A (ja) * 2006-04-17 2007-11-01 Toyota Industries Corp 温度検出機能付き半導体装置
US20080117557A1 (en) * 2006-11-21 2008-05-22 Denso Corporation Power semiconductor device
CN101677096A (zh) * 2008-09-19 2010-03-24 株式会社瑞萨科技 半导体器件
JP2012151202A (ja) * 2011-01-18 2012-08-09 Renesas Electronics Corp 半導体集積回路装置
CN103681667A (zh) * 2012-09-10 2014-03-26 瑞萨电子株式会社 半导体器件及其制造方法
CN104247014A (zh) * 2012-08-09 2014-12-24 富士电机株式会社 半导体装置及其制造方法
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置
US20180190642A1 (en) * 2015-12-16 2018-07-05 Rohm Co., Ltd. Semiconductor device
JP2019086306A (ja) * 2017-11-01 2019-06-06 トヨタ自動車株式会社 半導体装置の試験装置
CN110233613A (zh) * 2018-03-05 2019-09-13 英飞凌科技股份有限公司 具有集成温度和电流感测电路的功率开关
CN113544846A (zh) * 2019-09-25 2021-10-22 富士电机株式会社 半导体装置及系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2630242B2 (ja) * 1993-12-28 1997-07-16 日本電気株式会社 温度検出用ダイオード付パワーｍｏｓｆｅｔ
JP4765252B2 (ja) * 2004-01-13 2011-09-07 株式会社豊田自動織機 温度検出機能付き半導体装置
JP4285409B2 (ja) 2005-01-19 2009-06-24 株式会社村田製作所 アンテナおよびそれを備えた無線通信機
JP2008533734A (ja) * 2005-03-15 2008-08-21 エヌエックスピー ビー ヴィ 温度感知機能を有するｍｏｓｆｅｔ
TWI281724B (en) * 2005-12-09 2007-05-21 Via Tech Inc Semiconductor chip and shielding structure thereof
JP2011018676A (ja) * 2009-07-07 2011-01-27 Renesas Electronics Corp 半導体装置
JP6094392B2 (ja) * 2013-06-11 2017-03-15 株式会社デンソー 半導体装置
DE102014117954B4 (de) * 2014-12-05 2020-09-24 Infineon Technologies Ag Halbleitervorrichtungen mit Transistorzellen und thermoresistivem Element
JP2017045839A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
CN107924872B (zh) * 2016-02-18 2022-03-04 富士电机株式会社 绝缘栅半导体装置
JP7268330B2 (ja) 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050274982A1 (en) * 2004-06-14 2005-12-15 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
JP2007287919A (ja) * 2006-04-17 2007-11-01 Toyota Industries Corp 温度検出機能付き半導体装置
US20080117557A1 (en) * 2006-11-21 2008-05-22 Denso Corporation Power semiconductor device
CN101677096A (zh) * 2008-09-19 2010-03-24 株式会社瑞萨科技 半导体器件
CN103400818A (zh) * 2008-09-19 2013-11-20 瑞萨电子株式会社 半导体器件
JP2012151202A (ja) * 2011-01-18 2012-08-09 Renesas Electronics Corp 半導体集積回路装置
CN104247014A (zh) * 2012-08-09 2014-12-24 富士电机株式会社 半导体装置及其制造方法
CN103681667A (zh) * 2012-09-10 2014-03-26 瑞萨电子株式会社 半导体器件及其制造方法
US20180190642A1 (en) * 2015-12-16 2018-07-05 Rohm Co., Ltd. Semiconductor device
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置
JP2019086306A (ja) * 2017-11-01 2019-06-06 トヨタ自動車株式会社 半導体装置の試験装置
CN110233613A (zh) * 2018-03-05 2019-09-13 英飞凌科技股份有限公司 具有集成温度和电流感测电路的功率开关
CN113544846A (zh) * 2019-09-25 2021-10-22 富士电机株式会社 半导体装置及系统

Also Published As

Publication number Publication date
EP3916805A1 (en) 2021-12-01
EP3916805A4 (en) 2022-04-20
WO2021059881A1 (ja) 2021-04-01
CN113544846A (zh) 2021-10-22
US20210384333A1 (en) 2021-12-09
JP7243845B2 (ja) 2023-03-22
JPWO2021060545A1 (zh) 2021-04-01
JPWO2021059881A1 (zh) 2021-04-01
EP3916806B1 (en) 2023-11-29
WO2021060545A1 (ja) 2021-04-01
JP7243844B2 (ja) 2023-03-22
EP3916805B1 (en) 2023-12-27
EP3916806A4 (en) 2022-05-11
US20210384331A1 (en) 2021-12-09
EP3916806A1 (en) 2021-12-01

Similar Documents

Publication Publication Date Title
US9024412B2 (en) Semiconductor device and method of manufacturing the same
US20210384331A1 (en) Semiconductor device
US20130113036A1 (en) Transistor Assembly as an ESD Protection Measure
US10163890B2 (en) Semiconductor device
US20170271451A1 (en) Semiconductor device
US10396071B2 (en) Semiconductor device having a sense diode portion
US20120200976A1 (en) Surge protection device
US10325905B2 (en) Semiconductor device and semiconductor circuit device
CN113299643A (zh) 半导体装置及半导体装置的制造方法
CN112543993A (zh) 半导体装置
GB2589373A (en) Semiconductor device monolithically integrated with a leakage current sense region
US20230307388A1 (en) Overvoltage Protection Device with Trench Contact
US20220352360A1 (en) Semiconductor device
CN115207113A (zh) 半导体装置
US20240038713A1 (en) Semiconductor chip and semiconductor device
US20220375923A1 (en) Conductivity reducing features in an integrated circuit
JP7243795B2 (ja) 半導体装置
CN111682059B (zh) 半导体装置
WO2024080002A1 (ja) 半導体装置および半導体装置の製造方法
US20230261040A1 (en) Semiconductor device including substrate layer with floating base region and gate driver circuit
CN115398645A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination