JP7243845B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7243845B2
JP7243845B2 JP2021548721A JP2021548721A JP7243845B2 JP 7243845 B2 JP7243845 B2 JP 7243845B2 JP 2021548721 A JP2021548721 A JP 2021548721A JP 2021548721 A JP2021548721 A JP 2021548721A JP 7243845 B2 JP7243845 B2 JP 7243845B2
Authority
JP
Japan
Prior art keywords
section
diode section
semiconductor device
front surface
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021548721A
Other languages
English (en)
Other versions
JPWO2021059881A1 (ja
Inventor
茂樹 佐藤
龍 荒木
大嗣 宮田
崇一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021059881A1 publication Critical patent/JPWO2021059881A1/ja
Application granted granted Critical
Publication of JP7243845B2 publication Critical patent/JP7243845B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2619—Circuits therefor for testing bipolar transistors for measuring thermal properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔｉｖｅ Ｔｒａｎｓｉｓｔｏｒ；金属酸化物半導体電界効果トランジスタ）等と温度検出用ダイオードとの間に保護ダイオードが設けられた半導体装置が知られていた（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２００５－２０３４４６号公報
解決しようとする課題
温度検出用ダイオードに対して静電気放電からの保護を提供する。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、半導体基板と、半導体基板のおもて面に設けられた温度センス部と、温度センス部と電気的に接続されたアノードパッドおよびカソードパッドと、予め定められた基準電位に設定されたおもて面電極と、カソードパッドとおもて面電極との間に、直列双方向で電気的に接続された双方向ダイオード部と、を備える半導体装置を提供する。双方向ダイオード部は、おもて面において、アノードパッドおよびカソードパッドの間に配置されてよい。
双方向ダイオード部は、双方向に接続されたツェナーダイオードを含んでよい。
おもて面電極は、おもて面に設けられた主金属部と、主金属部と双方向ダイオード部とを接続する接続部とを有してもよい。
半導体装置は、トランジスタ部と、半導体基板のおもて面に設けられ、トランジスタ部のゲート電極に電気的に接続されたゲートランナーとを備えてよい。接続部は、ゲートランナーの上方を横断してよい。
半導体装置は、電流センス部をさらに備えてよい。おもて面電極は、電流センス部に電気的に接続された電流センスパッドを含んでよい。
半導体装置は、接続部の上方に設けられた保護膜を備えてよい。
保護膜は、ポリイミドを含んでよい。
保護膜は、半導体基板のおもて面において、予め定められた方向に延伸する延伸部を有してよい。双方向ダイオード部は、延伸部より半導体基板のおもて面の外側に配置されてよい。
双方向ダイオード部は、第１ダイオード部と、第１ダイオード部と逆直列に接続された第２ダイオード部と、を有してよい。第１ダイオード部および第２ダイオード部のそれぞれは、並列に接続された複数のダイオードを含んでよい。
本発明の第２の態様においては、半導体基板と、半導体基板のおもて面に設けられた温度センス部と、温度センス部と電気的に接続されたアノード配線およびカソード配線と、予め定められた基準電位に設定されたおもて面電極と、カソード配線とおもて面電極との間に、直列双方向で電気的に接続された双方向ダイオード部と、を備える半導体装置を提供する。双方向ダイオード部は、おもて面において、カソード配線およびおもて面電極の間に配置されてよい。
双方向ダイオード部は、双方向ダイオード部および温度センス部によりカソード配線を挟んで配置されてよい。
本発明の第３の態様においては、半導体基板と、半導体基板のおもて面に設けられた温度センス部と、温度センス部と電気的に接続されたアノードパッドおよびカソードパッドと、電流センス部と、予め定められた基準電位に設定され、電流センス部に電気的に接続された電流センスパッドと、カソードパッドと電流センスパッドとの間に、直列双方向で電気的に接続された双方向ダイオード部と、を備える半導体装置を提供する。双方向ダイオード部は、おもて面において、電流センスパッドおよびカソードパッドの間に配置されてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
実施例１に係る半導体装置１００のおもて面の各構成要素の配置の一例を示す。 半導体装置１００のおもて面におけるゲートランナー４８の配置の一例を示す。 半導体装置１００のおもて面に設けられたエミッタ電極５２の配置の一例である。 半導体装置１００のおもて面における双方向ダイオード部２１０周辺の拡大図の一例を示す。 半導体装置１００の上面図の一例である。 半導体装置１００のＸＺ断面図の一例である。 半導体装置１００の接続部２０５および双方向ダイオード部２１０周辺の断面図の一例である。 半導体装置１００の等価回路図の一例である。 双方向ダイオード部２１０の一例を示す。 双方向ダイオード部２１０の別例を示す。 双方向ダイオード部２１０のさらなる別例を示す。 双方向ダイオード部２１０のさらなる別例を示す。 双方向ダイオード部２１０に設けられるＰ型領域およびＮ型領域の一例である。 双方向ダイオードに設けられるＰ型領域およびＮ型領域の別例である。 双方向ダイオードに設けられるＰ型領域およびＮ型領域のさらなる別例である。 半導体装置１００のおもて面の各構成要素の実施例２に係る配置の一例を示す。 実施例２に係る半導体装置１００の等価回路図を示す。 実施例３に係る半導体装置１００のおもて面の各構成要素の配置の一例を示す。 実施例３に係る半導体装置１００のおもて面における中央周辺の拡大図の一例である。 実施例４に係る半導体装置１００のおもて面の各構成要素の配置の一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「おもて」または「上」、他方の側を「裏」または「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「おもて」、「上」、「裏」、および「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。また本明細書では、＋Ｚ軸方向から見ることを上面視と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。ただし、各ドーピング領域の導電型は、それぞれ逆の極性であってもよい。また、本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタとして活性化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差を、ドナーまたはアクセプタのうちの多い方の濃度とする場合がある。当該濃度差は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ）により計測されるキャリア濃度を、ドナーまたはアクセプタの濃度としてよい。また、ドナーまたはアクセプタの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナーまたはアクセプタの濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドナーまたはアクセプタの濃度がほぼ均一な場合等においては、当該領域におけるドナー濃度またはアクセプタ濃度の平均値をドナー濃度またはアクセプタ濃度としてよい。
図１は、実施例１に係る半導体装置１００のおもて面の各構成要素の配置の一例を示す。半導体装置１００は、半導体基板１０と、ゲートパッド５０と、電流センスパッド１７２と、温度センス部１７８と、温度センス部１７８と電気的に接続されたアノードパッド１７４およびカソードパッド１７６と、双方向ダイオード部２１０と、保護ダイオード部２２０と、を備える。
半導体基板１０は、端辺１０２を有する。本明細書において、図１の上面視における半導体基板１０の１つの端辺１０２－１の方向をＸ軸とし、Ｘ軸に垂直な方向をＹ軸とする。本例ではＸ軸は、端辺１０２－１の方向に取られている。また、Ｘ軸方向とＹ軸方向に対し垂直であり、右手系をなす方向をＺ軸方向と称する。本例の温度センス部１７８は、半導体基板１０の＋Ｚ軸方向に設けられる。
半導体基板１０は、シリコン又は化合物半導体等の半導体材料で設けられる。半導体基板１０において、温度センス部１７８が設けられる側をおもて面と称し、対向する側の面を裏面と称する。本明細書において、半導体基板１０のおもて面と裏面とを結ぶ方向を深さ方向と称する。本例の半導体基板１０は、おもて面において略矩形の形状を有するが、異なる形状を有していてもよい。
半導体基板１０は、おもて面において、活性部１２０を有する。活性部１２０は、半導体装置１００をオン状態にした場合に半導体基板１０のおもて面と裏面の間で、深さ方向に主電流が流れる領域である。活性部１２０の後述するゲート導電部４４は、後述するゲートランナー４８によりゲートパッド５０に接続される。
活性部１２０は、活性部１２０－１、活性部１２０－２、活性部１２０－３、活性部１２０－４、活性部１２０－５、および活性部１２０－６へと分割されて配置されてよい。特に、活性部１２０－１、活性部１２０－３、および活性部１２０－４は、分離部９０によりＸ軸方向に分離されてよく、同様に活性部１２０－２、活性部１２０－５、および活性部１２０－６は、分離部９０によりＸ軸方向に分離されてよい。本例においてＸ軸方向に離間して配置された活性部１２０－１、活性部１２０－３、および活性部１２０－４は、後述のエミッタ電極５２により互いに電気的に接続される。同様に活性部１２０－２、活性部１２０－５、および活性部１２０－６も、後述のエミッタ電極５２により互いに電気的に接続される。
活性部１２０には、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のトランジスタ素子を含むトランジスタ部７０が設けられていてよい。活性部１２０は、ＦＷＤ（還流ダイオード）等のダイオード素子を含むダイオード部８０が設けられていてもよい。活性部１２０にＩＧＢＴおよびＦＷＤが設けられる場合、トランジスタ部７０およびダイオード部８０は、ＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ，逆導通型ＩＧＢＴ）を形成する。活性部１２０は、トランジスタ部７０およびダイオード部８０の少なくとも一方が設けられた領域であってよい。
本例では、活性部１２０において、トランジスタ部７０が配置される領域には記号「Ｉ」が付されており、ダイオード部８０が配置される領域には記号「Ｆ」が付されている。トランジスタ部７０およびダイオード部８０は、活性部１２０の各領域において、Ｘ軸方向に交互に並んで配置されてよい。
ただし、本例のトランジスタ部７０およびダイオード部８０の配置は例示であり、異なる配置であってもよい。例えば、活性部１２０－３において、ダイオード部８０はＸ軸方向負側に配置されてもよい。
半導体装置１００は、おもて面において、活性部１２０より外側にはＰ＋型のウェル領域１３０を有する。さらに外側には、エッジ終端構造部を有する。エッジ終端構造部は、例えば、活性部１２０を囲んで環状に設けられるガードリング、フィールドプレート、およびこれらを組み合わせた構造を有する。
温度センス部１７８は、半導体基板１０のおもて面の中央付近に設けられた幅広部に配置されてよい。幅広部には、活性部１２０が設けられない。半導体基板１０の活性部１２０を集積化すると、活性部１２０に形成されたスイッチング素子からの発熱により半導体基板１０の中央部が加熱しやすくなる。温度センス部１７８を中央付近の幅広部に設けることにより、トランジスタ部７０の温度を監視できる。これにより、トランジスタ部７０が通常動作温度範囲である接合温度Ｔｊを超えて過熱することを防止できる。
温度センス部１７８は、温度センスダイオードによって設けられてよい。温度センスダイオードのアノードおよびカソードには、それぞれ金属製のアノード配線１８０およびカソード配線１８２が接続されている。アノード配線１８０およびカソード配線１８２は、アルミニウム等の金属を含む配線である。
カソードパッド１７６は、カソード配線１８２を介して温度センス部１７８に接続されている。アノードパッド１７４は、アノード配線１８０を介して温度センス部１７８に接続されている。カソードパッド１７６およびアノードパッド１７４は、アルミニウム等の金属を含む電極である。
電流センスパッド１７２は、電流センス部１１０に電気的に接続されている。電流センスパッド１７２は、おもて面電極の一例である。電流センス部１１０は、活性部１２０のトランジスタ部７０と同様の構造を有しており、トランジスタ部７０の動作を模擬する。電流センス部１１０には、トランジスタ部７０に流れる電流に比例する電流が流れる。これにより、トランジスタ部７０に流れる電流が監視できる。
なお、電流センス部１１０には、トランジスタ部７０と異なり、後述のエミッタ領域１２が設けられない。これにより、電流センス部１１０は、トランジスタとして動作しない。電流センス部１１０にはゲートトレンチ部が設けられる。電流センス部１１０のゲートトレンチ部は、ゲートランナー４８に電気的に接続される。
双方向ダイオード部２１０は、半導体装置１００のおもて面において、アノードパッド１７４およびカソードパッド１７６の間に配置される。双方向ダイオード部２１０は、アノードパッド１７４およびカソードパッド１７６の間に、直列双方向で電気的に接続されたダイオードを含む。双方向ダイオード部２１０は、温度センス部１７８が静電気放電（Ｅｌｅｃｔｒｏ－Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ，ＥＳＤ）により損傷することを防止する。
保護ダイオード部２２０は、アノードパッド１７４およびカソードパッド１７６の間に設けられる。保護ダイオード部２２０は、アノードパッド１７４およびカソードパッド１７６に電気的に接続される。保護ダイオード部２２０は、温度センス部１７８のダイオードのＰＮ接合の方向とは、逆並列のＰＮ接合の方向を有するダイオードを含む。保護ダイオード部２２０のダイオードは、ＰＮ接合の方向を除き、温度センス部１７８のダイオードと同様の設計を有していてもよい。保護ダイオード部２２０は、温度センス部１７８の動作時に、ノイズ等により温度センス部１７８に対して過電圧の印加または過電流の流入が発生することを防止する。
図２は、半導体装置１００のおもて面におけるゲートランナー４８の配置の一例を示す。ゲートランナー４８は、半導体基板１０のおもて面において破線によって示される位置に配置される。
ゲートランナー４８は、不純物が添加されたポリシリコン、または金属等の導電材料をポリイミド等の絶縁膜で覆って形成された配線である。ゲートランナー４８は、ゲートパッド５０に電気的に接続されてよい。さらにゲートランナー４８は活性部１２０に配置されたトランジスタ部７０の後述のゲート導電部４４に接続され、ゲート導電部４４をゲート電位に設定する。ゲート導電部４４は、トランジスタ部７０のゲート電極に対応する。これにより、トランジスタ部７０のトランジスタがスイッチＯＮする。
ゲートランナー４８は、活性部１２０周辺のウェル領域１３０の上方に配置されてよい。ゲートランナー４８は、活性部１２０－１および活性部１２０－２で挟まれる、半導体基板１０の中央付近の幅広部において、温度センス部１７８を囲んで配置されてよい。
ゲートパッド５０は、外部の制御端子に電気的に接続される。ゲートパッド５０は、アルミニウム等の金属の導体により設けられる。ゲートパッド５０は、ワイヤボンディングにより外部接続されてよい。
図３は、半導体装置１００のおもて面に設けられたエミッタ電極５２の配置の一例である。エミッタ電極５２は、アルミニウム等の金属の導体により設けられる。エミッタ電極５２は、予め定められた基準電位であるエミッタ電位に設定される。エミッタ電位は、接地電位に設定されてもよい。エミッタ電極５２も、電流センスパッド１７２と同様、おもて面電極の一例である。
エミッタ電極５２は、斜線で示された領域に配置される。エミッタ電極５２は、活性部１２０全体を覆って設けられる主金属部２０３を有する。さらに、活性部１２０－１、活性部１２０－２、および活性部１２０－３をＸ軸方向に互いに分離する分離部９０の上方の領域にもエミッタ電極５２が設けられ、エミッタ電極５２により互いに電気的に接続される。同様に活性部１２０－４、活性部１２０－５、および活性部１２０－６も、エミッタ電極５２により互いに電気的に接続される。
さらに、エミッタ電極５２は、主金属部２０３と、双方向ダイオード部２１０とを接続する接続部２０５を有する。接続部２０５は、エミッタ電極５２と一体的に設けられてよい。双方向ダイオード部２１０は、一端がカソードパッド１７６に電気的に接続され、他端が接続部２０５を介してエミッタ電極５２に電気的に接続される。さらに、接続部２０５周辺の構造については後述する。
図４は、半導体装置１００のおもて面における双方向ダイオード部２１０周辺の拡大図の一例を示す。図４は、図３の領域Ａの拡大図の一例である。双方向ダイオード部２１０は、カソードが対向するように直列双方向で電気的に接続された２つのダイオード群を含む。２つのダイオード群は、それぞれ１以上のダイオードを含む。
本例の双方向ダイオード部２１０では、直列に電気的に接続された１０個ずつのダイオードのカソードが対向している。特に、本例の双方向ダイオード部２１０は、双方向に接続されたツェナーダイオードを含む。ダイオード中のドーパント拡散領域のドーピング濃度を高濃度にして設けることでツェナーダイオードとなる。ただし、双方向ダイオード部２１０の有するダイオードをツェナーダイオードに限定するものではない。一例として、双方向ダイオード部２１０の拡散領域におけるドーパントは、Ｐ型領域においてホウ素であってよく、Ｎ型領域においてヒ素であってよい。
ツェナーダイオードにおいては、Ｐ型領域およびＮ型領域の間のバンドエネルギーの差が大きい。逆方向バイアスの電圧を印加した場合に、低い電圧で電子が空乏層でトンネル遷移を起こして、ツェナー降伏が生じる。ツェナー降伏現象では、自由電子が加速されて空乏層を貫通するアバランシェ降伏現象に比して降伏電圧において急峻な電流変化を示す。換言すれば、ツェナーダイオードは一定以上の電圧がかかった場合に急激に電流を流しやすくなり、低抵抗になる。エミッタ電位が接地されている場合には、これは、静電気放電による電圧を接地電位へと逃がすことに対応する。
これにより、静電気放電が生じた場合に低抵抗となった場合にツェナーダイオードに電流を逃し、静電気放電による過電圧または過電流から素子を保護できる。また、ツェナーダイオードには極性があるので、ツェナーダイオードを直列逆方向に双方向接続することによって、プラスマイナス両方の電圧サージに対して過電圧または過電流に対する保護を与えることが出来る。
本例の双方向ダイオード部２１０は、アノードパッド１７４およびカソードパッド１７６の間の領域に配置されている。静電気放電が素子に影響を与え、半導体基板１０の活性部１２０より外側に設けられたＰ＋型のウェル領域１３０と、カソードパッド１７６とを接続してしまう場合には、温度センス部１７８の抵抗が大きくなり、温度センス部１７８の温度センス特性を悪化させる。本例の双方向ダイオード部２１０はカソードパッド１７６に近い位置に設けられるので、双方向ダイオード部２１０は、カソードパッド１７６周辺でツェナー降伏に伴う動作を迅速に実行できる。従って、静電気放電から温度センス部１７８を適時に保護し、温度センス部１７８の特性を良好に保つことができる。
また、双方向ダイオード部２１０がアノードパッド１７４およびカソードパッド１７６の間の領域に配置されることにより、半導体装置１００のサイズを低減する場合にスペースを有効活用することもできる。さらには、アノード配線１８０およびカソード配線１８２の長さを短く保ち、自己インダクタンスを低く保っている。
本例の双方向ダイオード部２１０とエミッタ電極５２の主金属部２０３とを接続する接続部２０５は、ゲートランナー４８の上方を横断するように延伸する。本例の接続部２０５の配置により、主金属部２０３および活性部１２０の設けられる範囲を広く確保できる。
本例の保護ダイオード部２２０は、直列に接続された３つのダイオードを有する。ただし、直列に接続されたダイオードであれば、ダイオードの個数は限定されない。保護ダイオード部２２０は、アノードパッド１７４およびカソードパッド１７６の間に配置されてよい。保護ダイオード部２２０の拡散領域の有するＰＮ接合の順方向は、保護ダイオード部２２０に並列な温度センス部１７８の温度センスダイオードの有するＰＮ接合の順方向に対して、逆方向になるように電気的に接続される。保護ダイオード部２２０は、接続方向を逆並列にする点を除き、温度センス部１７８と同様の構造を有するダイオードであってよい。
図５は、半導体装置１００の上面図の一例である。半導体装置１００のおもて面にエミッタ電極５２が配置された後に、さらに保護膜９２およびめっき層２３０を配置した図である。
めっき層２３０は、斜線の領域に配置される。めっき層２３０は、はんだ付けに適したニッケル等の金属を含む。めっき層２３０は、活性部１２０の上方に設けられてよい。
めっき層２３０の領域Ｃに、半導体装置１００の主端子に接続される金属配線層が設けられ、鉛フリーはんだ等により電気的に接続される。一例として金属配線層は、銅等の金属を含むリードフレームである。本例の領域Ｃは、矩形形状を有するが、領域Ｃの形状は例示であって、矩形に限定されるものではない。
保護膜９２は、半導体基板１０のおもて面において、分離部９０の上方に設けられる。延伸部９４は、分離部９０に沿って予め定められた方向に延伸する。本例の延伸部９４は、Ｙ軸方向に延伸する。延伸部９４は、畝状（リブ状）の形状を有して延伸してよい。一例として、保護膜９２は、ポリイミド等の絶縁材料を含む。各パッドはワイヤボンディング等により外部接続できるので、保護膜９２は、電流センスパッド１７２、アノードパッド１７４、およびカソードパッド１７６の上面に設けられてよい。
双方向ダイオード部２１０は、延伸部９４より半導体基板１０のおもて面の外側に配置されてよい。延伸部９４が畝状（リブ状）の形状を有することにより、めっき層２３０にはんだを設ける際に、はんだが双方向ダイオード部２１０にまで侵入することを防止できる。はんだが非対称に設けられる場合には、半導体装置１００に応力集中、応力集中に伴う反り、および電極はがれ等が生じる。はんだのはみ出しを防止することにより、はんだによる応力集中を防止し、電極はがれを防止できる。これにより、半導体装置１００の信頼性が向上する。
さらに保護膜９２は、接続部２０５の上方に設けられる。保護膜９２は、接続部２０５、および接続部２０５を通じて双方向ダイオード部２１０にはんだが流入することを防止する。これにより、主金属部２０３より幅が細く設けられる接続部２０５に対し、はんだが流入し、応力集中が生じることを防ぐことができる。従って、半導体装置１００の信頼性が向上する。
図６は、半導体装置１００のＸＺ断面図の一例である。本例は、図５のＤ－Ｄ'断面の一例である。
トランジスタ部７０は、半導体基板１０のおもて面において、複数のダミートレンチ部３０と複数のゲートトレンチ部４０とを有し、ダイオード部８０は、複数のダミートレンチ部３０を有する。また、半導体基板１０は、複数のトレンチ部同士の間にドーパント拡散領域であるメサ部６０を有する。メサ部６０は、コンタクトホール５４を介してエミッタ電極と接続される。
ダミートレンチ部３０は、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、後述のコンタクトホールを介してエミッタ電極５２に電気的に接続され、エミッタ電位に設定される。
ゲートトレンチ部４０は、金属等の導体で構成されるゲート導電部４４と、ゲート導電部４４および活性部１２０の間に設けられるゲート絶縁膜４２とを含む。ゲート導電部４４は、層間絶縁膜３８によりエミッタ電極５２に対して絶縁される。ゲート導電部４４は、ゲートランナー４８によりゲートパッド５０に電気的に接続され、ゲート電位に設定される。ゲート導電部４４は、トランジスタ部７０のゲート電極に対応する。一例として、ゲート電位は、エミッタ電位より高電位であってよい。
トランジスタ部７０は、半導体基板１０のおもて面側から第１導電型のエミッタ領域１２、第２導電型のベース領域１４、ベース領域１４の下方に設けられた第１導電型のドリフト領域１８、および第２導電型のコレクタ領域２２を有する。ただし、エミッタ領域１２は、半導体基板１０のおもて面におけるメサ部６０全体を覆わず、ダミートレンチ部３０およびゲートトレンチ部４０に近接する領域のみを覆ってもよい。エミッタ領域１２が半導体基板１０のおもて面におけるメサ部６０を覆わない領域においては、ベース領域１４がおもて面に露出してよい。
また、本例のトランジスタ部７０は、ベース領域１４およびドリフト領域１８の間に設けられた第１導電型の蓄積領域１６を有する。蓄積領域１６を設けることで、ベース領域１４へのキャリアのＩＥ効果（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ ｅｆｆｅｃｔ，注入促進効果）を向上し、オン電圧を低減できる。ただし、蓄積領域１６は、省略されてもよい。
一例として、エミッタ領域１２は、Ｎ＋型の極性を有する。即ち本例では、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
本例のベース領域１４は、Ｐ－型の極性を有する。ゲート導電部４４がゲート電位に設定された場合、ベース領域１４において、電子がゲートトレンチ部４０側に引き寄せられる。ベース領域１４のゲートトレンチ部４０と接する領域にＮ型のチャネルが形成され、トランジスタとして駆動する。
ダイオード部８０において、半導体基板１０の上面２１側には、Ｐ－型のベース領域１４が設けられている。本例のダイオード部８０には、蓄積領域１６が設けられていない。他の例では、ダイオード部８０にも蓄積領域１６が設けられてもよい。
トランジスタ部７０における蓄積領域１６の下方、およびダイオード部８０におけるベース領域１４の下方には、Ｎ－型のドリフト領域１８が設けられる。トランジスタ部７０およびダイオード部８０の双方において、ドリフト領域１８の下にはＮ型のバッファ領域２０が設けられる。バッファ領域２０は、ベース領域１４の下面から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。
コレクタ領域２２およびカソード領域８２の下側の面が、半導体基板１０の下面２３に相当する。半導体基板１０の下面２３には、コレクタ電極２４が設けられる。コレクタ電極２４は、金属等の導電材料で設けられる。
図７は、半導体装置１００の接続部２０５および双方向ダイオード部２１０周辺の断面図の一例である。本例は、図４のＢ－Ｂ'断面および図５のＥ－Ｅ'断面の一例である。
本例においては、ウェル領域１３０の近傍の活性部１２０にトランジスタ部７０が設けられているが、当該領域にダイオード部８０が設けられていてもよい。活性部１２０の上方にはエミッタ電極５２が設けられ、さらに上方にはめっき層２３０が設けられる。一方で、接続部２０５および双方向ダイオード部２１０の上方には、保護膜９２が設けられる。ウェル領域１３０の下方の拡散領域は、トランジスタ部７０と同様の構造を有してよい。
エミッタ電極５２は、接続部２０５を有する。本例の接続部２０５は、ゲートランナー４８の上方を横断している。接続部２０５の端部は、双方向ダイオード部２１０のアノードに接続された拡散領域間配線２１６に接続されている。双方向ダイオード部２１０の拡散領域間配線２１６は、直列逆方向に接続された、対向するカソードに接続されている。ゲートランナー４８および双方向ダイオード部２１０の拡散領域は、層間絶縁膜３８で絶縁されてよい。
図８は、半導体装置１００の等価回路図の一例である。本例の半導体装置１００は、トランジスタ部７０のコレクタに、ゲート電位を共通とする電流センス部１１０のコレクタが接続された構造を有している。本例のトランジスタ部７０およびダイオード部８０は、ＲＣ－ＩＧＢＴを有する。
本例の双方向ダイオード部２１０は、一端がトランジスタ部７０のエミッタに接続され、他端が温度センス部１７８のカソードに接続されている。本例の双方向ダイオード部２１０の電気的な接続は、温度センス部１７８の読み取り電圧の値に影響を与えない。本例においては、双方向ダイオード部２１０の回路記号はツェナーダイオードとして示されている。ただし、双方向ダイオード部２１０のダイオードはツェナーダイオードに限定されない。
温度センス部１７８に対し、逆並列に電気的に接続されるダイオードを含む保護ダイオード部２２０が接続されている。温度センス部１７８の両端は、温度センス部１７８の電流および電圧を検知し、温度を算出する機能を有する回路に接続されてよい。
半導体装置１００に実装する場合、双方向ダイオード部２１０と温度センス部１７８との間の配線には、抵抗および自己リアクタンスが存在する。さらに、双方向ダイオード部２１０と温度センス部１７８のカソードとの距離が長い場合には、静電気放電の発生から双方向ダイオード部２１０がツェナー動作を行うまでに時間差が生じ得る。
本実施例の半導体装置１００は、アノードパッド１７４およびカソードパッド１７６の間に双方向ダイオード部２１０を配置することにより迅速なツェナー動作を保証する。また、半導体装置１００においてチップ上に回路素子を設ける場合に、チップサイズを低減しても、この位置に双方向ダイオード部２１０を設けることで回路レイアウト上で他の素子に与える影響も少なくなる。また、本例の双方向ダイオード部２１０および保護ダイオード部２２０の配置では、大電流の流れる活性部１２０から温度センス部１７８の保護素子を離隔して配置できる。これにより、回路の信頼性を保ったまま半導体装置１００のＥＳＤ耐量を向上できる。
図９Ａは、双方向ダイオード部２１０の一例を示す。双方向ダイオード部２１０は、直列逆方向に電気的に接続された第１ダイオード部２１２および第２ダイオード部２１４を含む。本例の第１ダイオード部２１２および第２ダイオード部２１４は、それぞれダイオードを有する。当該ダイオードは、回路図においてツェナーダイオードの回路記号で示されている。
双方向ダイオード部２１０は、第１ダイオード部２１２および第２ダイオード部２１４においてそれぞれ一つのツェナーダイオードを有する。第１ダイオード部２１２および第２ダイオード部２１４のカソードが互いに対向している。
図９Ｂは、双方向ダイオード部２１０の別例を示す。双方向ダイオード部２１０は、第１ダイオード部２１２および第２ダイオード部２１４のアノードが互いに対向している。図９Ａおよび図９Ｂのいずれの双方向ダイオード部２１０においても、静電気放電への保護を提供できる。
図９Ｃは、双方向ダイオード部２１０のさらなる別例を示す。双方向ダイオード部２１０は、図４における構成と同様である。第１ダイオード部２１２および第２ダイオード部２１４は、それぞれ１０個のツェナーダイオードを有する。第１ダイオード部２１２のダイオードおよび第２ダイオード部２１４のダイオードは、それぞれ電気的に直列に接続されている。
図９Ｄは、双方向ダイオード部２１０のさらなる別例を示す。双方向ダイオード部２１０において、第１ダイオード部２１２および第２ダイオード部２１４は、それぞれ１０個のツェナーダイオードを有する。第１ダイオード部２１２および第２ダイオード部２１４において、それぞれ５個のダイオードが２列に並列に接続されている。本例のように、第１ダイオード部２１２および第２ダイオード部２１４のそれぞれは、並列に接続された複数のダイオードを含んでよい。第１ダイオード部２１２および第２ダイオード部２１４の並列数は、３以上であってもよい。さらには、並列に接続された配線における各ダイオードの数も複数であってもよい。
図９Ｃの双方向ダイオード部２１０および図９Ｄの双方向ダイオード部に同電圧を印加した場合には、図９Ｄの双方向ダイオード部２１０に流れる電流値は図９Ｃの双方向ダイオード部２１０に流れる電流値の約２倍になる。静電気放電が発生した場合にも、図９Ｄの双方向ダイオード部２１０は、図９Ｃの双方向ダイオード部２１０より瞬間的に電流が流れやすい。従って、図９Ｄの双方向ダイオード部２１０は、図９Ｃの双方向ダイオード部２１０より高いＥＳＤ耐量を有する。
図１０Ａは、双方向ダイオード部２１０に設けられるＰ型領域およびＮ型領域の一例である。本例の双方向ダイオード部２１０は、図４における双方向ダイオード部２１０の例と同様の構造を有する。図４の例の双方向ダイオード部２１０が等価回路図とともに示されている。
本例の双方向ダイオード部２１０の第１ダイオード部２１２および第２ダイオード部２１４は、それぞれ直列に設けられた１０個ずつのダイオードを含む。第１ダイオード部２１２のカソードと、第２ダイオード部２１４のカソードとが対向する構造を有する。拡散領域間配線２１６が、層間絶縁膜３８を超えてＰ型領域およびＮ型領域を電気的に接続している。
図１０Ｂは、双方向ダイオードに設けられるＰ型領域およびＮ型領域の別例である。図９Ｄの双方向ダイオード部２１０に係る回路の例と同様の構造を有する。拡散領域の極性および拡散領域間配線２１６を設定することで、双方向ダイオード部２１０内のダイオードの並列配線数および並列配線それぞれにおけるダイオード数を調整できる。
本例において、第１ダイオード部２１２は、並列数２の配線を有する。第１ダイオード部２１２は、並列な配線においてそれぞれ５個のダイオードを有する。第２ダイオード部２１４も同様の構造を有する。
図１０Ｃは、双方向ダイオードに設けられるＰ型領域およびＮ型領域のさらなる別例である。本例の双方向ダイオード部２１０においては、第１ダイオード部２１２および第２ダイオード部２１４は、それぞれ５個のツェナーダイオードを有する。
本例の双方向ダイオード部２１０の有するダイオードは、Ｙ軸方向に長い幅を有し、ＰＮ接合領域の面積が図１０Ａの双方向ダイオード部２１０より大きくなっている。従って、本例の双方向ダイオード部２１０は、図１０Ａに係る双方向ダイオード部２１０より多くの電流を流し、ＥＳＤ耐量も大きくなる。
図１１は、実施例２に係る半導体装置１００のおもて面の各構成要素の配置の一例を示す。本例では、特に実施例１との相違点について述べる。
本例では、双方向ダイオード部２１０は、センスパッド配線２３２により、電流センスパッド１７２およびカソードパッド１７６に電気的に接続される。本例では、双方向ダイオード部２１０に接続されるおもて面電極は、電流センスパッド１７２に対応する。即ち、おもて面電極は、電流センス部１１０に接続された電流センスパッド１７２を含んでよい。
本例においても、双方向ダイオード部２１０は、アノードパッド１７４およびカソードパッド１７６の間に配置されるので、静電気放電から温度センス部１７８を適時に保護し、温度センス部１７８の特性を良好に保つことができ、半導体装置１００のチップサイズを低減しても、回路の信頼性を保ったまま半導体装置１００のＥＳＤ耐量を向上できる。本例では、双方向ダイオード部２１０は、温度センス部１７８に対する静電気放電への保護とともに、電流センス部１１０に対しても静電気放電への保護を提供できる。
図１２は、実施例２に係る半導体装置１００の等価回路図を示す。双方向ダイオード部２１０の一端は、電流センス部１１０のエミッタ電極に電気的に接続され、他端が温度センス部１７８のカソードに接続されている。
図１３は、実施例３に係る半導体装置１００のおもて面の各構成要素の配置の一例を示す。本例では、双方向ダイオード部２１０が半導体装置１００の中央付近に温度センス部１７８と隣り合って配置される。本例の半導体装置１００は、図８の実施例１と同様の等価回路を有する。本例の半導体装置１００は、実施例１と同様の等価回路を有する。本例では、特に後述の拡大図を参照して実施例１との相違点について述べる。
図１４は、実施例３に係る半導体装置１００のおもて面の中央付近の拡大図の一例である。本例は、図１３の領域Ｆの拡大図の一例である。
本例の双方向ダイオード部２１０は、カソード配線１８２とおもて面電極であるエミッタ電極５２との間に、直列双方向で電気的に接続されたダイオードを含む。本例の双方向ダイオード部２１０は、半導体装置１００のおもて面のＹ軸方向において、カソード配線１８２とエミッタ電極５２との間に配置される。また、双方向ダイオード部２１０は、Ｘ軸方向において、双方向ダイオード部２１０および温度センス部１７８によりカソード配線１８２を挟んで配置される。
本例では、カソード配線１８２が、温度センス部１７８の直列に配置された温度センスダイオードのカソード側Ｎ型領域に電気的に接続される。アノード配線１８０は、温度センスダイオードのアノード側Ｐ型領域に電気的に接続される。カソード配線１８２およびアノード配線１８０は「コ」の字型に湾曲して延伸してよい。温度センス部１７８の活性領域間は、温度センス配線１８３で接続されていてよい。
本例のカソード配線１８２は、双方向ダイオード部２１０の一端にも電気的に接続される。本例の双方向ダイオード部２１０の他端は、活性部１２０－２のトランジスタ部７０からＹ軸方向に延伸する接続部２０５に電気的に接続される。
ゲートランナー４８の配置は、破線で示されている。ゲートランナー４８は、ゲートトレンチ部４０のゲート導電部４４に接続されてよい。一方、ダミートレンチ部３０のダミー導電部３４は、コンタクトホールを介してエミッタ電極５２に接続される。
めっき層２３０は活性部１２０に設けられ、活性部１２０以外の部分には保護膜９２が設けられる。これにより、めっきで配線が繋がらないようにできる。
本例の配置によれば、双方向ダイオード部２１０は、温度センス部１７８の近傍に配置される。温度センスダイオードの活性領域と、活性部１２０の間の層間絶縁膜３８は、静電気放電に対して影響を受けやすい。本例の配置により、双方向ダイオード部２１０は、温度センス部１７８の静電気放電の影響を受けやすい部位に対して、迅速なツェナー動作により適時に静電気保護を提供できる。
活性部１２０において、トランジスタ部７０およびダイオード部８０の形状を矩形形状で設けることは、製造上の工数およびコストの低減となる。矩形形状のトランジスタ部７０およびダイオード部８０を用いて、温度センス部１７８を設置するための幅広部を中央に設ける場合、温度センス部１７８の周辺にスペースが生じ易い。本例の双方向ダイオード部２１０の配置は、温度センス部１７８周辺のスペースを有効に活用できる。従って、本例は、半導体装置１００のチップサイズの低減に対応した信頼性の高い半導体装置１００の静電気保護を提供できる。
図１５は、実施例４に係る半導体装置１００のおもて面の各構成要素の配置の一例を示す。本例の半導体装置１００は、図１２の実施例２と同様の等価回路を有する。本例では、特に実施例２との相違点について述べる。
本例では、温度センス部１７８の活性領域の極性を実施例４とは逆にすることにより、カソードパッド１７６およびアノードパッド１７４の配置が実施例４と逆になっている。ただし、カソードパッド１７６およびアノードパッド１７４の配置の入れ替えは、アノード配線１８０およびカソード配線１８２の配置を変更することによって行われてもよい。
本例では、双方向ダイオード部２１０は、半導体基板１０のおもて面において、電流センスパッド１７２およびカソードパッド１７６の間に配置される。実施例２と同様、双方向ダイオード部２１０は、電流センスパッド１７２およびカソードパッド１７６に電気的に接続される。電流センスパッド１７２のおもて面電極から延伸する接続部２０５によって行われてよい。
接続部２０５の上面には保護膜９２が設けられる。これにより、接続部２０５および双方向ダイオード部２１０にめっき層からはんだが流入しづらい。これにより、接続部２０５への応力集中を防止できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、５０・・・ゲートパッド、５２・・・エミッタ電極、５４・・・コンタクトホール、６０・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９０・・・分離部、９２・・・保護膜、９４・・・延伸部、１００・・・半導体装置、１０２・・・端辺、１１０・・・電流センス部、１２０・・・活性部、１３０・・・ウェル領域、１７２・・・電流センスパッド、１７４・・・アノードパッド、１７６・・・カソードパッド、１７８・・・温度センス部、１８０・・・アノード配線、１８２・・・カソード配線、１８３・・・温度センス配線、２０３・・・主金属部、２０５・・・接続部、２１０・・・双方向ダイオード部、２１２・・・第１ダイオード部、２１４・・・第２ダイオード部、２１６・・・拡散領域間配線、２２０・・・保護ダイオード部、２３０・・・めっき層、２３２・・・センスパッド配線

Claims (12)

  1. 半導体基板と、
    前記半導体基板のおもて面に設けられた温度センス部と、
    前記温度センス部と電気的に接続されたアノードパッドおよびカソードパッドと、
    予め定められた基準電位に設定されたおもて面電極と、
    前記カソードパッドと前記おもて面電極との間に、直列双方向で電気的に接続された双方向ダイオード部と、
    を備え、
    前記双方向ダイオード部は、前記おもて面において、前記アノードパッドおよび前記カソードパッドの間に配置される
    半導体装置。
  2. 前記双方向ダイオード部は、双方向に接続されたツェナーダイオードを含む、請求項１に記載の半導体装置。
  3. 前記おもて面電極は、
    前記おもて面に設けられた主金属部と、
    前記主金属部と前記双方向ダイオード部とを接続する接続部と
    を有する、
    請求項１または２に記載の半導体装置。
  4. 前記おもて面電極に電気的に接続されたトランジスタ部と、
    前記半導体基板のおもて面に設けられ、前記トランジスタ部のゲート電極に電気的に接続されたゲートランナーと
    を備え、
    前記接続部は、前記ゲートランナーの上方を横断する、
    請求項３に記載の半導体装置。
  5. 電流センス部をさらに備え、
    前記おもて面電極は、前記電流センス部に電気的に接続された電流センスパッドを含む、
    請求項４に記載の半導体装置。
  6. 前記接続部の上方に設けられた保護膜を備える、
    請求項３から５のいずれか一項に記載の半導体装置。
  7. 前記保護膜は、ポリイミドを含む、
    請求項６に記載の半導体装置。
  8. 前記保護膜は、前記半導体基板のおもて面において、予め定められた方向に延伸する延伸部を有し、
    前記双方向ダイオード部は、前記延伸部より前記半導体基板のおもて面の外側に配置される、
    請求項６または７に記載の半導体装置。
  9. 前記双方向ダイオード部は、第１ダイオード部と、前記第１ダイオード部と逆直列に接続された第２ダイオード部と、を有し、
    前記第１ダイオード部および前記第２ダイオード部のそれぞれは、並列に接続された複数のダイオードを含む、
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 半導体基板と、
    前記半導体基板のおもて面に設けられた温度センス部と、
    前記温度センス部と電気的に接続されたアノード配線およびカソード配線と、
    予め定められた基準電位に設定されたおもて面電極と、
    前記カソード配線と前記おもて面電極との間に、直列双方向で電気的に接続された双方向ダイオード部と、
    を備え、
    前記双方向ダイオード部は、前記おもて面において、前記カソード配線および前記おもて面電極の間に配置される、
    半導体装置。
  11. 前記双方向ダイオード部は、前記双方向ダイオード部および前記温度センス部により前記カソード配線を挟んで配置される、
    請求項１０に記載の半導体装置。
  12. 半導体基板と、
    前記半導体基板のおもて面に設けられた温度センス部と、
    前記温度センス部と電気的に接続されたアノードパッドおよびカソードパッドと、
    電流センス部と、
    予め定められた基準電位に設定され、前記電流センス部に電気的に接続された電流センスパッドと、
    前記カソードパッドと前記電流センスパッドとの間に、直列双方向で電気的に接続された双方向ダイオード部と、
    を備え、
    前記双方向ダイオード部は、前記おもて面において、前記電流センスパッドおよび前記カソードパッドの間に配置される
    半導体装置。
JP2021548721A 2019-09-25 2020-08-31 半導体装置 Active JP7243845B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019174437 2019-09-25
JP2019174437 2019-09-25
PCT/JP2020/032956 WO2021059881A1 (ja) 2019-09-25 2020-08-31 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2021059881A1 JPWO2021059881A1 (ja) 2021-04-01
JP7243845B2 true JP7243845B2 (ja) 2023-03-22

Family

ID=75165031

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021548721A Active JP7243845B2 (ja) 2019-09-25 2020-08-31 半導体装置
JP2021548472A Active JP7243844B2 (ja) 2019-09-25 2020-09-25 半導体装置およびシステム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021548472A Active JP7243844B2 (ja) 2019-09-25 2020-09-25 半導体装置およびシステム

Country Status (5)

Country Link
US (2) US20210384333A1 (ja)
EP (2) EP3916806B1 (ja)
JP (2) JP7243845B2 (ja)
CN (2) CN113474886A (ja)
WO (2) WO2021059881A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7243845B2 (ja) * 2019-09-25 2023-03-22 富士電機株式会社 半導体装置
CN117581383A (zh) * 2021-07-20 2024-02-20 株式会社电装 半导体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203446A (ja) 2004-01-13 2005-07-28 Toyota Industries Corp 温度検出機能付き半導体装置
JP2011018676A (ja) 2009-07-07 2011-01-27 Renesas Electronics Corp 半導体装置
JP2014241334A (ja) 2013-06-11 2014-12-25 株式会社デンソー 半導体装置
WO2017141560A1 (ja) 2016-02-18 2017-08-24 富士電機株式会社 絶縁ゲート半導体装置
JP2020077674A (ja) 2018-11-05 2020-05-21 富士電機株式会社 半導体装置および製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2630242B2 (ja) * 1993-12-28 1997-07-16 日本電気株式会社 温度検出用ダイオード付パワーｍｏｓｆｅｔ
US7531852B2 (en) * 2004-06-14 2009-05-12 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
JP4285409B2 (ja) 2005-01-19 2009-06-24 株式会社村田製作所 アンテナおよびそれを備えた無線通信機
US8742825B2 (en) * 2005-03-15 2014-06-03 Nxp B.V. MOSFET with temperature sense facility
TWI281724B (en) * 2005-12-09 2007-05-21 Via Tech Inc Semiconductor chip and shielding structure thereof
JP2007287919A (ja) * 2006-04-17 2007-11-01 Toyota Industries Corp 温度検出機能付き半導体装置
US7573687B2 (en) * 2006-11-21 2009-08-11 Denso Corporation Power semiconductor device
JP5405785B2 (ja) * 2008-09-19 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2012151202A (ja) * 2011-01-18 2012-08-09 Renesas Electronics Corp 半導体集積回路装置
WO2014024595A1 (ja) * 2012-08-09 2014-02-13 富士電機株式会社 半導体装置及びその製造方法
JP5990437B2 (ja) * 2012-09-10 2016-09-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE102014117954B4 (de) * 2014-12-05 2020-09-24 Infineon Technologies Ag Halbleitervorrichtungen mit Transistorzellen und thermoresistivem Element
JP2017045839A (ja) * 2015-08-26 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
US9941266B2 (en) * 2015-12-16 2018-04-10 Rohm Co., Ltd. Semiconductor device
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
JP6977486B2 (ja) * 2017-11-01 2021-12-08 株式会社デンソー 半導体装置の試験装置
US11394378B2 (en) * 2018-03-05 2022-07-19 Infineon Technologies Ag Power switch with an integrated temperature and current sense circuit
JP7243845B2 (ja) * 2019-09-25 2023-03-22 富士電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203446A (ja) 2004-01-13 2005-07-28 Toyota Industries Corp 温度検出機能付き半導体装置
JP2011018676A (ja) 2009-07-07 2011-01-27 Renesas Electronics Corp 半導体装置
JP2014241334A (ja) 2013-06-11 2014-12-25 株式会社デンソー 半導体装置
WO2017141560A1 (ja) 2016-02-18 2017-08-24 富士電機株式会社 絶縁ゲート半導体装置
JP2020077674A (ja) 2018-11-05 2020-05-21 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
WO2021060545A1 (ja) 2021-04-01
EP3916805B1 (en) 2023-12-27
US20210384331A1 (en) 2021-12-09
CN113474886A (zh) 2021-10-01
EP3916806A1 (en) 2021-12-01
WO2021059881A1 (ja) 2021-04-01
CN113544846A (zh) 2021-10-22
EP3916805A1 (en) 2021-12-01
US20210384333A1 (en) 2021-12-09
JP7243844B2 (ja) 2023-03-22
EP3916805A4 (en) 2022-04-20
EP3916806B1 (en) 2023-11-29
EP3916806A4 (en) 2022-05-11
JPWO2021060545A1 (ja) 2021-04-01
JPWO2021059881A1 (ja) 2021-04-01

Similar Documents

Publication Publication Date Title
US11664368B2 (en) Low capacitance transient voltage suppressor including a punch-through silicon controlled rectifier as low-side steering diode
JP5863574B2 (ja) 半導体装置
WO2015174531A1 (ja) 半導体装置
US9024412B2 (en) Semiconductor device and method of manufacturing the same
TWI692164B (zh) 低電容瞬變電壓抑制器
US10566448B2 (en) Insulated gate bipolar transistor
JP7243845B2 (ja) 半導体装置
US10163890B2 (en) Semiconductor device
CN110890419A (zh) 半导体装置
JP2021048413A (ja) 半導体装置
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
JP2020074382A (ja) 半導体装置
WO2024080002A1 (ja) 半導体装置および半導体装置の製造方法
US20160260707A1 (en) Semiconductor device
JP7261277B2 (ja) 半導体装置
JP2022161286A (ja) 半導体装置
JP7442750B1 (ja) 半導体装置
US20230261040A1 (en) Semiconductor device including substrate layer with floating base region and gate driver circuit
CN111682059B (zh) 半导体装置
CN116805625A (zh) 具有沟槽接触部的过电压保护器件
JP2023003564A (ja) 半導体装置
JP2022082883A (ja) 半導体装置
KR20210042246A (ko) 제너 다이오드를 사용하는 감지 igbt에 대한 정전기 방전 처리
TW202303966A (zh) 具有有效互連結構的低電容雙通道和多通道的瞬態電壓抑制器件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230220

R150 Certificate of patent or registration of utility model

Ref document number: 7243845

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150