JP2014241334A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014241334A
JP2014241334A JP2013122918A JP2013122918A JP2014241334A JP 2014241334 A JP2014241334 A JP 2014241334A JP 2013122918 A JP2013122918 A JP 2013122918A JP 2013122918 A JP2013122918 A JP 2013122918A JP 2014241334 A JP2014241334 A JP 2014241334A
Authority
JP
Japan
Prior art keywords
divided
temperature sensor
electrode
surface electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013122918A
Other languages
English (en)
Other versions
JP6094392B2 (ja
Inventor
俊 杉浦
Shun Sugiura
俊 杉浦
康嗣 大倉
Yasutsugu Okura
康嗣 大倉
岳志 藤井
Takashi Fujii
岳志 藤井
鉄太郎 今川
Tetsutaro Imagawa
鉄太郎 今川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Denso Corp filed Critical Fuji Electric Co Ltd
Priority to JP2013122918A priority Critical patent/JP6094392B2/ja
Priority to US14/888,098 priority patent/US9691713B2/en
Priority to PCT/JP2014/002848 priority patent/WO2014199582A1/ja
Priority to CN201480032850.8A priority patent/CN105283951B/zh
Publication of JP2014241334A publication Critical patent/JP2014241334A/ja
Application granted granted Critical
Publication of JP6094392B2 publication Critical patent/JP6094392B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】表面電極と裏面電極がともにはんだ付けされる半導体装置において、反りを抑制しつつ、温度センサの温度検出精度の低下を抑制する。【解決手段】半導体装置(10)は、素子を有する半導体基板(12)と、半導体基板の表面上に設けられ、はんだ付けされる表面電極(18)と、半導体基板における表面と反対の裏面上に設けられ、はんだ付けされる裏面電極(14)と、半導体基板の表面上における分離領域(28)に設けられた保護膜(20)と、半導体基板の表面側に設けられた温度センサ(22)と、を備える。表面電極は、分離領域で、保護膜により、表面に沿う少なくとも2方向において複数に分割されている。分離領域は、分割されて互いに隣り合う表面電極の対向辺間に位置する対向領域(30)と、分離領域同士が交わる部分である交差領域(32)と、を含む。温度センサは、分離領域のうちの対向領域のみに配置されている。【選択図】図1

Description

本発明は、半導体基板の表面に形成された表面電極と、表面と反対の裏面に形成された裏面電極と、半導体基板の表面側に形成された温度センサと、を備え、表面電極及び裏面電極がともにはんだ付けされる半導体装置に関する。
従来、特許文献1に記載のように、半導体基板の表面に形成された表面電極(エミッタ電極、Auめっき膜)と、表面と反対の裏面に形成された裏面電極と、半導体基板の表面側に形成された温度センサと、を備え、表面電極及び裏面電極がともにはんだ付けされる半導体装置が知られている。
この半導体装置によれば、半導体基板の両面側に放熱することができる。
特開2005−268496号公報
ところで、裏面電極だけでなく、表面電極もはんだ付けされる半導体装置では、半導体基板と電極との線膨張係数差により、半導体装置に反りが生じるという問題がある。特許文献1に記載の半導体装置では、半導体基板の表面に沿う一方向において表面電極が分割されている。したがって、一方向において反りを抑制することはできるものの、一方向に直交する方向においては反りが生じてしまう。
これに対し、表面に沿う少なくとも2方向において、表面電極を分割することも考えられる。しかしながら、温度センサの配置と無関係に表面電極を分割すると、温度センサの配置箇所の温度が過度に高くなり、素子の温度検出精度が低下するという問題が生じる。
そこで、本発明は上記問題点に鑑み、表面電極と裏面電極がともにはんだ付けされる半導体装置において、反りを抑制しつつ、温度センサの温度検出精度の低下を抑制することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
開示された発明のひとつは、素子を有する半導体基板(12)と、素子と電気的に接続されるとともに半導体基板の表面上に設けられ、はんだ付けされる表面電極(18)と、素子と電気的に接続されるとともに半導体基板における表面と反対の裏面上に設けられ、はんだ付けされる裏面電極(14)と、半導体基板の表面上における分離領域(28)に設けられた保護膜(20)と、半導体基板の表面側に設けられた温度センサ(22)と、を備え、表面電極は、分離領域で、保護膜により、表面に沿う少なくとも2方向において複数に分割されており、分離領域は、分割されて互いに隣り合う表面電極の対向辺間に位置する対向領域(30)と、分離領域同士が交わる部分である交差領域(32)と、を含み、温度センサは、分離領域のうちの対向領域のみに配置されていることを特徴とする。
これによれば、表面電極(18)が、半導体基板(12)の表面に沿う一方向だけでなく、少なくとも2方向において分割されるため、半導体装置の反りを効果的に抑制することができる。
また、温度センサ(22)が対向領域(30)のみに配置されるため、温度センサ(22)周辺の保護膜(20)が、交差領域(32)に配置される構成に較べて少ない。したがって、温度センサ(22)周辺に保護膜(20)が集中配置されることによる熱抵抗増加を抑制し、ひいては温度センサ(22)周辺において温度が過度に高くなるのを抑制することができる。これにより、素子の温度に対して、温度センサ(22)による検出温度が過度に高くなる、すなわち、温度検出精度が低下するのを抑制することができる。
第1実施形態に係る半導体装置の概略構成を示す平面図である。 図1のII-II先に沿う断面図である。 第1変形例を示す平面図である。 第2変形例を示す平面図である。 試験に用いたサンプル1の概略構成を示す平面図である。 試験に用いたサンプル2の概略構成を示す平面図である。 試験に用いたサンプル3の概略構成を示す平面図である。 試験に用いたサンプル4の概略構成を示す平面図である。 試験に用いたサンプル5の概略構成を示す平面図である。 試験に用いたサンプル6の概略構成を示す平面図である。 試験に用いたサンプル7の概略構成を示す平面図である。 各サンプルの反り量と熱抵抗を示す図である。 第2実施形態に係る半導体装置の概略構成を示す平面図である。 第3変形例を示す平面図である。 第3実施形態に係る半導体装置の概略構成を示す平面図である。 第4変形例を示す平面図である。
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。以下においては、半導体基板の表面に沿う方向のうち、平面矩形の短手方向及び長手方向の一方を行方向、残りを列方向と示す。また、半導体基板の厚さ方向を単に厚さ方向とする。なお、図1,図3,図4,図13−図16に示す平面図では、分離領域としての対向領域と交差領域の位置関係をわかりやすくするために、対向領域の一部にハッチングを付与している。
(第1実施形態)
先ず、半導体装置の概略構成について説明する。本実施形態では、短手方向を行方向、長手方向を列方向と示す。
図1及び図2に示す半導体装置10は、素子が形成された半導体基板12を備える。本実施形態では、単結晶シリコンからなる半導体基板12に、IGBTが形成されている。この半導体基板12の表面及び裏面のうち、裏面の全域には、コレクタ電極としての裏面電極14が形成されている。この裏面電極14は、IGBTのコレクタ領域と電気的に接続されている。また。裏面電極14は、図示しない金属部材にはんだ付けされる。
一方、半導体基板12の表面には、下地電極16が形成されている。この下地電極16は、アルミニウムを主成分とする材料を用いて形成され、IGBTのエミッタ領域と電気的に接続されている。また、はんだに対する濡れ性などを向上するために、下地電極16上に、表面電極18が形成されている。この表面電極18は、例えばニッケルなどをメッキすることで形成されており、表面電極18と下地電極16とで、エミッタ電極が構成されている。また、表面電極18も、図示しない金属部材にはんだ付けされる。
また、半導体基板12の表面上には、保護膜20が形成されている。この保護膜20は、例えばポリイミドからなり、半導体基板12の表面上における分離領域28に設けられている。そして、表面電極18は、分離領域28で、保護膜20により、半導体基板12の表面に沿う少なくとも2方向において複数に分割されている。換言すれば、保護膜20により、表面電極18を複数に分割する分離領域28が形成されている。本実施形態では、表面電極18が、行方向及び列方向のそれぞれにおいて複数に分割されている。
また、半導体基板12の表面側には、下地電極16及び表面電極18とは電気的に独立して、温度センサ22が形成されている。この温度センサ22は、素子を過熱から保護するために、半導体基板12の温度を検出するものである。本実施形態では、温度センサ22として、ポリシリコンに不純物がドープされてなるダイオードを採用しており、順方向電圧Vfが温度に応じて変化する。また、温度センサ22の検出信号は、IGBTのゲートのオン/オフの制御に用いられ、詳しくは、IGBTが過熱状態となる前に、強制的にIGBTがオフされる。
温度センサ22は、図示しない絶縁膜を介して半導体基板12の表面上に形成されている。また、温度センサ22は、保護膜20によって被覆されている。
なお、図1に示す符号24は、半導体装置10の制御端子である。本実施形態では5つの制御端子24を有し、これら制御端子24は、半導体基板12の行方向一端側において、列方向に並んで設けられている。制御端子24のうち、温度センサ用端子24aは、配線26を介して温度センサ22と電気的に接続されている。なお、その他の制御端子24として、ゲート電極用の制御端子、電流センス用の制御端子、エミッタセンス用の制御端子を有している。例えばゲート電極用の制御端子とゲート電極とを繋ぐゲート配線も、保護膜20によって被覆されている。
次に、表面電極18の分割構造と温度センサ22の配置について詳しく説明する。
上記したように、表面電極18は、分離領域28で、保護膜20により、行方向及び列方向のそれぞれにおいて複数に分割されている。表面電極18の形状は略平面矩形で互いに等しく、各表面電極18は等間隔で3行6列配置となっている。換言すれば、保護膜20により、表面電極18は、3行6列に規則正しく分割されている。すなわち、複数に分割された表面電極18は、行方向及び列方向のそれぞれにおいて、線対称となっている。
分離領域28は、分割されて互いに隣り合う表面電極18の対向辺間に位置する対向領域30と、分離領域28同士が交わる部分である交差領域32と、を有している。本実施形態では、行方向及び列方向のそれぞれにおいて、隣り合う表面電極18の対向辺間が対向領域30となっている。また、行方向において表面電極18を分割する分離領域28と、列方向において表面電極18を分割する分離領域28とが交差する部分が交差領域32となっている。すなわち、図1に示すように、十字の交差部分が交差領域32となっている。この交差領域32は平面略矩形をなしている。
温度センサ22は、表面電極18が形成された領域のほぼ中心位置に形成されている。そして、分離領域28のうち、対向領域30のみに配置されている。換言すれば、温度センサ22全体が対向領域30内に配置されている。詳しくは、温度センサ22は、行方向において2行目に対応し、列方向において3列目と4列目との間に位置する対向領域30に配置されている。
次に、本実施形態に係る半導体装置10の効果について説明する。
ところで、エミッタ電極がはんだ付けされる構成では、下地電極上に表面電極が必要となる。したがって、エミッタ電極が厚くなり、半導体基板と、電極(裏面電極、下地電極、表面電極)との線膨張係数差により、半導体装置に反りが生じるという問題がる。これに対し、本実施形態によれば、表面電極18が、半導体基板12の表面に沿う一方向だけでなく、少なくとも2方向において分割されている。したがって、厚さ方向に直交する面内において、半導体装置10の反りを効果的に抑制することができる。
特に本実施形態では、表面電極18が、互いに直交する行方向及び列方向において、それぞれ複数に分割されている。したがって、厚さ方向に直交する面内において、半導体装置10の反りを、より効果的に抑制することができる。
また、温度センサ22が対向領域30のみに配置される。このため、温度センサ22が交差領域32に配置される構成に較べて、温度センサ22周辺の保護膜20が少ない。したがって、温度センサ22周辺に保護膜20が集中配置されることによる熱抵抗増加を抑制し、ひいては温度センサ22周辺において温度が過度に高くなるのを抑制することができる。これにより、素子の温度に対して、温度センサ22による検出温度が過度に高くなる、すなわち、温度検出精度が低下するのを抑制することができる。
また、本実施形態では、複数に分割された表面電極18が、行方向において中心線に対し線対称とされ、列方向において中心線に対し線対称とされている。したがって、半導体装置10に反りが生じたとしても、反りの偏りを抑制することができる。
また、温度センサ22は、表面電極18が形成された領域の中心に配置されている。素子の温度は、表面電極18の中心で最も高くなる。温度センサ22により、その温度を検出することで、素子を適切に保護することができる。
特に本実施形態では、表面電極18を、行方向において奇数個、列方向において偶数個に分割し、温度センサ22を、行方向において奇数個の真ん中に対応する対向領域30に配置している。これによれば、互いに異なる複数方向への分割と、表面電極18の中心への温度センサ22の配置を、簡素な構造で実現することができる。
(変形例)
温度センサ22を表面電極18の中心付近に配置する場合、行方向において奇数個、列方向において偶数個に分割すればよく、その分割数は、上記例に限定されるものではない。例えば図3に示す第1変形例のように、表面電極18を3行2列で分割し、温度センサ22の配置を、行方向において2行目に対応し、列方向において1列目と2列目との間に位置する対向領域30内としても良い。
また、図4に示す第2変形例のように、平面矩形の短手方向を列方向、長手方向を行方向とし、表面電極18を3行2列で分割する。そして、温度センサ22の配置を、行方向において2行目に対応し、列方向において1列目と2列目との間に位置する対向領域30内としても良い。
第1変形例及び第2変形例に示す分割パターンは、温度センサ22を表面電極18の中心付近に配置する構成において、表面電極18の分割数を最少(6個)とするパターンである。したがって、半導体装置10をより簡素化することができる。なお、図3及び図4に示す例においても、十字の交差部分が交差領域32となっている。
(試験結果)
本発明者は、表面電極18の分割を異ならせた7種類のサンプルを作成した。図5〜図11に、各サンプルの概略構成を示す。そして、各サンプルについて、反り量と熱抵抗を測定した。測定結果を、図12に示す。
各サンプルにおいて、半導体基板12は行方向に約10.6mm、列方向に約12.6mmとした。また、表面電極18が形成される領域は同じとし、行方向に約8mm、列方向に約11mmとした。温度センサ22の位置は、表面電極18の形成領域の中心とした。また、分離領域28の幅を約0.4mm、温度センサ22の行方向の長さを約0.8mmとした。
図5に示すように、サンプル1では、表面電極18が分割されていない。すなわち、表面電極18の個数は「1」である。図6に示すように、サンプル2では、表面電極18が、列方向において2分割されている。すなわち、表面電極18の個数は「2」である。図7に示すように、サンプル3では、表面電極18が、行方向において2分割されるとともに、一方の行のみが列方向において2分割されている。すなわち、表面電極18の個数は「3」である。温度センサ22の長さは分離領域28の幅よりも長いので、紙面上側の表面電極18の一部まで(0.3mm程度)分離領域28が延設されている。そして、温度センサ22は、大部分が交差領域32に配置されつつ、残りの部分が対向領域30と上記延設領域に配置されている。
図8に示すように、サンプル4では、表面電極18が、行方向において2分割されるとともに、列方向において2分割されている。すなわち、表面電極18の個数は「4」である。温度センサ22は、大部分が交差領域32に配置されつつ、残りの部分が対向領域30に配置されている。図9に示すように、サンプル5では、表面電極18が、行方向において3分割されるとともに、紙面下側の2つの行のみが列方向において2分割されている。すなわち、表面電極18の個数は「5」である。温度センサ22は、その全体が対向領域30に配置されている。
図10に示すように、サンプル6では、表面電極18が、行方向において3分割されるとともに、列方向において2分割されている。すなわち、表面電極18の個数は「6」であり、上記した第1変形例と同じ構成となっている。温度センサ22は、その全体が対向領域30に配置されている。図11に示すように、サンプル7では、表面電極18が、行方向において5分割されるとともに、列方向において2分割されている。すなわち、表面電極18の個数は「10」である。温度センサ22は、その全体が対向領域30に配置されている。
図12に示すように、サンプル2,4の結果から、表面電極18を2方向で分割すると、反りを低減できることが明らかとなった。また、サンプル1−7の結果から、表面電極18の分割数を多くするほど反りを低減できることが明らかとなった。また、サンプル1〜4の結果から、温度センサ22を交差領域32に配置すると、熱抵抗が高くなることが明らかとなった。さらに、温度センサ22を対向領域30に配置したサンプル5−7では、サンプル3,4よりも、反りを低減でき、且つ、熱抵抗を小さくすることができた。なお、サンプル6はサンプル5よりも反りを低減でき、且つ、サンプル5とほぼ同じ熱抵抗を示した。
(第2実施形態)
本実施形態において、上記実施形態に示した半導体装置10と共通する部分についての説明は割愛する。
本実施形態では、分割された表面電極18の、一部の行における列数が残りの行における列数と異なる点を特徴とする。図13は、表面電極18が、行方向において奇数個に分割され、奇数個の真ん中の行のみが列方向において偶数個に分割され、残りの行は列方向において奇数個に分割された構成の一例を示している。図13では、表面電極18が、行方向において3分割され、2行目のみが列方向において2分割され、1行目と3行目は列方向において3分割されている。
2行目の2つの表面電極18の形状は略平面矩形で互いに等しくなっている。また、1行目と3行目において、1列目と3列目における表面電極18の形状は略平面矩形で互いに等しくなっている。そして、複数に分割された表面電極18は、行方向及び列方向のそれぞれにおいて、線対称となっている。
温度センサ22は、表面電極18が形成された領域のほぼ中心位置であって、2行目の2つの表面電極18の間の対向領域30内に配置されている。図13では、T字の交差部分が交差領域32となっている。この交差領域32は、平面略矩形をなしている。
次に、本実施形態に係る半導体装置10の効果について説明する。
本実施形態に示す半導体装置10も、第1実施形態と同等の効果を奏することができる。また、1行目と3行目については、表面電極18を2行目と同じ2列とするのではなく、2行目よりも多い3列としている。したがって、全ての行において列数を同じくする構成に較べて、列方向の反りを、より効果的に抑制することができる。
(変形例)
分割された表面電極18の、一部の列における行数が残りの列における行数と異なる構成としても良い。図14は、表面電極18が列方向において4以上の偶数個に分割され、真ん中の2つの列のみが行方向において奇数個に分割され、残りの列は行方向において偶数個に分割された構成の一例を示している。図14に示す第3変形例では、表面電極18が、列方向において4分割され、2列目及び3列目のみ行方向において3分割され、1列目と4行目は行方向において2分割されている。
1列目及び4行目のそれぞれの2つの表面電極18の形状は略平面矩形で互いに等しくなっている。また、2列目及び3列目において、1行目と3行目における表面電極18の形状は略平面矩形で互いに等しくなっている。そして、複数に分割された表面電極18は、行方向及び列方向のそれぞれにおいて、線対称となっている。
温度センサ22は、表面電極18が形成された領域のほぼ中心位置であって、2列目と3列目の表面電極18の間の対向領域30内に配置されている。図14では、T字の交差部分と、十字の交差部分とが、交差領域32となっている。
なお、1列目及び4列目の行数を、2列目及び3列目の行数よりも多くすると、全ての列において行数を同じくする構成に較べて、行方向の反りを、より効果的に抑制することができる。
(第3実施形態)
本実施形態において、第1実施形態に示した半導体装置10と共通する部分についての説明は割愛する。
本実施形態では、表面電極18として、温度センサ22が配置される対向領域30に隣接する2つの中心電極34と、該中心電極34を取り囲むように配置された複数の周辺電極36と、を有することを特徴とする。
図15は、その一例を示している。図15では、2つの中心電極34が、二等辺三角形をなしており、互いの底辺の間の対向領域30に温度センサ22が配置されている。また、中心電極34を取り囲むように、周辺電極36は、行方向において2分割、列方向において2分割されている。4つの周辺電極36は、平面矩形の1つの角部を切り取ってなる5角形をなしている。そして、複数に分割された表面電極18は、行方向及び列方向のそれぞれにおいて、線対称となっている。
図15に示すように、周辺電極36は、行方向及び列方向において、それぞれ2分割されている。また、中心電極34も列方向において2分割されている。そして、中心電極34と周辺電極36とを分割する分離領域28は、行方向及び列方向のそれぞれに略45度の傾きをもって延設されている。図15では、Y字の交差部分と、変形十字の交差部分とが、交差領域32となっている。Y字の交差領域32は、平面略三角形をなしている。
次に、本実施形態に係る半導体装置10の効果について説明する。
本実施形態に示す半導体装置10も、第1実施形態と同等の効果を奏することができる。また、同じ電極数において、第1実施形態よりも、表面電極18が形成される領域に占める分離領域28の割合を小さくすることができる。これにより、分割構造を採用しながらも、表面電極18から金属部材への放熱性の低下を抑制することができる。
(変形例)
中心電極34と周辺電極36を有する構成は、上記例に限定されるものではない。例えば図16に示す第4変形例のように、2つの中心電極34が、互いに等しい平面矩形状をなし、2つの中心電極34の間の対向領域30に温度センサ22が配置されている。また、中心電極34を取り囲むように、周辺電極36は、6個に分割されている。中心電極34に対して、紙面上下には、それぞれ2つの周辺電極36が位置している。また、中心電極34に対して、紙面左右には、それぞれ1つの周辺電極36が位置している。そして、上下の周辺電極36と左右の周辺電極36とが隣り合う部分の対向領域30は、行方向及び列方向のそれぞれに傾きをもって延設されている。このため、上下の周辺電極36と左右の周辺電極36は台形となっている。
図16では、Y字の交差部分と、十字の交差部分とが、交差領域32となっている。
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
温度センサ22の配置は、表面電極18が形成される領域の略中心に限定されるものではない。例えば図15において、周辺電極36同士の対向領域30に、温度センサ22が配置される構成としても良い。
半導体基板12に形成される素子は、IGBTに限定されない。温度センサ22により半導体基板12(素子)の温度が検出されて、その作動が制御される素子であれば採用することができる。IGBT以外のパワートランジスタ、例えばパワーMOSFETを採用することもできる。
温度センサ22は、ポリシリコンを用いて形成されたダイオードに限定されない。例えば半導体基板12に不純物を導入して形成されたダイオードを温度センサ22としても良い。この場合、温度センサ22は、半導体基板12の表面上ではなく、半導体基板12の表面側の表層に形成されることとなる。
表面電極18の分割方向は、行方向及び列方向の2方向に限定されるものではない。表面電極18は、互いに異なる少なくとも2方向に分割されれば良い。
10・・・半導体装置、12・・・半導体基板、14・・・裏面電極、16・・・下地電極、18・・・表面電極、20・・・保護膜、22・・・温度センサ、24・・・制御端子、24a・・・温度センサ用端子、26・・・配線、28・・・分離領域、30・・・対向領域、32・・・交差領域、34・・・中心電極、36・・・周辺電極、

Claims (8)

  1. 素子を有する半導体基板(12)と、
    前記素子と電気的に接続されるとともに前記半導体基板の表面上に設けられ、はんだ付けされる表面電極(18)と、
    前記素子と電気的に接続されるとともに前記半導体基板における前記表面と反対の裏面上に設けられ、はんだ付けされる裏面電極(14)と、
    前記半導体基板の表面上における分離領域(28)に設けられた保護膜(20)と、
    前記半導体基板の表面側に設けられた温度センサ(22)と、を備え、
    前記表面電極は、前記分離領域で、前記保護膜により、前記表面に沿う少なくとも2方向において複数に分割されており、
    前記分離領域は、分割されて互いに隣り合う前記表面電極の対向辺間に位置する対向領域(30)と、前記分離領域同士が交わる部分である交差領域(32)と、を含み、
    前記温度センサは、前記分離領域のうちの前記対向領域のみに配置されていることを特徴とする半導体装置。
  2. 前記表面電極(18)は、前記表面に沿い、互いに直交する行方向及び列方向において、それぞれ複数に分割されていることを特徴とする請求項1に記載の半導体装置。
  3. 複数に分割された前記表面電極(18)は、前記行方向において線対称とされ、前記列方向において線対称とされていることを特徴とする請求項2に記載の半導体装置。
  4. 前記温度センサ(22)は、前記表面電極(18)が形成される領域の中心に配置されていることを特徴とする請求項3に記載の半導体装置。
  5. 前記表面電極(18)は、前記行方向において奇数個に分割され、前記列方向において偶数個に分割されており、
    前記温度センサ(22)は、前記行方向において奇数個の真ん中に対応する前記対向領域(30)に配置されていることを特徴とする請求項4に記載の半導体装置。
  6. 前記表面電極(18)は、前記行方向において奇数個に分割され、奇数個の真ん中の行のみが前記列方向において偶数個に分割され、残りの行は前記列方向において奇数個に分割されていることを特徴とする請求項4に記載の半導体装置。
  7. 前記表面電極(18)は、前記列方向において4以上の偶数個に分割され、真ん中の2つの列のみが前記行方向において奇数個に分割され、残りの列は前記行方向において偶数個に分割されていることを特徴とする請求項4に記載の半導体装置。
  8. 前記表面電極(18)は、前記温度センサ(22)が配置される前記対向領域(30)に隣接する2つの中心電極(34)と、該中心電極を取り囲むように配置された複数の周辺電極(36)と、を含むことを特徴とする請求項4に記載の半導体装置。
JP2013122918A 2013-06-11 2013-06-11 半導体装置 Active JP6094392B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013122918A JP6094392B2 (ja) 2013-06-11 2013-06-11 半導体装置
US14/888,098 US9691713B2 (en) 2013-06-11 2014-05-29 Semiconductor device
PCT/JP2014/002848 WO2014199582A1 (ja) 2013-06-11 2014-05-29 半導体装置
CN201480032850.8A CN105283951B (zh) 2013-06-11 2014-05-29 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013122918A JP6094392B2 (ja) 2013-06-11 2013-06-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2014241334A true JP2014241334A (ja) 2014-12-25
JP6094392B2 JP6094392B2 (ja) 2017-03-15

Family

ID=52021901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013122918A Active JP6094392B2 (ja) 2013-06-11 2013-06-11 半導体装置

Country Status (4)

Country Link
US (1) US9691713B2 (ja)
JP (1) JP6094392B2 (ja)
CN (1) CN105283951B (ja)
WO (1) WO2014199582A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017204570A (ja) * 2016-05-11 2017-11-16 株式会社デンソー 半導体装置
WO2021059881A1 (ja) * 2019-09-25 2021-04-01 富士電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019830A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体装置の製造方法
JP2011066377A (ja) * 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法
JP2011082585A (ja) * 2011-01-25 2011-04-21 Toshiba Corp 絶縁ゲート型半導体装置
JP2012099695A (ja) * 2010-11-04 2012-05-24 Toyota Motor Corp 半導体装置
JP2012156398A (ja) * 2011-01-27 2012-08-16 Toyota Motor Corp 半導体装置
JP2012195338A (ja) * 2011-03-15 2012-10-11 Fuji Electric Co Ltd 半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0671063B2 (ja) * 1989-09-11 1994-09-07 株式会社東芝 大電力半導体装置
JPH09135023A (ja) * 1995-11-08 1997-05-20 Toshiba Corp 圧接型半導体装置
KR970054363A (ko) * 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
GB9605672D0 (en) * 1996-03-18 1996-05-22 Westinghouse Brake & Signal Insulated gate bipolar transistors
US6803667B2 (en) * 2001-08-09 2004-10-12 Denso Corporation Semiconductor device having a protective film
JP2003224275A (ja) 2002-01-29 2003-08-08 Fuji Electric Co Ltd 半導体装置
JP3750680B2 (ja) * 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置
DE102004055908A1 (de) 2003-11-21 2005-07-28 Denso Corp., Kariya Halbleiteranordnung mit einem Paar von Wärmeabstrahlplatten
JP2005167075A (ja) * 2003-12-04 2005-06-23 Denso Corp 半導体装置
JP4703138B2 (ja) 2004-06-18 2011-06-15 株式会社東芝 絶縁ゲート型半導体装置
JP4498170B2 (ja) 2005-03-02 2010-07-07 三菱電機株式会社 半導体装置及びその製造方法
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
JP4659534B2 (ja) * 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
WO2007043562A1 (ja) * 2005-10-14 2007-04-19 Sharp Kabushiki Kaisha インターコネクタ、それを用いる太陽電池ストリングおよびその製造方法、ならびに、その太陽電池ストリングを用いる太陽電池モジュール
US20090085031A1 (en) * 2006-03-16 2009-04-02 Tokyo Electron Limited Wafer-Shaped Measuring Apparatus and Method for Manufacturing the Same
WO2008047580A1 (fr) * 2006-09-28 2008-04-24 Kyocera Corporation Élément de batterie solaire et procédé de fabrication associé
KR101199904B1 (ko) * 2008-09-25 2012-11-09 파나소닉 주식회사 적외선 센서
DE102010038933A1 (de) * 2009-08-18 2011-02-24 Denso Corporation, Kariya-City Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
JP5545000B2 (ja) * 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
US9314930B2 (en) * 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019830A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体装置の製造方法
JP2011066377A (ja) * 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法
JP2012099695A (ja) * 2010-11-04 2012-05-24 Toyota Motor Corp 半導体装置
JP2011082585A (ja) * 2011-01-25 2011-04-21 Toshiba Corp 絶縁ゲート型半導体装置
JP2012156398A (ja) * 2011-01-27 2012-08-16 Toyota Motor Corp 半導体装置
JP2012195338A (ja) * 2011-03-15 2012-10-11 Fuji Electric Co Ltd 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017204570A (ja) * 2016-05-11 2017-11-16 株式会社デンソー 半導体装置
WO2021059881A1 (ja) * 2019-09-25 2021-04-01 富士電機株式会社 半導体装置
WO2021060545A1 (ja) * 2019-09-25 2021-04-01 富士電機株式会社 半導体装置およびシステム
JPWO2021059881A1 (ja) * 2019-09-25 2021-04-01
JPWO2021060545A1 (ja) * 2019-09-25 2021-04-01
JP7243845B2 (ja) 2019-09-25 2023-03-22 富士電機株式会社 半導体装置
JP7243844B2 (ja) 2019-09-25 2023-03-22 富士電機株式会社 半導体装置およびシステム
US12094960B2 (en) 2019-09-25 2024-09-17 Fuji Electric Co., Ltd. Semiconductor device and system

Also Published As

Publication number Publication date
US20160163656A1 (en) 2016-06-09
WO2014199582A1 (ja) 2014-12-18
CN105283951A (zh) 2016-01-27
JP6094392B2 (ja) 2017-03-15
US9691713B2 (en) 2017-06-27
CN105283951B (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
JP5720788B2 (ja) 超接合半導体装置
JP6507609B2 (ja) 半導体装置
JP6391845B2 (ja) 半導体装置およびそれを備える半導体モジュール
JP6460016B2 (ja) スイッチング素子
JP7206652B2 (ja) 半導体装置、半導体パッケージ、半導体モジュール、および半導体回路装置
JP6299789B2 (ja) スイッチング素子
JP7476989B2 (ja) 半導体モジュール
JP6264334B2 (ja) 半導体装置
JP6805776B2 (ja) 半導体装置
TWI659611B (zh) 半導體裝置
JP6094392B2 (ja) 半導体装置
US9601573B2 (en) Semiconductor device for reducing propagation time of gate input signals
JP2018186302A (ja) 半導体装置およびそれを備える半導体モジュール
US9111988B2 (en) Semiconductor device
JP2013105932A (ja) 半導体装置
JP2022038003A (ja) 半導体装置
JP5549477B2 (ja) 半導体装置
JP7302715B2 (ja) 半導体装置
JP7160079B2 (ja) 半導体装置
JP2016162898A (ja) 半導体装置
JP2022074956A (ja) 半導体装置
JP2024100084A (ja) 半導体装置
JP2021040062A (ja) 半導体装置
JP2006317183A (ja) 加速度センサ
JP2017168755A (ja) 半導体装置およびそれを用いたインバータ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20161122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R150 Certificate of patent or registration of utility model

Ref document number: 6094392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250