JP2012195338A - 半導体装置 - Google Patents

Abstract

【課題】半導体素子が短絡破壊したとき、ヒューズを設けることなく、主電流を遮断できる半導体装置を提供すること。
【解決手段】半導体装置１００を構成するパワー半導体素子を小さな半導体素子１に分割し、この小さな半導体素子１にそれぞれ1本のボンディングワイヤ１７を接続する。小さな半導体素子１が短絡破壊したとき、破壊した小さな半導体素子１に接続するワイヤ１７（ヒューズの役割をさせる）を溶断し、且つ、制御回路３０からオフ信号を健全な半導体素子１に与える。このようにして、半導体装置１００が短絡破壊したとき、ヒューズを設けることなく、主電流を遮断することができる。
【選択図】 図１

Description

この発明は、過電流で素子が破壊したとき、ヒューズなしで半導体素子に流れる電流を遮断できる半導体装置に関する。

図６は、従来の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は活性領域の要部断面図である。ここでは、半導体装置５００はパワーＭＯＳＦＥＴ５０と制御回路および温度センサが同一基板に構成されている。但し、図６ではパワーＭＯＳＦＥＴ５０のみ示した。このパワーＭＯＳＦＥＴ５０は、ｎチャネル型でトレンチ型のパワーＭＯＳＦＥＴを例に挙げた。

このパワーＭＯＳＦＥＴ５０は、ｎ型半導体基板５１の第１主面の表面層に選択的にｐウェル層５２を形成し、このｐウェル層５２を貫通しｎ型半導体基板５１に達するトレンチ５３を形成する。このトレンチ５３の側壁に接しｐウェル層５２の表面層にｎソース層５４を形成する。トレンチ５３内壁にゲート酸化膜５５を形成し、このゲート酸化膜５５上にトレンチ５３を充填するゲート電極５６を形成する。

ゲート電極５６上とｎソース層５４上を層間絶縁膜５７で被覆し、この層間絶縁膜５７にコンタクトホールを開けて、ｎソース層５４に接するソース電極５８を形成する。また、層間絶縁膜５７上にゲート電極５６と接続するゲート電極パッド５９を形成する。このゲート電極パッド５９と離れてソース電極５８上の保護膜６０を開口しソース電極パッド６１を形成する。ｐウェル層５２の外側に耐圧構造６６を形成する。

ｎ型半導体基板５１の第２主面の表面層にｎドレイン層６２を形成し、その上に（図６では下側に）ドレイン電極６３を形成する。
このソース電極パッド６１は図示しない外部導出端子とボンディングワイヤ６４（以下、単にワイヤと称す）で接続する。許容する通電電流の関係でワイヤ６４の太さや本数を決める。図示しない温度センサ７０は、このパワーＭＯＳＦＥＴ５０の近傍に配置される。

また、ゲート電極パッド５９は図示しない制御回路と配線パターン６５で接続する。
図６のパワーＭＯＳＦＥＴ５０のドレイン−ソース間に電圧を印加し、ゲート−ソース間にゲート電圧を印加すると、パワーＭＯＳＦＥＴ５０は導通してドレイン電流が流れる。

このパワーＭＯＳＦＥＴ５０が正常動作しているときはワイヤ６４は溶断しないように、ワイヤ６４の径やワイヤ本数にマージンを持たせて設計し、パワーＭＯＳＦＥＴ５０が短絡破壊した際にも、ワイヤ６４は十分に電流が流せるようにしている。そのため、パワーＭＯＳＦＥＴ５０が破壊してもドレイン電流は流れ続け、ｎ型半導体基板５１を焼損させたり、図示しない負荷を破損させたりする場合がある。

それを防止するために、通常、パワーＭＯＳＦＥＴ５０が短絡破壊を起こした場合には、ドレイン電流を遮断するために通電経路にヒューズを入れる場合が一般的である。
また、特許文献１では、過熱、過電流時に保護回路によりパワーＭＯＳＦＥＴをオフしてパワーＭＯＳＦＥＴを保護することが記載されている。

また、特許文献２、３では、ヒューズにより半導体素子および負荷を保護することが記載されている。

特開２００３−３０９２６４号公報 特開平１０−１１６５５２号公報 特開平１１−２０６００５号公報

しかし、パワーＭＯＳＦＥＴ５０の図示しない外部導出端子にヒューズを接続すると、材料費および工数が共にアップしてコストが増大する。また、パワーＭＯＳＦＥＴ５０にヒューズを内蔵させるとパワーＭＯＳＦＥＴ５０が大型化する。

前記の特許文献１において、保護回路の出力でパワーＭＯＳＦＥＴをオフしてパワーＭＯＳＦＥＴを保護するということは、パワーＭＯＳＦＥＴが正常動作することを前提としている。パワーＭＯＳＦＥＴが短絡破壊した場合には、外部からの制御信号ではパワーＭＯＳＦＥＴをオフできない。

また、特許文献２、３で示すように、ヒューズを使用すれば、パワーＭＯＳＦＥＴが短絡破壊した場合でも電流を遮断できる。しかし、ヒューズを設けると、上述のように材料費および工数が共にアップしてコストが増大し、さらに半導体装置が大型化する。

この発明の目的は、前記の課題を解決して、半導体素子が短絡破壊したとき、ヒューズを設けることなく、半導体素子に流れる電流を遮断できる半導体装置を提供することにある。

前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、複数の半導体素子と、一端が前記複数の半導体素子の主電極にそれぞれ接続され他端が共通に接続される複数のボンディングワイヤと、前記複数の半導体素子の温度をそれぞれ検出する複数の温度センサと、前記複数の半導体素子を駆動・制御する制御回路とを有し、前記複数の温度センサのうちの一つの温度センサが過電流による温度上昇を検出するとし、前記複数の半導体素子の全てに前記制御回路を通してオフ信号を伝送する構成とする。

また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記温度センサは短絡破壊で生じる過電流による温度上昇を検出するものであるとよい。

また、特許請求の範囲の請求項３記載の発明によれば、請求項１または２に記載の発明において、前記一つの温度センサが過電流による温度上昇を検出しなくなっても前記オフ信号を伝送し続けるとよい。

また、特許請求の範囲の請求項４に記載の発明によれば、請求項３に記載の発明において、外部よりの指示があると、前記オフ信号の伝送を解除するとよい。
また、特許請求の範囲の請求項５に記載の発明によれば、請求項１ないし４のいずれか一項に記載の発明において、前記複数の半導体素子と、前記制御回路および前記複数の温度センサが同一半導体基板に形成されるとよい。

また、特許請求の範囲の請求項６に記載の発明によれば、請求項１ないし５のいずれか一項に記載の発明において、前記半導体素子が分離層で囲まれるとよい。
また、特許請求の範囲の請求項７に記載の発明によれば、請求項１ないし６のいずれか一項に記載の発明において、前記温度センサがｐｎダイオードからなるとよい。

また、特許請求の範囲の請求項８に記載の発明によれば、請求項１ないし４のいずれか一項に記載の発明において、前記複数の半導体素子および前記制御回路がそれぞれ個別の半導体基板に形成され、前記半導体素子および前記制御回路が導電パターン付絶縁基板に固着されているとよい。

また、特許請求の範囲の請求項９に記載の発明によれば、請求項１，２，３，４，８のいずれか一項に記載の発明において、前記温度センサが前記半導体素子上の層間絶縁膜上に配置されるとよい。

また、特許請求の範囲の請求項１０に記載の発明によれば、請求項１ないし９のいずれか一項に記載の発明において、前記半導体素子が、ＭＯＳＦＥＴもしくはＩＧＢＴである
とよい。

この発明によると、半導体装置を構成するパワー半導体素子を小さな半導体素子に分割し、この小さな半導体素子にそれぞれ個別のボンディングワイヤの一端を接続し、他端を共通接続する。一つの小さな半導体素子が短絡破壊したとき、制御回路から全ての小さな半導体素子にオフ信号を与えて短絡した小さな半導体素子に電流を集中させ、当該小さな半導体素子に接続するワイヤ（ヒューズの役割をさせる）を溶断させることにより、半導体装置が短絡破壊したとき、ヒューズを設けることなく、主電流を遮断することができる。

この発明の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は活性領域の要部断面図である。 温度センサに接続する配線パターンの平面図である。 図１（ｂ）のＡ部の詳細な断面図である。 図１の小さなＭＯＳＦＥＴを含む全体の回路図である。 図５は、この発明の第２実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は活性領域の要部断面図である。 従来の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は活性領域の要部断面図である。

実施の形態を以下の実施例で説明する。

図１は、この発明の実施の形態に係る半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は活性領域の要部断面図である。ここでは、半導体装置１００は半導体素子である複数個の小さなパワーＭＯＳＦＥＴ１（以下、単に小さなＭＯＳＦＥＴと称す）、制御回路３０および小さなＭＯＳＦＥＴ１ごとに設けられた温度センサ３１が同じｎ型半導体基板２に構成された例に挙げた。また、この小さなＭＯＳＦＥＴ１を図示しない多数のセルで構成するようにしてもよい。

半導体装置１００では、６個の小さなＭＯＳＦＥＴ１が並列接続され、一つのパワーＭＯＳＦＥＴ１０１として動作する。各小さなＭＯＳＦＥＴ１はそれぞれ分離層１３で囲まれ互いが電気的に絶縁されている。小さなＭＯＳＦＥＴ１自体の耐圧構造が耐圧を十分確保できればこの分離層１３は必ずしも必要としない。

各小さなＭＯＳＦＥＴ１の主電極であるソース電極パッド９にはそれぞれ１本のボンディングワイヤ１７（以下、単にワイヤと称す）の一端が接続し、それぞれのワイヤ１７の他端は共通電極パッド１８に接続し、この共通電極パッド１８はＧＮＤパッド１９に直接または別のパッドを介してワイヤ３５で接続する。

また、温度センサ３１はｐｎダイオード３２で形成され、上述のように各小さなＭＯＳＦＥＴ１にそれぞれ設けられている。この温度センサ３１は制御回路３０に配線パターン３３で接続されている。また、このｐｎダイオード３２は前記のｎ型半導体基板２に形成され、制御回路３０への配線３４は、図２に示すように、各ｐｎダイオード３２のアノードとカソードに接続され、配線パターン３３を構成する配線３４の総本数は１２本になる。すなわち、配線３４は層間絶縁膜１１上の１２本の配線パターン３３として形成される。制御回路３０は６個の小さなＭＯＳＦＥＴ１を制御・駆動する機能を有する。半導体装置１００がモジュールの一部（部品）となる場合は、前記した６個の小さなＭＯＳＦＥＴ１で構成されるパワーＭＯＳＦＥＴ１０１が複数個ケース内に収納され、これら複数のパワーＭＯＳＦＥＴ１０１を制御・駆動する図示しない主制御回路もケース内に収納される。この場合、前記の制御回路３０はこの主制御回路の一部を構成することになる。

前記ＧＮＤパッド１９は、ワイヤ３５で、例えば図示しないバッテリーの陰極に、外部導出端子を介して接続される。この外部導出端子はケースに固着している。各小さなＭＯＳＦＥＴ１のゲート電極７はゲート電極パッド１０に接続し、このゲート電極パッド１０は制御回路３０と配線パターン３６を介して接続する。この配線パターン３６は、各ゲート電極パッド１０と制御回路３０とを共通に接続する少数本のパターン、もしくは個別に接続するパターンであり、層間絶縁膜８上に形成される。Ｖｃｃパッド３７は制御回路３０の高電位側端子であり、ＧＮＤパッド１９は制御回路３０の低電位側端子である。Ｖｃｃパッド３７はワイヤ３８で例えば図示しないバッテリーの陽極に接続する。

前記のゲート電極パッド１０を形成せずに、分離層１３上に形成した例えばＬＯＣＯＳ酸化膜などの層間絶縁膜上に配線パターンを形成してゲート電極７と制御回路３０を直接接続する場合もある。

図３は、図１の小さなＭＯＳＦＥＴ１の詳細な断面図である。小さなＭＯＳＦＥＴ１は、ｎ型半導体基板２の第１主面の表面層に選択的にｐウェル層３を形成し、このｐウェル層３を貫通しｎ型半導体基板２に達するトレンチ４を形成する。このトレンチ４の側壁に接しｐウェル層３の表面層にｎソース層５を形成する。トレンチ４の内壁にゲート酸化膜６を形成し、このゲート酸化膜６上にトレンチ４を充填するゲート電極７を形成する。

ゲート電極７上とｎソース層５上を層間絶縁膜８で被覆し、この層間絶縁膜８にコンタクトホールを開けて、ｎソース層５に接するソース電極９を形成する。また、図１に示す半導体装置と同様に、層間絶縁膜８上にゲート電極７と接続する図示しないゲート電極パッド１０を形成する。このゲート電極パッド１０と離れてソース電極９上の保護膜１１を開口しソース電極パッド１２を形成する。

ｎ型半導体基板２の第２主面の表面層にｎドレイン層１４を形成し、その上に（図３では下側に）ドレイン電極１５を形成する。上述の説明いおいて、小さなＭＯＳＦＥＴ１はｎチャネル型で示したが、ｐチャネル型の場合もある。

図４は、図１の小さなＭＯＳＦＥＴ１を含む全体の回路図である。Ｖｃｃパッド３７とＧＮＤパッド１９は制御回路３０内に配置され、各小さなＭＯＳＦＥＴ１のゲートは制御回路３０に接続される。なお、これは、各ゲートと制御回路３０とを個別に接続する場合の図である。また、温度センサ３１は各小さなＭＯＳＦＥＴ１に近接して設けられ、その配線は制御回路３０に接続される。各ソース電極パッド１２は各小さなＭＯＳＦＥＴ１のソースに接続され、各ドレインはドレイン電極１５に共通に接続されている。

つぎに、この半導体装置の動作を説明する。図１で説明したように、図６のパワーＭＯＳＦＥＴ５０を６分割して半導体素子である小さなＭＯＳＦＥＴ１を６個作成する。各小さなＭＯＳＦＥＴ１のソース電極パッド１２にはそれぞれ１本のワイヤ１７の一端が接続し、そのワイヤ１７の他端は共通電極パッド１８に共通に接続されている。また、各小さなＭＯＳＦＥＴ１にはそれぞれ温度センサ３１が近接されて形成されている。尚、共通電極パッド１８を設けないで図示しない外部導出端子にワイヤ１７の他端を接続する場合もある。

小さなＭＯＳＦＥＴ１に何らかの原因（負荷短絡、誤動作など）で過電流が流れて温度センサ３１が動作すると、各小さなＭＯＳＦＥＴ１のゲート電極パッド１０に伝達される全てのゲート信号が小さなＭＯＳＦＥＴ１のオフ（遮断）を指示するオフ信号となり、全ての小さなＭＯＳＦＥＴ１をオフさせる。その後、小さなＭＯＳＦＥＴ１の温度が下がっても、ゲート信号はオフの状態を維持し、全ての小さなＭＯＳＦＥＴ１をオフ状態に保持する。このオフ状態は制御回路３０や小さなＭＯＳＦＥＴ１に電力を供給する例えばバッテリーを回路から外さない限り継続するように設計する。もしくは、図示しない外部回路からオフ状態解除を指示する信号が入力されると、オフ状態を解除するようにしてもよい。

前記のワイヤ１７は、小さなＭＯＳＦＥＴ１が短絡破壊を起こさない範囲では溶断しないようにし、短絡破壊して小さなＭＯＳＦＥＴ１の定格電流の数倍の電流が流れたとき溶断するように、設計する。

ここで、小さなＭＯＳＦＥＴ１の一つが短絡破壊を起こした場合を例に挙げて説明する。６個の小さなＭＯＳＦＥＴ１の一つが短絡破壊を起こすと、短絡破壊した小さなＭＯＳＦＥＴ１に過電流が流れて温度センサ３１が動作する（短絡したことを示す出力を制御回路３０に伝達する）動作温度に上昇する。その動作温度に達すると、温度センサ３１の出力により制御回路３０が短絡が生じた場合の動作に移行し、各小さなＭＯＳＦＥＴ１のゲート電極パッド１０にオフのゲート信号が与えられて、健全な全ての小さなＭＯＳＦＥＴ１は一斉にオフ状態となる。

これにより短絡破壊した小さなＭＯＳＦＥＴ１に電流が集中し、大きな電流が流れる。この大きな電流が小さなＭＯＳＦＥＴ１の定格電流の数倍に達するとこの小さなＭＯＳＦＥＴ１のソース電極パッド１２に接続するワイヤ１７が溶断する。ワイヤ１７が溶断すると短絡破壊した小さなＭＯＳＦＥＴ１は回路から切り離され（オープンになり）、短絡電流は遮断される。短絡破壊した小さなＭＯＳＦＥＴ１の温度が低下しても健全な全ての小さなＭＯＳＦＥＴ１に与えられるオフのゲート信号は維持されるように回路設計をする。

また、前記した温度センサ３１が正常動作時には作動しないように、動作温度を２００℃以上に設定する。温度センサ３１が検出温度（動作温度）に到達した際は、ゲートにオフ信号を与え、温度が下がっても、オフ状態を継続するように制御回路３０を構成する。

前記のように、小さなＭＯＳＦＥＴ１を並列に複数個設けて、その小さなＭＯＳＦＥＴ１に接続するワイヤ１７を最適に設計することで、小さなＭＯＳＦＥＴ１の１つが短絡破壊した際に、他の健全な小さなＭＯＳＦＥＴ１を確実にオフ状態にすることができる。

このワイヤ１７の太さの設計は、例えば、小さなＭＯＳＦＥＴ１が短絡破壊を起こす電流（サージ電流：定格電流の２倍など）以上で溶断するようにして、定格電流が流れている間は溶断しないように設計するとよい。場合によっては、１つの小さなＭＯＳＦＥＴ１に対するワイヤ１７を複数本のワイヤで構成するようにしてもよい。

このように構成することで、６個の小さなＭＯＳＦＥＴ１を有する半導体装置１００は、ヒューズを設けることなく過電流が流れた場合、負荷に流れる電流を確実に遮断できる。

従来のようにヒューズを設ける必要がないため、低コストで小型の半導体装置１００とすることができる。
つぎに、前記の６個の小さなＭＯＳＦＥＴ１を、それぞれ小さな半導体基板（チップ）に製作した場合について説明する。

前記の複数の小さなＭＯＳＦＥＴ１で構成されるパワーＭＯＳＦＥＴ１０１の代わりに、図示しない複数の小さなＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）で構成されるパワーＩＧＢＴとしても構わない。

図５は、この発明の第２実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は活性領域の要部断面図である。
この半導体装置２００と図１の半導体装置１００との違いは、６個の小さなＭＯＳＦＥＴを一つのｎ型半導体基板２に形成せずに、個別のｎ型半導体基板（チップ２ａ）に小さなＭＯＳＦＥＴ１ａとして形成した点である。短絡破壊した小さなＭＯＳＦＥＴ１ａとその他の健全な小さなＭＯＳＦＥＴ１ａを電気的に分離するために、それぞれの小さなＭＯＳＦＥＴ１ａが形成されたチップ２ａの間に隙間を設ける。

前記の小さなＭＯＳＦＥＴ１ａおよび制御回路３０ａ（図１の制御回路３０に相当する）は導電パターン付絶縁基板４０（ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｌｉｎｇ）基板やプリント基板など）に固着してハイブリッド型の半導体装置を構成する。図中の符号１５ａはドレイン電極である。

また、小さなＭＯＳＦＥＴ１ａの代わりに、小さなＩＧＢＴを用いて構わない。
本半導体装置２００は、図１に示す半導体装置１００に比べれて寸法は大きくなるが、ヒューズを設けた半導体装置５００に比べれば、小型で製造コストを低減できる。

また、温度センサ３１，３１ａはチップ２，２ａ内に形成してもよいが、図３の層間絶縁膜８に相当する層間絶縁膜上にポリシリコンなどで形成しても構わない。また、図２で示すｐｎダイオード３２以外の構成のものでも構わない。
また、主電極はドレイン電極パッドであってもより。

１、１ａ 小さなＭＯＳＦＥＴ
２、２ａ ｎ型半導体基板
３ ｐウェル層
４ トレンチ
５ ｎソース層
６ ゲート酸化膜
７ ゲート電極
８ 層間絶縁膜
９ ソース電極
１０ ゲート電極パッド
１１ 保護膜
１２ ソース電極パッド
１３ 分離層
１４ ｎドレイン層
１５ ドレイン電極
１７、３５、３８ ボンディングワイヤ
１８ 共通電極パッド
１９ ＧＮＤパッド
３０、３０ａ 制御回路
３１ 温度センサ
３２ ｐｎダイオード
３３、３６ 配線パターン
３４ 配線
３７ Ｖｃｃパッド
４０ 導電パターン付絶縁基板
１００、２００ 半導体装置
１０１ パワーＭＯＳＦＥＴ

Claims (10)

1. 複数の半導体素子と、一端が前記複数の半導体素子の主電極にそれぞれ接続され他端が共通に接続される複数のボンディングワイヤと、前記複数の半導体素子の温度をそれぞれ検出する複数の温度センサと、前記複数の半導体素子を駆動・制御する制御回路とを有し、前記複数の温度センサのうちの一つの温度センサが過電流による温度上昇を検出するとし、前記複数の半導体素子の全てに前記制御回路を通してオフ信号を伝送することを特徴とする半導体装置。
2. 前記温度センサは短絡破壊で生じる過電流による温度上昇を検出するものであることを特徴とする請求項１に記載の半導体装置。
3. 前記一つの温度センサが過電流による温度上昇を検出しなくなっても前記オフ信号を伝送し続けることを特徴とする請求項１または２に記載の半導体装置。
4. 外部よりの指示があると、前記オフ信号の伝送を解除することを特徴とする請求項３に記載の半導体装置。
5. 前記複数の半導体素子と、前記制御回路および前記複数の温度センサが同一半導体基板に形成されることを特徴とする請求項１ないし４のいずれか一項に記載の半導体装置。
6. 前記半導体素子が分離層で囲まれることを特徴とする請求項１ないし５のいずれか一項に記載の半導体装置。
7. 前記温度センサがｐｎダイオードからなることを特徴とする請求項１ないし６のいずれか一項に記載の半導体装置。
8. 前記複数の半導体素子および前記制御回路がそれぞれ個別の半導体基板に形成され、前記半導体素子および前記制御回路が導電パターン付絶縁基板に固着されていることを特徴とする請求項１ないし４のいずれか一項に記載の半導体装置。
9. 前記温度センサが前記半導体素子上の層間絶縁膜上に配置されることを特徴とする請求項１，２，３，４，８のいずれか一項に記載の半導体装置。
10. 前記半導体素子が、ＭＯＳＦＥＴもしくはＩＧＢＴであることを特徴とする請求項１ないし９のいずれか一項に記載の半導体装置。
    

Images