CN105283951A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105283951A
CN105283951A CN201480032850.8A CN201480032850A CN105283951A CN 105283951 A CN105283951 A CN 105283951A CN 201480032850 A CN201480032850 A CN 201480032850A CN 105283951 A CN105283951 A CN 105283951A
Authority
CN
China
Prior art keywords
mentioned
surface electrode
split
row
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480032850.8A
Other languages
English (en)
Other versions
CN105283951B (zh
Inventor
杉浦俊
大仓康嗣
藤井岳志
今川铁太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Denso Corp filed Critical Fuji Electric Co Ltd
Publication of CN105283951A publication Critical patent/CN105283951A/zh
Application granted granted Critical
Publication of CN105283951B publication Critical patent/CN105283951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体装置具备：具有元件的半导体基板(12)、与上述元件连接的表面电极(18)、与上述元件连接的背面电极(14)、设置于上述半导体基板的表面上的分离区域(28)的保护膜(20)、以及设置于上述半导体基板的表面侧的温度传感器(22)。上述表面电极通过上述保护膜在至少2个方向上被分割为多个。上述分离区域包含位于相邻的上述表面电极的对置边间的对置区域(30)、和上述对置区域相交的交叉区域(32)。上述温度传感器仅配置在上述对置区域。

Description

半导体装置
相关申请的交叉引用
本申请基于2013年6月11日提交的日本申请第2013－122918号，这里引用其记载内容。
技术领域
本申请具备形成在半导体基板的表面的表面电极、形成在与表面相反的背面的背面电极和形成在半导体基板的表面侧的温度传感器，本申请涉及表面电极以及背面电极都被焊接的半导体装置。
背景技术
以往，已知有如专利文献1所记载的那样具备在半导体基板的表面形成的表面电极(发射极电极，Au镀膜)、在与表面相反的背面形成的背面电极、和在半导体基板的表面侧形成的温度传感器、并且表面电极以及背面电极都被焊接的半导体装置。
根据该半导体装置，能够在半导体基板的两面侧进行散热。
但是，在不仅焊接背面电极还焊接表面电极的半导体装置中，存在由于半导体基板和电极之间的线膨张系数差而在半导体装置上产生翘曲这样的问题。在专利文献1所记载的半导体装置中，在半导体基板的沿着表面的一个方向上，表面电极被分割。从而，虽然能够在一个方向上抑制翘曲，但是在与一个方向正交的方向上产生翘曲。
对此，还考虑了在沿着表面的至少2个方向上将表面电极分割。但是，在与温度传感器的配置无关地将表面电极分割时，产生温度传感器的配置部位的温度过度地变高、元件的温度检测精度降低这样的问题。
现有技术文献
专利文献
专利文献1：日本特开2005－268496号公报
发明内容
发明的概要
本发明的目的在于，提供一种表面电极和背面电极都被焊接的半导体装置，在该半导体装置中抑制翘曲并且抑制温度传感器的温度检测精度的降低。
在本申请的第一形态中，半导体装置具备：具有元件的半导体基板、与上述元件电连接并且设置在上述半导体基板的表面上的表面电极、与上述元件电连接并且设置在上述半导体基板的与上述表面相反的背面上的背面电极、设置在上述半导体基板的表面上的分离区域的保护膜、以及设置在上述半导体基板的表面侧的温度传感器。在上述分离区域中，通过上述保护膜，上述表面电极在沿着上述表面的至少2个方向上被分割为多个。上述分离区域包含位于被分割而相互相邻的上述表面电极的对置边间的位置的对置区域、以及上述对置区域相交的交叉区域。上述温度传感器仅配置在上述对置区域。
在上述的半导体装置中，表面电极不是仅在沿着半导体基板的表面的一个方向上被分割而是在至少在2个方向上被分割，因此能够有效地抑制半导体装置的翘曲。此外，温度传感器仅被配置在对置区域，因此温度传感器周边的保护膜与被配置在交叉区域的构成相比较少。从而，能够抑制因在温度传感器周边集中配置保护膜而引起的热阻抗增加，进而能够抑制温度在温度传感器周边过度地变高。由此，对于元件的温度，能够抑制温度传感器的检测温度过度地变高、即能够抑制温度检测精度降低。
附图说明
关于本申请的上述目的以及其他的目的、特征和优点，边参照附图边通过下述的详细的记述来变得更加明确。其附图为：
图1是表示涉及第1实施方式的半导体装置的概略构成的平面图，
图2是沿着图1的II-II线的截面图，
图3是表示第1变形例的平面图，
图4是表示第2变形例的平面图，
图5是表示试验中使用的样本1的概略构成的平面图，
图6是表示试验中使用的样本2的概略构成的平面图，
图7是表示试验中使用的样本3的概略构成的平面图，
图8是表示试验中使用的样本4的概略构成的平面图，
图9是表示试验中使用的样本5的概略构成的平面图，
图10是表示试验中使用的样本6的概略构成的平面图，
图11是表示试验中使用的样本7的概略构成的平面图，
图12是表示各样本的翘曲量和热阻抗的图，
图13是表示涉及第2实施方式的半导体装置的概略构成的平面图，
图14是表示第3变形例的平面图，
图15是表示涉及第3实施方式的半导体装置的概略构成的平面图，
图16是表示第4变形例的平面图。
具体实施方式
以下，参照附图来说明本申请的实施方式。另外，在以下所示的各实施方式中，对于共同乃至相关联的要素赋予相同的符号。以下，将半导体基板的沿着表面的方向中的平面矩形的短边方向以及长边方向的一方表示为行方向，将剩下的另一方表示为列方向。此外，将半导体基板的厚度方向仅作为厚度方向。另外，在图1、图3、图4、图13－图16所示的平面图中，为了容易理解作为分离区域的对置区域和交叉区域的位置关系，对对置区域的一部分赋予了影线(hatching)。
(第1实施方式)
首先，对半导体装置的概略构成进行说明。本实施方式中，将短边方向表示为行方向，将长边方向表示为列方向。
如图1以及图2所示的半导体装置10具备形成有元件的半导体基板12。本实施方式中，在由单结晶硅构成的半导体基板12形成有IGBT。在该半导体基板12的表面以及背面中的、背面的整个区域，形成有作为集电极的背面电极14。该背面电极14与IGBT的集电区域电连接。此外，背面电极14被焊接于未图示的金属部件。
另一方面，在半导体基板12的表面形成有基底电极16。该基底电极16使用以铝为主成分的材料形成，与IGBT的发射区域电连接。此外，为了提高对焊料的润湿性等，在基底电极16上形成有表面电极18。该表面电极18通过镀覆例如镍等而形成，利用表面电极18和基底电极16构成了发射极电极。此外，表面电极18也被焊接于未图示的金属部件。
此外，在半导体基板12的表面上形成有保护膜20。该保护膜20由例如聚酰亚胺构成，设置在半导体基板12的表面上的分离区域28。此外，表面电极18在分离区域28中通过保护膜20在半导体基板12的沿着表面的至少2个方向上被分割为多个。换言之，通过保护膜20而形成有将表面电极18分割为多个的分离区域28。本实施方式中，表面电极18分别在行方向以及列方向上被分割为多个。
此外，在半导体基板12的表面侧，与基底电极16以及表面电极18电气独立地形成有温度传感器22。该温度传感器22是为了将元件从过热中保护而对半导体基板12的温度进行检测的元件。本实施方式中，作为温度传感器22，采用了在多晶硅中掺杂了杂质而成的二极管，正向电压Vf根据温度而变化。此外，温度传感器22的检测信号被用于IGBT的栅极的导通/断开的控制，详细来说，在IGBT成为过热状态之前，强制性地断开IGBT。
温度传感器22经由未图示的绝缘膜而形成在半导体基板12的表面上。此外，温度传感器22被保护膜20覆盖。
另外，如图1所示的符号24是半导体装置10的控制端子。本实施方式中具有5个控制端子24，这些控制端子24在半导体基板12的行方向一端侧排列设置在列方向上。控制端子24中的温度传感器用端子24a经由布线26而与温度传感器22电连接。另外，作为其他的控制端子24，具有栅极电极用的控制端子、电流传感器用的控制端子、发射极传感器用的控制端子。例如将栅极电极用的控制端子和栅极电极连接的栅极布线也被保护膜20覆盖。
接着，详细说明表面电极18的分割构造和温度传感器22的配置。
通过以上所述，表面电极18在分离区域28中通过保护膜20分别在行方向以及列方向上被分割为多个。表面电极18的形状是大致平面矩形且相互相等，各表面电极18为等间隔且3行6列配置。换言之，通过保护膜20，表面电极18规则匀称地被分割为3行6列。即，被分割为多个的表面电极18在行方向以及列方向的每个方向上成为线对称。
分离区域28具有位于被分割而相互相临的表面电极18的对置边间的对置区域30、和分离区域28彼此相交的部分即交叉区域32。本实施方式中，在行方向以及列方向的每个方向上，相临的表面电极18的对置边间成为对置区域30。此外，在行方向上将表面电极18分割的分离区域28和在列方向上将表面电极18分割的分离区域28相交叉的部分成为交叉区域32。即，如图1所示，十字的交叉部分成为交叉区域32。该交叉区域32形成了平面大致矩形。
温度传感器22形成在形成有表面电极18的区域的大致中心位置。此外，在分离区域28中，仅配置在对置区域30。换言之，温度传感器22整体配置在对置区域30内。详细来说，温度传感器22配置在在行方向上对应于第2行、在列方向上位于第3列和第4列之间的对置区域30。
接着，说明本实施方式的半导体装置10的效果。
但是，在焊接有发射极电极的构成中，基底电极上需要表面电极。从而，发射极电极变厚，由于半导体基板和电极(背面电极、基底电极、表面电极)的线膨张系数差，有在半导体装置上产生翘曲这样的问题。与此相对地，根据本实施方式，表面电极18不仅在半导体基板12的沿着表面的一个方向上被分割，而是至少在2个方向上被分割。从而，在与厚度方向正交的面内，能够有效地抑制半导体装置10的翘曲。
特别是本实施方式中，表面电极18在相互正交的行方向以及列方向中，分别被分割为多个。从而，在与厚度方向正交的面内，能够更有效地抑制半导体装置10的翘曲。
此外，温度传感器22仅配置在对置区域30。因此，与温度传感器22被配置在交叉区域32的构成相比，温度传感器22周边的保护膜20较少。从而，抑制由于在温度传感器22周边集中配置保护膜20而引起的热阻抗增加，进而能够抑制温度在温度传感器22周边过度地变高。由此，对于元件的温度，能够抑制温度传感器22的检测温度过度地变高，即温度检测精度降低。
此外，本实施方式中，被分割为多个的表面电极18被设为在行方向上相对于中心线线对称，并且被设为在列方向上相对于中心线线对称。从而，即使在半导体装置10上发生了翘曲，也能够抑制翘曲的偏离(deviation)。
此外，温度传感器22被配置在形成有表面电极18的区域的中心。元件的温度在表面电极18的中心变得最高。利用温度传感器22，通过检测其温度能够适当地保护元件。
特别是，在本实施方式中，将表面电极18在行方向上分割为奇数个，在列方向上分割为偶数个，将温度传感器22配置在与行方向上奇数个的正中间相对应的对置区域30。由此，能够以简化的构造实现向相互不同的多个方向的分割、和温度传感器22向表面电极18的中心的配置。
(变形例)
在将温度传感器22配置在表面电极18的中心附近的情况下，只要在行方向上分割为奇数个、在列方向上分割为偶数个即可，该分割数不限定于上述例。如例如图3所示的第1变形例那样，也可以将表面电极18以3行2列的方式分割，将温度传感器22的配置设为在行方向上对应于第2行、在列方向上位于第1列和第2列之间的对置区域30内。
此外，如图4所示的第2变形例，设平面矩形的短边方向为列方向，设长边方向为行方向，将表面电极18以3行2列分割。此外，也可以将温度传感器22的配置设为在行方向上对应于第2行、在列方向上位于第1列和第2列之间的对置区域30内。
第1变形例以及第2变形例所示的分割图案(pattern)，是在将温度传感器22配置在表面电极18的中心附近的构成中将表面电极18的分割数设为最少(6个)的图案。从而，能够使半导体装置10更简化。另外，在图3以及图4所示的例中，十字的交叉部分也成为交叉区域32。
(试验结果)
本发明者制作出了使表面电极18的分割不同的7种样本。图5～图11中示出各样本的概略构成。此外，对各样本测定了翘曲量和热阻抗。将测定结果表示在图12中。
在各样本中，使半导体基板12在行方向上约10.6mm、在列方向上约12.6mm。此外，使形成有表面电极18的区域相同，在行方向约8mm、在列方向上约11mm。温度传感器22的位置设为表面电极18的形成区域的中心。此外，设分离区域28的宽度为约0.4mm，设温度传感器22的行方向的长度为约0.8mm。
如图5所示，样本1中表面电极18没有被分割。即，表面电极18的个数是“1”。如图6所示，样本2中表面电极18在列方向上被分割为2份。即，表面电极18的个数是“2”。如图7所示，样本3中表面电极18在行方向上被分割为2份，并且仅一个行在列方向上被分割为2份。即，表面电极18的个数是“3”。温度传感器22的长度比分离区域28的宽度长，因此(0.3mm左右)分离区域28被延伸设置直到纸面上侧的表面电极18的一部分。此外，对于温度传感器22而言，大部分被配置在交叉区域32，并且剩余的部分被配置在对置区域30和上述延伸设置区域。
如图8所示，样本4中表面电极18在行方向上被分割为2份，并且在列方向上被分割为2份。即，表面电极18的个数是“4”。对于温度传感器22而言，大部分被配置在交叉区域32，并且剩余的部分被配置在对置区域30。如图9所示，样本5中表面电极18在行方向上被分割为3份，并且仅纸面下侧的2个行在列方向上被分割为2份。即，表面电极18的个数是“5”。温度传感器22其整体配置于对置区域30。
如图10所示，样本6中表面电极18在行方向上被分割为3份，并且在列方向上被分割为2份。即，表面电极18的个数是“6”，成为与上述的第1变形例相同的构成。温度传感器22其整体配置于对置区域30。如图11所示，样本7中表面电极18在行方向上被5分割，并且在列方向上被分割为2份。即，表面电极18的个数是“10”。温度传感器22其整体配置于对置区域30。
如图12所示，根据样本2、4的结果可明显得知，在将表面电极18在2方向上分割时能够降低翘曲。此外，根据样本1－7的结果可以明显得知，使表面电极18的分割数越多越能够降低翘曲。此外，根据样本1～4的结果可明显得知，在将温度传感器22配置在交叉区域32时热阻抗变高。进而，在将温度传感器22配置在了对置区域30的样本5－7中，与样本3、4相比能够降低翘曲，并且能够减小热阻抗。另外，样本6与样本5相比能够降低翘曲，并且示出了与样本5大致相同的热阻抗。
(第2实施方式)
本实施方式中省略对与上述实施方式示出的半导体装置10共同的部分的说明。
本实施方式中，以被分割后的表面电极18的一部分行中的列数与剩余行中的列数不同这点作为特征。图13示出了表面电极18在行方向上被分割为奇数个、奇数个的仅正中间的行在列方向上被分割为偶数个，剩余行在列方向上被分割为奇数个的构成的一例。图13中，表面电极18在行方向上被分割为3份，仅第2行在列方向上被分割为2份，第1行和第3行在列方向上被分割为3份。
第2行的2个表面电极18的形状为大致平面矩形且相互相等。此外，在第1行和第3行中，第1列和第3列中的表面电极18的形状为大致平面矩形且相互相等。此外，被分割为多个的表面电极18在行方向以及列方向的每个方向上成为线对称。
温度传感器22被配置在形成有表面电极18的区域的大致中心位置，即第2行的2个表面电极18之间的对置区域30内。图13中，T字的交叉部分成为交叉区域32。该交叉区域32形成平面大致矩形。
接着，说明涉及本实施方式的半导体装置10的效果。
本实施方式所示的半导体装置10也能够发挥与第1实施方式同等的效果。此外，关于第1行和第3行，不设表面电极18为与第2行相同的2列，而设为比第2行多的3列。从而，与在所有的行中将列数设得相同的构成相比，能够更有效地抑制列方向的翘曲。
(变形例)
也可以设为被分割后的表面电极18的一部分列中的行数与剩余列中的行数不同的构成。图14示出了表面电极18在列方向上被分割为4以上的偶数个、仅正中间的2个列在行方向上被分割为奇数个、剩余的列在行方向上被分割为偶数个的构成的一例。在图14所示的第3变形例中，表面电极18在列方向上被分割为4份，仅第2列以及第3列在行方向上被分割为3份，第1列和第4行在行方向上被分割为2份。
第1列以及第4列的各自的2个表面电极18的形状为大致平面矩形且相互相等。此外，在第2列以及第3列中，第1行和第3行中的表面电极18的形状为大致平面矩形且相互相等。此外，被分割为多个的表面电极18在行方向以及列方向的每个方向上成为线对称。
温度传感器22被配置在形成有表面电极18的区域的大致中心位置、即第2列和第3列的表面电极18之间的对置区域30内。图14中，T字的交叉部分和十字的交叉部分成为交叉区域32。
另外，在使第1列以及第4列的行数比第2列以及第3列的行数多时，与在所有的列中使行数相同的构成相比，能够更有效地抑制行方向的翘曲。
(第3实施方式)
本实施方式中，省略对与第1实施方式所示的半导体装置10共同的部分的说明。
本实施方式中，特征在于，作为表面电极18而具有与配置有温度传感器22的对置区域30邻接的2个中心电极34、和以包围该中心电极34的方式配置的多个周边电极36。
图15示出了其一例。图15中，2个中心电极34形成了二等边三角形，在相互的底边之间的对置区域30中配置有温度传感器22。此外，周边电极36以包围中心电极34的方式在行方向上被分割为2份、在列方向上被分割为2份。4个周边电极36形成了将平面矩形的1个角部切除而成的5边形。此外，被分割为多个的表面电极18在行方向以及列方向的每个方向上成为线对称。
如图15所示，周边电极36在行方向以及列方向上分别被分割为2份。此外，中心电极34也在列方向上被分割为2份。此外，将中心电极34和周边电极36分割的分离区域28在行方向以及列方向的每个方向上具有大致45度的倾度而延伸设置。图15中，Y字的交叉部分和变形十字的交叉部分成为交叉区域32。Y字的交叉区域32形成了平面大致三角形。
接着，说明涉及本实施方式的半导体装置10的效果。
本实施方式所示的半导体装置10也能够发挥与第1实施方式同等的效果。此外，在相同的电极数下，与第1实施方式相比，能够使分离区域28在形成有表面电极18的区域中所占的比例较小。由此，采用分割构造也能够抑制从表面电极18向金属部件的散热性的降低。
(变形例)
具有中心电极34和周边电极36的构成并不限定于上述例。例如如图16所示的第4变形例那样，2个中心电极34形成相互相等的平面矩形状，温度传感器22配置在2个中心电极34之间的对置区域30。此外，周边电极36以包围中心电极34的方式被分割为6个。相对于中心电极34，在纸面上下分别设有2个周边电极36。此外，相对于中心电极34，在纸面左右分别设有1个周边电极36。此外，上下的周边电极36和左右的周边电极36相邻的部分的对置区域30在行方向以及列方向的每个方向上具有倾度而延伸设置。因此，上下的周边电极36和左右的周边电极36形成为梯形。
图16中，Y字的交叉部分和十字的交叉部分成为交叉区域32。
以上，对本申请的优选的实施方式进行了说明，但本申请丝毫不限定于上述的实施方式，在不脱离本申请的主旨的范围中能够各种变形来实施。
温度传感器22的配置不限定于形成有表面电极18的区域的大致中心。也可以设为例如在图15中在周边电极36彼此的对置区域30配置有温度传感器22的构成。
形成于半导体基板12的元件不限定于IGBT。只要是通过温度传感器22检测半导体基板12(元件)的温度并控制其动作的元件就能够采用。也能够采用IGBT以外的功率晶体管例如功率MOSFET。
温度传感器22不限定于使用多晶硅而形成的二极管。例如可以将向半导体基板12导入杂质而形成的二极管作为温度传感器22。该情况下，温度传感器22不是在半导体基板12的表面上而是在半导体基板12的表面侧的表层形成。
表面电极18的分割方向不限定于行方向以及列方向这2方向。表面电极18只要被分割到相互不同的至少2方向上即可。
本申请以实施例为依据而被记述，但被理解为本申请不限定于该实施例及构造。本申请还包含各种变形例及等价范围内的变形。除此以外，各种组合和形态、进而它们中仅包含一要素、其以上、或其以下在内的其他的组合和形态也进入本申请的范畴和思想范围。

Claims (8)

1.一种半导体装置，具备：
半导体基板(12)，具有元件；
表面电极(18)，与上述元件电连接，并且设置在上述半导体基板的表面上，
背面电极(14)，与上述元件电连接，并且设置在上述半导体基板的与上述表面相反的背面上；
保护膜(20)，设置在上述半导体基板的表面上的分离区域(28)；以及
温度传感器(22)，设置在上述半导体基板的表面侧，
在上述分离区域中，通过上述保护膜，上述表面电极在沿着上述表面的至少2个方向上被分割为多个，
上述分离区域包括：位于被分割而相互相邻的上述表面电极的对置边之间的对置区域(30)、和上述对置区域相交的交叉区域(32)，
上述温度传感器仅配置在上述对置区域。
2.如权利要求1所述的半导体装置，
至少2个方向是沿着上述表面且相互正交的行方向以及列方向，
上述表面电极(18)在行方向以及列方向上分别被分割为多个。
3.如权利要求2所述的半导体装置，
被分割为多个后的上述表面电极(18)在上述行方向上呈线对称，在上述列方向上呈线对称。
4.如权利要求3所述的半导体装置，
上述温度传感器(22)配置在形成有上述表面电极(18)的区域的中心。
5.如权利要求4所述的半导体装置，
上述表面电极(18)在上述行方向上被分割为奇数个，在上述列方向上被分割为偶数个，
上述温度传感器(22)被配置于与上述行方向上奇数个的正中间对应的上述对置区域(30)。
6.如权利要求4所述的半导体装置，
上述表面电极(18)在上述行方向上被分割为奇数个，奇数个的仅正中间的行在上述列方向上被分割为偶数个，剩余的行在上述列方向上被分割为奇数个。
7.如权利要求4所述的半导体装置，
上述表面电极(18)在上述列方向上被分割为4以上的偶数个，仅正中间的2列在上述行方向上被分割为奇数个，剩余的列在上述行方向上被分割为偶数个。
8.如权利要求4所述的半导体装置，
上述表面电极(18)包含：与配置有上述温度传感器(22)的上述对置区域(30)邻接的2个中心电极(34)、和以包围该中心电极的方式配置的多个周边电极(36)。
CN201480032850.8A 2013-06-11 2014-05-29 半导体装置 Active CN105283951B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-122918 2013-06-11
JP2013122918A JP6094392B2 (ja) 2013-06-11 2013-06-11 半導体装置
PCT/JP2014/002848 WO2014199582A1 (ja) 2013-06-11 2014-05-29 半導体装置

Publications (2)

Publication Number Publication Date
CN105283951A true CN105283951A (zh) 2016-01-27
CN105283951B CN105283951B (zh) 2018-04-03

Family

ID=52021901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480032850.8A Active CN105283951B (zh) 2013-06-11 2014-05-29 半导体装置

Country Status (4)

Country Link
US (1) US9691713B2 (zh)
JP (1) JP6094392B2 (zh)
CN (1) CN105283951B (zh)
WO (1) WO2014199582A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017204570A (ja) * 2016-05-11 2017-11-16 株式会社デンソー 半導体装置
CN113474886A (zh) * 2019-09-25 2021-10-01 富士电机株式会社 半导体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0417747A2 (en) * 1989-09-11 1991-03-20 Kabushiki Kaisha Toshiba Module-type semiconductor device of high power capacity
EP0773585A2 (en) * 1995-11-08 1997-05-14 Kabushiki Kaisha Toshiba Pressure-contact type semiconductor device
US5702961A (en) * 1995-12-30 1997-12-30 Samsung Electronics Co., Ltd. Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby
JP2005019830A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体装置の製造方法
US20060267091A1 (en) * 2005-05-13 2006-11-30 Sanken Electric Co., Ltd. IGBT or like semiconductor device of high voltage-withstanding capability
CN101996957A (zh) * 2009-08-18 2011-03-30 株式会社电装 具有半导体芯片和金属板的半导体设备及其制造方法
JP2012099695A (ja) * 2010-11-04 2012-05-24 Toyota Motor Corp 半導体装置
JP2012156398A (ja) * 2011-01-27 2012-08-16 Toyota Motor Corp 半導体装置
JP2012195338A (ja) * 2011-03-15 2012-10-11 Fuji Electric Co Ltd 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9605672D0 (en) * 1996-03-18 1996-05-22 Westinghouse Brake & Signal Insulated gate bipolar transistors
US6803667B2 (en) * 2001-08-09 2004-10-12 Denso Corporation Semiconductor device having a protective film
JP2003224275A (ja) 2002-01-29 2003-08-08 Fuji Electric Co Ltd 半導体装置
JP3750680B2 (ja) * 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置
US20060055056A1 (en) 2003-11-21 2006-03-16 Denso Corporation Semiconductor equipment having a pair of heat radiation plates
JP2005167075A (ja) * 2003-12-04 2005-06-23 Denso Corp 半導体装置
JP4703138B2 (ja) 2004-06-18 2011-06-15 株式会社東芝 絶縁ゲート型半導体装置
JP4498170B2 (ja) 2005-03-02 2010-07-07 三菱電機株式会社 半導体装置及びその製造方法
JP4659534B2 (ja) * 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
WO2007043562A1 (ja) * 2005-10-14 2007-04-19 Sharp Kabushiki Kaisha インターコネクタ、それを用いる太陽電池ストリングおよびその製造方法、ならびに、その太陽電池ストリングを用いる太陽電池モジュール
US20090085031A1 (en) * 2006-03-16 2009-04-02 Tokyo Electron Limited Wafer-Shaped Measuring Apparatus and Method for Manufacturing the Same
EP2077585A4 (en) * 2006-09-28 2017-04-26 Kyocera Corporation Solar battery element and method for manufacturing the same
EP2339305A4 (en) * 2008-09-25 2012-07-25 Panasonic Corp INFRARED SENSOR
JP2011066371A (ja) * 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法
JP5545000B2 (ja) * 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
JP2011082585A (ja) * 2011-01-25 2011-04-21 Toshiba Corp 絶縁ゲート型半導体装置
US9314930B2 (en) * 2012-12-14 2016-04-19 LuxVue Technology Corporation Micro pick up array with integrated pivot mount

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0417747A2 (en) * 1989-09-11 1991-03-20 Kabushiki Kaisha Toshiba Module-type semiconductor device of high power capacity
EP0417747A3 (en) * 1989-09-11 1991-08-21 Kabushiki Kaisha Toshiba Module-type semiconductor device of high power capacity
EP0773585A2 (en) * 1995-11-08 1997-05-14 Kabushiki Kaisha Toshiba Pressure-contact type semiconductor device
US5702961A (en) * 1995-12-30 1997-12-30 Samsung Electronics Co., Ltd. Methods of forming insulated gate bipolar transistors having built-in freewheeling diodes and transistors formed thereby
JP2005019830A (ja) * 2003-06-27 2005-01-20 Denso Corp 半導体装置の製造方法
US20060267091A1 (en) * 2005-05-13 2006-11-30 Sanken Electric Co., Ltd. IGBT or like semiconductor device of high voltage-withstanding capability
CN101996957A (zh) * 2009-08-18 2011-03-30 株式会社电装 具有半导体芯片和金属板的半导体设备及其制造方法
JP2012099695A (ja) * 2010-11-04 2012-05-24 Toyota Motor Corp 半導体装置
JP2012156398A (ja) * 2011-01-27 2012-08-16 Toyota Motor Corp 半導体装置
JP2012195338A (ja) * 2011-03-15 2012-10-11 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
US9691713B2 (en) 2017-06-27
JP2014241334A (ja) 2014-12-25
US20160163656A1 (en) 2016-06-09
JP6094392B2 (ja) 2017-03-15
WO2014199582A1 (ja) 2014-12-18
CN105283951B (zh) 2018-04-03

Similar Documents

Publication Publication Date Title
US11658100B2 (en) Packaging of a semiconductor device with a plurality of leads
JP6391845B2 (ja) 半導体装置およびそれを備える半導体モジュール
JP6264334B2 (ja) 半導体装置
JP6805776B2 (ja) 半導体装置
JP2017050489A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2015233132A (ja) 半導体装置
CN105283951A (zh) 半导体装置
US9601573B2 (en) Semiconductor device for reducing propagation time of gate input signals
CN105190855B (zh) 半导体装置
JP2018186302A (ja) 半導体装置およびそれを備える半導体モジュール
US20120118609A1 (en) Electrode base
WO2009059883A4 (en) Chip packaging
US20180308812A1 (en) Semiconductor device
JP5407438B2 (ja) 半導体装置
US11545460B2 (en) Semiconductor device and method for manufacturing semiconductor device having first and second wires in different diameter
JP2008108780A (ja) 半導体装置
JP2015076440A (ja) 半導体モジュール
JP7156141B2 (ja) 半導体モジュール
US10332852B2 (en) Semiconductor device
JP2016162898A (ja) 半導体装置
JP2021036622A (ja) 半導体装置
JP2015523742A5 (zh)
JP4599963B2 (ja) 半導体装置
JP6326781B2 (ja) 電界効果トランジスタ
JP2022130702A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant