CN101996957A - 具有半导体芯片和金属板的半导体设备及其制造方法 - Google Patents

具有半导体芯片和金属板的半导体设备及其制造方法 Download PDF

Info

Publication number
CN101996957A
CN101996957A CN2010102581862A CN201010258186A CN101996957A CN 101996957 A CN101996957 A CN 101996957A CN 2010102581862 A CN2010102581862 A CN 2010102581862A CN 201010258186 A CN201010258186 A CN 201010258186A CN 101996957 A CN101996957 A CN 101996957A
Authority
CN
China
Prior art keywords
diaphragm
metal line
surface electrode
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102581862A
Other languages
English (en)
Other versions
CN101996957B (zh
Inventor
福冈大辅
手岛孝纪
真光邦明
坂本健
富坂学
藤井哲夫
田井明
赤松和夫
西畑雅由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009237249A external-priority patent/JP2011066371A/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN101996957A publication Critical patent/CN101996957A/zh
Application granted granted Critical
Publication of CN101996957B publication Critical patent/CN101996957B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Micromachines (AREA)
  • Dicing (AREA)

Abstract

一种半导体设备包括用于覆盖第一金属布线(18)的第一保护膜(25)。第二保护膜(26)布置于第一保护膜(25)上，第二保护膜(26)由焊料层(29)覆盖。即使在焊料层(29)形成于第二保护膜(26)上之前裂纹产生于第二保护膜(26)中，也限制裂纹行进入第一保护膜(25)。

Description

具有半导体芯片和金属板的半导体设备及其制造方法
技术领域
本发明涉及一种包括封装的半导体芯片和金属板的半导体设备。
背景技术
常规地，具有半导体元件比如IGBT的半导体芯片与金属块和/或散热板封装在一起以使得形成封装半导体装备。这个装备例如在日本专利No.3750680(相应于USP 7,009,292)中描述。在这个装备中，发射铝电极形成于半导体基板的表面上，IGBT形成于其上。而且，栅极布线层通过LOCOS氧化膜和绝缘膜形成于基板的表面上。
为了隔离发射铝电极和栅极布线层以便不会短路，形成保护膜来覆盖栅极布线层的表面。发射铝电极和栅极布线层用保护膜彼此间电绝缘。金属块经由焊料层结合至发射铝电极和保护膜。
然而，在上述常规技术中，当扰动施加于该装备时，保护膜可能会破裂。在此情况下，焊料层会穿入裂纹到达栅极布线层，因此发射铝电极和栅极布线层会短路。
保护膜中产生裂纹的原因不仅是扰动而且还有在形成保护膜的步骤中发生的工艺故障。例如，在JP-A-2007-27565中，在保护膜和金属膜形成于半导体基板上之后，保护膜上的一部分金属膜通过用切割刀头切割一部分保护膜和金属膜来移除。这部分金属膜是不必要的部分。
由于刀头切割金属膜下面的保护膜，保护膜会被损坏。因而，可能会在保护膜中产生裂纹。类似于扰动，焊料层会穿入裂纹到达栅极布线层，因此发射铝电极和栅极布线层会短路。
因而，在形成保护膜时或在形成保护膜之后，裂纹可能会在保护膜中产生。因而，如果焊料层穿过裂纹并到达栅极布线层，发射铝电极和栅极布线层会短路。
发明内容
考虑到上述问题，本公开的目标是提供一种半导体设备，其防止了表面电极和第一金属布线之间的短路。本公开的另一目标是提供一种制造半导体设备的方法。
根据本公开的第一个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；覆盖至少一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上；以及布置于所述至少一部分第一金属布线上的绝缘层，其经由焊料层和第一保护膜由金属板覆盖。半导体芯片、表面电极、第一金属布线和金属板被封装，并且绝缘层布置于所述一部分第一金属布线和第一保护膜之间。
在以上设备中，由于绝缘层布置于第一金属布线上，即使裂纹产生于第一保护膜中，并且焊料层穿入裂纹，焊料也停止于绝缘层处，因此限制了焊料层到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第二个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；覆盖至少一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上；以及布置于第一保护膜上的氟化表面处理层，第一保护膜经由氟化表面处理层由金属板覆盖。半导体芯片、表面电极、第一金属布线和金属板被封装，并且氟化表面处理层布置于金属板和第一保护膜之间。
在以上设备中，由于具有非常低的焊料湿润性的氟化表面处理层形成于第一保护膜上，氟化表面处理层拒绝焊料层。因而，即使裂纹产生于第一保护膜中，裂纹由氟化表面处理层覆盖。因而，限制了焊料层到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第三个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；覆盖至少一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上；以及布置于第一保护膜上的防焊料穿入元件，其由金属板覆盖。半导体芯片、表面电极、第一金属布线和金属板被封装，并且防焊料穿入元件夹在金属板和第一保护膜之间。
在以上设备中，由于防焊料穿入元件形成于第一保护膜上，焊料层仅安装于金属层上。因而，即使裂纹产生于第一保护膜中，限制了焊料经由裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第四个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；以及覆盖至少一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上。半导体芯片、表面电极、第一金属布线和金属板被封装，并且第一保护膜接触金属板。
在以上设备中，金属板直接接触第一保护膜。因而，焊料层仅安装于金属层上。即使裂纹产生于第一保护膜中，限制了焊料经由裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第五个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；以及覆盖至少一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上。半导体芯片、表面电极、第一金属布线和金属板被封装。金属板包括突起，其面对第一保护膜，并朝着半导体芯片突出，并且其中第一保护膜接触金属板的突起。
在以上设备中，由于金属板的突起直接接触第一保护膜，焊料层仅安装于金属层上。即使裂纹产生于第一保护膜中，也限制了焊料经由裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第六个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；覆盖第一金属布线的第一保护膜；布置于表面电极和第二保护膜的一侧上的金属层；覆盖至少一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上；以及布置于第一保护膜上的第二保护膜，第一保护膜经由第二保护膜由焊料层覆盖。半导体芯片、表面电极、第一金属布线和金属板被封装。
在以上设备中，第二保护膜覆盖第一保护膜，第二保护膜将由焊料覆盖。第一保护膜提供了均匀的固体，并且第二保护膜提供了另一均匀的固体，并且它们叠置。因而，均匀的固体在第一和第二保护膜之间的边界处不连续。即使由于来自焊料层的应力引起的裂纹产生于第二保护膜中，裂纹停止于第一和第二保护膜之间的边界处。于是，限制了焊料到达由第一保护膜覆盖的第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第七个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；用注射器将第二保护膜施加于第一保护膜上；在施加第二保护膜后在表面电极上形成金属层；在形成金属层后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。第二保护膜布置于第一保护膜上，第一保护膜经由焊料层和第二保护膜由金属板覆盖。
在以上方法中，第二保护膜部分地布置于第一保护膜上，第二保护膜由焊料层覆盖。即使在安装焊料层之前裂纹比如划痕产生于第二保护膜中，裂纹也停止于第一和第二保护膜之间的边界处。于是，限制了裂纹到达由第一保护膜覆盖的第一金属布线。于是，第一金属布线和表面电极不会短路。而且，由于使用了注射器，第二保护膜能施加于第一保护膜的需要在其上施加第二保护膜的某个部分上。因而，无需用于图案化第二保护膜的光刻工艺和蚀刻工艺。
根据本公开的第八个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后用注射器将第二保护膜施加于第一保护膜上；在施加第二保护膜后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。
即使在一部分第一保护膜由刀头或多刀刀具切割时裂纹产生于第一保护膜中，由于第二保护膜在这部分第一保护膜切割之后形成，因此裂纹由第二保护膜覆盖。于是，限制了焊料经由第一保护膜中的裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第九个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板；以及在形成第一金属布线后，在所述至少一部分第一金属布线上形成绝缘层，所述至少一部分第一金属布线经由焊料层和第一保护膜由金属板覆盖。绝缘层布置于所述一部分第一金属布线和第一保护膜之间。
在以上方法中，即使在所述一部分第一保护膜由刀头或多刀刀具切割时裂纹产生于第一保护膜中，裂纹停止于形成于第一金属布线上的绝缘层。于是，限制了焊料经由裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第十个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板；以及在切割之后，在第一保护膜上形成氟化表面处理层，第一保护膜经由氟化表面处理层由金属板覆盖。氟化表面处理层布置于金属板和第一保护膜之间。
在以上方法中，在所述一部分第一保护膜被切割后，具有非常低的焊料润湿性的氟化表面处理层形成于第一保护膜上。即使裂纹产生于第一保护膜中，氟化表面处理层阻止焊料层经由裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第十一个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板；以及在切割之后，在第一保护膜上形成防焊料穿入元件，防焊料穿入元件由金属板覆盖。在封装中，防焊料穿入元件夹在金属板和第一保护膜之间。
在以上方法中，由于防焊料穿入元件形成于第一保护膜上，焊料仅安装于金属层上。因而，即使裂纹产生于第一保护膜中，也限制了焊料层穿入裂纹。因而，第一金属布线和表面电极不会短路。
根据本公开的第十二个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。在封装中，第一保护膜接触金属板。
在以上方法中，第一保护膜直接接触金属板。因而，焊料层仅形成于金属层上。即使裂纹产生于第一保护膜中，也限制了焊料层穿入裂纹。因而，第一金属布线和表面电极不会短路。
根据本公开的第十三个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。金属板包括突起，其面对第一保护膜并朝着半导体芯片突出，并且，在结合金属板中，第一保护膜接触金属板的突起。
在以上方法中，金属板的突起直接接触第一保护膜。因而，焊料层没有安装于第一保护膜上。即使裂纹产生于第一保护膜中，也限制了焊料层经由裂纹到达第一金属布线。因而，第一金属布线和表面电极不会短路。
根据本公开的第十四个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括多个单元和多个通道，所述多个通道包围每个单元，所述多个通道布置于芯片的第一表面上，并且每个单元包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在所述多个通道之一上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；用注射器将第一保护膜以如此的方式施加于所述多个通道上以使得布置于第一通道上的第一保护膜的高度低于布置于第二通道上的第一保护膜的高度，其中所述多个通道包括第一通道和第二通道，焊料层将安装于第一通道上，没有焊料层将安装于第二通道上，并且第一保护膜覆盖第一金属布线；在表面电极和第一保护膜上形成金属层；用刀头或多刀刀具切割布置于第二通道上的一部分第一保护膜和一部分金属层以从金属层露出第二通道上的第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。
在以上方法中，由于其上安装焊料层的第一通道上的第一保护膜的高度低于其上未安装焊料层的第二通道上的第一保护膜的高度，第一通道上的第一保护膜未被刀头或多刀刀具切割。于是，由于在切割步骤时来自刀头或刀具的应力未施加于第一通道上的第一保护膜，裂纹未产生于第一通道上的第一保护膜中。因而，焊料层不会穿入裂纹，并且因此，第一金属布线和表面电极不会短路。
根据本公开的第十五个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括多个单元和多个通道，所述多个通道包围每个单元，所述多个通道布置于芯片的第一表面上，并且每个单元包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在所述多个通道之一上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；将第一保护膜施加于所述多个通道上，其中第一保护膜覆盖第一金属布线；在表面电极和第一保护膜上形成金属层；准备具有压力表面和压力突起的压力元件，其中压力突起从压力表面突出，并且对应于布置于第一通道上的第一保护膜，其中所述多个通道包括第一通道和第二通道，焊料层将安装于第一通道上，并且没有焊料层将安装于第二通道上；在压力元件的压力表面面对芯片的第一表面的情况下用压力突起压第一通道上的第一保护膜以使得布置于第一通道上的第一保护膜相对于芯片的第一表面的高度低于布置于第二通道上的第一保护膜相对于芯片的第一表面的高度；用刀头或多刀刀具切割布置于第二通道上的一部分第一保护膜和一部分金属层以从金属层露出第二通道上的第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。
在以上方法中，第二通道上的第一保护膜被选择性地切割。因而，裂纹未产生于第一通道上的第一保护膜中。于是，第一金属布线和表面电极不会短路。
根据本公开的第十六个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括多个单元和多个通道，所述多个通道包围每个单元，所述多个通道布置于芯片的第一表面上，并且每个单元包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在所述多个通道之一上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；将第一保护膜施加于所述多个通道上，其中第一保护膜覆盖第一金属布线；在表面电极和第一保护膜上形成金属层；在形成金属层后将晶片分割为所述多个半导体芯片；在分割晶片后，准备具有压力表面和压力突起的压力元件，其中压力突起从压力表面突出，并且对应于布置于第一通道上的第一保护膜，其中所述多个通道包括第一通道和第二通道，焊料层将安装于第一通道上，并且没有焊料层将安装于第二通道上；在压力元件的压力表面面对芯片的第一表面的情况下用压力突起压第一通道上的第一保护膜以使得布置于第一通道上的第一保护膜相对于芯片的第一表面的高度低于布置于第二通道上的第一保护膜相对于芯片的第一表面的高度；在压下第一保护膜后，用刀头或多刀刀具切割布置于第二通道上的一部分第一保护膜和一部分金属层以从金属层露出第二通道上的第一保护膜；在切割后，将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合后，封装半导体芯片、表面电极、第一金属布线和金属板。
在以上方法中，第二通道上的第一保护膜被选择性地切割。因而，裂纹未产生于第一通道上的第一保护膜中。于是，第一金属布线和表面电极不会短路。
根据本公开的第十七个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括多个单元和多个通道，所述多个通道包围每个单元，所述多个通道布置于芯片的第一表面上，并且每个单元包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在所述多个通道之一上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；将第一保护膜施加于所述多个通道上，其中第一保护膜覆盖第一金属布线；在形成第一保护膜后，准备具有压力表面和压力突起的压力元件，其中压力突起从压力表面突出，并且对应于布置于第一通道上的第一保护膜，其中所述多个通道包括第一通道和第二通道，焊料层将安装于第一通道上，并且没有焊料层将安装于第二通道上；在压力元件的压力表面面对芯片的第一表面的情况下用压力突起压第一通道上的第一保护膜以使得布置于第一通道上的第一保护膜相对于芯片的第一表面的高度低于布置于第二通道上的第一保护膜相对于芯片的第一表面的高度；在压下后，在表面电极和第一保护膜上形成金属层；在形成金属层后，用刀头或多刀刀具切割布置于第二通道上的一部分第一保护膜和一部分金属层以从金属层露出第二通道上的第一保护膜；在切割后，将晶片分割为所述多个半导体芯片；在分割后，将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后，封装半导体芯片、表面电极、第一金属布线和金属板。
在以上方法中，第一通道上的第一保护膜的高度由压力元件降低。然后，金属层形成于第一保护膜上。第二通道上的第一保护膜被选择性地切割。于是，裂纹未产生于第一通道上的第一保护膜中。于是，第一金属布线和表面电极不会短路。而且，在金属层形成于第一保护膜中之前一部分第一保护膜由压力元件压下，限制了裂纹产生于金属层和第一保护膜中。
根据本公开的第十八个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括多个单元和多个通道，所述多个通道包围每个单元，所述多个通道布置于芯片的第一表面上，并且每个单元包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在所述多个通道之一上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；将第一保护膜施加于所述多个通道上，其中第一保护膜覆盖第一金属布线；在施加第一保护膜后，将晶片分割为所述多个半导体芯片；在分割后，准备具有压力表面和压力突起的压力元件，其中压力突起从压力表面突出，并且对应于布置于第一通道上的第一保护膜，其中所述多个通道包括第一通道和第二通道，焊料层将安装于第一通道上，并且没有焊料层将安装于第二通道上；在压力元件的压力表面面对芯片的第一表面的情况下用压力突起压第一通道上的第一保护膜以使得布置于第一通道上的第一保护膜相对于芯片的第一表面的高度低于布置于第二通道上的第一保护膜相对于芯片的第一表面的高度；在压下后，在表面电极和第一保护膜上形成金属层；在形成金属层后，用刀头或多刀刀具切割布置于第二通道上的一部分第一保护膜和一部分金属层以从金属层露出第二通道上的第一保护膜；在切割后，将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后，封装半导体芯片、表面电极、第一金属布线和金属板。
在以上方法中，第一通道上的第一保护膜的高度由压力元件降低。然后，金属层形成于第一保护膜上。第二通道上的第一保护膜被选择性地切割。于是，裂纹未产生于第一通道上的第一保护膜中。于是，第一金属布线和表面电极不会短路。而且，在金属层形成于第一保护膜中之前一部分第一保护膜由压力元件压下，限制了裂纹产生于金属层和第一保护膜中。
根据本公开的第十九个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；布置于第一保护膜上的第二保护膜，第一保护膜经由第二保护膜由焊料层覆盖；以及至少覆盖一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上。半导体芯片、表面电极、第一金属布线和金属板被封装。
在以上设备中，第二保护膜覆盖第一保护膜，第二保护膜将由焊料覆盖。第一保护膜提供了均匀的固体，并且第二保护膜提供了另一均匀的固体，并且它们叠置。因而，均匀的固体在第一和第二保护膜之间的边界处不连续。即使由于来自焊料层的应力引起的裂纹产生于第二保护膜中，裂纹停止于第一和第二保护膜之间的边界处。于是，限制了裂纹到达由第一保护膜覆盖的第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第二十个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片包括第一表面和第二表面，半导体元件具有沟道栅极结构，其包括在第一表面上的发射极区域、穿入发射极区域的沟道、布置于沟道的内壁上的栅极绝缘膜、以及在沟道中布置于栅极绝缘膜上的栅极区域；布置于第一表面上并且与发射极区域电耦合的表面电极；布置于第一表面上并且与栅极区域电耦合的第一金属布线，其中第一金属布线控制将施加至栅极区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；以及覆盖表面电极并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上。半导体芯片、表面电极、第一金属布线和金属板被封装。半导体芯片的第一表面包括焊料安装区域和无焊料区域。焊料层布置于焊料安装区域上，并且焊料层不布置于无焊料区域上。栅极区域布置于焊料安装区域和无焊料区域中。第一金属布线布置于第一表面的无焊料区域上，并且第一金属布线仅在无焊料区域与栅极区域电耦合。
在以上设备中，第一金属布线形成于芯片的第一表面上的无焊料区域中。覆盖第一金属布线的第一保护膜也形成于无焊料区域中。因而，覆盖第一金属布线的第一保护膜未被焊料层覆盖。因而，裂纹未产生于覆盖第一金属布线的第一保护膜中。第一金属布线和表面电极不会短路。
根据本公开的第二十一个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；将非导电材料混合于第二保护膜中，其中非导电材料由有机颗粒或无机纤维制成；用注射器将第二保护膜施加于第一保护膜上；在表面电极上形成金属层；在形成金属层后，将晶片分割为所述多个半导体芯片；在分割后，将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后，封装半导体芯片、表面电极、第一金属布线和金属板。第二保护膜布置于第一保护膜上，第一保护膜经由焊料层和第二保护膜由金属板覆盖。在此情况下，即使裂纹产生于第一保护膜中，非导电材料也防止了裂纹生长。
根据本公开的第二十二个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一表面和第二表面的半导体元件，半导体元件具有沟道栅极结构，其包括在第一表面上的发射极区域、穿过发射极区域的沟道、布置于沟道的内壁上的栅极绝缘膜、以及在沟道中布置于栅极绝缘膜上的栅极区域；在第一表面上形成表面电极，其中表面电极与发射极区域电耦合；在第一表面上形成第一金属布线，其中第一金属布线与栅极区域电耦合；形成覆盖第一金属布线的第一保护膜；在表面电极和第一保护膜上形成金属层；用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后，将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板覆盖表面电极，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后，封装半导体芯片、表面电极、第一金属布线和金属板。半导体芯片的第一表面包括焊料安装区域和无焊料区域。焊料层布置于焊料安装区域上，并且焊料层不布置于无焊料区域上。在形成所述多个半导体芯片中，栅极区域形成于焊料安装区域和无焊料区域中。在形成第一金属布线中，第一金属布线形成于第一表面的无焊料区域上。第一金属布线仅在无焊料区域与栅极区域电耦合。
在以上方法中，第一金属布线形成于芯片的第一表面的无焊料区域上。因而，即使在焊料层的应力施加于第一保护膜时裂纹产生于第一保护膜中，焊料层也不会穿入裂纹。于是，第一金属布线和表面电极不会短路。
附图说明
本发明的以上和其它目标、特点和优点从下面参照附图进行的详细描述中变得更加明显。在附图中：
图1示出根据第一实施例的半导体芯片的平面图；
图2示出该半导体芯片沿着图1中的线II-II截取的横截视图；
图3示出包括半导体芯片的半导体设备的局部横截视图；
图4示出图3中设备的部分IV的局部放大横截视图；
图5示出形成第二保护膜的步骤；
图6示出根据第二实施例的半导体芯片的平面图；
图7示出根据第二实施例形成第二保护膜的步骤；
图8示出根据第三实施例的半导体芯片的局部横截视图；
图9示出在半导体芯片的角部处形成第一保护膜的步骤；
图10示出沿着图9中的线X-X截取的芯片的横截视图；
图11示出根据第四实施例切割部分镍膜、金膜和第二保护膜的步骤；
图12示出根据第五实施例用刀头切割部分第一保护膜的步骤；
图13是示出根据第六实施例的半导体设备的局部放大横截视图；
图14是示出根据第七实施例的半导体设备的局部放大横截视图；
图15是示出根据第八实施例的包括半导体芯片的半导体设备的局部横截视图；
图16是示出图15中设备的部分XVI的局部放大横截视图；
图17是示出根据第九实施例的包括半导体芯片的半导体设备的局部放大横截视图；
图18是示出图17中设备的部分XVIII的局部放大横截视图；
图19是示出根据第十实施例的半导体设备的局部放大横截视图；
图20是示出根据第十一实施例的半导体设备的局部放大横截视图；
图21是示出图20中设备的部分XXI的局部放大横截视图；
图22A和22B示出根据第十二实施例的半导体设备的部分制造工艺；
图23A和23B示出根据另一实施例的半导体设备的部分制造工艺；
图24示出根据又一实施例的设备的一部分制造工艺；
图25示出根据第十三实施例的半导体芯片的平面图；
图26示出沿着图25中的线XXVI-XXVI截取的芯片的横截视图；
图27示出包括半导体芯片的半导体设备的局部横截视图；
图28示出图27中的设备的部分XXVIII的局部放大横截视图；
图29示出根据第十四实施例的半导体设备的平面图；
图30示出图29中的设备的部分XXXII的局部放大平面图；
图31示出沿着图29和30中的线XXXI-XXXI截取的设备的局部横截视图；
图32示出沿着图30中的线XXXII-XXXII截取的设备的局部横截视图；
图33示出根据第十四实施例的切割第一保护膜的步骤的横截视图；
图34示出根据第十五实施例的半导体芯片的横截视图；
图35示出根据第十六实施例的半导体芯片的横截视图；
图36示出根据第十七实施例的半导体芯片的横截视图；
图37示出根据第十四实施例的变型的半导体设备的局部横截视图；
图38示出图37中的设备的部分XXXVIII的局部放大横截视图；并且
图39示出根据第十四实施例的变型的用于切割一部分镍膜、金膜和第二保护膜的步骤。
具体实施方式
(第一实施例)
图1示出根据第一实施例的半导体设备中的半导体芯片10。图2示出沿着图1中的线II-II截取的设备的横截视图。图3示出与沿着图1中的线II-II截取的设备的横截视图相应的设备的局部横截视图。
如图1所示，芯片10包括每个包括半导体元件的多个单元11，以及布置于单元11周围的通道12。如图2所示，芯片10由半导体基板13比如硅基板形成。基板13例如是P+型基板，并且N-型漂移层(未示出)形成于P+型基板上。主要表面，即基板13或芯片10的主表面，限定为漂移层的表面，即基板13的表面。于是，通道12在单元11周围布置于芯片10的主表面侧上。
每个单元11包括多个IGBT作为半导体元件。P型基层(未示出)形成于漂移层的表面部分中。相应于第一区域的N+型发射极区域形成于基层的表面部分中。沟道形成为穿过发射极区域和基层并到达漂移层。相应于第二区域的栅极绝缘膜和栅极层形成于沟道的内壁上。沟道、栅极绝缘膜和栅极层提供了沟道栅极结构。绝缘膜覆盖一部分发射极区域和沟道栅极结构。这些构造是IGBT的一个例子。替代地，IGBT可具有其它结构。
P+型基板用作集电极区域。背面电极15形成于基板的背面上。背面电极15用作集电极并接触基板的背面。背面电极15由例如Ti/Ni/Au膜制成。
保护环16形成于基板13的主表面侧上。保护环16提高元件的击穿电压。保护环16例如由形成于漂移层的上部中的P型区域形成。
表面电极17用作发射电极，并且形成于IGBT的表面上。表面电极17接触形成于一个单元中的IGBT的每个P型基层和每个N+型发射极区域。每个单元包括多个表面电极17。具体地，电极17形成于基板13的主表面14上以使得电极17在多个沟道栅极结构之间桥接。如图1所示，具有条带模式的电极17覆盖每个单元11的几乎所有上侧。表面电极17由金属材料比如铝合金制成。例如，电极17可由Al-Si制成，并且主要成分为Al。电极17可通过喷镀法形成。
作为第一金属布线的栅极金属布线18穿过LOCOS氧化膜和绝缘膜(未示出)形成于基板13的主表面14上。栅极金属布线18与形成于单元11中的多个栅极层电结合。栅极金属布线用作控制每个沟道栅极结构中的栅极电势的工具。具体地，栅极金属布线用来控制施加至半导体元件的电势。
如图1所示，栅极金属布线18布置于定位于单元11周围的通道12中。栅极金属布线18布置于芯片10的主表面14上。这里，栅极金属布线18没有形成于通道12的所有部分中。栅极金属布线18形成于通道12的至少一部分中。在本实施例中，栅极金属布线18具有如此的布置以使得布线18包围表面电极17。
温度传感器19形成于芯片10的主表面14上。温度传感器19输出相应于温度的电压。具体地，温度传感器19改变正向电压VF。当芯片10操作时，产生热。因而，传感器19根据热输出正向电压VF。在芯片10操作的情况下产生的热集中于芯片10的中心。因而，传感器19布置于芯片10的中心。
传感器19例如是具有N型层和P型层的温度敏感的二极管，这些层由多晶硅制成并布置于绝缘膜(未示出)上。N型层和P型层形成于基板13上。
作为第二金属布线的传感器金属布线20穿过LOCOS氧化膜和绝缘膜(未示出)形成于基板13的主表面14上。传感器金属布线20布置于通道20中，从基板13的主表面14的中心延伸至外周。栅极金属布线18与传感器金属布线20电分离。传感器金属布线20连接至温度传感器19。
而且，如图1所示，栅极垫21和传感器垫22穿过LOCOS氧化膜和绝缘膜(未示出)形成于基板13的主表面14上。栅极垫21与栅极金属布线18电结合。传感器垫22与传感器金属布线20电结合。将作为栅极电势施加于栅极金属布线18的电压通过栅极垫21进行控制。而且，传感器19的正向电压VF通过传感器垫22回收至外部设备。
除了栅极垫21和传感器垫22之外，电流传感垫23和Kelvin发射垫24形成于基板13的主表面14上。
如图2所示，第一保护膜25施加并形成于通道12上。第一保护膜25布置于表面电极17、栅极金属布线18和传感器金属布线20之间。而且，第一保护膜25覆盖栅极金属布线18和传感器金属布线20。因而，栅极金属布线18、传感器金属布线20和表面电极17由第一保护膜25彼此电绝缘。每个垫21-24从第一保护膜25露出。第一保护膜25还覆盖温度传感器19。
第二保护膜26形成于第一保护膜25上。第二保护膜的位置将在后面解释。
第一和第二保护膜25、26由聚酰亚胺膜制成。第一保护膜25的聚酰亚胺膜充分地覆盖基板13、栅极金属布线18和传感器金属布线20以使得膜25保护它们。第二保护膜26可由与第一保护膜25相同的聚酰亚胺膜制成，只要第一保护膜25的界面在成形步骤的情况下清楚地形成。
作为金属层的镍膜27和金膜28形成于表面电极17的顶面和第二保护膜26的一侧上。镍膜27和金膜28覆盖第二保护膜26的整个侧面。镍膜27和金膜28通过喷镀法形成，并且每个膜17、2很薄。具体地，镍膜27覆盖第二保护膜26的整个侧面，并且金膜28形成于镍膜27上。
如图3所示，金属板30通过焊料层29结合至芯片10。具体地，金属板30经由焊料层29、镍膜27和金膜28与表面电极17电和热地结合。因而，金属板30用作电极(布线)和散热器。
通道12包括焊料层29安装于其上的第一通道12a和没有焊料层29安装于其上的第二通道12b。因而，第一通道12a定位于焊料安装区域，其示出为图1中的阴影区域。第二通道12b布置于焊料安装区域的外侧上。
金属板30覆盖表面电极17和栅极金属布线18的至少一部分。具体地，金属板30形成为覆盖芯片10的主表面14除了垫21-24和第二通道12b之外的一部分。金属板30覆盖焊料安装区域。于是，在本实施例中，金属板30覆盖整个表面电极17。
根据金属板30的尺寸，第二保护膜26形成于第一保护膜25的一部分上，第二保护膜26由焊料层29覆盖。第二保护膜26部分地形成于第一保护膜25上，其布置于芯片10的主表面14除了第二通道12b之外的第一通道12a上。
在图3所示的结构中，下散热器(未示出)结合至背面电极15。而且，上散热器(未示出)结合至金属板30。这个具有上和下散热器的叠置结构用树脂模具密封以使得制备出两侧散热型半导体设备。芯片10、表面电极17、栅极金属布线18和金属板30被封装。
每个垫21-24经由布线连接至相应的引线端子。引线端子从树脂模具露出。而且，上和下散热器每个包括从树脂模具露出的引线端子。引线端子与外部电路电结合以使得外部电路与芯片10电结合。
接着，如图4所示，将解释第二保护膜26的功能。图4是图3中设备的局部放大横截视图。
裂纹31比如划痕可在焊料层29结合至第二保护膜26之前产生于第二保护膜26中。当金属板30经由焊料层29结合至基板13时应力从焊料层29施加于裂纹31。因而，裂纹31到达第一保护膜25。然而，裂纹31停止于第一和第二保护膜25、26之间的边界处。
第一和第二保护膜25、26各自形成为均匀固体。于是，第一保护膜25作为一个均匀固体叠置于作为另一均匀固体的第二保护膜26上。因而，在第一和第二保护膜25、26的边界处，没有同质(即均匀)固体布置越过边界。具体地，边界提供了不连续的表面。因而，即使裂纹31产生于第二保护膜26中，裂纹31的产生也停止于第一和第二保护膜25、26之间的边界。因而，裂纹31不会穿入第一保护膜25。具体地，裂纹31不会存在于第一保护膜25中。
于是，裂纹31仅到达第一和第二保护膜25、26之间的边界。具体地，裂纹31不会越过边界。因而，即使焊料层29穿入第二保护膜26中的裂纹31，焊料层29也不会穿入第一保护膜25。
因而，当第二保护膜26部分地形成于第一保护膜25上且其由焊料层29覆盖时，裂纹31不会到达由第一保护膜25覆盖的栅极金属布线18。因而，防止了栅极金属布线18和表面电极17之间的短路。
而且，由于第一保护膜25由第二保护膜26覆盖，来自焊料层29的应力就不会直接施加于第一保护膜25。
半导体设备的制造方法将参照图5解释。
首先，多个半导体芯片10形成于晶片中。具体地，准备晶片，并且然后，多个IGBT形成于晶片中。IGBT的具体形成步骤通过常规方法来执行。例如，P型基层和N+型发射极区域形成于N-型漂移层的表面部分中。然后，沟道形成为穿过发射极区域和基层并到达漂移层。栅极绝缘膜和栅极层形成于沟道的内壁上。而且，绝缘膜形成为覆盖一部分发射极区域和沟道。因而，多个半导体芯片10形成于晶片中。
然后，金属膜形成于其中形成IGBT的晶片的表面上。金属膜由例如包括铝作为主要成分的金属制成。光致抗蚀剂施加于金属膜的表面上。然后，光致抗蚀剂通过曝光法来图案化。因而，在光致抗蚀剂的一部分中形成开口以使得光致抗蚀剂的其它部分对应于待形成表面电极的区域、待形成栅极金属布线的区域、待形成传感器金属布线的区域、以及待形成垫的区域。然后，使用光致抗蚀剂作为掩模执行湿式蚀刻步骤，因此金属膜被图案化。因而，与N+型发射极区域电结合的表面电极17、与栅极层电结合的栅极金属布线18、传感器金属布线20和垫21-24同时形成于半导体设备中。然后，移除光致抗蚀剂。
这里，表面电极等可在不同的步骤形成。表面电极17、栅极金属布线18、传感器金属布线20和每个垫21-24可在多个步骤中独立地形成。
然后，用于提供温度传感器19的由多晶硅制成的N型层和P型层形成于将形成温度传感器的区域处。在此情况下，N型层和P型层分别连接至传感器金属布线20。
聚酰亚胺膜形成于晶片的整个表面上。在预定位置处的一部分聚酰亚胺膜留下，而其余部分的聚酰亚胺膜移除。因而，形成第一保护膜25。因而，第一保护膜25处于表面电极17、栅极金属布线18和传感器金属布线20之间以使得表面电极17、栅极金属布线18和传感器金属布线20由第一保护膜25彼此电隔离。而且，栅极金属布线18、传感器金属布线20和温度传感器19由第一保护膜25覆盖。
接着，如图5所示，使用注射器32将第二保护膜26部分地施加于第一保护膜25上。注射器32例如是分配器或喷墨喷嘴。
由于栅极金属布线18等形成于通道12中，注射器32沿着通道12移动。第二保护膜26通过注射器32施加于通道12中。在形成第二保护膜26时，第二保护膜26部分地施加至第一保护膜25的表面，其将由焊料层29覆盖。于是，第二保护膜也施加至第一保护膜的表面，其布置于温度传感器和传感器金属布线20上，其将由焊料层29覆盖。
接着，镍膜27和金膜28通过喷镀法以此顺序形成于从第一保护膜25、第二保护膜26和垫21-24露出的表面电极17上。这里，每个垫21-24可分别通过镀镍法和镀金法形成。
在形成镍膜27和金膜28之后，由于每个垫21-24经由镍膜27和金膜28与表面电极17电结合，每个垫21-24与表面电极17电绝缘。
具体地，一部分第一保护膜25和一部分第二保护膜26用刀头或多刀刀具切割以使得形成于通道12a中的焊料层29将形成于其上的一部分第二保护膜26露出，并且形成于通道12b中的焊料层29不会将形成于其上的一部分第一保护膜25露出。
在此情况下，例如，芯片10的主表面14提供了基准表面。刀头或多刀刀具与主表面14平行且间隔开预定距离地移动，以使得一部分第一保护膜25和一部分第二保护膜26被切割。因而，如图2所示，每个垫21-24和表面电极17被电绝缘。而且，由于切割步骤使用切割工具比如多刀刀具或刀头来执行，镍膜27和金膜28保留在形成于通道12a中的第二保护膜26的一侧上和形成于通道12b中的第一保护膜25的一侧上。焊料层29安装于第一通道12a上，并且焊料层29不安装于第二通道12b上。
因而，在使用刀头或多刀刀具执行切割步骤时，应力从刀头或多刀刀具施加至第二保护膜26。因而，裂纹31可产生于第二保护膜26中。然而，裂纹31在第一和第二保护膜25、26之间的边界处停止穿过。因而，即使焊料层29穿入裂纹31，栅极金属布线18和表面电极17也不会短路。即使裂纹31产生于形成在第二通道12b中的第一保护膜25中，焊料层29没有形成于第二通道12b上，因此焊料层29不会穿入裂纹31。因而，栅极金属布线18和表面电极17不会短路。
背面电极15通过在晶片的背面上以此顺序蒸发Ti膜、Ni膜和Au膜来形成。
然后，晶片结合至切割带，并且然后将晶片分为多个芯片10。因而，金属板30经由金膜28上的焊料层29结合至每个芯片10。那么，每个垫21-24分别连接至引线端子。下散热器结合至背面电极15，并且上散热器结合至金属板30。芯片用树脂模具密封。因而，完成半导体设备。
在本实施例中，用焊料层29覆盖的第二保护膜26使用注射器32施加至第一保护膜25的一部分。
因而，来自焊料层29的应力不直接施加至第一保护膜25。而且，即使裂纹31比如划痕产生于第二保护膜26中，裂纹31也不会越过第一和第二保护膜25、26之间的边界。于是，裂纹31不会到达由第一保护膜25覆盖的栅极金属布线18。因而，栅极金属布线18和表面电极17不会短路。
由于第二保护膜26使用注射器32形成，第二保护膜26能形成于第一保护膜25的必要部分上。于是，用于图案化第二保护膜26的光刻步骤和蚀刻步骤是不必要的。
在本实施例中，第一和第二保护膜25、26由聚酰亚胺膜制成。这里，聚酰亚胺膜不是脆性材料以使得在切割聚酰亚胺膜时聚酰亚胺膜不会失去形状。聚酰亚胺膜具有低延展性，并且断裂伸长率在50％和60％之间的范围内。聚酰亚胺膜具有与金膜粘着的高粘着性。
可选地，第一和第二保护膜25、26可由聚四氟乙烯膜、聚碳酸盐膜、缩醛树脂膜、酚醛树脂膜、聚酰胺树脂膜、丙烯树脂膜或环氧树脂膜制成。聚四氟乙烯膜具有小的杨氏模量，并且因此，弹性变形区域很宽。因而，聚四氟乙烯膜能用小的力切割。聚四氟乙烯膜的断裂伸长率是大约200％。聚四氟乙烯膜在切割时不会失去形状。在切割聚四氟乙烯膜时防止了聚四氟乙烯膜的细小分裂。
聚酰亚胺树脂膜、聚四氟乙烯膜、聚碳酸盐膜、缩醛树脂膜和酚醛树脂膜易于切割。聚酰胺树脂膜和丙烯树脂膜不易于切割。环氧树脂膜难以切割。然而，在适当地控制来自刀头36或多刀刀具的应力时，裂纹31不会在第一和第二保护膜25、26中产生。
当第一和第二保护膜25、26中的树脂材料具有高粘度时第一和第二保护膜25、26可通过使用分配器的方法形成。可选地，当第一和第二保护膜25、26中的树脂材料具有低粘度时第一和第二保护膜25、26可通过使用喷墨方法形成。
(第二实施例)
在本实施例中，详细说明通道12中的传感器金属布线20的布置。
图6示出根据第二实施例的半导体芯片10。在芯片10中，每个单元11以条状布置。于是，通道12也以条状布置。栅极金属布线18布置于每个通道12中。
温度传感器19布置于其中一个通道12中。于是，至少一部分传感器金属布线20形成于其中形成栅极金属布线18的相同通道12中。至少该部分传感器金属布线20形成为与栅极金属布线18平行。在本实施例中，如图6所示，温度传感器19布置于这个通道12的中心处。传感器金属布线20布置于通道12的一侧上，并且栅极金属布线18布置于通道12的另一侧上。传感器金属布线20从传感器19在通道12一侧上延伸指向垫21-24。
根据本实施例的半导体设备的制造方法将参照图7解释。首先，如图6所示，TGBT形成于基板13中以形成条纹图案的单元。而且，表面电极17、栅极金属布线18、传感器金属布线20和垫21-24形成于基板13的主表面14上。
在形成栅极金属布线18和传感器金属布线20时，栅极金属布线18和传感器金属布线20形成于同一通道12中以便彼此平行。因而，至少栅极金属布线18的一部分和至少传感器金属布线20的一部分布置于相同通道12中。
然后，类似于第一实施例，形成第一和第二保护膜25、26。在形成第二保护膜26时，如图7所示，第二保护膜26使用注射器32沿着通道12a施加至第一保护膜25。由于一部分栅极金属布线18和一部分传感器金属布线20布置于相同通道12中以便彼此平行，当注射器32沿着通道12a移动时，第二保护膜26在一个动作中施加至第一保护膜25。
在使用注射器32施加第一保护膜25时，由于部分栅极金属布线18和部分传感器金属布线20布置于相同通道12中以便彼此平行，第一保护膜25在一个动作中施加至栅极金属布线18和传感器金属布线20。
此后，镍膜27和金膜28通过喷镀法形成。类似于第一实施例，切割一部分第一薄膜25和一部分第二保护膜26。然后，金属板30经由焊料层29结合至芯片10的主表面14。上和下散热器结合至基板13，并且基板13用树脂模具密封。因而，完成半导体设备。
当不同于栅极金属布线18的传感器金属布线20布置于基板13的主表面14上时，一部分栅极金属布线18和一部分传感器金属布线20彼此平行地布置于相同通道12中。因而，有效地形成第一和第二保护膜25、26。
(第三实施例)
在本实施例中，第一保护膜25施加至芯片10的一侧。
图8示出了芯片10的外周的局部放大横截视图。芯片10包括垂直于芯片10的主表面的侧面33以及由芯片10的主表面14和侧面33提供的角部34。第一保护膜25覆盖芯片10的角部34。
接着，用于在芯片10的角部34形成第一保护膜25的方法将参照图9和10解释。图9示出用于在芯片10的侧面33上形成第一保护膜25的步骤。图10是沿着图9中的线X-X截取的晶片的横截视图。
在晶片在小块切割工艺中切割后，所切割的晶片在晶片扩展工艺中扩展。具体地，晶片安装于其上的研磨带在径向上扩展，以使得芯片10以间隙35彼此分离。
然后，使用注射器32，施加第一保护膜25以覆盖芯片10的角部34。在此情况下，第一保护膜25已经形成于芯片10的主表面14上。因而，第一保护膜25仅施加于芯片10的侧面33。而且，沿着间隙35，移动注射器32，并且使用注射器32在每个角部34处施加第一保护膜25。这里，短语“沿着间隙35”意思是注射器32沿着芯片10的角部34移动。
因而，如图10所示，第一保护膜25形成于芯片10的侧面33上。这里，在图10中，第一保护膜25施加至芯片10的整个侧面33。可选地，第一保护膜25可不施加至芯片10的整个侧面33。第一保护膜25可仅覆盖芯片10的角部34。
在第一保护膜25布置于芯片10的角部34时，角部34处的第一保护膜25防止了电流从背面电极15通过芯片10的侧面33流到主表面14。于是，第一保护膜25防止了栅极金属布线18和表面电极17之间的短路。而且，第一保护膜25防止了背面电极15和主表面14上的结构之间的短路。
(第四实施例)
在本实施例中，第二保护膜26形成于第二通道12b中，焊料层29没有形成于其上。在金属层比如镍膜27和金膜28通过喷镀法等形成于芯片10的主表面14上之后，一部分不必要的金属层被切割并移除。本实施例将参照图11描述。图11相应于沿着图1中的线II-II截取的设备的横截视图。然而，图11中栅极金属布线18的布置不同于图1。
这里，词语“切割”意思是精细切割工艺。具体地，词语“切割”意思是用于焊接的电极使用在保护膜上的步骤通过机械处理方法图案化。这里，词语“切割”在第一至第三实施例中具有相同的意思。
在本实施例中，在第一和第二保护膜25、26形成于芯片10的主表面14上之后，镍膜27和金膜28不仅形成于表面电极17上，而且还形成于第一和第二保护膜25、26上。
此后，如图11所示，一部分镍膜27和一部分金膜28以及一部分第二保护膜26以如此的方式由刀头36切割以使得第二保护膜26从金属层即镍膜27和金膜28露出。可选地，可使用多刀刀具来切割。因而，形成于表面电极17上的镍膜27和金膜28与形成于垫21-24上的镍膜27和金膜28电分离。
当使用刀头36或多刀刀具执行切割工艺时，如果由刀头36或多刀刀具引起的应力施加至第二保护膜26以至裂纹31产生于第二保护膜26中，裂纹31在第一和第二保护膜25、26之间的边界处停止生长。于是，防止了裂纹31到达栅极金属布线18。即使焊料层29穿入裂纹31，也防止了栅极金属布线18和表面电极17之间的短路。
在图11中，第二保护膜26覆盖整个第一保护膜25。可选地，第二保护膜26可形成于第一保护膜25的上部上，只要来自刀头36的应力不是直接施加于第一保护膜25。
在图11中，第二保护膜26可以是易于切割的有机膜。第二保护膜26可不由无机膜制成。第一保护膜25可由有机膜或无机膜制成，比如玻璃层和氮化物层。
而且，在图11中，第二保护膜26由单层制成。可选地，如图39所示，第二保护膜26可包括两层或更多层。具体地，在图39中，第二保护膜26包括下部第二保护膜26a和上部第二保护膜26b。下部第二保护膜26a接触第一保护膜25以便覆盖第一保护膜25。上部第二保护膜26b布置于下部第二保护膜26a上以便覆盖下部第二保护膜26a。在此情况下，上部第二保护膜26b可由易于切割的有机膜制成。下部第二保护膜26a和第一保护膜25可由有机膜或无机膜制成，比如玻璃层和氮化物层。
(第五实施例)
在第一至第四实施例中，第二保护膜26形成于第一保护膜25上以使得焊料层29中的应力和来自刀头36等的应力不会直接施加至第一保护膜25。在本实施例中，没有使用第二保护膜26，覆盖栅极金属布线18的第一保护膜25的高度控制为低于其它部分以使得刀头36不会接触第一保护膜25。因而，来自刀头36的应力不会施加于第一保护膜25。本实施例将参照图12解释。图12相应于设备沿着图1中的线II-II截取的横截视图。然而，图12中栅极金属布线18的布置不同于图1。
在本实施例中，表面电极17、栅极金属布线18、传感器金属布线20和垫21-24比如用于栅极的垫形成于芯片10的主表面14上。然后，第一保护膜25形成于主表面14上的通道12上。
在此情况下，形成于其上没有安装焊料层29的第二通道12b上的第一保护膜25的高度大于形成于其上安装焊料层29的第一通道12a上的第一保护膜25的高度。第一保护膜25使用注射器32施加。控制注射器32的注射量从而调节第一保护膜25的高度。因而，形成于其上布置有栅极金属布线18的通道12上的第一保护膜25的高度能控制为与形成于其上没有布置栅极金属布线18的通道12上的第一保护膜25的高度不同。
然后，镍膜27和金膜28形成于芯片10的主表面14上。
接着，如图12所示，其上没有安装焊料层29的第二通道12b上的一部分第一保护膜25、镍膜27和金膜28使用刀头36或多刀刀具切割以使得形成于第二通道12b上的第一保护膜25从镍膜27和金膜28露出。因而，刀头36不会接触其上安装焊料层29的覆盖栅极金属布线18的第一保护膜25。来自刀头36的应力不会施加至其上安装焊料层29的覆盖栅极金属布线18的第一保护膜25。于是，裂纹31不会在其上安装焊料层29的覆盖栅极金属布线18的第一保护膜25中产生。
其上没有安装焊料层29的第一保护膜25上的金属层比如镍膜27和金属28被移除。因而，表面电极17上的金属层与垫21-24上的金属层电隔离。
在通过注射器32控制第一保护膜25的高度时，其上安装焊料层29的第一通道12a上的第一保护膜25的高度低于其上没有安装焊料层29的第二通道12b上的第一保护膜25的高度。因而，形成于其上没有安装焊料层29的第二通道12b上的第一保护膜25不会被刀头36或多刀刀具切割。
因而，由于在刀头36等的切割工艺中引起的应力没有施加于形成于其上安装焊料层29的第一通道12a上的第一保护膜25，裂纹31就不会在其上安装焊料层29的第一通道12a上的第一保护膜25中产生。于是，维持了栅极金属布线18由第一保护膜25覆盖的情况。即使焊料层29穿入第一保护膜25中的裂纹31，栅极金属布线18和表面电极17也不会短路。
(第六实施例)
在第四实施例中，在第二保护膜26形成后一部分第二保护膜26被切割。在本实施例中，一部分第一保护膜25被切割，并且此后，形成第二保护膜26。
图13是根据本实施例的半导体设备的局部放大横截视图。图13相应于图3中的部分IV。第一保护膜25由第二保护膜26覆盖。裂纹31在第一保护膜25中产生。因而，尽管裂纹31在第一保护膜25中产生，但第二保护膜26覆盖其中产生裂纹的第一保护膜25。因而，焊料层29不会穿入裂纹31。
在第一保护膜25形成于通道12上之后，镍膜27和金膜28形成于表面电极17和第一保护膜25上。一部分第一保护膜25、一部分镍膜27和一部分金膜28由刀头36或多刀刀具切割以便从镍膜27和金膜28露出第一保护膜25。因而，形成于表面电极17上的镍膜27和金膜28与形成于垫21-24上的镍膜27和金膜28电分离。
因而，当一部分第一保护膜25被切割时，可能会由于刀头36等的应力而在第一保护膜25中产生裂纹31。
然后，使用注射器32将第二保护膜26施加于第一保护膜25。因而，第二保护膜26覆盖第一保护膜25中的裂纹31。然后，将晶片分为多个半导体芯片10。而且，封装每个芯片10，并且从而，完成半导体设备。
因而，即使当一部分第一保护膜25由刀头36等切割时裂纹31产生于第一保护膜25中，第二保护膜26在第一保护膜25的切割工艺之后形成。由于第一和第二保护膜25、26在以上步骤中形成，裂纹31由第二保护膜26覆盖。
因而，在形成第二保护膜26时，焊料层29不会经由在第一保护膜25中产生的裂纹31到达栅极金属布线18。因而，栅极金属布线18和表面电极17不会短路。
(第七实施例)
在第五实施例中，其上安装焊料层29的第一通道12a上的第一保护膜25的高度低于其上没有安装焊料层29的第二通道12b上的第一保护膜25的高度，以使得形成于其上安装焊料层29的第一通道12a上的第一保护膜25没有被切割。因而，必须根据第一保护膜25在通道12上的位置来控制第一保护膜25的高度。
在本实施例中，在不控制第一保护膜25的高度之下，形成第一保护膜25。即使当形成于其上安装焊料层29的第一通道12上的第一保护膜25被切割时裂纹31产生于第一保护膜25中，布置于栅极金属布线18上的元件防止裂纹31到达栅极金属布线18。
图14示出根据本实施例的半导体设备的局部放大横截视图。图14相应于图3中的部分IV。栅极金属布线18形成于芯片10的主表面14上。栅极金属布线18由第一保护膜25覆盖。
而且，绝缘层18b形成于由焊料层29覆盖的栅极金属布线18的顶面18a上。顶面18a面对金属板，并且与芯片10的主表面14相反。绝缘膜18b通过在形成栅极金属布线18时在绝缘工艺中处理一部分栅极金属布线18来制备。于是，绝缘层18b是栅极金属布线18的一部分。
绝缘层18b由三氧化二铝或AlN等制成。因而，当栅极金属布线18由例如铝制成时，绝缘层18b能通过仅加入氧或氮来形成。绝缘层18b不仅可形成于栅极金属布线18的顶面上，而且能形成于栅极金属布线18的侧面上。
如图14所示，栅极金属布线18和绝缘层18b由第一保护膜25覆盖。当绝缘层18b形成于栅极金属布线18的顶面18a上时，即使应力施加至第一保护膜25，并且裂纹31产生于第一保护膜25中，裂纹31也在绝缘层18b中停止生长。因而，即使焊料层29穿入裂纹31，焊料层29也不会接触栅极金属布线18。因而，焊料29不会与栅极金属布线18电耦合。
以上结构通过以下步骤形成。首先，铝金属膜形成于其上形成IGBT的晶片的表面上。铝金属膜通过喷镀法制备。在喷镀铝靶之后，少量氧气或氮气加入氩气喷镀气体中以使得铝原子与氧原子或氮原子反应。因而，执行了活性喷镀工艺。因而，铝绝缘层形成于铝金属膜的顶面上。这个铝绝缘层提供了绝缘层18b。
然后，铝金属膜连同铝绝缘层一起在蚀刻工艺中蚀刻。具体地，抗蚀剂形成于由铝绝缘层和铝金属膜构成的将形成栅极金属布线层的区域上。从抗蚀剂露出的铝绝缘层被蚀刻。然后，另一抗蚀剂形成于从抗蚀剂露出的铝金属膜上，其相应于表面电极17、传感器金属布线20和垫21-24。从另一抗蚀剂露出的铝金属膜被蚀刻。因而，形成表面电极17、栅极金属布线18、传感器金属布线20和垫21-24。
因而，用于蚀刻铝绝缘层以形成绝缘层18b的蚀刻步骤与用于蚀刻铝金属膜的蚀刻步骤同时进行。无需为形成绝缘层18b增加新的步骤。
此后，例如，类似于第五实施例，第一保护膜25施加于通道12上。镍膜27和金膜28形成于表面电极17、垫21-24以及第一保护膜25上。一部分第一保护膜25以及一部分镍膜27和一部分金膜28用刀头36等切割以使得镍膜27和金膜28从第一保护膜25露出。因而，表面电极17与垫21-24电绝缘。
因而，即使应力施加至第一保护膜25，并且在切割第一保护膜25时裂纹31产生于第一保护膜25中，裂纹31在形成于栅极金属布线18的顶面18a上的绝缘层18b处停止生长。于是，即使金属板30经由焊料层29安装于表面电极17上，焊料层29也不会通过裂纹31到达栅极金属布线18。绝缘层18b阻挡焊料层29到达栅极金属布线18。
当绝缘层18b形成于栅极金属布线18的顶面18a上时，栅极金属布线18和表面电极17不会短路。
(第八实施例)
在第七实施例中，绝缘层18b形成于栅极金属布线18的顶面18a上以使得绝缘层18b使裂纹免于生长。在本实施例中，第一保护膜25的顶面在表面处理步骤中处理以使得限制焊料层29穿入裂纹31。
图15示出根据本实施例的包括半导体芯片10的半导体设备。图16示出图15中的部分XVI。
如图15所示，栅极金属布线18形成于芯片10的主表面14上。栅极金属布线18由第一保护膜25覆盖。第一保护膜25包括布置于第一保护膜25上的氟表面处理层37。
具体地，第一保护膜25包括在第一保护膜25的顶面25a上的氟表面处理层37，如图16所示。第一保护膜25的顶面25a由焊料层29覆盖，并且面对金属板30以至顶面25a与芯片10的主表面14相反。
氟表面处理层37是通过将第一保护膜25的顶面25a氟化而制备的绝缘层。氟表面处理层37具有对焊料层29非常低的焊料润湿性。于是，如图15和16所示，焊料层29没有形成于氟表面处理层37上。
氟表面处理层37通过以下工艺形成。第一保护膜25形成为覆盖栅极金属布线18。镍膜27和金膜28形成于第一保护膜25上。然后，一部分第一保护膜25、一部分镍膜27和一部分金膜28用刀头36等切割。此后，第一保护膜25的顶面25a被氟化以使得在第一保护膜25的顶面25a上形成氟表面处理层37。
在形成氟表面处理层37时，氟表面处理层37覆盖裂纹31，即使裂纹31在第一保护膜25的切割步骤期间产生于第一保护膜25中。于是，当焊料层29形成于氟表面处理层37上时，焊料层29不会穿入裂纹31。
在切割第一保护膜25之后，氟表面处理层37通过氟化第一保护膜25的顶面25a而形成。因而，限制了焊料层29通过裂纹31到达栅极金属布线18。于是，栅极金属布线18和表面电极17不会短路。
(第九实施例)
在第八实施例中，氟表面处理层37形成于第一保护膜25上。限制焊料层29不会穿入裂纹31。在本实施例中，防焊料穿入元件形成于第一保护膜25上。而且，防焊料穿入元件夹在金属板和第一保护膜25之间。
图17示出根据本实施例包括半导体芯片10的半导体设备。图18是图17中部分XVIII的局部放大横截视图。
如图17所示，第一保护膜25包括布置于第一保护膜25上的防焊料穿入元件38。具体地，防焊料穿入元件38形成于第一保护膜25上，第一保护膜25由焊料层29覆盖，如图18所示。而且，防焊料穿入元件38夹在金属板30和第一保护膜25之间。
防焊料穿入元件38由软材料制成。例如，防焊料穿入元件38由聚酰亚胺或具有柔性的软树脂制成。当防焊料穿入元件38由聚酰亚胺制成时，防焊料穿入元件38使用注射器32形成于第一保护膜25上。
防焊料穿入元件38布置于第一保护膜25的顶面25a上。而且，防焊料穿入元件38与第一保护膜25相反的一侧接触金属板30。于是，如图18所示，即使产生裂纹31，焊料层29也不能穿入裂纹31。
防焊料穿入元件38通过以下方法形成于第一保护膜25上。镍膜27和金膜28形成于第一保护膜25上。然后一部分第一保护膜25、一部分镍膜27和一部分金膜28被切割。此后，防焊料穿入元件38形成于第一保护膜25的顶面上。当防焊料穿入元件38由聚酰亚胺制成时，防焊料穿入元件38使用注射器32形成于第一保护膜25上，其由焊料层29覆盖。
然后，金属板30经由焊料层29结合至金膜28。在此情况下，金属板30经由焊料层29以如此的方式安装于芯片10上以使得防焊料穿入元件38夹在金属板30和第一保护膜25之间。
因而，防焊料穿入元件38形成于第一保护膜25上，并且防焊料穿入元件38夹在金属板30和第一保护膜25之间。因而，在第一保护膜25被切割时，刀头36等的应力施加至第一保护膜25，并且裂纹31可产生于第一保护膜25中。防焊料穿入元件38覆盖裂纹31。而且，防焊料穿入元件38夹在金属板30和第一保护膜25之间以使得焊料层29仅安装于表面电极17上。于是，即使裂纹31产生于第一保护膜25中，也限制了焊料层29穿入裂纹31和到达栅极金属布线18。于是，栅极金属布线18和表面电极17不会短路。
(第十实施例)
在第八和第九实施例中，氟表面处理层37和防焊料穿入元件38形成于第一保护膜25上以使得焊料层29不会穿入裂纹31。在本实施例中，金属板30直接接触第一保护膜25以使得焊料层29不会穿入裂纹31。
图19示出了根据本实施例的半导体设备。图19相应于图17中的部分XVIII。如图19所示，第一保护膜25的顶面25a直接接触金属板30。顶面25a布置于金属板一侧上并且与芯片10的主表面14相反。因而，第一保护膜25由金属板30覆盖。即使裂纹31产生于第一保护膜25中，裂纹31也由金属板30覆盖。因而，焊料层29不会穿入裂纹31。
以上结构通过以下方法制造。在形成第一保护膜25之后，镍膜27和金膜28形成于第一保护膜25上。第一保护膜25到达金属板30，并且因此优选地使用注射器32将第一保护膜25形成为足够高。
然后，一部分第一保护膜25、一部分镍膜27和一部分金膜28被切割以使得第一保护膜25的顶面25a从镍膜27和金膜28露出。然后，金属板30经由焊料层29结合至金膜28。在此情况下，在第一保护膜25的顶面25a接触金属板30的情况下，金属板30经由焊料层29安装在芯片10上。
因而，在第一保护膜25的顶面25a直接接触金属板30时，裂纹31由金属板30覆盖，即使来自刀头36等的应力施加至第一保护膜25，并且当第一保护膜25由刀头36等切割时裂纹31产生于第一保护膜25中。因而，焊料层29仅安装于表面电极17上。限制焊料层29穿入裂纹31。因而，栅极金属布线18和表面电极17不会短路。
(第十一实施例)
在第十实施例中，金属板30接触第一保护膜25。在本实施例中，突起形成于金属板30上，并且突起接触第一保护膜25。
图20示出了根据本实施例包括半导体芯片10的半导体设备。图21示出图20中部分XXI的局部放大横截视图。
如图20所示，金属板30包括突起30b，其从金属板30的接触表面30a朝着半导体芯片一侧突起。接触表面30a布置于芯片一侧上。突起30b面对第一保护膜25以使得突起30b接触第一保护膜25。
如图21所示，第一保护膜25的顶面25a(其由金属板30覆盖并布置于与芯片10的主表面14相反的金属板一侧上)接触形成于金属板30的接触表面30a上的突起30b。即使裂纹31产生于第一保护膜25中，裂纹31也由金属板30的突起30b覆盖。因而，焊料层29不会穿入裂纹31。
具有突起30b的金属板30能以金属材料的压力加工方法形成。
具体地，以上结构通过以下方法形成。在形成第一保护膜25之后，镍膜27和金膜28形成于第一保护膜25上。一部分第一保护膜25、一部分镍膜27和一部分金膜28被切割，以使得第一保护膜的顶面25a从镍膜27和金膜28露出。
接着，制备具有突起30b的金属板30。突起30b接触第一保护膜的顶面25a，其相对于芯片10的主表面14布置于金属板一侧上。在突起30b接触顶面25a的情况下，金属板30经由焊料层29结合至金膜28。
因而，突起30b形成于金属板30上。突起30b直接接触第一保护膜25的顶面25a。焊料层29没有布置于第一保护膜25的顶面25a上。因而，即使裂纹31产生于第一保护膜中，焊料层29也不会通过裂纹31到达栅极金属布线18。于是，栅极金属布线18和表面电极17不会短路。
(第十二实施例)
在第五实施例中，其上安装焊料层29的第一通道上的第一保护膜25的高度不同于其上未安装焊料层29的第二通道上的第一保护膜25的高度。在本实施例中，第一保护膜25形成于通道12上任何位置处，即使焊料层29没有安装于通道12上。然后，其上安装焊料层29的第一通道12a上的第一保护膜25的高度降低。
图22A和22B示出根据本实施例的半导体设备的制造工艺。制造方法将解释如下。
第一保护膜25形成于芯片10的通道12上。在此情况下，无需控制第一通道12a上的第一保护膜25的高度和第二通道12b上的第一保护膜25的高度。例如，如图22A所示，第一通道12a上的第一保护膜25的高度可高于第二通道12b上的第一保护膜25的高度。
此后，在表面电极17和第一保护膜25上形成镍膜27和金膜28。
然后，制备图22A所示的压力元件39。压力元件39包括一侧39a和从所述一侧39a突出的突起39b。突起39b面对布置于焊料层29安装于其上的第一通道12a上的第一保护膜25。
然后，压力元件39的所述一侧39a面对芯片10的主表面14，并且压力元件39沿着图22A所示的箭头靠近芯片10。因而，突起39b对第一通道12a上的第一保护膜25施压以降低第一保护膜25的高度。因而，第一通道12a上的第一保护膜25相对于芯片10的主表面14的高度低于第二通道12b上的第一保护膜25相对于芯片10的主表面14的高度。
如图22B所示，第二通道12b上的第一保护膜25的一部分、一部分镍膜27和一部分金膜28由刀头36等切割以从镍膜27和金膜28露出第二通道12b上的第一保护膜25。然后，将晶片分为多个芯片10。
在利用压力元件39的压力加工中，在切割工艺中移除镍膜27和金膜28以控制必要部分的高度和不必要部分的高度。因而，形成于其上没有安装焊料层29的第二通道12b上的第一保护膜25被选择性地切割。于是，覆盖栅极金属布线18的第一保护膜25没有被切割。因而，限制了裂纹31产生于栅极金属布线18上的第一保护膜25中。因而，栅极金属布线18和表面电极17不会短路。
(第十三实施例)
图25示出了根据第十三实施例的半导体设备中的半导体芯片10。图26示出沿着图25中的线XXVI-XXVI截取的设备的横截视图。图27示出与沿着图25中的线XXVI-XXVI截取的设备的横截视图相应的设备的局部横截视图。图28示出图27中的设备的部分XXVIII的局部放大横截视图。
图25-28中的芯片10类似于图1-4中的芯片10。因而，将解释图25-28中的芯片10和图1-4中的芯片10之间的不同之处。
在图1-4中的芯片10，作为金属层的镍膜27和金膜28形成于表面电极17的顶面和第二保护膜26的侧面上。而且，镍膜27和金膜28通过喷镀法形成。
然而，在图25-28中的芯片10，作为金属层的镍膜27和金膜28仅形成于表面电极17的顶面上。镍膜27和金膜28通过例如非电解电镀法形成。
而且，在图1-4中的芯片10的制造方法中，镍膜27和金膜28通过喷镀法以此顺序形成于从第一保护膜25、第二保护膜26和垫21-24露出的表面电极17上。
然而，在图25-28中的芯片10的制造方法中，镍膜27和金膜28以此顺序形成于从第一保护膜25露出的表面电极17上以使得镀镍步骤和镀金步骤通过非电解电镀方法形成。这里，每个垫21-24可分别通过镀镍方法和镀金方法形成。而且，背面电极15形成于晶片的背面上以使得Ti/Ni/Au层通过蒸发方法等沉积。
在本实施例中，第二保护膜26使用注射器32施加至由焊料层29覆盖的第一保护膜25的一部分。
因而，来自焊料层29的应力不会直接施加至第一保护膜25。而且，即使裂纹31比如划痕产生于第二保护膜26中，裂纹31也不会越过第一和第二保护膜25、26之间的边界。于是，裂纹31不会到达由第一保护膜25覆盖的栅极金属布线18。因而，栅极金属布线18和表面电极17不会短路。
由于第二保护膜26使用注射器32形成，第二保护膜26能形成于第一保护膜25的必要部分上。于是，无需用于图案化第二保护膜26的光刻步骤和蚀刻步骤。
(第十四实施例)
在第一至第五实施例中，栅极金属布线18形成于第一通道12a上。在本实施例中，栅极金属布线18没有形成于焊料层29安装于其上的主表面14的一部分上。
图29示出根据本实施例的半导体设备。在图29中，没有示出用于电流传感器的垫23和用于Kelvin发射器的垫24。
在本实施例中，芯片10的主表面14的中心部分(在图29中示出为阴影区域)提供了焊料层29安装于其上的焊料安装区域14a。没有焊料层29安装于其上的无焊料区域14b围绕焊料安装区域14a。无焊料区域14b相应于没有焊料层29安装于其上的第二通道12b。
在芯片10中，用于提供沟道栅极结构的栅极区域137形成于焊料安装区域14a和无焊料区域14b上。具体地，栅极区域137从主表面14的中心部分的内侧回到中心部分的外侧。
在本实施例中，在芯片10中，布线区域138形成为使得布线区域138从主表面14的中心部分的内侧回到中心部分的外侧，类似于栅极区域137。布线区域138具有与栅极区域137的沟道栅极结构类似的结构。
具体地，沟道(未示出)形成于基板13中。侧壁氧化膜形成于沟道的侧壁上。而且，由聚硅制成的布线区域138形成于沟道中的侧壁氧化膜上。温度传感器19布置于沟道中，其类似于布线区域138。布线区域138和温度传感器19在沟道中彼此连接。布线区域138从焊料安装区域14a回至无焊料区域14b。由于绝缘膜比如氧化膜形成于温度传感器19上，因此温度传感器19与表面电极17绝缘。
表面电极17形成于芯片10的主表面14的整个焊料安装区域14a上。因而，焊料层29相对于表面电极17的结合强度得到改进，因为表面电极17和焊料层29在焊料安装区域14a中的结合面积大于表面电极17形成于如图1和6中所示的每个单元11中的情况中的结合面积。
而且，如图29所示，栅极金属布线18没有形成于芯片10的主表面14的焊料安装区域14a上。栅极金属布线18形成于无焊料区域14b上。栅极金属布线18仅在芯片10的主表面14的无焊料区域14b上与栅极区域137电耦合。因而，栅极区域137经由栅极金属布线18与用于栅极的垫21电耦合。
类似地，布线区域138仅在芯片10的主表面14的无焊料区域14b上与传感器金属布线20电耦合。因而，温度传感器19经由布线区域138和传感器金属布线20与传感器垫22电耦合。
图30-32示出了芯片10。在图31中，金属板30经由焊料层29安装于表面电极17上。而且，引线框架139经由焊料层29安装于背面电极15上。
如图31所示，栅极金属布线18没有布置于主表面14的焊料安装区域14a上。因而，第一保护膜25也没有形成于焊料安装区域14a上。而且，第二保护膜26没有形成于第一保护膜25上以覆盖第一保护膜25。
栅极金属布线18形成于主表面14的无焊料区域14b上。第一保护膜25覆盖栅极金属布线18。因而，第一保护膜25布置于无焊料区域14b上。无需用第二保护膜26覆盖第一保护膜25。
图32示出作为根据本实施例的半导体元件的IGBT的结构。如上所述，P型基层141形成于N-型漂移层140的表面部分中。作为发射极区域的N+型发射极区域142形成于基层141的表面部分中。沟道142形成为穿过发射极区域142和基层141并到达漂移层140。栅极绝缘膜144和栅极区域137以此顺序形成于沟道143的内壁上。沟道143、栅极绝缘膜144和栅极区域137提供了沟道栅极结构。一部分发射极区域142和沟道栅极结构由BPSG膜145覆盖。表面电极17形成于芯片10的主表面14上以覆盖BPSG膜145。表面电极17和主表面14之间的接触部分提供了接触部分146。接触部分146具有条纹图案。N+型层147形成于漂移层140的相反侧上。背面电极15形成于N+型层147上。
半导体设备具有以上结构。这里，IGBT的结构可应用于每个实施例中的半导体设备。
该半导体设备的制造方法将解释如下。具有图32所示沟道栅极结构的多个半导体芯片10形成于晶片中。在此情况下，栅极区域137和布线区域138布置为越过焊料安装区域14a和无焊料区域14b。栅极区域137的一端和布线区域138的一端露出于无焊料区域14b上。
然后，金属膜形成于晶片的表面上。光致抗蚀剂应用于金属膜的表面，并通过光刻方法图案化。因而，相应于表面电极17、栅极金属布线18、传感器金属布线20以及垫21-24的光致抗蚀剂保留。将是栅极金属布线18和传感器金属布线20的金属膜的一部分接触无焊料区域14b上的栅极区域137和布线区域138。
相应于表面电极17的光致抗蚀剂的一部分保留以在芯片的主表面14的整个焊料安装区域14a上形成表面电极17。相应于栅极金属布线18和传感器金属布线20的光致抗蚀剂的一部分保留以在芯片的主表面14的无焊料区域14b上形成栅极金属布线18和传感器金属布线20。
使用光致抗蚀剂作为掩模执行湿式蚀刻工艺。因而，金属膜被图案化。因而，表面电极17、栅极金属布线18、传感器金属布线20以及垫21-24同时形成。然后，移除光致抗蚀剂。在此情况下，栅极金属布线18和传感器金属布线20形成于芯片10的主表面14的无焊料区域14b上。而且，栅极区域137和栅极金属布线18仅在芯片10的主表面14的无焊料区域14b上电耦合。布线区域138和传感器金属布线20仅在芯片10的主表面14的无焊料区域14b上电耦合。
然后，聚酰亚胺膜形成于整个晶片上。然后，在晶片上的预定位置处保留一部分聚酰亚胺膜以使得形成第一保护膜25。因而，无焊料区域14b上的栅极金属布线18和传感器金属布线20由第一保护膜25覆盖。可选地，第一保护膜25可使用注射器32形成。
然后，镍膜27和金膜28形成于第一保护膜25和表面电极17上。背面电极15形成于晶片的背面上。
如图33所示，使用刀头36或多刀刀具切割镍膜27、金膜28和第一保护膜25以从镍膜27和金膜28露出第一保护膜25。因而，形成于表面电极17上的镍膜27和金膜28与形成于垫21-24上的镍膜27和金膜28彼此电分离。
当刀头36或多刀刀具用于切割时，即使由刀头36或多刀刀具引起的应力施加至第一保护膜25，裂纹31也不会在焊料安装区域14a上产生于第一保护膜25中，因为第一保护膜25没有形成于焊料安装区域14a上。而且，即使裂纹在无焊料区域14b上产生于第一保护膜25中，焊料层29也没有布置于在无焊料区域14b上的第一保护膜25上。因而，焊料层29不会穿入裂纹31并到达栅极金属布线18。因而，栅极金属布线18和表面电极17不会短路。
此后，将切割带施加于晶片，并且将晶片分为多个芯片10。金属板30经由焊料层29结合至芯片10。而且，每个垫21-24经由导线与相应的引线端子耦合。作为下散热器的引线框架139结合至背面电极15。上散热器结合至金属板30。然后，用树脂模具密封芯片10。因而，完成半导体设备。
在本实施例中，由第一保护膜25覆盖的栅极金属布线18形成于无焊料区域14b上。半导体设备的栅极区域137从焊料安装区域14a至无焊料区域14b。栅极金属布线18和栅极区域137仅在无焊料区域14b上彼此电耦合。
因而，即使在半导体设备的制造工艺中用刀头36等切割第一保护膜25时，焊料层29不会穿入在第一保护膜25中的裂纹31，因为第一保护膜25仅布置于无焊料区域14b上。而且，由于第一保护膜25没有由焊料层29覆盖，来自焊料层29的应力不会施加至第一保护膜25。而且，裂纹没有由于来自焊料层29的应力产生于第一保护膜25中。于是，栅极金属布线18和表面电极17不会短路。
而且，无需形成第二保护膜26来覆盖第一保护膜25。制造工艺得到简化，并且制造成本降低。
在以上实施例中，栅极区域137可由铝或多晶硅制成。可选地，如图37和38所示，设备可包括双栅引线(gate runner)150。双栅引线150和栅极区域137经由在设备的预定位置处的接触部分彼此连接。双栅引线150可由金属膜比如铝膜制成。可选地，双栅引线可由多晶硅制成。双栅引线150和栅极区域137可集成或分开。
(第十五实施例)
在第十四实施例中，表面电极17形成于整个焊料安装区域14a上。可选地，表面电极17可分开以相应于每个单元11。因而，在本实施例中，芯片10包括多个单元11，每个单元包括半导体设备。多个通道12布置于单元11周围。
图34示出根据本实施例的半导体设备的横截视图。图34相应于沿着图29中线XXXI-XXXI截取的设备的横截视图。在图34中，金属板30和引线框架139经由焊料层29结合至芯片10。
如图34所示，多个表面电极17形成于芯片10的主表面14上。第一保护膜25形成于整个通道12上。因而，第一保护膜25覆盖从表面电极17露出的整个主表面14。
在焊料安装区域14a中形成于第一通道12a上的第一保护膜25相对于作为高度基准的芯片10的主表面14的高度低于在无焊料区域14b中形成于第二通道12b上的第一保护膜25相对于主表面14的高度。于是，形成于无焊料区域14b上的一部分第一保护膜25、镍膜27和金膜28被切割以在无焊料区域14b中从镍膜27和金膜28露出第一保护膜25。
具体地，焊料安装区域14a中第一保护膜25上的金膜28相对于作为高度基准的主表面14的高度低于无焊料区域14b中的第一保护膜25的高度。因而，即使无焊料区域14b中的第一保护膜25被刀头36等切割，焊料安装区域14a中第一保护膜25上的镍膜27和金膜28也未被切割。
在以上结构中，由于栅极金属布线18和传感器金属布线20没有形成于焊料安装区域14a中第一通道12a上，栅极金属布线18和表面电极17不会在焊料安装区域14a中短路。而且，由于形成于焊料安装区域14a中的第一保护膜25的高度低于形成于无焊料区域14b中的第一保护膜25的高度，焊料安装区域14a中的第一保护膜25不被刀头36等切割，即机械处理。因而，裂纹31不会在焊料安装区域14a中产生于第一保护膜25中。
在制造半导体设备时，在晶片中形成多个半导体芯片10。每个芯片10包括具有半导体设备的多个单元11，以及在芯片10的主表面14上布置于单元11周围的多个通道12。
在形成第一保护膜25时，第一保护膜25形成于整个通道12上。在此情况下，第一保护膜25形成为使得在焊料安装区域14a中第一通道12a上的第一保护膜25相对于芯片10的主表面14的高度低于在无焊料区域14b中第二通道12b上的第一保护膜25的高度。
在切割第一保护膜25时，形成于无焊料区域14b上的一部分第一保护膜25、镍膜27和金膜28被切割以在无焊料区域14b中从镍膜27和金膜28露出第一保护膜25。在此情况下，形成于焊料安装区域14a中的第一保护膜25未被切割，因此来自刀头36等的应力未施加至焊料安装区域14a中的第一保护膜25。由于栅极金属布线18未形成于焊料安装区域14a中，栅极金属布线18和表面电极17不会在焊料安装区域14a中短路。
(第十六实施例)
在第十五实施例中，焊料安装区域14a中第一保护膜25的高度低于无焊料区域14b中第一保护膜25的高度。在本实施例中，在焊料安装区域14a和无焊料区域14b中形成于整个通道12上的第一保护膜25具有恒定的高度。
图35示出根据本实施例的半导体设备的横截视图。图35相应于沿着图29中线XXXI-XXXI截取的设备的横截视图。在图35中，金属板30和引线框架139经由焊料层29结合至芯片10。
如图35所示，在本实施例中，一部分第一保护膜25、镍膜27和金膜28被切割以在焊料安装区域14a和无焊料区域14b中从镍膜27和金膜28露出第一保护膜25。因而，焊料安装区域14a中主表面14上的第一保护膜25的高度与无焊料区域14b中主表面14上的第一保护膜25的高度相同。
制备以上结构，使得一部分第一保护膜25、镍膜27和金膜28由刀头36等切割以在镍膜27和金膜28形成于第一保护膜25和表面电极17上之后从镍膜27和金膜28露出形成于焊料安装区域14a和无焊料区域14b中的第一保护膜25。
因而，在切割焊料安装区域14a中的第一保护膜25并且来自刀头36等的应力施加于第一保护膜25时，即使裂纹31产生于第一保护膜25中，由于栅极金属布线18没有形成于焊料安装区域14a中，表面电极17和栅极金属布线18也不会在焊料层29穿入裂纹31之下短路。
(第十七实施例)
在第十五实施例中，焊料层29布置于其上的第一通道12a上的第一保护膜25的高度低于焊料层29未布置于其上的第二通道12b上的第一保护膜25的高度。于是，第一通道12a上的第一保护膜25未被刀头36等处理。在本实施例中，第一通道12a上的第一保护膜25被切割。而且，非导电材料148混合于第一保护膜25中。非导电材料148由有机材料颗粒或无机材料纤维制成。因而，即使裂纹31产生于第一保护膜25中，裂纹31也被非导电材料148停止延续。
在本实施例中，类似于第十五实施例，栅极金属布线18形成于第一通道12a上。
图36示出根据本实施例的半导体设备的横截视图。图36相应于沿着图29中线XXXI-XXXI截取的设备的横截视图。在图36中，金属板30和引线框架139经由焊料层29结合至芯片10。而且，栅极金属布线18经由通孔149连接至栅极区域137。
非导电材料148混合于第一保护膜25中。非导电材料148由例如无机纤维比如丙烯酸纤维和碳纳米管或有机颗粒比如玻璃颗粒和环氧树脂颗粒制成。在本实施例中，非导电材料148由丙烯酸纤维制成。
由于非导电材料148混合于第一保护膜25中，非导电材料148阻止产生于第一保护膜25中的裂纹31的继续即生长。于是，即使裂纹31产生于第一保护膜25中并且焊料层穿入裂纹31，焊料层29也不会到达栅极金属布线18。因而，栅极金属布线18和表面电极17也不会短路。
在本实施例中，栅极金属布线18形成于第一通道12a上。可选地，类似于第十五实施例，栅极金属布线18可不形成于第一通道12a上。
(其它实施例)
在以上实施例中，温度传感器19形成于半导体芯片10中。可选地，芯片10可不包括温度传感器19。即使在温度传感器19未形成于芯片10中时，传感器金属布线20也可形成为芯片10的主表面14上的布线。
在第一至第四实施例中，聚酰亚胺膜形成于整个晶片上，并且然后，在预定位置处留下一部分聚酰亚胺膜以使得第一保护膜25形成于晶片上。可选地，第一保护膜25可使用注射器32形成，类似于第二保护膜26。
在第五实施例中，在不使用第二保护膜26之下，控制第一保护膜25的高度。在此情况下，类似于第二实施例，栅极金属布线18和传感器金属布线20可彼此平行地布置于相同的通道上。而且，类似于第三实施例，第一保护膜25可施加至芯片10的角部34。
在第十二实施例中，在使用压力元件39执行压力加工之后，将晶片分为多个芯片10。可选地，晶片可分为多个芯片10，并且然后，可使用压力元件39执行压力加工。压力元件39的突起39b形成于一侧39a上的预定位置处，面对第一通道29a上的至少第一保护膜25，第一通道29a上安装有焊料层29。可选地，突起39b可形成于其它位置处。例如，突起39b可形成于所述一侧39a的面对其上安装焊料层29的区域的位置处。因而，与突起39b仅面对第一通道12a上的第一保护膜25的情况相比，易于将突起39b定位为面对第一通道12a上的第一保护膜25。
在第十二实施例中，在镍膜27和金膜28形成于表面电极17和第一保护膜25上之后，使用压力元件39执行压力加工。可选地，在镍膜27和金膜28形成于表面电极17和第一保护膜25上之前，可使用压力元件39执行压力加工。具体地，在第一保护膜25形成于通道12上之后，如图23A所示，压力元件39的突起39b面对形成于其上安装焊料层29的第一通道12a上的第一保护膜25。然后，如图23B所示，第一保护膜25由突起39b施压和推动。然后，如图24所示，镍膜27和金膜28形成于表面电极17和第一保护膜25上。如图22B所示，刀头36等切割第二通道12b上的一部分镍膜27和一部分金膜28以及一部分第一保护膜25。因而，在镍膜27和金膜28未形成于第一保护膜25上的情况下执行压力加工。因而，即使应力由压力元件39施加至第一保护膜25、镍膜27和金膜28，也不会产生裂纹31。
在第十七实施例中，非导电材料148混合于第一保护膜25中。而且，由有机材料颗粒或无机材料纤维制成的非导电材料148可混合于第二保护膜26中。因而，第二保护膜26中的非导电材料148使在第二保护膜26中产生的裂纹31停止。
以上公开具有以下方面。
根据本公开的第一个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；至少覆盖一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上；以及布置于所述一部分第一金属布线上的绝缘层，其经由焊料层和第一保护膜由金属板覆盖。半导体芯片、表面电极、第一金属布线和金属板被封装，并且绝缘层布置于所述一部分第一金属布线和第一保护膜之间。
在以上设备中，由于绝缘层布置于第一金属布线上，即使裂纹产生于第一保护膜中，并且焊料层穿入裂纹，焊料也停止于绝缘层处，因此限制了焊料层到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第二个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；至少覆盖一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上；以及布置于第一保护膜上的氟化表面处理层，第一保护膜经由氟化表面处理层由金属板覆盖。半导体芯片、表面电极、第一金属布线和金属板被封装，并且氟化表面处理层布置于金属板和第一保护膜之间。
在以上设备中，由于具有非常低的焊料湿润性的氟化表面处理层形成于第一保护膜上，氟化表面处理层拒绝焊料层。因而，即使裂纹产生于第一保护膜中，裂纹由氟化表面处理层覆盖。因而，限制了焊料层到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第三个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；至少覆盖一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上；以及布置于第一保护膜上的防焊料穿入元件，其由金属板覆盖。半导体芯片、表面电极、第一金属布线和金属板被封装，并且防焊料穿入元件夹在金属板和第一保护膜之间。
在以上设备中，由于防焊料穿入元件形成于第一保护膜上，焊料层仅安装于金属层上。因而，即使裂纹产生于第一保护膜中，限制了焊料经由裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第四个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；以及至少覆盖一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上。半导体芯片、表面电极、第一金属布线和金属板被封装，并且第一保护膜接触金属板。
在以上设备中，金属板直接接触第一保护膜。因而，焊料层仅安装于金属层上。即使裂纹产生于第一保护膜中，限制了焊料经由裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第五个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；以及至少覆盖一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上。半导体芯片、表面电极、第一金属布线和金属板被封装。金属板包括突起，其面对第一保护膜，并朝着半导体芯片突出，并且其中第一保护膜接触金属板的突起。
在以上设备中，由于金属板的突起直接接触第一保护膜，焊料层仅安装于金属层上。即使裂纹产生于第一保护膜中，限制了焊料经由裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第六个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；覆盖第一金属布线的第一保护膜；布置于表面电极和第二保护膜的一侧上的金属层；至少覆盖一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上；以及布置于第一保护膜上的第二保护膜，第一保护膜经由第二保护膜由焊料层覆盖。半导体芯片、表面电极、第一金属布线和金属板被封装。
在以上设备中，第二保护膜覆盖第一保护膜，第二保护膜将由焊料覆盖。第一保护膜提供了均匀的固体，并且第二保护膜提供了另一均匀的固体，并且它们叠置。因而，均匀的固体在第一和第二保护膜之间的边界处不连续。即使由于来自焊料层的应力引起的裂纹产生于第二保护膜中，裂纹停止于第一和第二保护膜之间的边界处。于是，限制了焊料到达由第一保护膜覆盖的第一金属布线。于是，第一金属布线和表面电极不会短路。
可选地，半导体设备还可包括：布置于半导体芯片的第一表面上并且与第一金属布线电分离的第二金属布线。半导体芯片还包括多个单元和多个通道。每个单元包括半导体元件和表面电极。所述多个通道包围每个单元，并且布置于半导体芯片的第一表面上。至少一部分第一金属布线布置于所述多个通道之一上。至少一部分第二金属布线布置于所述多个通道之一上。所述至少一部分第二金属布线与所述至少一部分第一金属布线平行。第一保护膜夹在两个相邻单元之间，并且第一保护膜覆盖第二金属布线。在此情况下，由于第一金属布线和第二金属布线布置于相同通道上，第一保护膜同时施加于相同通道上。
可选地，半导体芯片还包括侧面和角部。半导体芯片的侧面垂直于第一和第二表面。半导体芯片的角部由第一表面和侧面提供。第一保护膜覆盖半导体芯片的角部。在此情况下，在使用第一保护膜之下，第一金属布线和表面电极不会短路。而且，沿着芯片的侧面流动并到达第一表面的电流在角部处受到第一保护膜的限制。
根据本公开的第七个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；用注射器将第二保护膜施加于第一保护膜上；在施加第二保护膜后在表面电极上形成金属层；在形成金属层后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。第二保护膜布置于第一保护膜上，第一保护膜经由焊料层和第二保护膜由金属板覆盖。
在以上方法中，第二保护膜部分地布置于第一保护膜上，第二保护膜由焊料层覆盖。即使在安装焊料层之前裂纹比如划痕产生于第二保护膜中，裂纹停止于第一和第二保护膜之间的边界处。于是，限制了裂纹到达由第一保护膜覆盖的第一金属布线。于是，第一金属布线和表面电极不会短路。而且，由于使用了注射器，第二保护膜能施加于第一保护膜的需要在其上施加第二保护膜的某个部分上。因而，无需用于图案化第二保护膜的光刻工艺和蚀刻工艺。
可选地，该制造方法还可包括：在分割晶片后在相邻半导体芯片之间形成间隙；以及用注射器施加第一保护膜以覆盖半导体芯片的角部。半导体芯片的角部由半导体芯片的第一表面和侧面提供，并且半导体芯片的侧面垂直于第一表面。在此情况下，在使用第一保护膜之下，第一金属布线和表面电极不会短路。而且，沿着芯片的侧面流动并到达第一表面的电流在角部处受到第一保护膜的限制。
可选地，在形成金属层中，金属层形成于第二保护膜上。该方法还包括：在形成金属层后用刀头或多刀刀具切割一部分第二保护膜和一部分金属层以从金属层露出第二保护膜。在此情况下，即使当所述一部分第二保护膜由刀头或多刀刀具切割时裂纹产生于第二保护膜中，裂纹停止于第一和第二保护膜之间的边界处。于是，限制了裂纹到达第一金属布线。焊料层不会穿入裂纹和到达第一金属布线。第一金属布线和表面电极不会短路。
根据本公开的第八个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后用注射器将第二保护膜施加于第一保护膜上；在施加第二保护膜后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。
即使在一部分第一保护膜由刀头或多刀刀具切割时裂纹产生于第一保护膜中，由于第二保护膜在这部分第一保护膜切割之后形成，因此裂纹由第二保护膜覆盖。于是，限制了焊料经由第一保护膜中的裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第九个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板；以及在形成第一金属布线后，在所述至少一部分第一金属布线上形成绝缘层，其经由焊料层和第一保护膜由金属板覆盖。绝缘层布置于所述一部分第一金属布线和第一保护膜之间。
在以上方法中，即使在所述一部分第一保护膜由刀头或多刀刀具切割时裂纹产生于第一保护膜中，裂纹停止于形成于第一金属布线上的绝缘层。于是，限制了焊料经由裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第十个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板；以及在切割之后，在第一保护膜上形成氟化表面处理层，第一保护膜经由氟化表面处理层由金属板覆盖。氟化表面处理层布置于金属板和第一保护膜之间。
在以上方法中，在所述一部分第一保护膜被切割后，具有非常低的焊料润湿性的氟化表面处理层形成于第一保护膜上。即使裂纹产生于第一保护膜中，氟化表面处理层阻止焊料层经由裂纹到达第一金属布线。于是，第一金属布线和表面电极不会短路。
根据本公开的第十一个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板；以及在切割之后，在第一保护膜上形成防焊料穿入元件，防焊料穿入元件由金属板覆盖。在封装中，防焊料穿入元件夹在金属板和第一保护膜之间。
在以上方法中，由于防焊料穿入元件形成于第一保护膜上，焊料仅安装于金属层上。因而，即使裂纹产生于第一保护膜中，也限制了焊料层穿入裂纹。因而，第一金属布线和表面电极不会短路。
根据本公开的第十二个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。在封装中，第一保护膜接触金属板。
在以上方法中，第一保护膜直接接触金属板。因而，焊料层仅形成于金属层上。即使裂纹产生于第一保护膜中，也限制了焊料层穿入裂纹。因而，第一金属布线和表面电极不会短路。
根据本公开的第十三个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；在形成第一保护膜后在表面电极和第一保护膜上形成金属层；在形成金属层后用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。金属板包括突起，其面对第一保护膜并朝着半导体芯片突出，并且，在结合金属板中，第一保护膜接触金属板的突起。
在以上方法中，金属板的突起直接接触第一保护膜。因而，焊料层没有安装于第一保护膜上。即使裂纹产生于第一保护膜中，也限制了焊料层经由裂纹到达第一金属布线。因而，第一金属布线和表面电极不会短路。
可选地，该制造方法还可包括：在分割晶片之后在相邻半导体芯片之间形成间隙；以及用注射器施加第一保护膜以覆盖半导体芯片的角部。半导体芯片的角部由半导体芯片的第一表面和侧面提供，并且半导体芯片的侧面垂直于第一表面。而且，该制造方法还可包括：在每个半导体芯片的第一表面上形成第二金属布线，其中第二金属布线与第一金属布线电分离；以及在第二金属布线上形成第一保护膜以覆盖第二金属布线。每个半导体芯片还包括多个单元和多个通道。每个单元包括半导体元件和表面电极。所述多个通道包围每个单元，并且布置于半导体芯片的第一表面上。至少一部分第一金属布线形成于所述多个通道之一上。至少一部分第二金属布线形成于所述多个通道之一上，并且所述至少一部分第二金属布线平行于所述至少一部分第一金属布线。在此情况下，第一和第二金属布线布置于相同通道上。第一保护膜同时施加于通道上。
根据本公开的第十四个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括多个单元和多个通道，所述多个通道包围每个单元，所述多个通道布置于芯片的第一表面上，并且每个单元包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在所述多个通道之一上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；用注射器将第一保护膜以如此的方式施加于所述多个通道上以使得布置于第一通道上的第一保护膜的高度低于布置于第二通道上的第一保护膜的高度，其中所述多个通道包括第一通道和第二通道，焊料层将安装于第一通道上，没有焊料层将安装于第二通道上，并且第一保护膜覆盖第一金属布线；在表面电极和第一保护膜上形成金属层；用刀头或多刀刀具切割布置于第二通道上的一部分第一保护膜和一部分金属层以从金属层露出第二通道上的第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。
在以上方法中，由于其上安装焊料层的第一通道上的第一保护膜的高度低于其上安装焊料层的第二通道上的第一保护膜的高度，第一通道上的第一保护膜未被刀头或多刀刀具切割。于是，由于在切割步骤时来自刀头或刀具的应力未施加于第一通道上的第一保护膜，裂纹未产生于第一通道上的第一保护膜中。因而，焊料层不会穿入裂纹，并且因此，第一金属布线和表面电极不会短路。
可选地，该制造方法还可包括：在分割晶片后在相邻半导体芯片之间形成间隙；以及用注射器施加第一保护膜以覆盖半导体芯片的角部。半导体芯片的角部由半导体芯片的第一表面和侧面提供，并且半导体芯片的侧面垂直于第一表面。
根据本公开的第十五个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括多个单元和多个通道，所述多个通道包围每个单元，所述多个通道布置于芯片的第一表面上，并且每个单元包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在所述多个通道之一上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；将第一保护膜施加于所述多个通道上，其中第一保护膜覆盖第一金属布线；在表面电极和第一保护膜上形成金属层；准备具有压力表面和压力突起的压力元件，其中压力突起从压力表面突出，并且相应于布置于第一通道上的第一保护膜，其中所述多个通道包括第一通道和第二通道，焊料层将安装于第一通道上，并且没有焊料层将安装于第二通道上；在压力元件的压力表面面对芯片的第一表面的情况下用压力突起压第一通道上的第一保护膜以使得布置于第一通道上的第一保护膜相对于芯片的第一表面的高度低于布置于第二通道上的第一保护膜相对于芯片的第一表面的高度；用刀头或多刀刀具切割布置于第二通道上的一部分第一保护膜和一部分金属层以从金属层露出第二通道上的第一保护膜；在切割后将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后封装半导体芯片、表面电极、第一金属布线和金属板。
在以上方法中，第二通道上的第一保护膜被选择性地切割。因而，裂纹未产生于第一通道上的第一保护膜中。于是，第一金属布线和表面电极不会短路。
根据本公开的第十六个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括多个单元和多个通道，所述多个通道包围每个单元，所述多个通道布置于芯片的第一表面上，并且每个单元包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在所述多个通道之一上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；将第一保护膜施加于所述多个通道上，其中第一保护膜覆盖第一金属布线；在表面电极和第一保护膜上形成金属层；在形成金属层后将晶片分割为所述多个半导体芯片；在分割晶片后，准备具有压力表面和压力突起的压力元件，其中压力突起从压力表面突出，并且相应于布置于第一通道上的第一保护膜，其中所述多个通道包括第一通道和第二通道，焊料层将安装于第一通道上，并且没有焊料层将安装于第二通道上；在压力元件的压力表面面对芯片的第一表面的情况下用压力突起压第一通道上的第一保护膜以使得布置于第一通道上的第一保护膜相对于芯片的第一表面的高度低于布置于第二通道上的第一保护膜相对于芯片的第一表面的高度；在压下第一保护膜后，用刀头或多刀刀具切割布置于第二通道上的一部分第一保护膜和一部分金属层以从金属层露出第二通道上的第一保护膜；在切割后，将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后，封装半导体芯片、表面电极、第一金属布线和金属板。
在以上方法中，第二通道上的第一保护膜被选择性地切割。因而，裂纹未产生于第一通道上的第一保护膜中。于是，第一金属布线和表面电极不会短路。
根据本公开的第十七个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括多个单元和多个通道，所述多个通道包围每个单元，所述多个通道布置于芯片的第一表面上，并且每个单元包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在所述多个通道之一上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；将第一保护膜施加于所述多个通道上，其中第一保护膜覆盖第一金属布线；在形成第一保护膜后，准备具有压力表面和压力突起的压力元件，其中压力突起从压力表面突出，并且相应于布置于第一通道上的第一保护膜，其中所述多个通道包括第一通道和第二通道，焊料层将安装于第一通道上，并且没有焊料层将安装于第二通道上；在压力元件的压力表面面对芯片的第一表面的情况下用压力突起压第一通道上的第一保护膜以使得布置于第一通道上的第一保护膜相对于芯片的第一表面的高度低于布置于第二通道上的第一保护膜相对于芯片的第一表面的高度；在压下后，在表面电极和第一保护膜上形成金属层；在形成金属层后，用刀头或多刀刀具切割布置于第二通道上的一部分第一保护膜和一部分金属层以从金属层露出第二通道上的第一保护膜；在切割后，将晶片分割为所述多个半导体芯片；在分割后，将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后，封装半导体芯片、表面电极、第一金属布线和金属板。
在以上方法中，第一通道上的第一保护膜的高度由压力元件降低。然后，金属层形成于第一保护膜上。第二通道上的第一保护膜被选择性地切割。于是，裂纹未产生于第一通道上的第一保护膜中。于是，第一金属布线和表面电极不会短路。而且，在金属层形成于第一保护膜中之前一部分第一保护膜由压力元件压下，限制了裂纹产生于金属层和第一保护膜中。
根据本公开的第十八个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括多个单元和多个通道，所述多个通道包围每个单元，所述多个通道布置于芯片的第一表面上，并且每个单元包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在所述多个通道之一上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；将第一保护膜施加于所述多个通道上，其中第一保护膜覆盖第一金属布线；在施加第一保护膜后，将晶片分割为所述多个半导体芯片；在分割后，准备具有压力表面和压力突起的压力元件，其中压力突起从压力表面突出，并且相应于布置于第一通道上的第一保护膜，其中所述多个通道包括第一通道和第二通道，焊料层将安装于第一通道上，并且没有焊料层将安装于第二通道上；在压力元件的压力表面面对芯片的第一表面的情况下用压力突起压第一通道上的第一保护膜以使得布置于第一通道上的第一保护膜相对于芯片的第一表面的高度低于布置于第二通道上的第一保护膜相对于芯片的第一表面的高度；在压下后，在表面电极和第一保护膜上形成金属层；在形成金属层后，用刀头或多刀刀具切割布置于第二通道上的一部分第一保护膜和一部分金属层以从金属层露出第二通道上的第一保护膜；在切割后，将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后，封装半导体芯片、表面电极、第一金属布线和金属板。
在以上方法中，第一通道上的第一保护膜的高度由压力元件降低。然后，金属层形成于第一保护膜上。第二通道上的第一保护膜被选择性地切割。于是，裂纹未产生于第一通道上的第一保护膜中。于是，第一金属布线和表面电极不会短路。而且，在金属层形成于第一保护膜中之前一部分第一保护膜由压力元件压下，限制了裂纹产生于金属层和第一保护膜中。
可选地，该制造方法还可包括：在分割晶片后在相邻半导体芯片之间形成间隙；以及用注射器施加第一保护膜以覆盖半导体芯片的角部。半导体芯片的角部由半导体芯片的第一表面和侧面提供，并且半导体芯片的侧面垂直于第一表面。而且，该制造方法还可包括：在每个半导体芯片的第一表面上形成第二金属布线，其中第二金属布线与第一金属布线电分离；以及在第二金属布线上形成第一保护膜以覆盖第二金属布线。至少一部分第一金属布线形成于所述多个通道之一上。至少一部分第二金属布线形成于所述多个通道之一上，并且所述至少一部分第二金属布线平行于所述至少一部分第一金属布线。
根据本公开的第十九个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片还包括第一区域和第二区域，并且具有第一表面和第二表面；布置于半导体芯片的第一表面上并且与半导体芯片的第一区域电耦合的表面电极；布置于半导体芯片的第一表面上并且与半导体芯片的第二区域电耦合的第一金属布线，其中第一金属布线控制将施加至第二区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；布置于第一保护膜上的第二保护膜，第一保护膜经由第二保护膜由焊料层覆盖；以及至少覆盖一部分表面电极和一部分第一金属布线并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上。半导体芯片、表面电极、第一金属布线和金属板被封装。
在以上设备中，第二保护膜覆盖第一保护膜，第二保护膜将由焊料覆盖。第一保护膜提供了均匀的固体，并且第二保护膜提供了另一均匀的固体，并且它们叠置。因而，均匀的固体在第一和第二保护膜之间的边界处不连续。即使由于来自焊料层的应力引起的裂纹产生于第二保护膜中，裂纹停止于第一和第二保护膜之间的边界处。于是，限制了裂纹到达由第一保护膜覆盖的第一金属布线。于是，第一金属布线和表面电极不会短路。
可选地，半导体设备还可包括：布置于半导体芯片的第一表面上并且与第一金属布线电分离的第二金属布线。半导体芯片还包括多个单元和多个通道。每个单元包括半导体元件和表面电极。所述多个通道包围每个单元，并且布置于半导体芯片的第一表面上。至少一部分第一金属布线布置于所述多个通道之一上。至少一部分第二金属布线布置于所述多个通道之一上。所述至少一部分第二金属布线与所述至少一部分第一金属布线平行。第一保护膜夹在两个相邻单元之间，并且第一保护膜覆盖第二金属布线。在此情况下，由于第一金属布线和第二金属布线布置于相同通道上，第一保护膜同时施加于相同通道上。
可选地，半导体芯片还可包括侧面和角部。半导体芯片的侧面垂直于第一和第二表面。半导体芯片的角部由第一表面和侧面提供，并且第一保护膜覆盖半导体芯片的角部。在此情况下，在使用第一保护膜之下，第一金属布线和表面电极不会短路。而且，沿着芯片侧面并到达第一表面的电流在角部处受到第一保护膜的限制。
可选地，半导体设备还可包括：混合于第二保护膜中的非导电材料。非导电材料由有机颗粒或无机纤维制成。在此情况下，非导电材料停止了裂纹的生长。
根据本公开的第二十个方面，一种半导体设备包括：包括半导体元件的半导体芯片，其中半导体芯片包括第一表面和第二表面，半导体元件具有沟道栅极结构，其包括在第一表面上的发射极区域、穿过发射极区域的沟道、布置于沟道的内壁上的栅极绝缘膜、以及在沟道中布置于栅极绝缘膜上的栅极区域；布置于第一表面上并且与发射极区域电耦合的表面电极；布置于第一表面上并且与栅极区域电耦合的第一金属布线，其中第一金属布线控制将施加至栅极区域的电势；布置于表面电极上的金属层；覆盖第一金属布线的第一保护膜；以及覆盖表面电极并且与金属层和表面电极经由焊料层电耦合的金属板，其中焊料层布置于金属层上。半导体芯片、表面电极、第一金属布线和金属板被封装。半导体芯片的第一表面包括焊料安装区域和无焊料区域。焊料层布置于焊料安装区域上，并且焊料层不布置于无焊料区域上。栅极区域布置于焊料安装区域和无焊料区域中。第一金属布线布置于第一表面的无焊料区域上，并且第一金属布线仅在无焊料区域与栅极区域电耦合。
在以上设备中，第一金属布线形成于芯片的第一表面上的无焊料区域中。覆盖第一金属布线的第一保护膜也形成于无焊料区域中。因而，覆盖第一金属布线的第一保护膜未被焊料层覆盖。因而，裂纹未产生于覆盖第一金属布线的第一保护膜中。第一金属布线和表面电极不会短路。
可选地，表面电极可布置于第一表面的整个焊料安装区域上。在此情况下，表面电极和焊料层之间的结合面积最大化。因而，提高了表面电极和焊料层之间的结合强度。
可选地，半导体芯片可包括：多个单元，其每个包括半导体元件；以及多个通道，其布置于单元周围并且在芯片的第一表面上。第一保护膜布置于全部所述多个通道上。在此情况下，即使裂纹在焊料安装区域中产生于通道上的第一保护膜中，由于第一金属布线形成于无焊料区域中，焊料层不会接触第一金属布线。于是，第一金属布线和表面电极不会短路。
可选地，该半导体设备还可包括：混合于第一保护膜中的非导电材料。非导电材料由有机颗粒或无机纤维制成。在此情况下，即使裂纹产生于第一保护膜中，非导电材料防止了裂纹生长。
根据本公开的第二十一个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一区域和第二区域的半导体元件；在每个半导体芯片的第一表面上形成表面电极，其中表面电极与半导体元件的第一区域电耦合；在每个半导体芯片的第一表面上形成第一金属布线，其中第一金属布线与半导体元件的第二区域电耦合；在第一金属布线上形成第一保护膜以覆盖第一金属布线；将非导电材料混合于第二保护膜中，其中非导电材料由有机颗粒或无机纤维制成；用注射器将第二保护膜施加于第一保护膜上；在表面电极上形成金属层；在形成金属层后，将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板至少覆盖一部分表面电极和一部分第一金属布线，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后，封装半导体芯片、表面电极、第一金属布线和金属板。第二保护膜布置于第一保护膜上，第一保护膜经由焊料层和第二保护膜由金属板覆盖。在此情况下，即使裂纹产生于第一保护膜中，非导电材料也防止了裂纹生长。
根据本公开的第二十二个方面，一种半导体设备的制造方法包括：在晶片中形成多个半导体芯片，其中每个芯片包括具有第一表面和第二表面的半导体元件，半导体元件具有沟道栅极结构，其包括在第一表面上的发射极区域、穿过发射极区域的沟道、布置于沟道的内壁上的栅极绝缘膜、以及在沟道中布置于栅极绝缘膜上的栅极区域；在第一表面上形成表面电极，其中表面电极与发射极区域电耦合；在第一表面上形成第一金属布线，其中第一金属布线与栅极区域电耦合；形成覆盖第一金属布线的第一保护膜；在表面电极和第一保护膜上形成金属层；用刀头或多刀刀具切割一部分第一保护膜和一部分金属层以从金属层露出第一保护膜；在切割后，将晶片分割为所述多个半导体芯片；将金属板经由焊料层以如此的方式结合在金属层上以使得金属板覆盖表面电极，并且金属板经由焊料层与金属层和表面电极电耦合；以及在结合金属板后，封装半导体芯片、表面电极、第一金属布线和金属板。半导体芯片的第一表面包括焊料安装区域和无焊料区域。焊料层布置于焊料安装区域上，并且焊料层不布置于无焊料区域上。在形成所述多个半导体芯片中，栅极区域形成于焊料安装区域和无焊料区域中。在形成第一金属布线中，第一金属布线形成于第一表面的无焊料区域上。第一金属布线仅在无焊料区域与栅极区域电耦合。
在以上方法中，第一金属布线形成于芯片的第一表面的无焊料区域上。因而，即使在焊料层的应力施加于第一保护膜时裂纹产生于第一保护膜中，焊料层也不会穿入裂纹。于是，第一金属布线和表面电极不会短路。
可选地，在形成表面电极中，表面电极形成于第一表面的整个焊料安装区域上。在此情况下，表面电极和焊料层之间的结合面积在焊料安装区域中最大化。于是，提高了表面电极和焊料层之间的结合强度。
可选地，半导体芯片可包括：多个单元，其每个包括半导体元件；以及多个通道，其布置于单元周围并且在芯片的第一表面上，并且在形成第一保护膜中，第一保护膜形成于全部所述多个通道上。在此情况下，第一金属布线未形成于焊料安装区域中的通道上。因而，即使裂纹在焊料安装区域中产生于通道上的第一保护膜中，焊料层也不会接触第一金属布线。于是，第一金属布线和表面电极不会短路。
可选地，在形成第一保护膜中，第一保护膜以如此的方式形成为使得在焊料安装区域中一个通道上的第一保护膜相对于芯片的第一表面的高度低于在无焊料区域中另一个通道上的第一保护膜的高度，并且，在切割中，无焊料区域中的第一保护膜从金属层露出。在此情况下，形成于焊料安装区域中的第一保护膜未被切割。而且，由于第一金属布线未形成于焊料安装区域中，第一金属布线和表面电极不会在焊料安装区域中短路。
可选地，在切割中，无焊料区域中的第一保护膜和焊料安装区域中的第一保护膜从金属层露出。在此情况下，由于第一金属布线未形成于焊料安装区域中，即使当焊料层的应力施加于第一保护膜时裂纹在焊料安装区域中产生于第一保护膜中，第一金属布线和表面电极也不会经由穿入裂纹的焊料层而短路。
可选地，该制造方法还可包括：在形成第一保护膜之前将非导电材料混合于第一保护膜中。非导电材料由有机颗粒或无机纤维制成。在此情况下，非导电材料防止了裂纹生长，即继续。
虽然本发明已经参照其优选实施例进行了描述，但是应当理解到，本发明不限于优选实施例和构造。本发明应当覆盖各种变型和等同布置。另外，虽然描述了各种优选的组合和构造，但是其它组合构造，包括更多、更少或仅一单个元件，也处于本发明的精神和范围内。

Claims (42)

1.一种半导体设备，其包括：
包括半导体元件的半导体芯片(10)，其中半导体芯片(10)还包括第一区域和第二区域，并且具有第一表面和第二表面；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第一区域电耦合的表面电极(17)；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第二区域电耦合的第一金属布线(18)，其中第一金属布线(18)控制将施加至第二区域的电势；
布置于表面电极(17)上的金属层(27，28)；
覆盖第一金属布线(18)的第一保护膜(25)；
覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)并且与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合的金属板(30)，其中焊料层(29)布置于金属层(27，28)上；以及
布置于所述至少一部分第一金属布线(18)上的绝缘层(18b)，其经由焊料层(29)和第一保护膜(25)由金属板(30)覆盖，
其中半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)被封装，并且
其中绝缘层(18b)布置于所述一部分第一金属布线(18)和第一保护膜(25)之间。
2.一种半导体设备，其包括：
包括半导体元件的半导体芯片(10)，其中半导体芯片(10)还包括第一区域和第二区域，并且具有第一表面和第二表面；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第一区域电耦合的表面电极(17)；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第二区域电耦合的第一金属布线(18)，其中第一金属布线(18)控制将施加至第二区域的电势；
布置于表面电极(17)上的金属层(27，28)；
覆盖第一金属布线(18)的第一保护膜(25)；
覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)并且与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合的金属板(30)，其中焊料层(29)布置于金属层(27，28)上；以及
布置于第一保护膜(25)上的氟化表面处理层(37)，第一保护膜(25)经由氟化表面处理层(37)由金属板(30)覆盖，
其中半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)被封装，并且
其中氟化表面处理层(37)布置于金属板(30)和第一保护膜(25)之间。
3.一种半导体设备，其包括：
包括半导体元件的半导体芯片(10)，其中半导体芯片(10)还包括第一区域和第二区域，并且具有第一表面和第二表面；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第一区域电耦合的表面电极(17)；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第二区域电耦合的第一金属布线(18)，其中第一金属布线(18)控制将施加至第二区域的电势；
布置于表面电极(17)上的金属层(27，28)；
覆盖第一金属布线(18)的第一保护膜(25)；
覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)并且与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合的金属板(30)，其中焊料层(29)布置于金属层(27，28)上；以及
布置于第一保护膜(25)上的防焊料穿入元件(38)，其由金属板(30)覆盖，
其中半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)被封装，并且
其中防焊料穿入元件(38)夹在金属板(30)和第一保护膜(25)之间。
4.一种半导体设备，其包括：
包括半导体元件的半导体芯片(10)，其中半导体芯片(10)还包括第一区域和第二区域，并且具有第一表面和第二表面；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第一区域电耦合的表面电极(17)；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第二区域电耦合的第一金属布线(18)，其中第一金属布线(18)控制将施加至第二区域的电势；
布置于表面电极(17)上的金属层(27，28)；
覆盖第一金属布线(18)的第一保护膜(25)；以及
覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)并且与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合的金属板(30)，其中焊料层(29)布置于金属层(27，28)上；
其中半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)被封装，并且
其中第一保护膜(25)接触金属板(30)。
5.一种半导体设备，其包括：
包括半导体元件的半导体芯片(10)，其中半导体芯片(10)还包括第一区域和第二区域，并且具有第一表面和第二表面；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第一区域电耦合的表面电极(17)；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第二区域电耦合的第一金属布线(18)，其中第一金属布线(18)控制将施加至第二区域的电势；
布置于表面电极(17)上的金属层(27，28)；
覆盖第一金属布线(18)的第一保护膜(25)；以及
覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)并且与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合的金属板(30)，其中焊料层(29)布置于金属层(27，28)上；
其中半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)被封装，
其中金属板(30)包括突起(30b)，其面对第一保护膜(25)，并朝向半导体芯片(10)突出，并且
其中第一保护膜(25)接触金属板(30)的突起(30b)。
6.一种半导体设备，其包括：
包括半导体元件的半导体芯片(10)，其中半导体芯片(10)还包括第一区域和第二区域，并且具有第一表面和第二表面；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第一区域电耦合的表面电极(17)；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第二区域电耦合的第一金属布线(18)，其中第一金属布线(18)控制将施加至第二区域的电势；
覆盖第一金属布线(18)的第一保护膜(25)；
金属层(27，28)；
覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)并且与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合的金属板(30)，其中焊料层(29)布置于金属层(27，28)上；以及
布置于第一保护膜(25)上的第二保护膜(26)，第一保护膜(25)经由第二保护膜(26)由焊料层(29)覆盖，
其中金属层(27，28)布置于表面电极(17)上和第二保护膜(26)的一侧上，并且
其中半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)被封装。
7.根据权利要求6的半导体设备，还包括：
布置于半导体芯片(10)的第一表面上并且与第一金属布线(18)电分离的第二金属布线(20)，
其中半导体芯片(10)还包括多个单元(11)和多个通道(12)，
其中每个单元(11)包括所述半导体元件和所述表面电极(17)，
其中所述多个通道(12)包围每个单元(11)，并且布置于半导体芯片(10)的第一表面上，
其中至少一部分第一金属布线(18)布置于所述多个通道(12)之一上，
其中至少一部分第二金属布线(20)布置于所述多个通道(12)之一上，
其中所述至少一部分第二金属布线(20)与所述至少一部分第一金属布线(18)平行，
其中第一保护膜(25)夹在两个相邻的单元(11)之间，并且
其中第一保护膜(25)覆盖第二金属布线(20)。
8.根据权利要求6或7的半导体设备，
其中半导体芯片(10)还包括侧面(33)和角部(34)，
其中半导体芯片(10)的侧面(33)垂直于第一和第二表面，
其中半导体芯片(10)的角部(34)由第一表面和侧面(33)提供，并且
其中第一保护膜(25)覆盖半导体芯片(10)的角部(34)。
9.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在每个半导体芯片(10)的第一表面上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
在第一金属布线(18)上形成第一保护膜(25)以覆盖第一金属布线(18)；
用注射器(32)将第二保护膜(26)施加于第一保护膜(25)上；
在施加第二保护膜(26)后在表面电极(17)上形成金属层(27，28)；
在形成金属层(27，28)后将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上以使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合；以及
在结合金属板(30)后封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)，
其中第二保护膜(26)布置于第一保护膜(25)上，第一保护膜(25)经由焊料层(29)和第二保护膜(26)由金属板(30)覆盖。
10.根据权利要求9的制造方法，还包括：
在分割晶片后在相邻的半导体芯片(10)之间形成间隙；以及
用注射器(32)施加第一保护膜(25)以覆盖半导体芯片(10)的角部(34)，
其中半导体芯片(10)的角部(34)由半导体芯片(10)的第一表面和侧面(33)提供，并且
其中半导体芯片(10)的侧面(33)垂直于第一表面。
11.根据权利要求9或10的制造方法，
其中，在金属层(27，28)的形成中，金属层(27，28)形成于第二保护膜(26)上，
该方法还包括：
在形成金属层(27，28)后，用刀头(36)或多刀刀具切割一部分第二保护膜(26)和一部分金属层(27，28)，以从金属层(27，28)露出第二保护膜(26)。
12.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在每个半导体芯片(10)的第一表面上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
在第一金属布线(18)上形成第一保护膜(25)以覆盖第一金属布线(18)；
在形成第一保护膜(25)后，在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
在形成金属层(27，28)后，用刀头(36)或多刀刀具切割一部分第一保护膜(25)和一部分金属层(27，28)，以从金属层(27，28)露出第一保护膜(25)；
在切割后用注射器(32)将第二保护膜(26)施加于第一保护膜(25)上；
在施加第二保护膜(26)后将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上以使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合；以及
在结合金属板(30)后，封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)。
13.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在每个半导体芯片(10)的第一表面上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
在第一金属布线(18)上形成第一保护膜(25)以覆盖第一金属布线(18)；
在形成第一保护膜(25)后，在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
在形成金属层(27，28)后，用刀头(36)或多刀刀具切割一部分第一保护膜(25)和一部分金属层(27，28)，以从金属层(27，28)露出第一保护膜(25)；
在切割后将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上以使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合；
在结合金属板(30)后封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)；以及
在形成第一金属布线(18)后，在所述至少一部分第一金属布线(18)上形成绝缘层(18b)，所述至少一部分第一金属布线(18)经由焊料层(29)和第一保护膜(25)由金属板(30)覆盖，
其中绝缘层(18b)布置于所述一部分第一金属布线(18)和第一保护膜(25)之间。
14.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在每个半导体芯片(10)的第一表面上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
在第一金属布线(18)上形成第一保护膜(25)以覆盖第一金属布线(18)；
在形成第一保护膜(25)后在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
在形成金属层(27，28)后用刀头(36)或多刀刀具切割一部分第一保护膜(25)和一部分金属层(27，28)以从金属层(27，28)露出第一保护膜(25)；
在切割后将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上以使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；
在结合金属板(30)后封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)；以及
在切割之后，在第一保护膜(25)上形成氟化表面处理层(37)，第一保护膜(25)经由氟化表面处理层(37)由金属板(30)覆盖，
其中氟化表面处理层(37)布置于金属板(30)和第一保护膜(25)之间。
15.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在每个半导体芯片(10)的第一表面上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
在第一金属布线(18)上形成第一保护膜(25)以覆盖第一金属布线(18)；
在形成第一保护膜(25)后在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
在形成金属层(27，28)后用刀头(36)或多刀刀具切割一部分第一保护膜(25)和一部分金属层(27，28)以从金属层(27，28)露出第一保护膜(25)；
在切割后将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上以使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；
在结合金属板(30)后封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)；以及
在切割之后，在第一保护膜(25)上形成防焊料穿入元件(38)，防焊料穿入元件(38)由金属板(30)覆盖，
其中，在封装中，防焊料穿入元件(38)夹在金属板(30)和第一保护膜(25)之间。
16.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在每个半导体芯片(10)的第一表面上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
在第一金属布线(18)上形成第一保护膜(25)以覆盖第一金属布线(18)；
在形成第一保护膜(25)后在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
在形成金属层(27，28)后用刀头(36)或多刀刀具切割一部分第一保护膜(25)和一部分金属层(27，28)以从金属层(27，28)露出第一保护膜(25)；
在切割后将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上以使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；以及
在结合金属板(30)后封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)，
其中，在封装中，第一保护膜(25)接触金属板(30)。
17.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在每个半导体芯片(10)的第一表面上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
在第一金属布线(18)上形成第一保护膜(25)以覆盖第一金属布线(18)；
在形成第一保护膜(25)后在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
在形成金属层(27，28)后用刀头(36)或多刀刀具切割一部分第一保护膜(25)和一部分金属层(27，28)以从金属层(27，28)露出第一保护膜(25)；
在切割后将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上以使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；以及
在结合金属板(30)后封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)，
其中金属板(30)包括突起(30b)，其面对第一保护膜(25)并朝向半导体芯片(10)突出，并且
其中，在结合金属板(30)的过程中，第一保护膜(25)接触金属板(30)的突起(30b)。
18.根据权利要求12-17的任何一个的制造方法，还包括：
在分割晶片之后在相邻的半导体芯片(10)之间形成间隙；以及
用注射器(32)施加第一保护膜(25)以覆盖半导体芯片(10)的角部(34)，
其中半导体芯片(10)的角部(34)由半导体芯片(10)的第一表面和侧面(33)提供，并且
其中半导体芯片(10)的侧面(33)垂直于第一表面。
19.根据权利要求12-17的任何一个的制造方法，还包括：
在每个半导体芯片(10)的第一表面上形成第二金属布线(20)，其中第二金属布线(20)与第一金属布线(18)电分离；以及
在第二金属布线(20)上形成第一保护膜(25)以覆盖第二金属布线(20)，
其中每个半导体芯片(10)还包括多个单元(11)和多个通道(12)，
其中每个单元(11)包括半导体元件和表面电极(17)，
其中所述多个通道(12)围绕每个单元(11)，并且布置于半导体芯片(10)的第一表面上，
其中至少一部分第一金属布线(18)形成于所述多个通道(12)之一上，
其中至少一部分第二金属布线(20)形成于所述多个通道(12)之一上，并且
其中所述至少一部分第二金属布线(20)平行于所述至少一部分第一金属布线(18)。
20.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括多个单元(11)和多个通道(12)，所述多个通道(12)围绕每个单元(11)，所述多个通道(12)布置于芯片(10)的第一表面上，并且每个单元(11)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在所述多个通道(12)之一上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
用注射器(32)将第一保护膜(25)施加于所述多个通道(12)上使得布置于第一通道(12a)上的第一保护膜(25)的高度低于布置于第二通道(12b)上的第一保护膜(25)的高度，其中所述多个通道(12)包括第一通道(12a)和第二通道(12b)，焊料层(29)将安装于第一通道(12a)上，没有焊料层(29)将安装于第二通道(12b)上，并且第一保护膜(25)覆盖第一金属布线(18)；
在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
用刀头(36)或多刀刀具切割布置于第二通道(12b)上的一部分第一保护膜(25)以及一部分金属层(27，28)以从金属层(27，28)露出第二通道(12b)上的第一保护膜(25)；
在切割后将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；以及
在结合金属板(30)后封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)。
21.根据权利要求20的制造方法，还包括：
在分割晶片后在相邻的半导体芯片(10)之间形成间隙；以及
用注射器(32)施加第一保护膜(25)以覆盖半导体芯片(10)的角部(34)，
其中半导体芯片(10)的角部(34)由半导体芯片(10)的第一表面和侧面(33)提供，并且
其中半导体芯片(10)的侧面(33)垂直于第一表面。
22.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括多个单元(11)和多个通道(12)，所述多个通道(12)围绕每个单元(11)，所述多个通道(12)布置于芯片(10)的第一表面上，并且每个单元(11)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在所述多个通道(12)之一上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
将第一保护膜(25)施加于所述多个通道(12)上，其中第一保护膜(25)覆盖第一金属布线(18)；
在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
准备具有压力表面和压力突起(39b)的压力元件(39)，其中压力突起(39b)从压力表面突出并且与布置于第一通道(12a)上的第一保护膜(25)相对应，其中所述多个通道(12)包括第一通道(12a)和第二通道(12b)，焊料层(29)将安装于第一通道(12a)上，并且没有焊料层(29)将安装于第二通道(12b)上；
在压力元件(39)的压力表面面对芯片(10)的第一表面的情况下，用压力突起(39b)压第一通道(12a)上的第一保护膜(25)，以使得布置于第一通道(12a)上的第一保护膜(25)相对于芯片(10)的第一表面的高度低于布置于第二通道(12b)上的第一保护膜(25)相对于芯片(10)的第一表面的高度；
用刀头(36)或多刀刀具切割布置于第二通道(12b)上的一部分第一保护膜(25)以及一部分金属层(27，28)以从金属层(27，28)露出第二通道(12b)上的第一保护膜(25)；
在切割后将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；以及
在结合金属板(30)后封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)。
23.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括多个单元(11)和多个通道(12)，所述多个通道(12)围绕每个单元(11)，所述多个通道(12)布置于芯片(10)的第一表面上，并且每个单元(11)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在所述多个通道(12)之一上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
将第一保护膜(25)施加于所述多个通道(12)上，其中第一保护膜(25)覆盖第一金属布线(18)；
在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
在形成金属层(27，28)后将晶片分割为所述多个半导体芯片(10)；
在分割晶片后，准备具有压力表面和压力突起(39b)的压力元件(39)，其中压力突起(39b)从压力表面突出，并且与布置于第一通道(12a)上的第一保护膜(25)相对应，其中所述多个通道(12)包括第一通道(12a)和第二通道(12b)，焊料层(29)将安装于第一通道(12a)上，并且没有焊料层(29)将安装于第二通道(12b)上；
在压力元件(39)的压力表面面对芯片(10)的第一表面的情况下，用压力突起(39b)压第一通道(12a)上的第一保护膜(25)，以使得布置于第一通道(12a)上的第一保护膜(25)相对于芯片(10)的第一表面的高度低于布置于第二通道(12b)上的第一保护膜(25)相对于芯片(10)的第一表面的高度；
在压下第一保护膜(25)后，用刀头(36)或多刀刀具切割布置于第二通道(12b)上的一部分第一保护膜(25)以及一部分金属层(27，28)，以从金属层(27，28)露出第二通道(12b)上的第一保护膜(25)；
在切割后，将金属板(30)经由焊料层(29)结合在金属层(27，28)上使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；以及
在结合后，封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)。
24.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括多个单元(11)和多个通道(12)，所述多个通道(12)围绕每个单元(11)，所述多个通道(12)布置于芯片(10)的第一表面上，并且每个单元(11)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在所述多个通道(12)之一上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
将第一保护膜(25)施加于所述多个通道(12)上，其中第一保护膜(25)覆盖第一金属布线(18)；
在形成第一保护膜(25)后，准备具有压力表面和压力突起(39b)的压力元件(39)，其中压力突起(39b)从压力表面突出，并且与布置于第一通道(12a)上的第一保护膜(25)相对应，其中所述多个通道(12)包括第一通道(12a)和第二通道(12b)，焊料层(29)将安装于第一通道(12a)上，并且没有焊料层(29)将安装于第二通道(12b)上；
在压力元件(39)的压力表面面对芯片(10)的第一表面的情况下，用压力突起(39b)压第一通道(12a)上的第一保护膜(25)，以使得布置于第一通道(12a)上的第一保护膜(25)相对于芯片(10)的第一表面的高度低于布置于第二通道(12b)上的第一保护膜(25)相对于芯片(10)的第一表面的高度；
在压下后，在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
在形成金属层(27，28)后，用刀头(36)或多刀刀具切割布置于第二通道(12b)上的一部分第一保护膜(25)和一部分金属层(27，28)以从金属层(27，28)露出第二通道(12b)上的第一保护膜(25)；
在切割后，将晶片分割为所述多个半导体芯片(10)；
在分割后，将金属板(30)经由焊料层(29)结合在金属层(27，28)上使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；以及
在结合后，封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)。
25.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括多个单元(11)和多个通道(12)，所述多个通道(12)围绕每个单元(11)，所述多个通道(12)布置于芯片(10)的第一表面上，并且每个单元(11)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在所述多个通道(12)之一上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
将第一保护膜(25)施加于所述多个通道(12)上，其中第一保护膜(25)覆盖第一金属布线(18)；
在施加第一保护膜(25)后，将晶片分割为所述多个半导体芯片(10)；
在分割后，准备具有压力表面和压力突起(39b)的压力元件(39)，其中压力突起(39b)从压力表面突出，并且与布置于第一通道(12a)上的第一保护膜(25)相对应，其中所述多个通道(12)包括第一通道(12a)和第二通道(12b)，焊料层(29)将安装于第一通道(12a)上，并且没有焊料层(29)将安装于第二通道(12b)上；
在压力元件(39)的压力表面面对芯片(10)的第一表面的情况下，用压力突起(39b)压第一通道(12a)上的第一保护膜(25)以使得布置于第一通道(12a)上的第一保护膜(25)相对于芯片(10)的第一表面的高度低于布置于第二通道(12b)上的第一保护膜(25)相对于芯片(10)的第一表面的高度；
在压下后，在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
在形成金属层(27，28)后，用刀头(36)或多刀刀具切割布置于第二通道(12b)上的一部分第一保护膜(25)和一部分金属层(27，28)以从金属层(27，28)露出第二通道(12b)上的第一保护膜(25)；
在切割后，将金属板(30)经由焊料层(29)结合在金属层(27，28)上使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；以及
在结合后，封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)。
26.根据权利要求22-25的任何一个的制造方法，还包括：
在分割晶片后在相邻的半导体芯片(10)之间形成间隙；以及
用注射器(32)施加第一保护膜(25)以覆盖半导体芯片(10)的角部(34)，
其中半导体芯片(10)的角部(34)由半导体芯片(10)的第一表面和侧面(33)提供，并且
其中半导体芯片(10)的侧面(33)垂直于第一表面。
27.根据权利要求22-25的任何一个的制造方法，还包括：
在每个半导体芯片(10)的第一表面上形成第二金属布线(20)，其中第二金属布线(20)与第一金属布线(18)电分离；以及
在第二金属布线(20)上形成第一保护膜(25)以覆盖第二金属布线(20)，
其中至少一部分第一金属布线(18)形成于所述多个通道(12)之一上，
其中至少一部分第二金属布线(20)形成于所述多个通道(12)之一上，并且
其中所述至少一部分第二金属布线(20)平行于所述至少一部分第一金属布线(18)。
28.一种半导体设备，其包括：
包括半导体元件的半导体芯片(10)，其中半导体芯片(10)还包括第一区域和第二区域，并且具有第一表面和第二表面；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第一区域电耦合的表面电极(17)；
布置于半导体芯片(10)的第一表面上并且与半导体芯片(10)的第二区域电耦合的第一金属布线(18)，其中第一金属布线(18)控制将施加至第二区域的电势；
布置于表面电极(17)上的金属层(27，28)；
覆盖第一金属布线(18)的第一保护膜(25)；
布置于第一保护膜(25)上的第二保护膜(26)，第一保护膜(25)经由第二保护膜(26)由焊料层(29)覆盖；以及
覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)并且与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合的金属板(30)，其中焊料层(29)布置于金属层(27，28)上，
其中半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)被封装。
29.根据权利要求28的半导体设备，还包括：
布置于半导体芯片(10)的第一表面上并且与第一金属布线(18)电分离的第二金属布线(20)，
其中半导体芯片(10)还包括多个单元(11)和多个通道(12)，
其中每个单元(11)包括半导体元件和表面电极(17)，
其中所述多个通道(12)围绕每个单元(11)，并且布置于半导体芯片(10)的第一表面上，
其中至少一部分第一金属布线(18)布置于所述多个通道(12)之一上，
其中至少一部分第二金属布线(20)布置于所述多个通道(12)之一上，
其中所述至少一部分第二金属布线(20)与所述至少一部分第一金属布线(18)平行，
其中第一保护膜(25)夹在两个相邻的单元(11)之间，并且
其中第一保护膜(25)覆盖第二金属布线(20)。
30.根据权利要求28或29的半导体设备，
其中半导体芯片(10)还包括侧面(33)和角部(34)，
其中半导体芯片(10)的侧面(33)垂直于第一和第二表面，
其中半导体芯片(10)的角部(34)由第一表面和侧面(33)提供，并且
其中第一保护膜(25)覆盖半导体芯片(10)的角部(34)。
31.根据权利要求28或29的半导体设备，还包括：
混合于第二保护膜(26)中的非导电材料(148)，
其中非导电材料(148)由有机颗粒或无机纤维制成。
32.一种半导体设备，其包括：
包括半导体元件的半导体芯片(10)，其中半导体芯片(10)包括第一表面和第二表面，半导体元件具有沟道栅极结构，其包括在第一表面上的发射极区域(142)、穿过发射极区域(142)的沟道(143)、布置于沟道(143)的内壁上的栅极绝缘膜(144)、以及在沟道(143)中布置于栅极绝缘膜(144)上的栅极区域(137)；
布置于第一表面上并且与发射极区域(142)电耦合的表面电极(17)；
布置于第一表面上并且与栅极区域(137)电耦合的第一金属布线(18)，其中第一金属布线(18)控制将施加至栅极区域(137)的电势；
布置于表面电极(17)上的金属层(27，28)；
覆盖第一金属布线(18)的第一保护膜(25)；以及
覆盖表面电极(17)并且与金属层(27，28)和表面电极(17)经由焊料层(29)电耦合的金属板(30)，其中焊料层(29)布置于金属层(27，28)上，
其中半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)被封装，
其中半导体芯片(10)的第一表面包括焊料安装区域(14a)和无焊料区域(14b)，
其中焊料层(29)布置于焊料安装区域(14a)上，并且焊料层(29)不布置于无焊料区域(14b)上，
其中栅极区域(137)布置于焊料安装区域(14a)和无焊料区域(14b)二者中，
其中第一金属布线(18)布置于第一表面的无焊料区域(14b)上，并且
其中第一金属布线(18)仅在无焊料区域(14b)中与栅极区域(137)电耦合。
33.根据权利要求32的半导体设备，
其中表面电极(17)布置于第一表面的整个焊料安装区域(14a)上。
34.根据权利要求32的半导体设备，
其中半导体芯片(10)包括：多个单元(11)，其每个包括半导体元件；以及多个通道(12)，其布置于单元(11)周围并且在芯片(10)的第一表面上，并且
其中第一保护膜(25)布置于所述多个通道(12)的全部上。
35.根据权利要求32-34的任何一个的半导体设备，还包括：
混合于第一保护膜(25)中的非导电材料(148)，
其中非导电材料(148)由有机颗粒或无机纤维制成。
36.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括具有第一区域和第二区域的半导体元件；
在每个半导体芯片(10)的第一表面上形成表面电极(17)，其中表面电极(17)与半导体元件的第一区域电耦合；
在每个半导体芯片(10)的第一表面上形成第一金属布线(18)，其中第一金属布线(18)与半导体元件的第二区域电耦合；
在第一金属布线(18)上形成第一保护膜(25)以覆盖第一金属布线(18)；
将非导电材料(148)混合于第二保护膜(26)中，其中非导电材料(148)由有机颗粒或无机纤维制成；
用注射器(32)将第二保护膜(26)施加于第一保护膜(25)上；
在表面电极(17)上形成金属层(27，28)；
在形成金属层(27，28)后，将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上使得金属板(30)覆盖至少一部分表面电极(17)和至少一部分第一金属布线(18)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；以及
在结合金属板(30)后，封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)，
其中第二保护膜(26)布置于第一保护膜(25)上，第一保护膜(25)经由焊料层(29)和第二保护膜(26)由金属板(30)覆盖。
37.一种半导体设备的制造方法，其包括：
在晶片中形成多个半导体芯片(10)，其中每个芯片(10)包括具有第一表面和第二表面的半导体元件，半导体元件具有沟道栅极结构，其包括在第一表面上的发射极区域(142)、穿过发射极区域(142)的沟道(143)、布置于沟道(143)的内壁上的栅极绝缘膜(144)、以及在沟道(143)中布置于栅极绝缘膜(144)上的栅极区域(137)；
在第一表面上形成表面电极(17)，其中表面电极(17)与发射极区域(142)电耦合；
在第一表面上形成第一金属布线(18)，其中第一金属布线(18)与栅极区域(137)电耦合；
形成覆盖第一金属布线(18)的第一保护膜(25)；
在表面电极(17)和第一保护膜(25)上形成金属层(27，28)；
用刀头(36)或多刀刀具切割一部分第一保护膜(25)和一部分金属层(27，28)以从金属层(27，28)露出第一保护膜(25)；
在切割后，将晶片分割为所述多个半导体芯片(10)；
将金属板(30)经由焊料层(29)结合在金属层(27，28)上使得金属板(30)覆盖表面电极(17)，并且金属板(30)经由焊料层(29)与金属层(27，28)和表面电极(17)电耦合；以及
在结合金属板(30)后，封装半导体芯片(10)、表面电极(17)、第一金属布线(18)和金属板(30)，
其中半导体芯片(10)的第一表面包括焊料安装区域(14a)和无焊料区域(14b)，
其中焊料层(29)布置于焊料安装区域(14a)上，并且焊料层(29)不布置于无焊料区域(14b)上，
其中，在形成所述多个半导体芯片(10)的过程中，栅极区域(137)形成于焊料安装区域(14a)和无焊料区域(14b)二者中，
其中，在形成第一金属布线(18)的过程中，第一金属布线(18)形成于第一表面的无焊料区域(14b)上，并且
其中第一金属布线(18)仅在无焊料区域(14b)中与栅极区域(137)电耦合。
38.根据权利要求37的制造方法，
其中，在形成表面电极(17)的过程中，表面电极(17)形成于第一表面的整个焊料安装区域(14a)上。
39.根据权利要求37的制造方法，
其中半导体芯片(10)包括：多个单元(11)，其每个包括半导体元件；以及多个通道(12)，其布置于单元(11)周围并且在芯片(10)的第一表面上，并且
其中，在形成第一保护膜(25)的过程中，第一保护膜(25)形成于所述多个通道(12)的全部上。
40.根据权利要求39的制造方法，
其中，在形成第一保护膜(25)的过程中，第一保护膜(25)形成为使得在焊料安装区域(14a)中一个通道(12)上的第一保护膜(25)相对于芯片(10)的第一表面的高度低于在无焊料区域(14b)中另一个通道(12)上的第一保护膜(25)的高度，并且
其中，在切割过程中，无焊料区域(14b)中的第一保护膜(25)从金属层(27，28)露出。
41.根据权利要求39的制造方法，
其中，在切割过程中，无焊料区域(14b)中的第一保护膜(25)和焊料安装区域(14a)中的第一保护膜(25)从金属层(27，28)露出。
42.根据权利要求37-41的任何一个的制造方法，还包括：
在形成第一保护膜(25)之前将非导电材料(148)混合于第一保护膜(25)中，
其中非导电材料(148)由有机颗粒或无机纤维制成。
CN2010102581862A 2009-08-18 2010-08-18 具有半导体芯片和金属板的半导体设备及其制造方法 Expired - Fee Related CN101996957B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009189175 2009-08-18
JP189175/2009 2009-08-18
JP2009237249A JP2011066371A (ja) 2009-08-18 2009-10-14 半導体装置およびその製造方法
JP237249/2009 2009-10-14
JP2010005715A JP2011066377A (ja) 2009-08-18 2010-01-14 半導体装置およびその製造方法
JP005715/2010 2010-01-14

Publications (2)

Publication Number Publication Date
CN101996957A true CN101996957A (zh) 2011-03-30
CN101996957B CN101996957B (zh) 2013-02-06

Family

ID=43495630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102581862A Expired - Fee Related CN101996957B (zh) 2009-08-18 2010-08-18 具有半导体芯片和金属板的半导体设备及其制造方法

Country Status (3)

Country Link
US (1) US8441122B2 (zh)
CN (1) CN101996957B (zh)
DE (1) DE102010038933A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325768A (zh) * 2012-03-23 2013-09-25 英飞凌科技奥地利有限公司 有电流测量单元的集成功率晶体管电路装置及其制造方法
CN103681667A (zh) * 2012-09-10 2014-03-26 瑞萨电子株式会社 半导体器件及其制造方法
CN103871989A (zh) * 2012-12-10 2014-06-18 丰田自动车株式会社 半导体装置
CN105283951A (zh) * 2013-06-11 2016-01-27 株式会社电装 半导体装置
CN105556661A (zh) * 2013-09-19 2016-05-04 三菱电机株式会社 半导体装置
CN106024757A (zh) * 2012-03-16 2016-10-12 英特尔移动通信有限责任公司 对在半导体芯片中的环境状况的检测
CN109216286A (zh) * 2017-06-30 2019-01-15 富士电机株式会社 半导体装置
CN110364477A (zh) * 2018-03-26 2019-10-22 中芯国际集成电路制造(上海)有限公司 芯片结构及其形成方法
CN111448668A (zh) * 2017-12-18 2020-07-24 株式会社日立制作所 功率半导体装置、模块及制造方法
CN112331612A (zh) * 2020-11-09 2021-02-05 歌尔微电子有限公司 半导体芯片的制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742564B2 (en) * 2011-01-17 2014-06-03 Bai-Yao Lou Chip package and method for forming the same
JP2014160779A (ja) * 2013-02-20 2014-09-04 Toyota Motor Corp 半導体装置
US10600738B2 (en) 2016-01-21 2020-03-24 Mitsubishi Electric Corporation Semiconductor device
JP6805776B2 (ja) * 2016-12-09 2020-12-23 富士電機株式会社 半導体装置
CN111448656B (zh) 2018-06-18 2023-08-11 富士电机株式会社 半导体装置
CN110783300B (zh) * 2018-07-26 2021-08-13 钰桥半导体股份有限公司 具有调节件及防裂结构的导线架衬底及其覆晶组体
JP7381424B2 (ja) 2020-09-10 2023-11-15 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1120738A (zh) * 1994-04-15 1996-04-17 株式会社东芝 半导体器件及其制造方法
US6037634A (en) * 1996-02-02 2000-03-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with first and second elements formed on first and second portions
JP3265886B2 (ja) * 1995-01-17 2002-03-18 富士電機株式会社 プレーナ型半導体装置
EP0683529B1 (en) * 1994-05-19 2003-04-02 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Power integrated circuit ("PIC") structure with a vertical IGBT, and manufacturing process thereof
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods
US20070187790A1 (en) * 2004-10-04 2007-08-16 Hidekazu Takahashi Semiconductor device and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63148659A (ja) 1986-12-12 1988-06-21 Nec Corp 半導体装置
JP2809703B2 (ja) 1989-05-30 1998-10-15 三井化学株式会社 ポリオレフィン樹脂組成物
JP2687709B2 (ja) 1989-12-04 1997-12-08 日本電気株式会社 半導体装置
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US20010053559A1 (en) 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
JP3750680B2 (ja) 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置
JP2005136018A (ja) * 2003-10-29 2005-05-26 Denso Corp 半導体装置
JP2005167075A (ja) 2003-12-04 2005-06-23 Denso Corp 半導体装置
JP4659534B2 (ja) 2005-07-04 2011-03-30 三菱電機株式会社 半導体装置
JP4466495B2 (ja) 2005-07-20 2010-05-26 株式会社デンソー 半導体装置の製造方法
JP4967277B2 (ja) 2005-08-09 2012-07-04 富士電機株式会社 半導体装置およびその製造方法
JP2007158218A (ja) 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd メサ型半導体装置
JP4899481B2 (ja) * 2006-01-10 2012-03-21 サンケン電気株式会社 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP5029042B2 (ja) 2007-02-01 2012-09-19 株式会社デンソー 炭化珪素半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1120738A (zh) * 1994-04-15 1996-04-17 株式会社东芝 半导体器件及其制造方法
EP0683529B1 (en) * 1994-05-19 2003-04-02 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Power integrated circuit ("PIC") structure with a vertical IGBT, and manufacturing process thereof
JP3265886B2 (ja) * 1995-01-17 2002-03-18 富士電機株式会社 プレーナ型半導体装置
US6037634A (en) * 1996-02-02 2000-03-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with first and second elements formed on first and second portions
US20070187790A1 (en) * 2004-10-04 2007-08-16 Hidekazu Takahashi Semiconductor device and method of manufacturing the same
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024757A (zh) * 2012-03-16 2016-10-12 英特尔移动通信有限责任公司 对在半导体芯片中的环境状况的检测
CN106024757B (zh) * 2012-03-16 2019-08-13 英特尔移动通信有限责任公司 对在半导体芯片中的环境状况的检测
US10475919B2 (en) 2012-03-23 2019-11-12 Infineon Technologies Austria Ag Method of producing an integrated power transistor circuit having a current-measuring cell
US9634137B2 (en) 2012-03-23 2017-04-25 Infineon Technologies Austria Ag Integrated power transistor circuit having a current-measuring cell
CN103325768A (zh) * 2012-03-23 2013-09-25 英飞凌科技奥地利有限公司 有电流测量单元的集成功率晶体管电路装置及其制造方法
CN103325768B (zh) * 2012-03-23 2016-09-28 英飞凌科技奥地利有限公司 有电流测量单元的集成功率晶体管电路装置及其制造方法
CN103681667A (zh) * 2012-09-10 2014-03-26 瑞萨电子株式会社 半导体器件及其制造方法
CN103681667B (zh) * 2012-09-10 2018-04-17 瑞萨电子株式会社 半导体器件及其制造方法
CN103871989B (zh) * 2012-12-10 2017-04-19 丰田自动车株式会社 半导体装置
CN103871989A (zh) * 2012-12-10 2014-06-18 丰田自动车株式会社 半导体装置
CN105283951B (zh) * 2013-06-11 2018-04-03 株式会社电装 半导体装置
CN105283951A (zh) * 2013-06-11 2016-01-27 株式会社电装 半导体装置
CN105556661B (zh) * 2013-09-19 2018-07-24 三菱电机株式会社 半导体装置
CN105556661A (zh) * 2013-09-19 2016-05-04 三菱电机株式会社 半导体装置
CN109216286A (zh) * 2017-06-30 2019-01-15 富士电机株式会社 半导体装置
CN109216286B (zh) * 2017-06-30 2023-09-19 富士电机株式会社 半导体装置
CN111448668A (zh) * 2017-12-18 2020-07-24 株式会社日立制作所 功率半导体装置、模块及制造方法
CN111448668B (zh) * 2017-12-18 2023-09-01 株式会社日立制作所 功率半导体装置、模块及制造方法
CN110364477A (zh) * 2018-03-26 2019-10-22 中芯国际集成电路制造(上海)有限公司 芯片结构及其形成方法
CN112331612A (zh) * 2020-11-09 2021-02-05 歌尔微电子有限公司 半导体芯片的制作方法

Also Published As

Publication number Publication date
CN101996957B (zh) 2013-02-06
US8441122B2 (en) 2013-05-14
DE102010038933A1 (de) 2011-02-24
US20110042741A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
CN101996957B (zh) 具有半导体芯片和金属板的半导体设备及其制造方法
JP5729126B2 (ja) 半導体装置の製造方法
JP5590053B2 (ja) 半導体装置
US6734552B2 (en) Enhanced thermal dissipation integrated circuit package
JP3737673B2 (ja) 半導体装置
US7550845B2 (en) Ball grid array package with separated stiffener layer
US6396138B1 (en) Chip array with two-sided cooling
US6569764B1 (en) Method of manufacturing a semiconductor package by attaching a lead frame to a semiconductor chip via projecting electrodes and an insulating sheet of resin material
US20030178719A1 (en) Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US20100148357A1 (en) Method of packaging integrated circuit dies with thermal dissipation capability
CN116314045A (zh) 半导体装置、半导体模块、电子元器件以及SiC半导体装置
US8912047B2 (en) Method for producing a metal layer on a substrate and device
US7002251B2 (en) Semiconductor device
US6576988B2 (en) Semiconductor package
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
JP4293272B2 (ja) 半導体装置
US9082738B2 (en) Semiconductor package with improved thermal properties
US11532534B2 (en) Semiconductor module
JP2022113492A (ja) 半導体装置、パワーモジュール及び半導体装置の製造方法
KR20220044502A (ko) 반도체 장치
JP3213507B2 (ja) 半導体装置
JPH1032284A (ja) 半導体装置
US20140264919A1 (en) Chip arrangement, wafer arrangement and method of manufacturing the same
US20140264950A1 (en) Chip arrangement and a method of manufacturing a chip arrangement
JP4318723B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130206

Termination date: 20200818