JP7023205B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7023205B2
JP7023205B2 JP2018175242A JP2018175242A JP7023205B2 JP 7023205 B2 JP7023205 B2 JP 7023205B2 JP 2018175242 A JP2018175242 A JP 2018175242A JP 2018175242 A JP2018175242 A JP 2018175242A JP 7023205 B2 JP7023205 B2 JP 7023205B2
Authority
JP
Japan
Prior art keywords
output
signal
output transistor
circuit
fusing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018175242A
Other languages
English (en)
Other versions
JP2020047777A (ja
Inventor
直弘 吉村
治 相馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018175242A priority Critical patent/JP7023205B2/ja
Priority to CN201910772178.0A priority patent/CN110932703A/zh
Priority to US16/554,207 priority patent/US11128131B2/en
Publication of JP2020047777A publication Critical patent/JP2020047777A/ja
Application granted granted Critical
Publication of JP7023205B2 publication Critical patent/JP7023205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H11/00—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result
    • H02H11/002—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection
    • H02H11/003—Emergency protective circuit arrangements for preventing the switching-on in case an undesired electric working condition might result in case of inverted polarity or connection; with switching for obtaining correct connection using a field effect transistor as protecting element in one of the supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/04—Details with warning or supervision in addition to disconnection, e.g. for indicating that protective apparatus has functioned
    • H02H3/046—Signalling the blowing of a fuse
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/42—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to product of voltage and current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Description

本発明は、ヒューズ機能を内蔵し、故障が発生したときに故障箇所を確実に切り離すことができる半導体装置に関する。
上流側のユニット（バッテリ等）と下流側の負荷との間には、電力制御を行うパワーデバイスが設けられる。パワーデバイスに故障が発生すると、過電流による電力損失が発生し、負荷機器が損傷を受けるおそれもある。このため、故障発生時の対策が施されたパワーデバイスが提供されている。
例えば、特許文献１には、ヒューズ機能を内蔵し、ショート故障が生じた後も正常に動作することができるパワーデバイスが開示されている。特許文献１のパワーデバイスは、複数の出力セルと、複数の出力セルに対応して設けられた、複数のボンディングワイヤと、制御端子駆動回路とを具備する。複数の出力セルは、それぞれ、出力トランジスタを有している。
複数の出力セルのうち、特定の出力セルにおいて、出力トランジスタが破壊されているとする。オン時には、全ての出力セルにおいて、出力トランジスタが通電する。そのため、損失が極端に大きくなることはなく、出力トランジスタが破壊されていても、正常にオン動作する。
一方、オフ時には、故障した出力セルにおいてのみ、出力トランジスタが通電し、電流が出力トランジスタに集中して流れる。その結果、この出力セルに接続されたボンディングワイヤが溶断する。これにより、故障した出力セルにおいて電流が流れることが防止され、オフ時に、第１電源から負荷に対して、ショート故障した出力トランジスタを通じて電流が流れ続けることはない。
なお、このボンディングワイヤ溶断後のオン時には、故障した出力セル以外の出力セルを介して、第１電源から負荷へ電力が供給される。つまり、故障した出力セルだけが機能しなくなり、他の正常な出力セルにより、パワーデバイスの機能が維持される。
また、特許文献２には、ヒューズを内蔵することなく、半導体素子の焼損防止ができる半導体装置が開示されている。
特許第５８４５１０８号公報 特開２０１７－１４７７５１号公報
特許文献１では、故障した出力トランジスタのショート抵抗値が小さければ、故障した出力トランジスタに十分な電流が流れるので、問題なくボンディングワイヤを溶断することが可能である。しかし、故障した出力トランジスタのショート抵抗値が大きければ、故障した出力トランジスタに流れる電流が少なくなることから、ボンディングワイヤを溶断することができない場合がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本明細書には、複数の実施の形態の半導体装置が記載されているが、一実施の形態の半導体装置を述べると、次の通りである。半導体装置は、出力トランジスタと、出力端子と、出力トランジスタと出力端子とを接続するボンディングワイヤと、出力トランジスタの出力を制御する出力トランジスタ駆動回路と、出力トランジスタの故障を検知する故障検知回路と、を備えている。故障検知回路が、出力トランジスタの故障を検知すると、出力トランジスタ駆動回路は、ボンディングワイヤに故障非検知時よりも大きな電流を流すように、出力トランジスタの出力を制御する。
一実施の形態によれば、故障した出力トランジスタの電流経路を確実に切り離すことが可能となる。
本発明の実施の形態１に係る電力制御装置を備えた半導体装置の構成例を示す図である。 本発明の実施の形態１に係る電力制御装置の構成の一例を示す回路図である。 本発明の実施の形態１に係る故障検知回路の構成例を示す回路図である。 図３の故障検知回路の動作を一覧にしたテーブルである。 本発明の実施の形態１に係るワイヤ溶断検知回路の構成例を示す回路図である。 本発明の実施の形態１に係る半導体装置のパッケージの一例を示す図である。 図６に示す出力トランジスタの部分断面図である。 正常時の動作を説明するタイミングチャートである。 故障検知時の動作を説明するタイミングチャートである。 ワイヤ溶断処理の説明図である。 本発明の実施の形態２に係る電力制御装置を備えた半導体装置の構成例、及び半導体装置を備えた電力制御システムの構成例を示す図である。 本発明の実施の形態２に係る半導体装置の構成の一例を示す回路図である。 本発明の実施の形態２に係る故障検知回路の一例を示す回路図である。 オン状態における故障検知動作の説明図である。 オフ状態における故障検知動作の説明図である。 図１３の故障検知回路の動作を一覧にしたテーブルである。 本発明の実施の形態３に係る半導体装置の構成の一例を示す回路図である。 本発明の実施の形態４に係る半導体装置の構成の一例を示す回路図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するためのすべての図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、ヒューズ機能を備えた半導体装置について説明する。半導体装置の出力トランジスタの故障が検知されると、出力トランジスタと接続されたすべてのボンディングワイヤが溶断される。
＜半導体装置の構成＞
図１は、本発明の実施の形態１に係る電力制御装置を備えた半導体装置の構成例を示す図である。図１に示すように、半導体装置１は、マイコン３及び電力制御装置１０を備えている。
電力制御装置１０は、上流のバッテリ５、及び下流の負荷７と接続されており、負荷７の仕様に合わせてバッテリ５から供給される電力の電力変換を行う半導体装置である。図１には、自動車電装用のインテリジェントパワーデバイス（ＩＰＤ）が電力制御装置１０として例示されているが、本実施の形態は、他用途の電力制御装置にも適用可能である。
マイコン３は、電力制御装置１０の制御装置である。マイコン３は、例えば、電力制御装置１０のオン・オフの切り換え信号等の各種信号を出力する。
図２は、本発明の実施の形態１に係る半導体装置の構成の一例を示す回路図である。なお、図２には、電力制御装置１０の他、マイコン３及び負荷７も併せて示されている。図２に示すように、電力制御装置１０は、電力出力ユニット１０Ａ、及び制御ユニット１０Ｂを備えている。電力出力ユニット１０Ａは、電力変換を行う機能ブロックである。電力出力ユニット１０Ａは、電源端子１１、出力端子１３、出力トランジスタＡ１～Ａｎ，Ｂ１～Ｂｎを備えている。
また、制御ユニット１０Ｂは、マイコン３から出力される信号、及び電力出力ユニット１０Ａの状態に基づいて電力出力ユニット１０Ａを制御する機能ブロックである。制御ユニット１０Ｂは、ゲート駆動回路（出力トランジスタ駆動回路）１５－１～１５－ｎ、ゲート分離回路１７－１～１７－ｎ、ゲート放電回路１９－１～１９－ｎ、故障検知回路２１、溶断信号出力回路２３、異常信号出力回路２５、ワイヤ溶断検知回路２７を備えている。
出力トランジスタＡ１～Ａｎ、Ｂ１～Ｂｎのうち、出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎは、それぞれ一対のトランジスタとして、同一のユニットＣ１～Ｃｎにそれぞれ含まれる。出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎは、電源端子１１と出力端子１３との間で、並列に接続されている。
出力トランジスタＡ１～Ａｎ、Ｂ１～Ｂｎは、例えばＮＭＯＳＦＥＴ（Negative Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）等である。出力トランジスタＡ１～Ａｎ、Ｂ１～Ｂｎのドレイン端子は、電源端子１１と接続されており、電源端子１１を介してバッテリ５から電力が供給される。
出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎのソース端子は、それぞれ対応するボンディングワイヤＢＷ１～ＢＷｎを介して出力端子１３と接続されている。このように、電力出力ユニット１０Ａは、ボンディングワイヤと、対応する複数の出力トランジスタとからなるユニットを複数備えている。
出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎのゲート端子は、ユニットＣ１～Ｃｎに対応するゲート分離回路１７－１～１７－ｎとそれぞれ接続されている。出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎは、ゲート分離回路１７－１～１７－ｎから出力されるゲート信号に基づいてオン・オフが切り換えられる。
ゲート駆動回路１５－１～１５－ｎは、出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎの動作を制御する回路である。ゲート駆動回路１５－１～１５－ｎは、マイコン３及び対応するゲート分離回路１７－１～１７－ｎとそれぞれ接続されている。ゲート駆動回路１５－１～１５－ｎは、マイコン３から出力される入力信号に基づく所定の信号をゲート分離回路１７－１～１７－ｎへ出力する。
また、ゲート駆動回路１５－１～１５－ｎは、溶断信号出力回路２３とも接続されている。出力トランジスタの故障が検知されると、ゲート駆動回路１５－１～１５－ｎは、入力信号を無視し、溶断信号出力回路２３から出力される溶断信号に基づいて出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎの動作を制御する。なお、故障検知時における動作については後述する。
ゲート分離回路１７－１～１７－ｎは、対応するゲート駆動回路１５－１～１５－ｎから出力される信号に基づいて、対応する出力トランジスタのそれぞれに対しゲート信号を出力する。ゲート分離回路１７－１～１７－ｎは、出力トランジスタが故障した際に、他の正常な出力トランジスタの動作（電圧）が影響を受けないようにするために設けられている。このため、ゲート分離回路１７－１～１７－ｎは、対応する出力トランジスタごとにそれぞれ異なる出力端子を備えている。
ゲート分離回路１７－１～１７－ｎは、対応するゲート駆動回路１５－１～１５－ｎから、電力出力ユニット１０Ａを動作させる信号が出力されると、対応する出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎをオンさせるゲート信号をそれぞれ出力する。例えば、ゲート駆動回路１５－１～１５－ｎに対し、ハイレベルの信号（入力信号）が入力されると、ゲート駆動回路１５－１～１５－ｎから、電力出力ユニット１０Ａを動作させる信号が出力される。これにより、ゲート分離回路１７－１～１７－ｎから、例えばハイレベルのゲート信号が出力される。なお、入力信号は、ゲート駆動回路１５－１～１５－ｎに対し、ほぼ同時に入力される。このため、ゲート分離回路１７－１～１７－ｎから、ハイレベルのゲート信号がほぼ同時に出力され、出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎは、ほぼ同時にオンされる。
ゲート放電回路１９－１～１９－ｎは、対応するユニットＣ１～Ｃｎの出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎのゲート端子及びドレイン端子とそれぞれ接続されている。ゲート放電回路１９－１～１９－ｎは、対応するユニットＣ１～Ｃｎの出力トランジスタがオフ状態のときにゲートの電荷を放電する機能ブロックである。
故障検知回路２１は、出力トランジスタの故障を検知する回路である。故障検知回路２１の入力側は、マイコン３及び出力トランジスタＡ１，Ｂ１のソース端子と接続されている。ただし、これはあくまで一例であって、故障検知回路２１の入力側は、出力トランジスタＡ１，Ｂ１のソース端子に代えて、他の出力トランジスタのソース端子と接続されてもよいし、出力端子１３と接続されてもよい。また、故障検知回路２１の入力側は、マイコン３とも接続されている。
また、故障検知回路２１の出力側は、溶断信号出力回路２３、異常信号出力回路２５と接続されている。故障検知回路２１は、故障検知用の異常検知閾値電圧と、出力トランジスタのソース電圧（出力端子１３の電圧）とを比較することにより、出力トランジスタの故障を検知する。そして、故障検知回路２１は、出力トランジスタの故障を検知すると、所定の故障検知信号を溶断信号出力回路２３、異常信号出力回路２５へ出力する。
故障検知回路２１の構成例について説明する。図３は、本発明の実施の形態１に係る故障検知回路の構成例を示す回路図である。図３に示す故障検知回路２１は、抵抗素子Ｒ１～Ｒ３、コンパレータ２１ａ、インバータ回路２１ｂ、ＮＡＮＤ回路２１ｃ、トランジスタ２１ｄを備えている。抵抗素子Ｒ１，Ｒ２は、電源端子１１と電源端子１２との間で直列に接続されている。抵抗素子Ｒ１，Ｒ２は、電源端子１１，１２間の電圧の分圧用素子である。これらの抵抗素子Ｒ１，Ｒ２により、異常検知閾値電圧が生成される。抵抗素子Ｒ１と抵抗素子Ｒ２とを接続するノードは、コンパレータ２１ａの負側端子と接続される。
コンパレータ２１ａの負側端子には、抵抗素子Ｒ１，Ｒ２により分圧された所定の電圧が印加される。この電圧は、出力トランジスタの故障を検知するための異常検知閾値電圧であり、抵抗素子Ｒ１，Ｒ２の抵抗値の比率により設定される。例えば、抵抗素子Ｒ２の抵抗値の比率を小さくすれば、故障検知感度を向上させることができる。コンパレータ２１ａの正側端子は、例えば出力トランジスタＡ１，Ｂ１のソース端子と接続され、ソース端子の電圧（出力端子１３の電圧）が印加される。コンパレータ２１ａの出力端子は、ＮＡＮＤ回路２１ｃの第１入力端子と接続され、コンパレータ２１ａは、正側端子及び負側端子の電圧の比較結果をＮＡＮＤ回路２１ｃへ出力する。具体的には、正側端子の電圧が負側端子の電圧より高い場合、コンパレータ２１ａは、ハイレベルの信号を出力する。一方、正側端子の電圧より負側端子の電圧が高い場合、コンパレータ２１ａは、ローレベルの信号を出力する。
インバータ回路２１ｂの入力端子は、マイコン３と接続され、マイコン３からの入力信号が入力される。インバータ回路２１ｂの出力端子は、ＮＡＮＤ回路２１ｃの第２入力端子と接続され、論理反転した入力信号を出力する。
ＮＡＮＤ回路２１ｃは、コンパレータ２１ａの出力及びインバータ回路２１ｂの出力に基づく所定の信号を出力する。ＮＡＮＤ回路２１ｃの出力端子は、トランジスタ２１ｄのゲート端子と接続されている。ＮＡＮＤ回路２１ｃは、コンパレータ２１ａ及びインバータ回路２１ｂからハイレベルの信号がそれぞれ入力されるとローレベルの信号を出力し、それ以外の場合、ハイレベルの信号を出力する。すなわち、ＮＡＮＤ回路２１ｃは、出力トランジスタの故障を検知するとローレベルの信号を出力する。
トランジスタ２１ｄは、例えば、ＰＭＯＳＦＥＴ（Positive MOSFET）からなる。トランジスタ２１ｄのソース端子は、内部電源端子１０ａと接続されている。トランジスタ２１ｄのドレイン端子は、抵抗素子Ｒ３を介して電源端子１２と接続されている。トランジスタ２１ｄのゲート端子にハイレベルの信号が入力されると、トランジスタ２１ｄは、オフ状態となり、トランジスタ２１ｄのドレイン端子は、電源端子１２にプルダウンされ、トランジスタ２１ｄは、ローレベルの故障検知信号を出力する。この場合、故障検知回路２１は、出力トランジスタの故障を検知していないことを、溶断信号出力回路２３及び異常信号出力回路２５へ通知する。
一方、トランジスタ２１ｄのゲート端子にローレベルの信号が入力されると、トランジスタ２１ｄは、オン状態となり、内部電源端子１０ａからドレイン端子へハイレベルの電圧が供給される。この場合、トランジスタ２１ｄは、ハイレベルの故障検知信号を出力し、故障を検知したことを、溶断信号出力回路２３及び異常信号出力回路２５へ通知する。
図４は、図３の故障検知回路の動作を一覧にしたテーブルである。図４には、出力トランジスタの状態（正常又は故障）、マイコン３からの入力信号、出力トランジスタのソース電圧、故障検知回路２１の論理（判定結果）、及び故障検知信号が示されている。
まず、出力トランジスタが正常である場合について説明する。入力信号及び入力トランジスタのソース電圧がともにハイレベルであれば、故障検知回路２１は、出力トランジスタが正常であると判定し、ローレベルの故障検知信号を出力する。また、入力信号及び入力トランジスタのソース電圧がともにローレベルである場合も、故障検知回路２１は、出力トランジスタが正常であると判定し、ローレベルの故障検知信号を出力する。
次に、出力トランジスタが異常である（故障が発生している）場合について説明する。入力信号及び入力トランジスタのソース電圧がともにハイレベルであれば、故障検知回路２１は、出力トランジスタは正常であると判定し、ローレベルの故障検知信号を出力する。この場合、故障した出力トランジスタは、正しい動作を行っており、正常であると判定される。これに対し、入力信号がローレベル、入力トランジスタのソース電圧がハイレベルであれば、故障検知回路２１は、出力トランジスタに故障が発生していると判定し、ハイレベルの故障検知信号を出力する。すなわち、本実施の形態では、出力トランジスタがオフ状態のときに、出力トランジスタの故障が検知される。
溶断信号出力回路２３は、出力トランジスタの故障検知時、ボンディングワイヤＢＷ１～ＢＷｎを溶断させるための溶断信号を出力する回路である。溶断信号出力回路２３は、ゲート駆動回路１５－１～１５－ｎと接続され、故障検知時、ボンディングワイヤＢＷ１～ＢＷｎを溶断するための溶断信号Ｆ１～Ｆｎを、対応するゲート駆動回路１５－１～１５－ｎへ順次出力する。溶断信号Ｆ１～Ｆｎが入力されると、ゲート駆動回路１５－１～１５－ｎは、ゲート分離回路１７－１～１７－ｎを介して、対応する出力トランジスタをオン状態にする。出力トランジスタを駆動させる期間は、図示しないタイマー回路等で規定される。
異常信号出力回路２５は、マイコン３、及びワイヤ溶断検知回路２７等と接続されている。故障検知回路２１から故障検知信号が出力されると、異常信号出力回路２５は、マイコン３、ワイヤ溶断検知回路２７、及びゲート駆動回路１５－１～１５－ｎに対し、出力トランジスタの故障が検知されたことを通知する異常信号を出力する。例えば、異常信号出力回路２５は、故障非検知時にはローレベルの異常信号を出力し、故障検知時にはハイレベルの異常信号を出力する。
ワイヤ溶断検知回路２７は、故障検知時に行われるワイヤ溶断処理において、ボンディングワイヤの溶断を検知する機能ブロックである。ワイヤ溶断検知回路２７の入力側は、出力端子１３及び異常信号出力回路と接続されている。ワイヤ溶断検知回路２７の出力側は、溶断信号出力回路２３と接続されている。ワイヤ溶断検知回路２７は、ボンディングワイヤの溶断を検知すると、所定の溶断検知信号ＦＤ１～ＦＤｎを溶断信号出力回路２３へ出力する。
図５は、本発明の実施の形態１に係るワイヤ溶断検知回路の構成例を示す回路図である。図５には、ワイヤ溶断検知回路２７の他、出力トランジスタ、負荷７、電源端子１１、出力端子１３等が示されている。ワイヤ溶断検知回路２７は、トランジスタ２７ａ，２７ｂ、抵抗素子Ｒ１１を備えている。トランジスタ２７ａは、例えばＰＭＯＳＦＥＴで構成され、トランジスタ２７ｂは、例えばＮＭＯＳＦＥＴで構成されている。
トランジスタ２７ａのソース端子は、電源端子１１と接続され、トランジスタ２７ｂのドレイン端子は、抵抗素子Ｒ１１を介してトランジスタ２７ｂのドレイン端子と接続されている。抵抗素子Ｒ１１は、トランジスタ２７ａとワイヤ溶断検知回路２７の出力端子２７ｄとの間に設けられている。トランジスタ２７ａのゲート端子は、インバータ回路２７ｃの出力端子１３と接続されている。また、インバータ回路２７ｃの入力端子は、異常信号出力回路２５と接続されている。したがって、トランジスタ２７ａのゲート端子には、論理反転された異常信号が入力される。トランジスタ２７ｂのソース端子は、内部電源１０ｂと接続されている。トランジスタ２７ｂのゲート端子は、ボンディングワイヤＢＷ０を介して出力端子１３と接続されている。
ボンディングワイヤ溶断時におけるワイヤ溶断検知回路２７の動作の概要を説明する。インバータ回路２７ｃは、ハイレベルの異常信号が入力されると、論理反転したローレベルの信号を出力する。これにより、トランジスタ２７ａがオン状態となる。また、ワイヤ溶断処理実行時、溶断信号Ｆ（Ｆ１～Ｆｎ）に対応する出力トランジスタがオン状態となり、出力端子１３の電圧がハイレベルとなるため、トランジスタ２７ｂもオン状態となる。このとき、抵抗素子Ｒ１１により電源端子１１と出力端子１３との間の電圧が抵抗素子Ｒ１１により分圧されるため、ワイヤ溶断検知回路２７は、対応するローレベルのワイヤ溶断検知信号ＦＤ（ＦＤ１～ＦＤｎ）を出力する。
そして、ボンディングワイヤが溶断されると、出力端子１３の電圧は負荷７を介してローレベルまで引き抜かれ、トランジスタ２７ｂはオフ状態となる。これにより、ワイヤ溶断検知回路２７は、ハイレベルのワイヤ溶断検知信号を出力する。これにより、ボンディングワイヤが溶断されたことが溶断信号出力回路２３に通知される。
＜＜半導体装置のパッケージ＞＞
ここで、半導体装置のパッケージについて説明する。図６は、本発明の実施の形態１に係る半導体装置のパッケージの一例を示す図である。本実施の形態に係る電力制御装置１０は、例えば、８ピンのＳＯＰ(Small Outline Package)パッケージとして実現されるが、このパッケージに限定されるものではない。
図６に示す電力制御装置１０は、例えば、半導体チップＣＨＩＰ、リードフレームＲＤ１～ＲＤ４、リードフレームのアイランド部ＩＳ等を備えている。半導体チップＣＨＩＰは、半導体基板によって構成され、アイランド部ＩＳに搭載されている。半導体チップＣＨＩＰには、電力制御装置１０の電力出力ユニット１０Ａ、及び制御回路５０が形成されている。制御回路５０は、制御ユニット１０Ｂ及びマイコン３を含んでもよいし、マイコン３を含まなくてもよい。
図６に示す電力出力ユニット１０Ａには、複数（２４個）の出力トランジスタＡ１，Ｂ１～Ａ１２，Ｂ１２が設けられている。これらの出力トランジスタＡ１，Ｂ１～Ａ１２，Ｂ１２は、図示で横方向に一列に並んで配置されている。出力トランジスタＡ１，Ｂ１～Ａ１２，Ｂ１２は、ボンディングワイヤＢＷ１～ＢＷ１２を介してリードフレームＲＤ１と接続されている。また、制御ユニット１０Ｂは、ボンディングワイヤＢＷ０を介してリードフレームＲＤ１と接続されている。したがって、アイランド部ＩＳは、電源端子１１も兼ねており、リードフレームＲＤ１は、出力端子１３も兼ねている。
＜＜出力トランジスタの断面構造＞＞
次に、出力トランジスタの断面構造について説明する。図７は、図６に示す出力トランジスタの部分断面図である。図７には、出力トランジスタＡ１，Ｂ１，Ａ２を含む断面図が示されている。なお、図７の出力トランジスタは、ＭＯＳＦＥＴである。出力トランジスタ付近の半導体基板は、ドレイン領域ＤＡ、ベース領域ＢＡ、複数のゲート電極ＧＥ、複数のバックゲートコンタクト領域ＢＧ、複数のソース領域ＳＡ等を備えている。
ベース領域ＢＡは、ドレイン領域ＤＡの主面ＤＡａ上に設けられている。それぞれのゲート電極ＧＥは、ベース領域ＢＡの主面ＢＡａ側からドレイン領域ＤＡに達するように半導体基板に埋め込まれている。一方、ゲート電極ＧＥの上端は、ベース領域ＢＡの主面ＢＡａとほぼ一致している。また、ゲート電極ＧＥは、図６における出力トランジスタの全域に渡って縦方向に形成されている。したがって、それぞれのゲート電極ＧＥは、隣り合うゲート電極ＧＥとの間でベース領域ＢＡを分割するトレンチ構造になっている。また、隣り合う出力トランジスタＡ１，Ｂ１，Ａ２間には、ダミーゲートＤＧがそれぞれ設けられている。ダミーゲートＤＧも、ゲート電極ＧＥと同様、トレンチ構造となっており、ベース領域ＢＡの主面ＢＡａ側からドレイン領域ＤＡに達するように半導体基板に埋め込まれている。
ベース領域ＢＡの主面ＢＡａには、ゲート電極ＧＥ、ダミーゲートＤＧの上端を覆うように絶縁層ＩＮＳがそれぞれ設けられている。絶縁層ＩＮＳは、ゲート電極ＧＥ、ダミーゲートＤＧと、後述するソース電極との接触を防止する。また、それぞれのゲート電極ＧＥ、及びダミーゲートＤＧは、上端側を除きゲート酸化膜ＧＯで覆われている。
バックゲートコンタクト領域ＢＧは、ベース領域ＢＡの主面ＢＡａ側において、隣り合うゲート電極ＧＥ間の領域における中央部に設けられている。ソース領域ＳＡは、バックゲートコンタクト領域ＢＧと、ゲート電極ＧＥとの間の領域に設けられている。ただし、ソース領域ＳＡは、ダミーゲートＤＧの周囲には設けられていない。
また、ベース領域ＢＡの主面ＢＡａには、ソース電極ＳＥ１，ＳＥ２が設けられている。ソース電極ＳＥ１，ＳＥ２は、バックゲートコンタクト領域ＢＧ、及びソース領域ＳＡと接している。ダミーゲートの電位は、隣り合ういずれかの出力トランジスタのソース電極と同電位となっている。ドレイン領域ＤＡの裏面ＤＡｂには、裏面電極ＢＥが設けられている。
＜故障検知時における動作＞
故障検知時における動作を説明する前に、正常時における動作を説明する。図８は、正常時の動作を説明するタイミングチャートである。図８には、入力信号、出力信号（出力端子１３）、異常信号、溶断信号、溶断検知信号の各電圧、及び出力電流がそれぞれ示されている。
図８に示すように、入力信号は、ローレベル（ＬＯ）とハイレベル（ＨＩ）とを交互に繰り返す信号である。入力信号がローレベルのとき、出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎはオフし、出力信号はローレベルとなる。一方、入力信号がハイレベルのとき、出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎはオンし、出力信号はハイレベルとなる。このように、出力信号は、入力信号のレベルに応じて、ローレベルとハイレベルとを繰り返す。また、出力信号がハイレベルのとき、負荷７に供給される出力電流は大きくなり、出力信号がローレベルのとき、出力電流は小さくなる。
図９は、故障検知時の動作を説明するタイミングチャートである。図９にも、入力信号、出力信号（出力端子１３）、異常信号、溶断信号、溶断検知信号の各電圧、及び出力電流がそれぞれ示されている。なお、図９には、ユニットＣ１の出力トランジスタＡｎ，Ｂｎのいずれかが故障した場合が示されている。図１０は、ワイヤ溶断処理の説明図である。
図９では、出力トランジスタがオン状態である時刻Ｔ０で故障が発生している。ただし、ここでは、異常論理が発生していないので、故障は検知されない。そして、時刻Ｔ１において、入力信号はハイレベルからローレベルに切り換わっている。しかし、出力信号は、故障検知前のハイレベルの電圧から若干低下しているものの、異常検知閾値電圧より高いレベルとなっている。したがって、時刻Ｔ１において、異常論理が発生しているため、故障検知回路２１により出力トランジスタの故障が検知され、故障の発生が溶断信号出力回路２３及び異常信号出力回路２５に通知される。そして、異常信号は、ローレベルからハイレベルに切り換わり、ワイヤ溶断検知回路２７に対しても故障検知が通知される。
なお、ゲート駆動回路１５－１～１５－ｎに対する故障検知の通知は、例えば、すでに述べた故障検知信号や異常信号により行われてもよいし、その他の信号により行われてもよい。故障検知が通知されると、ゲート駆動回路１５－１～１５－ｎは、マイコン３から出力される入力信号を無視する。そして、溶断信号出力回路２３は、１のユニットの出力トランジスタのみをオンさせる溶断信号を、対応するゲート駆動回路に出力するワイヤ溶断処理を、すべての出力トランジスタ駆動回路に対して順次行う。
まず、溶断信号出力回路２３は、ボンディングワイヤＢＷ１に対するワイヤ溶断処理を行う。溶断信号出力回路２３は、時刻Ｔ２において、ゲート駆動回路１５－１に対し溶断信号Ｆ１を出力し、ユニットＣ１の出力トランジスタＡ１，Ｂ１をオンさせる。一方、その他のユニットＣ２～Ｃｎの出力トランジスタＡ２，Ｂ２～Ａｎ，Ｂｎはオフ状態である。そうすると、電源端子１１と出力端子１３との間は、故障した出力トランジスタを除き、ユニットＣ１のみを介して接続されるため、電流がユニットＣ１に集中する。このように、ゲート駆動回路１５－１は、ボンディングワイヤＢＷ１に故障非検知時よりも大きな電流を流すように、出力トランジスタの出力を制御することができる。
溶断信号Ｆ１が出力されている期間中に、ボンディングワイヤＢＷ１は溶断される。ただし、ここでは、ユニットＣｎの出力トランジスタが故障していると仮定しているため、故障した出力トランジスタには引き続き電流が流れている。所定の期間が経過すると、溶断信号出力回路２３は、溶断信号Ｆ１の出力を停止し、ボンディングワイヤＢＷ１に対するワイヤ溶断処理を終了する。
続いて、溶断信号出力回路２３は、ゲート駆動回路１５－２～１５－ｎに対し、溶断信号Ｆ２～Ｆｎを順次出力することにより、ボンディングワイヤＢＷ２～ＢＷｎに対するワイヤ溶断処理を順次行う。なお、ワイヤ溶断処理が行われる順序はこれに限られない。
ボンディングワイヤＢＷｎに対するワイヤ溶断処理において、ボンディングワイヤＢＷｎが溶断されると、すべてのボンディングワイヤが溶断されることとなるので、出力電流は、ほぼゼロとなる。これにより、ワイヤ溶断検知回路２７は、図１０に示すように、すべてのボンディングワイヤが溶断されたと認識し、ハイレベルの溶断検知信号を出力して溶断信号出力回路２３に通知する。
なお、ワイヤ溶断検知回路２７は、最後のユニットＣｎにおけるワイヤ溶断処理終了後、ボンディングワイヤの溶断を検知できなかった場合、溶断されていないボンディングワイヤが残っているものと判断し、ローレベルの信号を出力する。この場合、溶断信号出力回路２３は、前回のボンディングワイヤ溶断処理よりも出力トランジスタのオン時間を長く設定する。そして、それぞれのゲート駆動回路１５－１～１５－ｎは、長く設定されたオン時間に基づいてボンディングワイヤ溶断処理を再度行う。例えば、２回目のワイヤ溶断処理のオン時間は、１回目のオン時間の２倍に設定され、３回目のワイヤ溶断処理のオン時間は、１回目のオン時間の３倍に設定される。このように、各回のオン時間は、初回のオン時間の整数倍に設定される。
[変形例]
溶断信号出力回路２３は、ワイヤ溶断処理ごとに出力される溶断検知信号ＦＤ１～ＦＤｎに基づいて、ワイヤ溶断処理を再度行うかどうかを判定してもよい。例えば、ユニットＣｎ以外の出力トランジスタが故障しているとした場合、故障した出力トランジスタと接続されたボンディングワイヤが溶断されると、ハイレベルの溶断検知信号が出力される。そうすると、これ以降のワイヤ溶断処理では、個別のボンディングワイヤについて、溶断されたかどうかを判定することが可能となる。したがって、最初のハイレベルの溶断検知信号が出力された後に行われるワイヤ溶断処理において、ボンディングワイヤの溶断が検知されない場合があれば、溶断されていないボンディングワイヤが残っていると判断され、溶断信号出力回路２３は、２回目以降のワイヤ溶断処理を行う。これにより、正常な出力トランジスタと接続されたボンディングワイヤも確実に溶断することが可能となる。
＜本実施の形態による主な効果＞
本実施の形態によれば、出力トランジスタの故障が検知されると、ユニットごとに出力トランジスタを駆動させ、ボンディングワイヤに故障非検知時よりも大きな電流が流れる。この構成によれば、故障した出力トランジスタと接続されたボンディングワイヤを溶断することができるので、故障した出力トランジスタの電流経路を確実に切り離すことが可能となる。また、これにより、半導体装置の焼損を防ぐことが可能となる。
また、本実施の形態によれば、すべてのボンディングワイヤに対し、ワイヤ溶断処理が順次行われる。この構成によれば、出力トランジスタの故障が検知されると、すべてのボンディングワイヤが溶断されるので、故障が発生した半導体装置を含むすべての電流経路を確実に切り離すことが可能となる。
また、本実施の形態によれば、最後のユニットにおけるワイヤ溶断処理の終了後、ボンディングワイヤの溶断を検知できなかった場合、出力トランジスタのオン時間を長く設定してワイヤ溶断処理を再度行う。この構成によれば、ボンディングワイヤの溶断をより確実に行うことが可能となる。
また、本実施の形態によれば、それぞれのユニットＣ１～Ｃｎは、複数の出力トランジスタを備え、これらの出力トランジスタが、並列に接続されている。この構成によれば、ワイヤ溶断処理時における電流を大きくすることができるので、ボンディングワイヤを確実に溶断することが可能となる。また、ワイヤ溶断処理時における出力トランジスタのオン期間を短縮することができ、ワイヤ溶断処理に要する時間を短縮することが可能となる。また、故障により出力トランジスタの電流供給能力が低下しても、溶断に必要な電流を確保することが可能となる。
（実施の形態２）
次に、実施の形態２について説明する。実施の形態１では、半導体装置がオフ状態の場合に出力トランジスタの故障が検知されるが、半導体装置がオン状態では、出力トランジスタの故障は検知されない。そこで、本実施の形態では、半導体装置がオン状態においても故障を検知することが可能な半導体装置について説明する。
図１１は、本発明の実施の形態２に係る電力制御装置を備えた半導体装置の構成例、及び半導体装置を備えた電力制御システムの構成例を示す図である。図１１に示すように、本実施の形態に係る電力制御システムは、半導体装置１０１、半導体装置５０１Ａ，５０１Ｂ等を備えている。
半導体装置１０１は、マイコン１０３及び電力制御装置１１０を備えている。電力制御装置１１０は、実施の形態１と同様、故障を検知するとボンディングワイヤを溶断可能なヒューズ機能を備えている。電力制御装置１１０の入力端子は、バッテリ５と接続されており、バッテリ５から供給される電力を下流側の半導体装置５０１Ａ，５０１Ｂへ供給する。したがって、図１１の電力制御システムでは、電力制御装置１１０は上位ユニットであり、半導体装置５０１Ａ，５０１Ｂは下位ユニットである。なお、図１１では、下位ユニットとして半導体装置５０１Ａ，５０１Ｂが示されているが、より多くの下位ユニットが設けられてもよい。
半導体装置５０１Ａ，５０１Ｂは、マイコン５０３Ａ，５０３Ｂ、及び電力制御装置５１０Ａ，５１０Ｂをそれぞれ備えている。電力制御装置５１０Ａ，５１０Ｂの入力端子は、ラインＮ１を介して電力制御ユニット１１０の出力端子と接続されている。また電力制御装置５１０Ａ，５１０Ｂの出力端子は、負荷７Ａ，７Ｂとそれぞれ接続されている。半導体装置５０１Ａ，５０１Ｂは、上位ユニットの半導体装置１０１から供給される電力をそれぞれの負荷７Ａ，７Ｂへ供給する。なお、下位ユニットの電力制御装置５１０Ａ，５１０Ｂは、ヒューズ機能を備えていない一般的なＩＰＤ、パワーＭＯＳＦＥＴ、ＩＧＢＴ等であってもよいし、ヒューズ機能を備えた電力制御装置であってもよい。
このように、図１１の半導体装置１０１は、リレーとして機能する。一般的に、バッテリとリレーとの間には、フェールセーフのためのヒューズが設けられる。ところが、本実施の形態では、電力制御装置１１０にヒューズ機能が備わっているので、バッテリとリレーとの間のヒューズを省略することができる。これにより、ワイヤハーネス等の部品の削減、及び半導体装置１０１の軽量化を図ることが可能となる。
＜電力制御装置１１０の構成＞
図１２は、本発明の実施の形態２に係る電力制御装置の構成の一例を示す回路図である。なお、図１２には、マイコン１０３も併せて示されている。図１２に示すように、電力制御装置１１０は、電力出力ユニット１１０Ａ、及び制御ユニット１１０Ｂを備えている。電力出力ユニット１１０Ａは、電源端子１１、出力端子１３、出力トランジスタＡ１～Ａｍ，Ｂ１～Ｂｍ，Ａ１’～Ａｍ’，Ｂ１’～Ｂｍ’を備えている。
制御ユニット１０Ｂは、ゲート駆動回路（出力トランジスタ駆動回路）１５－１～１５－ｍ、ゲート分離回路１７－１～１７－ｍ、ゲート放電回路１９－１～１９－ｍ，１９－１’～１９－ｍ’、故障検知回路１２１（１２１－１～１２１－ｍ）、溶断信号出力回路２３、異常信号出力回路２５、ワイヤ溶断検知回路２７を備えている。
出力トランジスタＡ１～Ａｍ，Ｂ１～Ｂｍ，Ａ１’～Ａｍ’，Ｂ１’～Ｂｍ’のうち、出力トランジスタＡ１，Ｂ１～Ａｍ，Ｂｍ、Ａ１’，Ｂ１’～Ａｍ’，Ｂｍ’は、それぞれ一対のトランジスタとして、同一のユニットＣ１～Ｃｍ，Ｃ１’～Ｃｍ’にそれぞれ含まれる。出力トランジスタＡ１，Ｂ１～Ａｍ，Ｂｍ、Ａ１’，Ｂ１’～Ａｍ’，Ｂｍ’は、電源端子１１と出力端子１３との間で、並列に接続されている。
出力トランジスタＡ１，Ｂ１～Ａｍ，Ｂｍ、Ａ１’，Ｂ１’～Ａｍ’，Ｂｍ’のドレイン端子は、電源端子１１と接続されており、電源端子１１を介してバッテリ５から電力が供給される。
出力トランジスタＡ１，Ｂ１～Ａｍ，Ｂｍ、Ａ１’，Ｂ１’～Ａｍ’，Ｂｍ’のソース端子は、それぞれ対応するボンディングワイヤＢＷ１～ＢＷｍ，ＢＷ１’～ＢＷｍ’を介して出力端子１３と接続されている。このように、電力出力ユニット１１０Ａは、ボンディングワイヤと、対応する複数の出力トランジスタとからなるユニットを複数備えている。
出力トランジスタＡ１，Ｂ１～Ａｍ，Ｂｍ、のゲート端子は、ユニットＣ１～Ｃｍに対応するゲート分離回路１７－１～１７－ｍとそれぞれ接続されている。また、出力トランジスタＡ１’，Ｂ１’～Ａｍ’，Ｂｍ’、のゲート端子は、ユニットＣ１’～Ｃｍ’に対応するゲート分離回路１７－１～１７－ｍとそれぞれ接続されている。すなわち、ゲート分離回路１７－１は、ユニットＣ１，Ｃ１’と対応する。また、それ以降のゲート分離回路１７－２～１７－ｍも同様に、ユニットＣ２，Ｃ２’～Ｃｍ，Ｃｍ’とそれぞれ対応する。出力トランジスタＡ１，Ｂ１，Ａ１’，Ｂ１’～Ａｍ，Ｂｍ，Ａｍ’，Ｂｍ’は、ゲート分離回路１７－１～１７－ｍから出力されるゲート信号に基づいてオン・オフが切り換えられる。
ゲート駆動回路１５－１～１５－ｍは、対応する出力トランジスタＡ１，Ｂ１，Ａ１’，Ｂ１’～Ａｍ，Ｂｍ，Ａｍ’，Ｂｍ’の動作を制御する回路である。ゲート駆動回路１５－１～１５－ｍは、マイコン１０３及び対応するゲート分離回路１７－１～１７－ｍとそれぞれ接続されている。ゲート駆動回路１５－１～１５－ｍは、マイコン１０３から出力される入力信号に基づく所定の信号をゲート分離回路１７－１～１７－ｍへ出力する。
また、ゲート駆動回路１５－１～１５－ｍは、溶断信号出力回路２３とも接続されている。出力トランジスタの故障が検知されると、ゲート駆動回路１５－１～１５－ｍは、入力信号を無視し、溶断信号出力回路２３から出力される溶断信号に基づいて出力トランジスタＡ１，Ｂ１～Ａｎ，Ｂｎの動作を制御する。
ゲート分離回路１７－１～１７－ｍは、対応するゲート駆動回路１５－１～１５－ｍから出力される信号に基づいて、対応する出力トランジスタのそれぞれに対しゲート信号を出力する。
ゲート分離回路１７－１～１７－ｍは、対応するゲート駆動回路１５－１～１５－ｍから、電力出力ユニット１１０Ａを動作させる信号が出力されると、対応する出力トランジスタＡ１，Ｂ１，Ａ１’，Ｂ１’～Ａｍ，Ｂｍ，Ａｍ’，Ｂｍ’をオンさせるゲート信号をそれぞれ出力する。
ゲート放電回路１９－１～１９－ｍ，１９－１’～１９－ｍ’は、対応するユニットＣ１～Ｃｍ，Ｃ１’～Ｃｍ’の出力トランジスタＡ１，Ｂ１～Ａｍ，Ｂｍ，Ａ１’，Ｂ１’～Ａｍ’，Ｂｍ’のゲート端子及びドレイン端子とそれぞれ接続されている。
＜＜故障検知回路＞＞
図１２に示すように、故障検知回路１２１－１～１２１－ｍの入力側は、マイコン１０３、及び対応する出力トランジスタＡ１，Ｂ１，Ａ１’，Ｂ１’～Ａｍ，Ｂｍ，Ａｍ’，Ｂｍ’のソース端子とそれぞれ接続されている。また、故障検知回路１２１－１～１２１－ｍの出力側は、溶断信号出力回路２３、異常信号出力回路２５とそれぞれ接続されている。
図１３は、本発明の実施の形態２に係る故障検知回路の一例を示す回路図である。故障検知回路１２１－１～１２１－ｍは、対応するユニットがそれぞれ異なるのみで、基本的な構成は同様である。そこで、以下では、故障検知回路１２１－１を例として故障検知回路の構成を説明する。
故障検知回路１２１－１は、一対のユニットＣ１，Ｃ１’に対応して設けられ、ユニットＣ１，Ｃ１’のソース電圧を比較することにより、ユニットＣ１，Ｃ１’に含まれる出力トランジスタの故障を検知する。これと同様に、故障検知回路１２１－２～１２１－ｍは、一対のユニットＣ２，Ｃ２’～Ｃｍ，Ｃｍ’とそれぞれ対応して設けられている。
図１３に示すように、故障検知回路１２１－１は、ユニットＣ１に対応する出力電圧モニタリング部１２２、ユニットＣ１’に対応する出力電圧モニタリング部１２２’等を備えている。出力電圧モニタリング部１２２は、オン時出力電圧モニタリング部１２２Ａ、オフ時出力電圧モニタリング部１２２Ｂ、スイッチ１３１，１３３、コンパレータ１３５を備えている。また、出力電圧モニタリング部１２２’は、オン時出力電圧モニタリング部１２２’Ａ、オフ時出力電圧モニタリング部１２２’Ｂ、スイッチ１３１’，１３３’、コンパレータ１３５’を備えている。
オン時出力電圧モニタリング部１２２Ａ，１２２’Ａは、電力制御装置１１０がオンであるときのユニットＣ１，Ｃ１’のソース電圧をモニタリングする機能ブロックである。また、オフ時出力電圧モニタリング部１２２Ｂ，１２２’Ｂは、電力制御装置１１０がオフであるときのユニットＣ１，Ｃ１’のソース電圧をモニタリングする機能ブロックである。
オン時出力電圧モニタリング部１２２Ａは、抵抗素子Ｒ１１１，Ｒ１１２、定電流トランジスタ１２３，１２５を備えている。抵抗素子Ｒ１１１の一方端子は、ユニットＣ１’に含まれる出力トランジスタのソース端子と接続されている。抵抗素子Ｒ１１１の他方の端子は、定電流トランジスタ１２５のドレイン端子と接続されている。また、抵抗素子Ｒ１１１の他方の端子は、スイッチ１３１の第１入力端子１３１ｂとも接続されている。
抵抗素子Ｒ１１２の一方の端子は、ユニットＣ１に含まれる出力トランジスタのソース端子と接続されている。抵抗素子Ｒ１１２の他方の端子は、定電流トランジスタ１２３のドレイン端子と接続されている。また、抵抗素子Ｒ１１２の他方の端子は、スイッチ１３３の第１入力端子１３３ｂとも接続されている。
抵抗素子Ｒ１１１の抵抗値は、抵抗素子Ｒ１１２の抵抗値より小さい値（例えば１／２程度）に設定される。この抵抗素子Ｒ１１１の抵抗値は、通常時において、ユニットＣ１，Ｃ１’間のソース電圧に差分が生じたとしても、スイッチ１３１，１３３の第１入力端子１３１ｂ，１３３ｂにおける電圧の大小関係が反転しないような値である。さらに、抵抗素子Ｒ１１１の抵抗値は、故障発生時には、スイッチ１３１，１３３の第１入力端子１３１ｂ，１３３ｂにおける電圧の大小関係が確実に反転するような値である。
定電流トランジスタ１２３，１２５のソース端子は、内部電源端子１１０ｂと接続されている。定電流トランジスタ１２３，１２５のゲート端子は、定電流端子１１０Ｎと接続されている。内部電源端子１１０ｂには、所定の電圧（例えば７Ｖ）が印加される。定電流トランジスタ１２３，１２５は、例えばＮＭＯＳＦＥＴで構成される。定電流トランジスタ１２３，１２５は、定電流端子１１０Ｎから供給される信号に基づいて、ソース－ドレイン間に所定の定電流を流す。
オフ時出力電圧モニタリング部１２２Ｂは、抵抗素子Ｒ１１３，Ｒ１１４、定電流トランジスタ１２７，１２９を備えている。抵抗素子Ｒ１１３の一方の端部は、ユニットＣ１に含まれる出力トランジスタのソース端子と接続されている。抵抗素子Ｒ１１３の他方の端子は、定電流トランジスタ１２７のドレイン端子と接続されている。また、抵抗素子Ｒ１１３の他方の端子は、スイッチ１３３の第２入力端子１３３ｃとも接続されている。
抵抗素子Ｒ１１４の一方の端子は、ユニットＣ１’に含まれる出力トランジスタのソース端子と接続されている。抵抗素子Ｒ１１４の他方の端子は、定電流トランジスタ１２９のドレイン端子と接続されている。また、抵抗素子Ｒ１１４の他方の端子は、スイッチ１３１の第２入力端子１３１ｃとも接続されている。
抵抗素子Ｒ１１３の抵抗値は、抵抗素子Ｒ１１４の抵抗値より小さい値（例えば１／２程度）に設定される。この抵抗素子Ｒ１１３の抵抗値は、通常時において、ユニットＣ１，Ｃ１’間のソース電圧に差分が生じたとしても、スイッチ１３１，１３３の第２入力端子１３１ｃ，１３３ｃにおける電圧の大小関係が反転しないような値である。さらに、抵抗素子Ｒ１１３の抵抗値は、故障発生時には、スイッチ１３１，１３３の第２入力端子１３１ｃ，１３３ｃにおける電圧の大小関係が確実に反転するような値である。
定電流トランジスタ１２７，１２９のソース端子は、電源端子１１と接続されている。定電流トランジスタ１２７，１２９のゲート端子は、定電流端子１１０Ｐと接続されている。電源端子１１は、バッテリ５と接続されており、電源端子１１には、所定の電圧（例えば１３Ｖ）が印加される。定電流トランジスタ１２７，１２９は、例えばＰＭＯＳＦＥＴで構成される。定電流トランジスタ１２７，１２９は、定電流端子１１０Ｐから供給される信号に基づいて、ソース－ドレイン間に所定の定電流を流す。
スイッチ１３１の出力端子１３１ａは、コンパレータ１３５の負側端子と接続されている。また、スイッチ１３３の出力端子１３３ａは、コンパレータ１３５の正側端子と接続されている。スイッチ１３１，１３３は、例えばアナログスイッチである。スイッチ１３１は，１３３は、例えば、マイコン１０３から出力される入力信号と連動させることにより、出力端子１３１ａ，１３３ａと接続する入力端子を切り換える。
図１３に示すように、オン時出力電圧モニタリング部１２２’Ａ及びオフ時出力電圧モニタリング部１２２’Ｂは、オン時出力電圧モニタリング部１２２Ａ及びオフ時出力電圧モニタリング部１２２Ｂと同様の構成であるので、詳細な説明は省略する。オン時出力電圧モニタリング部１２２’Ａ及びオフ時出力電圧モニタリング部１２２’Ｂの各構成要素の符号は、オン時出力電圧モニタリング部１２２Ａ及びオフ時出力電圧モニタリング部１２２Ｂの符号に「’」を追記したものである。
コンパレータ１３５の出力端子は、ＯＲ回路１３７の第１入力端子と接続されている。またコンパレータ１３５’の出力端子は、ＯＲ回路１３７の第２入力端子と接続されている。ＯＲ回路１３７の出力端子は、溶断信号出力回路２３と接続されている。ＯＲ回路１３７は、コンパレータ１３５，１３５’によるモニタリング結果に基づいて所定の故障検知信号ＫＤ１を出力する。
故障検知回路１２１－２～１２１－ｍも同様に、モニタリング結果に基づいて所定の故障検知信号ＫＤ２～ＫＤｍをそれぞれ出力する。
＜オン状態のときの故障検知動作＞
＜＜通常時の動作＞＞
次に、本実施の形態における故障検知動作について説明する。図１４は、オン状態における故障検知動作の説明図である。なお、以下でも、故障検知回路１２１－１を例として、故障検知動作を説明する。入力信号がハイレベルのとき、電力制御装置１１０（出力トランジスタ）はオン状態となる。このとき、スイッチ１３１，１３３は、出力端子１３１ａ，１３３ａと第１入力端子１３１ｂ，１３３ｂとをそれぞれ接続する。また、これと同様に、スイッチ１３１’，１３３’は、出力端子１３１’ａ，１３３’ａと第１入力端子１３１’ｂ，１３３’ｂとをそれぞれ接続する。
出力トランジスタに故障が発生していなければ、ユニットＣ１，Ｃ１’のソース電圧は、例えば１３Ｖ程度となり、互いにほぼ同電圧となる。内部電源端子１１０ｂの電圧は、ソース電圧より低い一定の電圧（例えば７Ｖ程度）に設定される。また、抵抗素子Ｒ１１１の抵抗値は、抵抗素子Ｒ１１２より小さい。したがって、スイッチ１３１の第１入力端子１３１ｂの電圧は、スイッチ１３３の第１入力端子１３３ｂの電圧よりも高くなる。よって、コンパレータ１３５は、ローレベルの信号を出力する。
同様に、オン時出力電圧モニタリング部１２２’においても、スイッチ１３１’の第１入力端子１３１’ｂの電圧は、スイッチ１３３’の第１入力端子１３３’ｂの電圧よりも高くなるので、コンパレータ１３５’は、ローレベルの信号を出力する。
ＯＲ回路１３７の各入力端子には、コンパレータ１３５，１３５’から出力されるローレベルの信号が入力される。したがって、ＯＲ回路１３７は、ローレベルの信号を出力する。
＜＜故障発生時の動作＞＞
＜＜＜ユニットＣ１の出力トランジスタが故障した場合＞＞＞
次に、ユニットＣ１の出力トランジスタに故障が発生した場合について説明する。故障発生により、例えば、ユニットＣ１のソース電圧が低下した場合、出力電圧モニタリング部１２２では、スイッチ１３３の第１入力端子１３３ｂの電圧が低下する。これに対し、スイッチ１３１の第１入力端子１３１ｂの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５において、負側端子のほうが正側端子よりも高電圧であるので、コンパレータ１３５はローレベルの信号を出力する。
一方、出力電圧モニタリング部１２２’では、スイッチ１３１’の第１入力端子１３１’ｂの電圧が低下する。これに対し、スイッチ１３３’の第１入力端子１３３’ｂの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５’において、正側端子のほうが負側端子よりも高電圧になると、コンパレータ１３５’はハイレベルの信号を出力する。
そして、ＯＲ回路１３７は、コンパレータ１３５’から出力されるハイレベルの信号に基づいて、ハイレベルの故障検知信号ＫＤ１を出力する。このように、ユニットＣ１のソース電圧が低下すると、出力電圧モニタリング部１２２’により、故障が検知される。
次に、故障発生により、ユニットＣ１のソース電圧が上昇した場合、オン時出力電圧モニタリング部１２２Ａでは、スイッチ１３３の第１入力端子１３３ｂの電圧が上昇する。これに対し、スイッチ１３１の第１入力端子１３１ｂの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５において、正側端子のほうが負側端子よりも高電圧になると、コンパレータ１３５はハイレベルの信号を出力する。
一方、出力電圧モニタリング部１２２’では、スイッチ１３１’の第１入力端子１３１’ｂの電圧が上昇する。これに対し、スイッチ１３３’の第１入力端子１３３’ｂの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５’において、負側端子のほうが正側端子よりも高電圧であるので、コンパレータ１３５はローレベルの信号を出力する。
そして、ＯＲ回路１３７は、コンパレータ１３５から出力されるハイレベルの信号に基づいて、ハイレベルの故障検知信号ＫＤ１を出力する。このように、ユニットＣ１のソース電圧が上昇すると、出力電圧モニタリング部１２２により、故障が検知される。
＜＜＜ユニットＣ１’の出力トランジスタが故障した場合＞＞＞
次に、ユニットＣ１’の出力トランジスタが故障した場合について説明する。故障発生により、ユニットＣ１’のソース電圧が低下した場合、出力電圧モニタリング部１２２では、スイッチ１３１の第１入力端子１３１ｂの電圧が低下する。これに対し、スイッチ１３３の第１入力端子１３３ｂの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５において、正側端子のほうが負側端子よりも高電圧になると、コンパレータ１３５はハイレベルの信号を出力する。
一方、出力電圧モニタリング部１２２’では、スイッチ１３３’の第１入力端子１３３’ｂの電圧が低下する。これに対し、スイッチ１３１’の第１入力端子１３１’ｂの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５’において、負側端子のほうが正側端子よりも高電圧であるので、コンパレータ１３５’はローレベルの信号を出力する。
そして、ＯＲ回路１３７は、コンパレータ１３５から出力されるハイレベルの信号に基づいて、ハイレベルの故障検知信号ＫＤ１を出力する。このように、ユニットＣ１’のソース電圧が低下すると、出力電圧モニタリング部１２２により、故障が検知される。
次に、故障発生により、ユニットＣ１’のソース電圧が上昇した場合、オン時出力電圧モニタリング部１２２’Ａでは、スイッチ１３３’の第１入力端子１３３’ｂの電圧が上昇する。これに対し、スイッチ１３１’の第１入力端子１３１’ｂの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５’において、正側端子のほうが負側端子よりも高電圧となるので、コンパレータ１３５’はハイレベルの信号を出力する。
一方、出力電圧モニタリング部１２２では、スイッチ１３１の第１入力端子１３１ｂの電圧が上昇する。これに対し、スイッチ１３３の第１入力端子１３３ｂの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５において、負側端子のほうが正側端子よりも高電圧であるので、コンパレータ１３５はローレベルの信号を出力する。
そして、ＯＲ回路１３７は、コンパレータ１３５’から出力されるハイレベルの信号に基づいて、ハイレベルの故障検知信号ＫＤ１を出力する。このように、ユニットＣ１’のソース電圧が上昇すると、出力電圧モニタリング部１２２’により、故障が検知される。
＜オフ状態のときの故障検知動作＞
＜＜通常時の動作＞＞
図１５は、オフ状態における故障検知動作の説明図である。入力信号がローレベルのとき、電力制御装置１１０（出力トランジスタ）はオフ状態となる。このとき、スイッチ１３１，１３３は、出力端子１３１ａ，１３３ａと第２入力端子１３１ｃ，１３３ｃとをそれぞれ接続する。また、これと同様に、スイッチ１３１’，１３３’は、出力端子１３１’ａ，１３３’ａと第２入力端子１３１’ｃ，１３３’ｃとをそれぞれ接続する。
出力トランジスタに故障が発生していなければ、ユニットＣ１，Ｃ１’のソース電圧は、例えば０Ｖ程度となり、互いにほぼ同電圧となる。電源端子１１の電圧は、ソース電圧より高い一定の電圧（例えば１３Ｖ程度）に設定される。また、抵抗素子Ｒ１１３の抵抗値は、抵抗素子Ｒ１１４より小さい。したがって、スイッチ１３１の第２入力端子１３１ｃの電圧は、スイッチ１３３の第２入力端子１３３ｃの電圧よりも高くなる。よって、コンパレータ１３５は、ローレベルの信号を出力する。
同様に、出力電圧モニタリング部１２２’においても、スイッチ１３１’の第２入力端子１３１’ｃの電圧は、スイッチ１３３’の第２入力端子１３３’ｃの電圧よりも高くなるので、コンパレータ１３５’は、ローレベルの信号を出力する。そして、ＯＲ回路１３７は、ローレベルの信号を出力する。
＜＜故障発生時の動作＞＞
＜＜＜ユニットＣ１の出力トランジスタが故障した場合＞＞＞
次に、オフ状態において、ユニットＣ１の出力トランジスタに故障が発生した場合について説明する。故障発生により、ユニットＣ１のソース電圧が上昇した場合、出力電圧モニタリング部１２２では、スイッチ１３３の第２入力端子１３３ｃの電圧が上昇する。これに対し、スイッチ１３１の第２入力端子１３１ｃの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５において、正側端子のほうが負側端子よりも高電圧になると、コンパレータ１３５はハイレベルの信号を出力する。
一方、出力電圧モニタリング部１２２’では、スイッチ１３１’の第２入力端子１３１’ｃの電圧が上昇する。これに対し、スイッチ１３３’の第２入力端子１３３’ｃの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５’において、負側端子のほうが正側端子よりも高電圧であるので、コンパレータ１３５’はローレベルの信号を出力する。
そして、ＯＲ回路１３７は、コンパレータ１３５から出力されるハイレベルの信号に基づいて、ハイレベルの故障検知信号ＫＤ１を出力する。このように、ユニットＣ１のソース電圧が上昇すると、出力電圧モニタリング部１２２により、故障が検知される。
＜＜＜ユニットＣ１’の出力トランジスタが故障した場合＞＞＞
次に、ユニットＣ１’の出力トランジスタが故障した場合について説明する。故障発生により、ユニットＣ１’のソース電圧が上昇した場合、出力電圧モニタリング部１２２では、スイッチ１３１の第２入力端子１３１ｃの電圧が上昇する。これに対し、スイッチ１３３の第２入力端子１３３ｃの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５において、負側端子のほうが正側端子よりも高電圧となるので、コンパレータ１３５はローレベルの信号を出力する。
一方、出力電圧モニタリング部１２２’では、スイッチ１３３’の第２入力端子１３３’ｃの電圧が上昇する。これに対し、スイッチ１３１’の第２入力端子１３１’ｃの電圧は、通常時とほぼ同じである。したがって、コンパレータ１３５’において、正側端子のほうが負側端子よりも高電圧になると、コンパレータ１３５’はハイレベルの信号を出力する。
そして、ＯＲ回路１３７は、コンパレータ１３５’から出力されるハイレベルの信号に基づいて、ハイレベルの故障検知信号ＫＤ１を出力する。このように、ユニットＣ１’のソース電圧が上昇すると、出力電圧モニタリング部１２２’により、故障が検知される。
故障検知回路１２１－１は、入力信号のレベルに応じてスイッチを切り換えることにより、オン状態及びオフ状態の双方において出力トランジスタの故障検知を行う。
また、他の故障検知回路１２１－２～１２１－ｎにおいても、これと同様に、対応するユニットＣ２，Ｃ２’～Ｃｍ，Ｃｍ’に対する故障検知動作を行い、故障を検知するとハイレベルの故障検知信号ＫＤ２～ＫＤｍを出力する。
図１６は、図１３の故障検知回路の動作を一覧にしたテーブルである。図１６には、図４と同様に、出力トランジスタの状態（正常又は故障）、マイコン３からの入力信号、出力トランジスタのソース電圧、故障検知回路１２１の論理（判定結果）、及び故障検知信号が示されている。図１６に示すように、本実施の形態では、オン状態においても、出力トランジスタの故障が検知される。
＜ワイヤ溶断処理＞
故障検知回路１２１－１～１２１－ｎからいずれかの故障検知信号が出力されると、溶断信号出力回路２３は、ワイヤ溶断処理を行う。このワイヤ溶断処理は、実施の形態１と基本的には同様である。具体的には溶断信号出力回路２３は、例えば、ゲート駆動回路１５－１、１５－２、…、１５－ｍの順番で、溶断信号を順次出力する。
ゲート分離回路１７－１～１７－ｍは、対応するゲート駆動回路１５－１～１５－ｍに溶断信号が入力されると、対応する一対のユニットの出力トランジスタをオンするゲート信号を所定の期間出力する。これにより、一対のユニットごとに、ワイヤ溶断処理が順次行われる。
なお、本実施の形態においても、ワイヤ溶断処理の終了後、ボンディングワイヤの溶断を検知できなかった場合、出力トランジスタのオン時間を長く設定してワイヤ溶断処理を再度行う。
なお、本実施の形態では、同時にオン状態となる出力トランジスタの個数は、実施の形態１の２倍となる。このため、ゲート分離回路１７－１～１７－ｍは、一対のユニットのうち、一方のユニットの出力トランジスタのみをオンした後、他方のユニットの出力トランジスタのみをオンしてもよい。このようにしてワイヤ溶断処理が行われてもよい。
＜本実施の形態による主な効果＞
本実施の形態によれば、故障検知回路１２１（１２１－１～１２１－ｍ）は、一対のユニットのソース電圧を比較することにより、電力制御装置１１０（出力トランジスタ）の故障を検出する。この構成によれば、出力トランジスタがオン状態の場合にも、出力トランジスタの故障を検知することが可能となる。
（実施の形態３）
次に、実施の形態３について説明する。本実施の形態では、故障した出力トランジスタを含む一対のユニットのみに対してワイヤ溶断処理を行う半導体装置について説明する。
＜電力制御装置２１０の構成＞
図１７は、本発明の実施の形態３に係る電力制御装置の構成の一例を示す回路図である。この電力制御装置２１０は、例えば、図１１の半導体装置１０１に搭載される。図１７に示すように、電力制御装置２１０は、電力出力ユニット１１０Ａ、及び制御ユニット２１０Ｂを備えている。
制御ユニット２１０Ｂは、図１２の制御ユニット１１０Ｂと比較すると、複数の溶断信号出力回路２３－１～２３－ｍが設けられる点、及びＯＲ回路２２６が設けられる点が異なる。
溶断信号出力回路２３－１～２３－ｍは、それぞれの故障検知回路１２１－１～１２１－ｍに対応して設けられている。溶断信号出力回路２３－１～２３－ｍの構成は、すでに述べた図２，１２の溶断信号出力回路２３と同様である。溶断信号出力回路２３－１～２３－ｍの入力側は、対応する故障検知回路１２１－１～１２１－ｍとそれぞれ接続されている。また、溶断信号出力回路２３－１～２３－ｍの出力側は、対応するゲート駆動回路１５－１～１５－ｍとそれぞれ接続されている。また、溶断信号出力回路２３－１～２３－ｍは、ワイヤ溶断検知回路２７とそれぞれ接続されている。
溶断信号出力回路２３－１～２３－ｍは、対応する対応する故障検知回路１２１－１～１２１－ｍから故障検知信号ＫＤ１～ＫＤｎが出力されると、対応するゲート駆動回路１５－１～１５－ｍに対し、溶断信号Ｆ１～Ｆｍをそれぞれ出力する。
ＯＲ回路２２６は、いずれかの故障検知回路から故障検知信号が出力されると、故障が検知されたことを異常信号に通知する機能ブロックである。ＯＲ回路２２６の入力端子は、故障検知回路１２１－１～１２１－ｍとそれぞれ接続されている。ＯＲ回路２２６の出力端子は、異常信号出力回路と接続されている。ＯＲ回路２２６は、例えば、２入力や３入力のＯＲ回路を複数個組み合わせて構成されてもよいし、故障検知回路の個数が少なければ、ｍ入力のＯＲ回路のみで構成されてもよい。
＜ワイヤ溶断処理＞
故障検知動作については、実施の形態と同様であるので、その説明は省略する。いずれかの故障検知回路（例えば、１２１－２とする）から故障検知信号ＫＤ２が出力されると、対応する溶断信号出力回路２３－２は、対応するゲート駆動回路１５－２に対し溶断信号Ｆ２を出力する。なお、このとき、すべてのゲート駆動回路１５－１～１５－ｍは、異常信号や故障検知信号ＫＤ２に基づいて入力信号を無視している状態である。
ゲート駆動回路１５－２は、溶断信号Ｆ２に基づき、ゲート分離回路１９－２を介してユニットＣ２，Ｃ２’の出力トランジスタのみを所定の期間オンさせる。これにより、ユニットＣ２のボンディングワイヤＢＷ２、ユニットＣ２’のボンディングワイヤＢＷ２’が溶断される。ボンディングワイヤＢＷ２，ＢＷ２’が溶断されると、ワイヤ溶断検知回路２７は、ワイヤ溶断を検知し、対応するワイヤ溶断検知信号ＦＤ２を出力する。
溶断信号Ｆ２が出力される所定の期間内にワイヤ溶断検知信号ＦＤ２が出力されない場合、溶断信号出力回路２３－２は、すでに述べた方法により出力トランジスタのオン時間（溶断信号の出力時間）を長く設定して、ユニットＣ２，Ｃ２’に対するワイヤ溶断処理が再度行われる。なお、溶断信号出力回路２３－２は、ワイヤ溶断検知信号ＦＤ２が出力されると、溶断信号Ｆ２の出力を停止してもよい。
また、ワイヤ溶断処理が終了すると、その他のゲート駆動回路１５－１，１５－３～１５－ｍは、例えば、溶断検知信号（例えばＦＤ２）等の信号に基づいて、入力信号に基づく通常の動作を再開する。
なお、同時に複数の故障検知信号が出力される場合、それぞれの故障検知信号に対応するワイヤ溶断処理が順次行われる。そして、これらのワイヤ溶断処理がすべて終了すると、通常の動作が開始される。
＜本実施の形態による主な効果＞
本実施の形態によれば、故障が検知された一対のユニットの出力トランジスタのみに対してワイヤ溶断処理が行われる。この構成によれば、故障が検知された一対のユニットのみを切り離し、残りの正常なユニットにより、負荷の動作を継続させることが可能となる。
（実施の形態４）
次に、実施の形態４について説明する。本実施の形態では、ＰＷＭ（Pulse Width Modulation）制御によりワイヤ溶断処理を行う半導体装置について説明する。
図１８は、本発明の実施の形態４に係る電力制御装置の構成の一例を示す回路図である。図１８に示すように、電力制御装置３１０は、電力出力ユニット３１０Ａ、及び制御ユニット３１０Ｂを備えている。電力出力ユニット３１０Ａは、図２の電力出力ユニット１０ＡのうちユニットＣ１のみを備えている。
また、制御ユニット３１０Ｂについて図２と比較すると、ｎ個あったゲート駆動回路、ゲート分離回路、ゲート放電回路が、それぞれ１個のみとなっている。制御ユニット３１０Ｂのその他の回路構成は、図２と同様である。
故障検知回路２１が、故障検知信号を出力すると、溶断信号出力回路２３は、溶断信号をゲート駆動回路１５－１へ出力する。そうすると、ゲート駆動回路１５－１は、ＰＷＭ制御により、ユニットＣ１の出力トランジスタＡ１，Ｂ１を駆動させる入力信号のデューティを向上させるワイヤ溶断処理を行う。例えば、ゲート駆動回路１５－１は、入力信号のデューティを１００％に設定してワイヤ溶断処理を行う。
ゲート駆動回路１５－１は、溶断信号が出力される所定の期間、入力信号のデューティを１００％に設定する。所定の期間が経過し、溶断信号の出力が停止されると、ゲート駆動回路１５－１は、入力信号のデューティを通常時に戻す。ただし、ユニットＣ１のボンディングワイヤＢＷ１が溶断されているので、バッテリから負荷へ電流は流れない。
また、所定の期間内に、ワイヤ溶断検知回路２７からワイヤ溶断検出信号が出力されない場合、溶断信号出力回路２３は、溶断信号の出力時間を長く設定し、ワイヤ溶断処理が再度行われる。
本実施の形態によれば、１個のユニットＣ１のみからなり、ゲート駆動回路１５は、ＰＷＭ制御により入力信号のデューティを向上させるワイヤ溶断処理を行う。この構成によれば、故障検知時、入力信号を無視するための制御が不要となるので、１個のユニットのみでも電流経路を切り離すことが可能となる。また、回路構成が簡素化される。
また、出力トランジスタ駆動回路１５－１は、入力信号のデューティを１００％に設定してワイヤ溶断処理を行う。これにより、複数周期に渡ってワイヤ溶断処理を行うことが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１，１０１…半導体装置、１０，１１０，２１０，３１０…電力制御装置、１３…出力端子、
１５－１～１５－ｎ，１５－ｍ…ゲート駆動回路（出力トランジスタ駆動回路）、
２１，２１－１～２１－ｍ…故障検知回路、２３、２３－１～２３－ｍ…溶断信号出力回路、２５…異常信号出力回路、２７…ワイヤ溶断検知回路、
Ａ１～Ａｎ，Ａｍ，Ａ１’～Ａｍ’、Ｂ１～Ｂｎ，Ｂｍ，Ｂ１’～Ｂｍ’…出力トランジスタ、
ＢＷ１～ＢＷｎ，ＢＷ１’～ＢＷｎ’，ＢＷｍ、ＢＷｍ’…ボンディングワイヤ、
Ｃ１～Ｃｎ，Ｃｍ，Ｃ１’～Ｃｍ’…ユニット

Claims (11)

  1. 出力トランジスタと、
    出力端子と、
    前記出力トランジスタと前記出力端子とを接続するボンディングワイヤと、
    前記出力トランジスタの出力を制御する出力トランジスタ駆動回路と、
    前記出力トランジスタの故障を検知する故障検知回路と、
    前記ボンディングワイヤと、対応する前記出力トランジスタとからなる複数のユニットと、
    それぞれの前記ユニットに対応する複数の前記出力トランジスタ駆動回路と、
    溶断信号出力回路と、
    を備え、
    前記故障検知回路が、前記出力トランジスタの故障を検知して故障検知信号を出力すると、
    前記出力トランジスタ駆動回路は、前記ボンディングワイヤに故障非検知時よりも大きな電流を流すように、前記出力トランジスタの出力を制御し、
    前記溶断信号出力回路は、１の前記ユニットの前記出力トランジスタのみをオンさせる溶断信号を対応する前記出力トランジスタ駆動回路に出力するワイヤ溶断処理を、すべての前記出力トランジスタ駆動回路に対して順次行う、
    半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記出力端子と接続され、前記ボンディングワイヤの溶断を検知するワイヤ溶断検知回路を備え、
    前記ワイヤ溶断検知回路が、最後の前記ユニットにおける前記ワイヤ溶断処理の終了後、前記ボンディングワイヤの溶断を検知できなかった場合、
    前記溶断信号出力回路は、前回の前記ワイヤ溶断処理よりも前記出力トランジスタのオン時間を長く設定し、
    前記出力トランジスタ駆動回路は、長く設定された前記オン時間に基づいて前記ワイヤ溶断処理を再度行う、
    半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記ユニットは、複数の前記出力トランジスタを備え、
    前記複数の出力トランジスタが、並列に接続されている、
    半導体装置。
  4. 請求項１に記載の半導体装置において、
    それぞれの前記出力トランジスタ駆動回路は、故障検知信号が出力されると、前記溶断信号に基づいて、対応する前記ユニットの前記出力トランジスタを制御する、
    半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記故障検知信号に基づいて異常信号を出力する異常信号出力回路を備え、
    それぞれの前記出力トランジスタ駆動回路は、前記異常信号が出力されると、前記溶断信号に基づいて、対応する前記ユニットの前記出力トランジスタを制御する、
    半導体装置。
  6. 請求項１に記載の半導体装置において、
    一対の前記ユニットごとに前記出力トランジスタ駆動回路及び前記故障検知回路を備え、
    それぞれの前記故障検知回路は、対応する前記一対のユニットに含まれるそれぞれの前記出力トランジスタのソース電圧を比較することにより、前記出力トランジスタの故障を検知する、
    半導体装置。
  7. 請求項６に記載の半導体装置において、
    それぞれの前記故障検知回路は、
    前記出力トランジスタがオンであるときのそれぞれの前記ユニットの前記ソース電圧をモニタリングするオン時出力電圧モニタ部と、前記出力トランジスタがオフであるときのそれぞれの前記ユニットの前記ソース電圧をモニタリングするオフ時出力電圧モニタ部と、を備え、
    前記出力トランジスタのオン・オフに応じて前記オン時出力電圧モニタ部又はオフ時出力電圧モニタ部を切り換えて、前記出力トランジスタの故障を検知する、
    半導体装置。
  8. 請求項６に記載の半導体装置において、
    それぞれの前記故障検知回路に対応する前記溶断信号出力回路を備え、
    前記故障検知回路が、前記出力トランジスタの故障を検知すると、
    対応する前記溶断信号出力回路は、対応する前記一対のユニットに含まれる前記出力トランジスタのみをオンさせる前記溶断信号を、対応する前記出力トランジスタ駆動回路に出力する、
    半導体装置。
  9. 請求項１に記載の半導体装置において、
    １の前記ボンディングワイヤと、対応する前記出力トランジスタとからなる１のユニットを備え、
    前記故障検知回路が、前記故障検知信号を出力すると、
    前記出力トランジスタ駆動回路は、ＰＷＭ（Pulse Width Modulation）制御により、前記１のユニットの前記出力トランジスタを駆動させる入力信号のデューティを向上させるワイヤ溶断処理を行う、
    半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記出力トランジスタ駆動回路は、前記入力信号のデューティを１００％に設定して前記ワイヤ溶断処理を行う、
    半導体装置。
  11. 請求項９に記載の半導体装置において、
    前記１のユニットは、複数の前記出力トランジスタを備え、
    前記複数の出力トランジスタが、並列に接続されている、
    半導体装置。
JP2018175242A 2018-09-19 2018-09-19 半導体装置 Active JP7023205B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018175242A JP7023205B2 (ja) 2018-09-19 2018-09-19 半導体装置
CN201910772178.0A CN110932703A (zh) 2018-09-19 2019-08-21 半导体器件
US16/554,207 US11128131B2 (en) 2018-09-19 2019-08-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018175242A JP7023205B2 (ja) 2018-09-19 2018-09-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2020047777A JP2020047777A (ja) 2020-03-26
JP7023205B2 true JP7023205B2 (ja) 2022-02-21

Family

ID=69773334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018175242A Active JP7023205B2 (ja) 2018-09-19 2018-09-19 半導体装置

Country Status (3)

Country Link
US (1) US11128131B2 (ja)
JP (1) JP7023205B2 (ja)
CN (1) CN110932703A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11707056B2 (en) 2013-05-02 2023-07-25 Kymab Limited Animals, repertoires and methods
CN112485634B (zh) * 2020-11-11 2024-06-07 维沃移动通信有限公司 修复电路、方法和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222920A (ja) 2001-01-24 2002-08-09 Mitsubishi Heavy Ind Ltd 並列接続ｍｏｓｆｅｔの保護装置
JP2012195338A (ja) 2011-03-15 2012-10-11 Fuji Electric Co Ltd 半導体装置
JP2013172129A (ja) 2012-02-23 2013-09-02 Renesas Electronics Corp パワーデバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6217248B2 (ja) 2013-08-30 2017-10-25 株式会社オートネットワーク技術研究所 半導体装置
JP6265293B2 (ja) 2017-04-21 2018-01-24 株式会社オートネットワーク技術研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222920A (ja) 2001-01-24 2002-08-09 Mitsubishi Heavy Ind Ltd 並列接続ｍｏｓｆｅｔの保護装置
JP2012195338A (ja) 2011-03-15 2012-10-11 Fuji Electric Co Ltd 半導体装置
JP2013172129A (ja) 2012-02-23 2013-09-02 Renesas Electronics Corp パワーデバイス

Also Published As

Publication number Publication date
US20200091714A1 (en) 2020-03-19
CN110932703A (zh) 2020-03-27
JP2020047777A (ja) 2020-03-26
US11128131B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
CN107431432B (zh) Dc-dc转换器
KR101389579B1 (ko) 전력용 컨버터
JP3766069B2 (ja) 燃料電池保護回路、燃料電池保護方法および燃料電池
JP6244841B2 (ja) 直流レギュレータ、ｄｃ−ｄｃコンバータおよび直流レギュレータの異常監視方法
JP7023205B2 (ja) 半導体装置
US9421925B2 (en) Power device
CN107791844A (zh) 电流中断装置、电池系统、控制器和分离通过电流的方法
KR20130056833A (ko) 변환기의 동작 방법 및 스위칭 셀 및 변환기
CN107534384B (zh) 在半桥中具有短路中断的变频器
JP2014112823A (ja) フォールトトレラントフェールセーフリンク
US10770882B2 (en) Power module
CN111819750A (zh) 控制装置、控制方法及计算机程序
JP2005051901A (ja) 電力変換装置
KR102117719B1 (ko) 전력 반도체 회로
JP6497565B2 (ja) Ｄｃｄｃコンバータ
US20220345125A1 (en) Circuit arrangement for controlling a plurality of semiconductor switches connected in parallel
KR101904682B1 (ko) 전류 차단 장치
JP2020054147A (ja) 逆接続保護回路
CN116097556B (zh) 变流器的容错运行
US20230411312A1 (en) Semiconductor chip and semiconductor device
WO2024038640A1 (ja) 半導体直流遮断器および半導体モジュール
JP5394868B2 (ja) 突入電流防止装置及び突入電流防止装置の短絡診断方法
JPH04351113A (ja) インバータ装置
WO2013136775A1 (ja) 直流電源装置
JP2022133720A (ja) 故障検出装置、故障検出方法及び半導体スイッチ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220208

R150 Certificate of patent or registration of utility model

Ref document number: 7023205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150