JP2022038003A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022038003A
JP2022038003A JP2020142264A JP2020142264A JP2022038003A JP 2022038003 A JP2022038003 A JP 2022038003A JP 2020142264 A JP2020142264 A JP 2020142264A JP 2020142264 A JP2020142264 A JP 2020142264A JP 2022038003 A JP2022038003 A JP 2022038003A
Authority
JP
Japan
Prior art keywords
temperature detection
detection unit
temperature
unit
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020142264A
Other languages
English (en)
Inventor
大樹 日高
Daiki Hidaka
佳佑 江口
Keisuke Eguchi
伸親 青木
Nobuchika Aoki
玲 米山
Rei Yoneyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2020142264A priority Critical patent/JP2022038003A/ja
Priority to US17/243,448 priority patent/US11680979B2/en
Priority to DE102021117514.3A priority patent/DE102021117514A1/de
Priority to CN202110959167.0A priority patent/CN114121837A/zh
Publication of JP2022038003A publication Critical patent/JP2022038003A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
    • G01R31/3271—Testing of circuit interrupters, switches or circuit-breakers of high voltage or medium voltage devices
    • G01R31/3272—Apparatus, systems or circuits therefor
    • G01R31/3274—Details related to measuring, e.g. sensing, displaying or computing; Measuring of variables related to the contact pieces, e.g. wear, position or resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Abstract

【課題】トランジスタ部の温度とダイオード部の温度を精度良く検出し、過熱保護機能の向上を図ることが可能な半導体装置を提供することを目的とする。【解決手段】半導体装置１００は、トランジスタ部４およびダイオード部５にそれぞれ対応するセル３を含む複数のセル３からなるセル領域１を有する半導体チップ５０と、トランジスタ部４の温度を検出する温度検出部６と、ダイオード部５の温度を検出する温度検出部７とを備え、温度検出部６は、トランジスタ部４に対応するセル３に配置され、温度検出部７は、ダイオード部５に対応するセル３に配置されている。【選択図】図１

Description

本開示は、半導体チップと温度検出部とを備える半導体装置に関するものである。
従来、トランジスタ部およびダイオード部にそれぞれ対応するセルを含む複数のセルからなるセル領域を有する半導体チップと、半導体チップの温度を検出する温度検出部を備える半導体装置がある。外部配線の一端部が温度検出部の周辺のセルに接続されることで、半導体チップの温度を適切に検出することが可能な半導体装置が知られている（例えば、特許文献１参照）。
特開２０１９－１８６５１０号公報
近年、半導体装置は、トランジスタ部とダイオード部のどちらか一方に負荷がかかるアプリケーションにしばしば使用される。トランジスタ部とダイオード部における負荷がかかる箇所の温度が急激に上昇するため、トランジスタ部とダイオード部の各々の温度を精度良く検出する必要があった。
しかしながら、従来の技術では、半導体チップ全体の温度を精度良く検出できるものの、温度検出部が1つであるため、トランジスタ部とダイオード部の各々の急激な温度上昇には追従できず、トランジスタ部とダイオード部の過熱を検出する前に半導体チップが熱破壊を起こすという問題があった。
そこで、本開示は、トランジスタ部の温度とダイオード部の温度を精度良く検出し、過熱保護機能の向上を図ることが可能な半導体装置を提供することを目的とする。
本開示に係る半導体装置は、トランジスタ部およびダイオード部にそれぞれ対応するセルを含む複数のセルからなるセル領域を有する半導体チップと、前記トランジスタ部の温度を検出する第１温度検出部と、前記ダイオード部の温度を検出する第２温度検出部とを備え、前記第１温度検出部は、前記トランジスタ部に対応するセルに配置され、前記第２温度検出部は、前記ダイオード部に対応するセルに配置されるものである。
本開示によれば、半導体装置において、トランジスタ部の温度とダイオード部の温度を精度良く検出することができるため、過熱保護機能の向上を図ることができる。
実施の形態１に係る半導体装置の上面の構造を示す模式図である。 半導体装置が備える第１温度検出部の回路図である。 実施の形態２に係る半導体装置の上面の構造を示す模式図である。 実施の形態２に係る半導体装置の他の例における上面の構造を示す模式図である。 実施の形態３に係る半導体装置の上面の構造を示す模式図である。 ステッチ接続なしの場合のチップ温度と時間との関係を示すイメージ図である。 ステッチ接続ありの場合のチップ温度と時間との関係を示すイメージ図である。 実施の形態４に係る半導体装置の上面の構造を示す模式図である。 半導体装置が備えるトランジスタ部、ダイオード部、第１温度検出部、および第２温度検出部の内部接続図である。
＜実施の形態１＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置１００の上面の構造を示す模式図である。図２は、温度検出部６の回路図である。なお、説明を容易にするため、適宜、図中にＸＹＺの座標軸を示す。ここで、＋Ｘ方向と－Ｘ方向とをまとめてＸ軸方向、＋Ｙ方向と－Ｙ方向とをまとめてＹ軸方向、＋Ｚ方向と－Ｚ方向とをまとめてＺ軸方向という。
図１に示すように、半導体装置１００は、半導体チップ５０、第１温度検出部としての温度検出部６、第２温度検出部としての温度検出部７、および外部配線８を備えている。半導体装置１００はさらに、セラミックまたは樹脂で構成される絶縁層、絶縁層上に形成される金属パターン、電極を有するケース、ベース板、フタ、封止材、および駆動回路と保護回路とを搭載した制御基板を備えている。
半導体チップ５０は、セル領域１および終端領域２を備えている。セル領域１は、トランジスタ部４およびダイオード部５にそれぞれ対応するセル３を含む複数のセル３からなる領域であり、平面視にて正方形状に形成されている。終端領域２は、セル領域１の外周部に隣接する領域であり、平面視にて矩形枠状に形成されている。
セル領域１は、Ｘ軸方向の中央で左側部分（－Ｘ方向の部分）と右側部分（＋Ｘ方向の部分）に区切られている。セル領域１の左側部分において、トランジスタ部４およびダイオード部５に対応するセル３はＹ軸方向に沿って交互に配置されている。セル領域１の右側部分においても、トランジスタ部４およびダイオード部５に対応するセル３はＹ軸方向に沿って交互に配置されている。なお、Ｙ軸方向における同じ位置では、セル領域１の左側部分と右側部分に配置されるセル３は互いに異なっている。
半導体チップ５０は、トランジスタ部４およびダイオード部５を複数組備えている。トランジスタ部４とダイオード部５との接続、およびトランジスタ部４同士の接続には、内部配線が用いられている。
温度検出部６はトランジスタ部４の温度を検出する。具体的には、図１と図２に示すように、温度検出部６は温度センスダイオードであり、複数のトランジスタ部４のうちの１つのトランジスタ部４に対応するセル３に配置されている。温度検出部６のアノードはセル領域１における－Ｙ方向端部に配置される高電位部６ａの信号パッドに内部配線を用いて接続され、温度検出部６のカソードは基準電位部６ｂの信号パッドに内部配線を用いて接続されている。基準電位部６ｂの信号パッドは、高電位部６ａの信号パッドが配置されるセル３に隣接するセル３に配置されている。また、トランジスタ部４のゲート電極４ａの信号パッドは、Ｘ軸方向の中央を挟んで、高電位部６ａの信号パッドに対向するセル３に配置されている。
温度検出部７はダイオード部５の温度を検出する。具体的には、温度検出部７は、温度センスダイオードであり、複数のダイオード部５のうちの１つのダイオード部５に対応するセル３に配置されている。温度検出部７のアノードはセル領域１における－Ｙ方向端部に配置される高電位部７ａの信号パッドに内部配線を用いて接続され、温度検出部７のカソードは基準電位部７ｂの信号パッドに内部配線を用いて接続されている。高電位部７ａの信号パッドは、基準電位部６ｂの信号パッドが配置されるセル３に隣接するセル３に配置されている。また、基準電位部７ｂの信号パッドは、高電位部７ａの信号パッドが配置されるセル３に隣接するセル３に配置されている。
図１に示すように、外部配線８は、半導体チップ５０のセル領域１とケースの電極とを接続するワイヤである。外部配線８は複数設けられており、複数の外部配線８の一端部は、温度検出部６，７がそれぞれ配置されるセル３の周辺に位置するセル３に接続されている。ここで、温度検出部６，７がそれぞれ配置されるセル３の周辺とは、温度検出部６，７がそれぞれ配置されるセル３を中心に＋Ｙ方向および－Ｙ方向にセル３を２つ分ずつ拡げた領域８ａである。
外部配線８の周辺に電流が流れやすいことから、半導体チップ５０の発熱分布の傾向は、外部配線８の周辺が最も温度が高くなりやすい。温度検出部６は、トランジスタ部４に対応するセル３の周辺に位置するセル３に接続される外部配線８の周辺に配置されるため、主にトランジスタ部４の温度を精度良く検出することができる。
一方、温度検出部７はダイオード部５に対応するセル３の周辺に位置するセル３に接続される外部配線８の周辺に配置されるため、主にダイオード部５の温度を精度良く検出することができる。温度検出部６および温度検出部７は、発熱量が大きい傾向のある外部配線８の周辺のトランジスタ部４およびダイオード部５の温度をそれぞれ検出することで、トランジスタ部４の発熱時、ダイオード部５の発熱時に各々の温度を精度良く検出することが可能となる。
なお、図１では、複数の外部配線８の一端部は、温度検出部６および温度検出部７がそれぞれ配置されるセル３の周辺に位置するセル３に接続されているが、複数の外部配線８のうちの少なくとも１つの一端部が、温度検出部６および温度検出部７がそれぞれ配置されるセル３の周辺に位置するセル３の少なくとも一方に接続されていれば良い。
以上のように、実施の形態１に係る半導体装置１００は、トランジスタ部４およびダイオード部５にそれぞれ対応するセル３を含む複数のセル３からなるセル領域１を有する半導体チップ５０と、トランジスタ部４の温度を検出する温度検出部６と、ダイオード部５の温度を検出する温度検出部７とを備え、温度検出部６は、トランジスタ部４に対応するセル３に配置され、温度検出部７は、ダイオード部５に対応するセル３に配置されている。
したがって、半導体装置１００において、トランジスタ部４の温度とダイオード部５の温度を精度良く検出することができるため、過熱保護機能の向上を図ることができる。
また、外部配線８の周辺に電流が流れやすいことから、半導体チップ５０の発熱分布の傾向は、外部配線８の周辺が最も温度が高くなりやすい。
半導体装置１００は、温度検出部６および温度検出部７がそれぞれ配置されるセル３の周辺に位置するセル３の少なくとも一方に、一端部が接続される少なくとも１つの外部配線８をさらに備えているため、最も温度上昇を伴う発熱箇所の温度検出を行うことができる。これにより、半導体チップ５０が熱破壊を起こす前に過熱保護を行うことができる。
＜実施の形態２＞
次に、実施の形態２に係る半導体装置１００について説明する。図３は、実施の形態２に係る半導体装置１００の上面の構造を示す模式図である。図４は、実施の形態２に係る半導体装置１００の他の例における上面の構造を示す模式図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図３と図４に示すように、実施の形態２では、複数の外部配線８の一端部は、温度検出部６および温度検出部７がそれぞれ配置されるセル３に隣接するセル３に接続されている。図１の場合よりも、複数の外部配線８の一端部は、温度検出部６および温度検出部７に近い位置に接続されているため、温度検出の精度を向上させることが可能となる。
なお、図３と図４では、複数の外部配線８の一端部が、温度検出部６および温度検出部７がそれぞれ配置されるセル３に隣接するセル３に接続されているが、複数の外部配線８のうちの少なくとも１つの外部配線８の一端部が、温度検出部６および温度検出部７がそれぞれ配置されるセル３に隣接するセル３の少なくとも一方に接続されていれば良い。
以上のように、実施の形態２に係る半導体装置１００では、少なくとも１つの外部配線８の一端部は、温度検出部６および温度検出部７がそれぞれ配置されるセル３に隣接するセル３の少なくとも一方に接続されているため、少なくとも１つの外部配線８の一端部は、実施の形態１の場合よりも、温度検出部６および温度検出部７に近い位置に接続される。これにより、温度検出部６および温度検出部７による温度検出の精度を向上させることが可能となる。
＜実施の形態３＞
次に、実施の形態３に係る半導体装置１００について説明する。図５は、実施の形態３に係る半導体装置１００の上面の構造を示す模式図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図５に示すように、実施の形態３では、外部配線８による接続は、セル領域１に複数箇所で接続されるステッチ接続である。ステッチ接続とは、各外部配線８と半導体チップ５０との接続箇所を複数とする接続方法である。ステッチ接続なしの場合、各外部配線８と半導体チップ５０との接続箇所は１つであるのに対して、ステッチ接続ありの場合は、各外部配線８と半導体チップ５０との接続箇所は２つになる。各外部配線８と半導体チップ５０との接続箇所が増えることで、過熱保護の精度を向上させることが可能となる。なお、各外部配線８と半導体チップ５０との接続箇所を３つ以上となるようにステッチ接続を行っても良い。
次に、外部配線８をステッチ接続にすることで過熱保護の精度を向上させることが可能となる理由について、図６と図７を用いて説明する。図６は、ステッチ接続なしの場合の半導体チップ５０の温度（以下「チップ温度」ともいう）と時間との関係を示すイメージ図である。図７は、ステッチ接続ありの場合のチップ温度と時間との関係を示すイメージ図である。
上記のように、外部配線８をステッチ接続にすることで半導体チップ５０との接続箇所を増やすことができる。半導体チップ５０における外部配線８との接続箇所およびその周辺において発熱が大きい傾向があるため、外部配線８と半導体チップ５０との接続箇所を増やすことで発熱を分散させることができる。
また、図６と図７に示すように、外部配線８をステッチ接続にして発熱を分散させることで、ステッチ接続なしの場合よりもチップ温度が上昇する速度を遅くすることができる。一般に、温度検出部には過熱保護を開始する温度である保護閾値が設定されている。過熱保護を行う場合、チップ温度が保護閾値を超えた瞬間から実際に過熱保護を開始するまでの時間にタイムラグが発生する。そのためチップ温度の上昇速度が速い場合、タイムラグの間にチップ温度が上昇する場合がある。チップ温度の上昇速度が遅い場合、タイムラグの間のチップ温度の上昇を抑えることができるため、保護閾値に近い温度で過熱保護を完了することができる。これにより、過熱保護の精度を向上させることが可能となる。
以上のように、実施の形態３に係る半導体装置１００では、少なくとも１つの外部配線８による接続は、セル領域１に複数箇所で接続されるステッチ接続である。したがって、半導体チップ５０における急な温度上昇の発生を緩和することができるため、過熱保護の精度を向上させることができる。
＜実施の形態４＞
次に、実施の形態４に係る半導体装置１００について説明する。図８は、実施の形態４に係る半導体装置１００の上面の構造を示す模式図である。図９は、トランジスタ部４、ダイオード部５、温度検出部６、および温度検出部７の内部接続図である。なお、実施の形態４において、実施の形態１～３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
図８と図９に示すように、温度検出部６の基準電位部６ｂ、温度検出部７の基準電位部７ｂ、トランジスタ部４のエミッタ電極４ｃ、およびダイオード部５のアノード電極５ａは互いに内部配線で接続され、これらは同電位となっている。これにより、温度検出部６，７の基準電位部６ｂ，７ｂの信号パッドを、トランジスタ部４のエミッタ電極４ｃおよびダイオード部５のアノード電極５ａと共通化することで、基準電位部６ｂ，７ｂの信号パッドを削減することが可能となる。また、トランジスタ部４のコレクタ電極４ｂとダイオード部５のカソード電極５ｂは内部配線で接続され、これらは同電位となっている。
以上のように、実施の形態４に係る半導体装置１００では、温度検出部６の基準電位部６ｂ、温度検出部７の基準電位部７ｂ、トランジスタ部４のエミッタ電極４ｃ、およびダイオード部５のアノード電極５ａは互いに内部配線で接続されている。したがって、温度検出部６，７の基準電位部６ｂ，７ｂの信号パッドを削減することができる。これにより、半導体チップ５０の有効面積を大きくすることが可能となる。
＜実施の形態５＞
次に、実施の形態５に係る半導体装置１００について説明する。なお、実施の形態５において、実施の形態１～４で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態５では、温度検出部６には、トランジスタ部４に対する過熱保護を開始する温度である第１保護閾値が設定され、温度検出部７には、ダイオード部５に対する過熱保護を開始する温度である第２保護閾値が設定されている。また、第２保護閾値は第１保護閾値よりも低い温度に設定されている。
半導体装置１００はサーボシステムで使用される場合があり、サーボシステムには特にダイオード部５が過熱状態となるロックモードが存在する。過熱保護機能により通電電流を遮断した場合、通電電流は還流電流となりダイオード部５に流れ込み、徐々に通電電流は消費され電流遮断が完了する。このため、ダイオード部５の過熱時に過熱保護機能が動作した場合、電流遮断開始時よりも電流遮断完了時の方がダイオード部５の温度が高くなる場合がある。温度検出部７の保護閾値が温度検出部６よりも低い温度に設定されることで、ダイオード部５の過熱時に過熱保護機能が動作した場合の還流電流によるダイオード部５の更なる発熱を抑制することができる。
以上のように、実施の形態５に係る半導体装置１００では、温度検出部６には、トランジスタ部４に対する過熱保護を開始する温度である第１保護閾値が設定され、温度検出部７には、ダイオード部５に対する過熱保護を開始する温度である第２保護閾値が設定されているため、半導体チップ５０の発熱傾向に合わせて温度検出の精度を向上させることができる。
また、第２保護閾値は第１保護閾値よりも低い温度に設定されているため、ダイオード部５の過熱時に過熱保護機能が動作した場合の還流電流によるダイオード部５の更なる発熱を抑制することができる。これにより、半導体チップ５０の熱破壊を抑制することが可能となる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ セル領域、３ セル、４ トランジスタ部、４ｃ エミッタ電極、５ ダイオード部、５ａ アノード電極、６ 温度検出部、６ｂ 基準電位部、７ 温度検出部、７ｂ 基準電位部、８ 外部配線、５０ 半導体チップ、１００ 半導体装置。

Claims (7)

  1. トランジスタ部およびダイオード部にそれぞれ対応するセルを含む複数のセルからなるセル領域を有する半導体チップと、
    前記トランジスタ部の温度を検出する第１温度検出部と、
    前記ダイオード部の温度を検出する第２温度検出部と、を備え、
    前記第１温度検出部は、前記トランジスタ部に対応するセルに配置され、
    前記第２温度検出部は、前記ダイオード部に対応するセルに配置される、半導体装置。
  2. 前記第１温度検出部および前記第２温度検出部がそれぞれ配置される前記セルの周辺に位置するセルの少なくとも一方に、一端部が接続される少なくとも１つの外部配線をさらに備える、請求項１に記載の半導体装置。
  3. 少なくとも１つの前記外部配線の一端部は、前記第１温度検出部および前記第２温度検出部がそれぞれ配置される前記セルに隣接するセルの少なくとも一方に接続される、請求項２に記載の半導体装置。
  4. 少なくとも１つの前記外部配線による接続は、前記セル領域に複数箇所で接続されるステッチ接続である、請求項２または請求項３に記載の半導体装置。
  5. 前記第１温度検出部の基準電位部、前記第２温度検出部の基準電位部、前記トランジスタ部のエミッタ電極、および前記ダイオード部のアノード電極は互いに内部配線で接続される、請求項１に記載の半導体装置。
  6. 前記第１温度検出部には、前記トランジスタ部に対する過熱保護を開始する温度である第１保護閾値が設定され、
    前記第２温度検出部には、前記ダイオード部に対する過熱保護を開始する温度である第２保護閾値が設定される、請求項１に記載の半導体装置。
  7. 前記第２保護閾値は前記第１保護閾値よりも低い温度に設定される、請求項６に記載の半導体装置。
JP2020142264A 2020-08-26 2020-08-26 半導体装置 Pending JP2022038003A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020142264A JP2022038003A (ja) 2020-08-26 2020-08-26 半導体装置
US17/243,448 US11680979B2 (en) 2020-08-26 2021-04-28 Semiconductor device
DE102021117514.3A DE102021117514A1 (de) 2020-08-26 2021-07-07 Halbleitervorrichtung
CN202110959167.0A CN114121837A (zh) 2020-08-26 2021-08-20 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020142264A JP2022038003A (ja) 2020-08-26 2020-08-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2022038003A true JP2022038003A (ja) 2022-03-10

Family

ID=80221636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020142264A Pending JP2022038003A (ja) 2020-08-26 2020-08-26 半導体装置

Country Status (4)

Country Link
US (1) US11680979B2 (ja)
JP (1) JP2022038003A (ja)
CN (1) CN114121837A (ja)
DE (1) DE102021117514A1 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58907001D1 (de) * 1989-04-20 1994-03-24 Siemens Ag Schaltungsanordnung zur Temperaturüberwachung von in einem Halbleiterschaltkreis integrierten Leistungsschalttransistoren.
WO1998012815A1 (de) * 1996-09-18 1998-03-26 Siemens Aktiengesellschaft Temperaturgeschütztes elektrisches schalter-bauelement
US10580754B2 (en) * 2016-04-01 2020-03-03 Mitsubishi Electric Corporation Semiconductor module with temperature detecting element
US10819101B2 (en) * 2017-02-20 2020-10-27 Microsemi Corporation Over-current protection apparatus and method
US11438541B2 (en) * 2017-10-31 2022-09-06 Sony Semiconductor Solutions Corporation Imaging device with first temperature detection element and second temperature detection element for temperature reference
CN110323273A (zh) * 2018-03-30 2019-10-11 富士电机株式会社 半导体装置、半导体封装、半导体模块及半导体电路装置
JP7206652B2 (ja) 2018-03-30 2023-01-18 富士電機株式会社 半導体装置、半導体パッケージ、半導体モジュール、および半導体回路装置
JP7268330B2 (ja) * 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法

Also Published As

Publication number Publication date
DE102021117514A1 (de) 2022-03-03
US20220065918A1 (en) 2022-03-03
CN114121837A (zh) 2022-03-01
US11680979B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
JP5232367B2 (ja) 半導体装置
JP5439968B2 (ja) 半導体装置
JP7078099B2 (ja) 半導体装置および半導体装置の製造方法
JP2007073743A (ja) 半導体装置
JP4097613B2 (ja) 半導体装置
JP2007040817A (ja) 電力用半導体素子の異常検出装置
US20210327781A1 (en) Semiconductor module circuit structure
JPH0766402A (ja) 半導体装置
JPWO2015198435A1 (ja) 半導体装置
JP2022038003A (ja) 半導体装置
JP5904041B2 (ja) 半導体装置
JP5909396B2 (ja) 回路装置
JP2006332176A (ja) 半導体装置
US10741550B2 (en) Reverse-conducting insulated gate bipolar transistor
JP4673360B2 (ja) 半導体装置
JP2021064707A (ja) 半導体モジュール
US9691713B2 (en) Semiconductor device
JP2011044638A (ja) 半導体装置およびその製造方法
JP2011060883A (ja) 絶縁ゲートトランジスタ
JP2006013022A (ja) 半導体装置
US10847489B2 (en) Semiconductor device
US20230317599A1 (en) Semiconductor device
JP5672784B2 (ja) 半導体装置
JP4088051B2 (ja) 半導体装置
JP7247681B2 (ja) 半導体組立体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231219