CN114121837A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN114121837A CN114121837A CN202110959167.0A CN202110959167A CN114121837A CN 114121837 A CN114121837 A CN 114121837A CN 202110959167 A CN202110959167 A CN 202110959167A CN 114121837 A CN114121837 A CN 114121837A
- Authority
- CN
- China
- Prior art keywords
- temperature detection
- temperature
- detection unit
- unit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
- G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2632—Circuits therefor for testing diodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/327—Testing of circuit interrupters, switches or circuit-breakers
- G01R31/3271—Testing of circuit interrupters, switches or circuit-breakers of high voltage or medium voltage devices
- G01R31/3272—Apparatus, systems or circuits therefor
- G01R31/3274—Details related to measuring, e.g. sensing, displaying or computing; Measuring of variables related to the contact pieces, e.g. wear, position or resistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
目的在于提供能够高精度地对晶体管部的温度和二极管部的温度进行检测,实现过热保护功能的提高的半导体装置。半导体装置(100)具有:半导体芯片(50),其具有由多个单元(3)构成的单元区域(1),多个单元包含与晶体管部(4)及二极管部(5)各自对应的单元(3);温度检测部(6),其对晶体管部(4)的温度进行检测;以及温度检测部(7),其对二极管部(5)的温度进行检测,温度检测部(6)配置于与晶体管部(4)对应的单元(3),温度检测部(7)配置于与二极管部(5)对应的单元(3)。
Description
技术领域
本发明涉及具有半导体芯片和温度检测部的半导体装置。
背景技术
以往,存在如下半导体装置,其具有:半导体芯片,其具有由多个单元构成的单元区域,该多个单元包含与晶体管部及二极管部各自对应的单元;以及温度检测部,其对半导体芯片的温度进行检测。已知如下半导体装置(例如,参照专利文献1),其通过将外部配线的一个端部连接于温度检测部的周边的单元,从而能够适当地对半导体芯片的温度进行检测。
专利文献1:日本特开2019-186510号公报
近年来,半导体装置经常用于对晶体管部和二极管部的某一者施加负载的应用。由于晶体管部和二极管部处的施加负载的部位的温度急剧上升,因此需要高精度地对晶体管部和二极管部各自的温度进行检测。
但是,在现有技术中,能够高精度地对半导体芯片整体的温度进行检测,但存在如下问题,即,由于温度检测部为1个,因此无法追随于晶体管部和二极管部各自的急剧的温度上升,在检测出晶体管部和二极管部的过热前半导体芯片发生热破坏。
发明内容
因此,本发明的目的在于提供能够高精度地对晶体管部的温度和二极管部的温度进行检测,实现过热保护功能的提高的半导体装置。
本发明涉及的半导体装置具有:半导体芯片,其具有由多个单元构成的单元区域,所述多个单元包含与晶体管部及二极管部各自对应的单元;第1温度检测部,其对所述晶体管部的温度进行检测;以及第2温度检测部,其对所述二极管部的温度进行检测,所述第1温度检测部配置于与所述晶体管部对应的单元,所述第2温度检测部配置于与所述二极管部对应的单元。
发明的效果
根据本发明,就半导体装置而言,由于能够高精度地对晶体管部的温度和二极管部的温度进行检测,因此能够实现过热保护功能的提高。
附图说明
图1是表示实施方式1涉及的半导体装置的上表面的构造的示意图。
图2是半导体装置所具有的第1温度检测部的电路图。
图3是表示实施方式2涉及的半导体装置的上表面的构造的示意图。
图4是表示实施方式2涉及的半导体装置的其它例子的上表面的构造的示意图。
图5是表示实施方式3涉及的半导体装置的上表面的构造的示意图。
图6是表示没有进行缝焊连接的情况下的芯片温度与时间的关系的示意图。
图7是表示进行缝焊连接的情况下的芯片温度与时间的关系的示意图。
图8是表示实施方式4涉及的半导体装置的上表面的构造的示意图。
图9是半导体装置所具有的晶体管部、二极管部、第1温度检测部及第2温度检测部的内部连接图。
具体实施方式
<实施方式1>
下面使用附图对实施方式1进行说明。图1是表示实施方式1涉及的半导体装置100的上表面的构造的示意图。图2是温度检测部6的电路图。此外,为了方便说明,适当在图中示出XYZ的坐标轴。这里,将+X方向和-X方向统称为X轴方向,将+Y方向和-Y方向统称为Y轴方向,将+Z方向和-Z方向统称为Z轴方向。
如图1所示,半导体装置100具有半导体芯片50、作为第1温度检测部的温度检测部6、作为第2温度检测部的温度检测部7及外部配线8。半导体装置100还具有由陶瓷或树脂构成的绝缘层、在绝缘层之上形成的金属图案、具有电极的壳体、基座板、盖子、封装材料及搭载有驱动电路和保护电路的控制基板。
半导体芯片50具有单元区域1及末端区域2。单元区域1为由包含与晶体管部4及二极管部5各自对应的单元3的多个单元3构成的区域,在俯视观察时形成为正方形。末端区域2为与单元区域1的外周部相邻的区域,在俯视观察时形成为矩形框状。
单元区域1被以X轴方向的中央而区分为左侧部分(-X方向的部分)和右侧部分(+X方向的部分)。在单元区域1的左侧部分,与晶体管部4及二极管部5对应的单元3沿Y轴方向交替地配置。在单元区域1的右侧部分,同样地,与晶体管部4及二极管部5对应的单元3沿Y轴方向交替地配置。此外,在Y轴方向上的相同位置,配置于单元区域1的左侧部分和右侧部分的单元3彼此不同。
半导体芯片50具有多组晶体管部4及二极管部5。使用内部配线进行晶体管部4和二极管部5的连接及晶体管部4彼此的连接。
温度检测部6对晶体管部4的温度进行检测。具体而言,如图1和图2所示,温度检测部6为温度感测二极管,配置于与多个晶体管部4中的1个晶体管部4对应的单元3。温度检测部6的阳极被使用内部配线连接于在单元区域1的-Y方向端部配置的高电位部6a的信号焊盘,温度检测部6的阴极被使用内部配线连接于基准电位部6b的信号焊盘。基准电位部6b的信号焊盘配置于与对高电位部6a的信号焊盘进行配置的单元3相邻的单元3。另外,晶体管部4的栅极电极4a的信号焊盘配置于隔着X轴方向的中央而与高电位部6a的信号焊盘相对的单元3。
温度检测部7对二极管部5的温度进行检测。具体而言,温度检测部7为温度感测二极管,配置于与多个二极管部5中的1个二极管部5对应的单元3。温度检测部7的阳极被使用内部配线连接于在单元区域1的-Y方向端部配置的高电位部7a的信号焊盘,温度检测部7的阴极被使用内部配线连接于基准电位部7b的信号焊盘。高电位部7a的信号焊盘配置于与对基准电位部6b的信号焊盘进行配置的单元3相邻的单元3。另外,基准电位部7b的信号焊盘配置于与对高电位部7a的信号焊盘进行配置的单元3相邻的单元3。
如图1所示,外部配线8为将半导体芯片50的单元区域1和壳体的电极连接的导线。外部配线8设置有多个,多个外部配线8的一个端部与位于分别对温度检测部6、7进行配置的单元3周边的单元3连接。这里,分别对温度检测部6、7进行配置的单元3的周边是指以分别对温度检测部6、7进行配置的单元3为中心在+Y方向及-Y方向各扩大了2个单元3对应量的区域8a。
由于电流容易流向外部配线8的周边,因此就半导体芯片50的发热分布的倾向而言,外部配线8的周边的温度容易变得最高。由于温度检测部6配置于与位于对应于晶体管部4的单元3周边的单元3连接的外部配线8的周边,因此主要能够高精度地对晶体管部4的温度进行检测。
另一方面,由于温度检测部7配置于与位于对应于二极管部5的单元3周边的单元3连接的外部配线8的周边,因此主要能够高精度地对二极管部5的温度进行检测。温度检测部6及温度检测部7分别对具有发热量大的倾向的外部配线8周边的晶体管部4及二极管部5的温度进行检测,由此在晶体管部4发热时、二极管部5发热时能够高精度地对每一者的温度进行检测。
此外,在图1中,多个外部配线8的一个端部连接于位于分别对温度检测部6及温度检测部7进行配置的单元3周边的单元3,但多个外部配线8中的至少1者的一个端部连接于位于分别对温度检测部6及温度检测部7进行配置的单元3周边的单元3的至少一者即可。
如上所述,实施方式1涉及的半导体装置100具有:半导体芯片50,其具有由多个单元3构成的单元区域1,该多个单元3包含与晶体管部4及二极管部5各自对应的单元3;温度检测部6,其对晶体管部4的温度进行检测;以及温度检测部7,其对二极管部5的温度进行检测,温度检测部6配置于与晶体管部4对应的单元3,温度检测部7配置于与二极管部5对应的单元3。
因此,就半导体装置100而言,由于能够高精度地对晶体管部4的温度和二极管部5的温度进行检测,因此能够实现过热保护功能的提高。
另外,由于电流容易流向外部配线8的周边,因此就半导体芯片50的发热分布的倾向而言,外部配线8的周边的温度容易变得最高。
半导体装置100还具有至少1个外部配线8,该至少1个外部配线8的一个端部连接于位于分别对温度检测部6及温度检测部7进行配置的单元3周边的单元3的至少一者,因此能够进行温度最为上升的发热部位的温度检测。由此,能够在半导体芯片50发生热破坏前进行过热保护。
<实施方式2>
接下来,对实施方式2涉及的半导体装置100进行说明。图3是表示实施方式2涉及的半导体装置100的上表面的构造的示意图。图4是表示实施方式2涉及的半导体装置100的其它例子的上表面的构造的示意图。此外,在实施方式2中,对与实施方式1中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图3和图4所示,在实施方式2中,多个外部配线8的一个端部连接于与分别对温度检测部6及温度检测部7进行配置的单元3相邻的单元3。与图1的情况相比,多个外部配线8的一个端部连接于与温度检测部6及温度检测部7更接近的位置,因此能够使温度检测的精度提高。
此外,在图3和图4中,多个外部配线8的一个端部连接于与分别对温度检测部6及温度检测部7进行配置的单元3相邻的单元3,但多个外部配线8中的至少1个外部配线8的一个端部连接于与分别对温度检测部6及温度检测部7进行配置的单元3相邻的单元3的至少一者即可。
如上所述,就实施方式2涉及的半导体装置100而言,由于至少1个外部配线8的一个端部连接于与分别对温度检测部6及温度检测部7进行配置的单元3相邻的单元3的至少一者,因此与实施方式1的情况相比,至少1个外部配线8的一个端部连接于与温度检测部6及温度检测部7更接近的位置。由此,能够使由温度检测部6及温度检测部7进行的温度检测的精度提高。
<实施方式3>
接下来,对实施方式3涉及的半导体装置100进行说明。图5是表示实施方式3涉及的半导体装置100的上表面的构造的示意图。此外,在实施方式3中,对与实施方式1、2中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图5所示,在实施方式3中,由外部配线8进行的连接为与单元区域1在多个部位连接的缝焊连接。缝焊连接是指使各外部配线8和半导体芯片50的连接部位为多个的连接方法。在没有进行缝焊连接的情况下,各外部配线8和半导体芯片50的连接部位为1个,相对于此,在进行缝焊连接的情况下,各外部配线8和半导体芯片50的连接部位为2个。通过将各外部配线8和半导体芯片50的连接部位增加,从而能够使过热保护的精度提高。此外,也可以以使各外部配线8和半导体芯片50的连接部位为大于或等于3个的方式进行缝焊连接。
接下来,使用图6和图7来说明通过对外部配线8进行缝焊连接而能够使过热保护的精度提高的原因。图6是表示没有进行缝焊连接的情况下的半导体芯片50的温度(下面也称为“芯片温度”)与时间的关系的示意图。图7是表示进行缝焊连接的情况下的芯片温度与时间的关系的示意图。
如上所述,通过对外部配线8进行缝焊连接,能够增加与半导体芯片50的连接部位。由于在半导体芯片50的与外部配线8的连接部位及其周边具有发热大的倾向,因此通过增加外部配线8和半导体芯片50的连接部位,能够使发热分散。
另外,如图6和图7所示,通过对外部配线8进行缝焊连接而使发热分散,与没有进行缝焊连接的情况相比能够减缓芯片温度上升的速度。通常,对温度检测部设定有开始过热保护的温度即保护阈值。在进行过热保护的情况下,在从芯片温度超过保护阈值的瞬间至实际开始过热保护为止的时间中产生时间滞后。因此,在芯片温度的上升速度快的情况下,有时在时间滞后期间芯片温度上升。在芯片温度的上升速度慢的情况下,由于能够对时间滞后期间的芯片温度的上升进行抑制,因此能够在接近保护阈值的温度下完成过热保护。由此,能够使过热保护的精度提高。
如上所述,就实施方式3涉及的半导体装置100而言,由至少1个外部配线8进行的连接为与单元区域1在多个位置连接的缝焊连接。因此,能够缓和半导体芯片50的急剧的温度上升的产生,所以能够使过热保护的精度提高。
<实施方式4>
接下来,对实施方式4涉及的半导体装置100进行说明。图8是表示实施方式4涉及的半导体装置100的上表面的构造的示意图。图9是晶体管部4、二极管部5、温度检测部6及温度检测部7的内部连接图。此外,在实施方式4中,对与实施方式1~3中说明过的结构要素相同的结构要素标注相同标号并省略说明。
如图8和图9所示,温度检测部6的基准电位部6b、温度检测部7的基准电位部7b、晶体管部4的发射极电极4c及二极管部5的阳极电极5a彼此通过内部配线连接,它们成为相同电位。由此,将温度检测部6、7的基准电位部6b、7b的信号焊盘与晶体管部4的发射极电极4c及二极管部5的阳极电极5a共通化,由此能够削减基准电位部6b、7b的信号焊盘。另外,晶体管部4的集电极(collector)电极(electrode)4b和二极管部5的阴极电极5b通过内部配线连接,它们成为相同电位。
如上所述,就实施方式4涉及的半导体装置100而言,温度检测部6的基准电位部6b、温度检测部7的基准电位部7b、晶体管部4的发射极电极4c及二极管部5的阳极电极5a彼此通过内部配线连接。因此,能够削减温度检测部6、7的基准电位部6b、7b的信号焊盘。由此,能够增大半导体芯片50的有效面积。
<实施方式5>
接下来,对实施方式5涉及的半导体装置100进行说明。此外,在实施方式5中,对与实施方式1~4中说明过的结构要素相同的结构要素标注相同标号并省略说明。
在实施方式5中,对温度检测部6设定有开始针对晶体管部4的过热保护的温度即第1保护阈值,对温度检测部7设定有开始针对二极管部5的过热保护的温度即第2保护阈值。另外,将第2保护阈值设定为比第1保护阈值低的温度。
半导体装置100有时在伺服系统中使用,特别地,在伺服系统中存在二极管部5成为过热状态的锁定模式。在通过过热保护功能截断了通电电流的情况下,通电电流成为续流电流而流入二极管部5,通电电流逐渐被消耗而完成电流截断。因此,在二极管部5过热时过热保护功能进行了动作的情况下,与电流截断开始时相比电流截断完成时二极管部5的温度有时变高。通过将温度检测部7的保护阈值设定为比温度检测部6低的温度,从而能够抑制在二极管部5过热时过热保护功能进行了动作的情况下的由续流电流导致的二极管部5的进一步发热。
如上所述,就实施方式5涉及的半导体装置100而言,由于对温度检测部6设定有开始针对晶体管部4的过热保护的温度即第1保护阈值,对温度检测部7设定有开始针对二极管部5的过热保护的温度即第2保护阈值,因此能够与半导体芯片50的发热倾向相匹配地使温度检测的精度提高。
另外,由于将第2保护阈值设定为比第1保护阈值低的温度,因此能够抑制在二极管部5过热时过热保护功能进行了动作的情况下的由续流电流导致的二极管部5的进一步发热。由此,能够对半导体芯片50的热破坏进行抑制。
此外,可以将各实施方式自由地组合,对各实施方式适当进行变形、省略。
标号的说明
1单元区域,3单元,4晶体管部,4c发射极电极,5二极管部,5a阳极电极,6温度检测部,6b基准电位部,7温度检测部,7b基准电位部,8外部配线,50半导体芯片,100半导体装置。
Claims (7)
1.一种半导体装置,其具有:
半导体芯片,其具有由多个单元构成的单元区域,所述多个单元包含与晶体管部及二极管部各自对应的单元;
第1温度检测部,其对所述晶体管部的温度进行检测;以及
第2温度检测部,其对所述二极管部的温度进行检测,
所述第1温度检测部配置于与所述晶体管部对应的单元,
所述第2温度检测部配置于与所述二极管部对应的单元。
2.根据权利要求1所述的半导体装置,其中,
还具有至少1个外部配线,该至少1个外部配线的一个端部连接于位于分别对所述第1温度检测部及所述第2温度检测部进行配置的所述单元周边的单元的至少一者。
3.根据权利要求2所述的半导体装置,其中,
至少1个所述外部配线的一个端部连接于与分别对所述第1温度检测部及所述第2温度检测部进行配置的所述单元相邻的单元的至少一者。
4.根据权利要求2或3所述的半导体装置,其中,
由至少1个所述外部配线进行的连接为与所述单元区域在多个部位连接的缝焊连接。
5.根据权利要求1所述的半导体装置,其中,
所述第1温度检测部的基准电位部、所述第2温度检测部的基准电位部、所述晶体管部的发射极电极及所述二极管部的阳极电极彼此通过内部配线连接。
6.根据权利要求1所述的半导体装置,其中,
对所述第1温度检测部设定开始针对所述晶体管部的过热保护的温度即第1保护阈值,
对所述第2温度检测部设定开始针对所述二极管部的过热保护的温度即第2保护阈值。
7.根据权利要求6所述的半导体装置,其中,
所述第2保护阈值设定为比所述第1保护阈值低的温度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020142264A JP2022038003A (ja) | 2020-08-26 | 2020-08-26 | 半導体装置 |
JP2020-142264 | 2020-08-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114121837A true CN114121837A (zh) | 2022-03-01 |
Family
ID=80221636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110959167.0A Pending CN114121837A (zh) | 2020-08-26 | 2021-08-20 | 半导体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11680979B2 (zh) |
JP (1) | JP2022038003A (zh) |
CN (1) | CN114121837A (zh) |
DE (1) | DE102021117514A1 (zh) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE58907001D1 (de) * | 1989-04-20 | 1994-03-24 | Siemens Ag | Schaltungsanordnung zur Temperaturüberwachung von in einem Halbleiterschaltkreis integrierten Leistungsschalttransistoren. |
WO1998012815A1 (de) * | 1996-09-18 | 1998-03-26 | Siemens Aktiengesellschaft | Temperaturgeschütztes elektrisches schalter-bauelement |
JP4442372B2 (ja) * | 2004-09-15 | 2010-03-31 | 株式会社デンソー | 半導体装置 |
JP5125106B2 (ja) * | 2007-01-15 | 2013-01-23 | 株式会社デンソー | 半導体装置 |
JP2008235405A (ja) * | 2007-03-19 | 2008-10-02 | Denso Corp | 半導体装置 |
CN105474543A (zh) * | 2013-08-23 | 2016-04-06 | 三菱电机株式会社 | 半导体装置 |
CN109168321B (zh) * | 2016-04-01 | 2022-03-01 | 三菱电机株式会社 | 半导体模块 |
US10819101B2 (en) * | 2017-02-20 | 2020-10-27 | Microsemi Corporation | Over-current protection apparatus and method |
JP7132235B2 (ja) * | 2017-10-31 | 2022-09-06 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置 |
JP7206652B2 (ja) * | 2018-03-30 | 2023-01-18 | 富士電機株式会社 | 半導体装置、半導体パッケージ、半導体モジュール、および半導体回路装置 |
CN110323273A (zh) * | 2018-03-30 | 2019-10-11 | 富士电机株式会社 | 半导体装置、半导体封装、半导体模块及半导体电路装置 |
JP7268330B2 (ja) * | 2018-11-05 | 2023-05-08 | 富士電機株式会社 | 半導体装置および製造方法 |
JP7163815B2 (ja) * | 2019-02-19 | 2022-11-01 | 株式会社デンソー | 半導体装置と定電流源と電圧計を有する回路 |
-
2020
- 2020-08-26 JP JP2020142264A patent/JP2022038003A/ja active Pending
-
2021
- 2021-04-28 US US17/243,448 patent/US11680979B2/en active Active
- 2021-07-07 DE DE102021117514.3A patent/DE102021117514A1/de active Pending
- 2021-08-20 CN CN202110959167.0A patent/CN114121837A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102021117514A1 (de) | 2022-03-03 |
JP2022038003A (ja) | 2022-03-10 |
US11680979B2 (en) | 2023-06-20 |
US20220065918A1 (en) | 2022-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5232367B2 (ja) | 半導体装置 | |
US8299599B2 (en) | Semiconductor device | |
JP4097613B2 (ja) | 半導体装置 | |
JP2019186510A (ja) | 半導体装置、半導体パッケージ、半導体モジュール、および半導体回路装置 | |
JP2007040817A (ja) | 電力用半導体素子の異常検出装置 | |
US20140239493A1 (en) | Semiconductor chip and semiconductor device | |
JP2008004736A (ja) | 半導体パッケージ | |
US7875928B2 (en) | Component arrangement having an evaluation circuit for detecting wear on connections | |
JP3125529B2 (ja) | 半導体装置 | |
US20020027281A1 (en) | Semiconductor device | |
JP2020194959A (ja) | 半導体装置 | |
JP2006332176A (ja) | 半導体装置 | |
CN114121837A (zh) | 半导体装置 | |
JP4479453B2 (ja) | 電力半導体装置 | |
US11239131B2 (en) | Semiconductor module | |
JP5104016B2 (ja) | パワー半導体モジュール | |
US6876043B1 (en) | Temperature-protected semiconductor switch | |
JP2020047659A (ja) | 半導体装置 | |
US20230048967A1 (en) | Package structure, semiconductor device, and formation method for package structure | |
JP2000058820A (ja) | パワー半導体素子及びパワーモジュール | |
JP4673360B2 (ja) | 半導体装置 | |
EP3699956A1 (en) | Package for a multi-chip power semiconductor device | |
JP2007287919A (ja) | 温度検出機能付き半導体装置 | |
JP2005322781A (ja) | 半導体装置 | |
JP7247681B2 (ja) | 半導体組立体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |