JP2008004736A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2008004736A
JP2008004736A JP2006172399A JP2006172399A JP2008004736A JP 2008004736 A JP2008004736 A JP 2008004736A JP 2006172399 A JP2006172399 A JP 2006172399A JP 2006172399 A JP2006172399 A JP 2006172399A JP 2008004736 A JP2008004736 A JP 2008004736A
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
signal
power supply
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006172399A
Other languages
English (en)
Inventor
Makoto Ichida
田 真 琴 市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006172399A priority Critical patent/JP2008004736A/ja
Priority to US11/763,776 priority patent/US20080006930A1/en
Publication of JP2008004736A publication Critical patent/JP2008004736A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】配線構造を複雑化することなくインダクタンスを低減し、ボンディングワイヤ、信号配線における瞬時的な大電流、電圧降下の発生を抑制することが可能な半導体パッケージを提供する。
【解決手段】半導体パッケージ１００は、複数の半田ボール１と、この半田ボール１が下方に接続された多層配線基板２と、この多層配線基板２の上面に載置された半導体チップ３と、この半導体チップ３を多層配線基板２の上面で封止するモールド樹脂４とを備える。電源配線層１１には、第２の信号配線１９が形成されている。この第２の信号配線１９の一端部１９ａがコンタクトホール配線２２を介してインナーリード５ｂに電気的に接続され、他端部１９ｂがコンタクトホール配線２２を介して半田ボール１に電気的に接続されている。
【選択図】図４

Description

本発明は、半導体チップを搭載する半導体パッケージに関するものである。
近年、ＬＳＩは、回路の高集積化、高速化に伴って入出力ピンの数が増大し、出力信号の切替時間も急速に短くなりつつある。そこで、端子電極の多ピン化を目的として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造等の半導体チップを封止した半導体パッケージが提案されている。
この半導体パッケージでは、インナーリードと、パッド、半田ボール間のインダクタンスにより、信号配線における瞬時的な大電流、電圧降下(逆起電力)が発生する。例えば、該半導体チップがジュール熱で回路を溶断し電気的接続を変更可能なマクロセルを搭載している場合、上記電圧降下により所望の電気的接続を得ることができない。
上記従来の半導体パッケージの内部構造には、半導体チップの所定の出力バッファに接続された信号線と、２本の信号配線と１本の信号Ｖｓｓ配線またはＶｃｃ配線とを、出力バッファに接続されたＶｓｓ配線またはＶｃｃ配線とが互いに隣接するように、パッケージ内に設けられた中継基板上に交互に配置したものがある（例えば、特許文献１参照。）。
上記従来技術によれば、中継基板の配線間で対向電流が形成され、相互インダクタンスによる実効インダクタンスを低減することができる。しかし、上記従来技術においては、該中継基板を別途設ける必要があり、また、配線構造が複雑になる。
また、他の従来の半導体パッケージ（ＢＧＡパッケージ）には、電源層、接地層に接続するまでのリード長を最小限にしてリードのインダクタンスを低減し、接地リード及び電源リードをプレーン化してリードの見かけ上のインダクタンスを低減するものがある（例えば、特許文献２参照。）。
しかし、上記従来技術においては、信号配線層の信号配線の長さについては言及されておらず、この信号配線によるインダクタンスを低減するものではない。
以上のように、上記従来技術によっては、配線構造を複雑化することなくインダクタンスを低減し、信号配線における瞬時的な大電流、電圧降下(逆起電力)の発生を抑制することができないという問題が生じ得る。
特開平７−３８０１１号公報 特開平８−７８５７３号公報
本発明は、配線構造を複雑化することなくインダクタンスを低減し、信号配線における瞬時的な大電流、電圧降下の発生を抑制することが可能な半導体パッケージを提供することを目的とする。
本発明に係る半導体パッケージは、複数の半田ボールと、インナーリード、所望の信号を伝達する第１の信号配線、電源リング、およびグランドリングが形成された第１の配線層と、前記半田ボールが下方に配置され、前記インナーリードと電気的に接続され、信号を入出力するため前記半田ボールと電気的に接続された第２の配線層と、前記第１の配線層と前記第２の配線層との間に配置され、前記電源リングと電気的に接続され、電源電位に接続される前記半田ボールと電気的に接続された電源配線層と、前記第１の配線層と前記第２の配線層との間に配置され、前記グランドリングと電気的に接続され、グランド電位に接続される前記半田ボールと電気的に接続されたグランド配線層と、有する多層配線基板と、前記多層配線基板の前記第１の配線層上に載置されるとともに、前記インナーリードとボンディングワイヤで接続され所望の信号を入出力するための信号パッド、前記電源リングとボンディングワイヤで接続された電源用パッド、および前記グランドリングとボンディングワイヤで接続されたグランド用パッドが上面に設けられた半導体チップとを備え、前記第２の配線層、前記電源配線層、または、前記グランド配線層の何れかに第２の信号配線が形成され、前記インナーリードと前記半田ボールとが前記第２の信号配線を介して電気的に接続されていることを特徴とする。
本発明に係る半導体パッケージによれば、配線構造を複雑化せずにインダクタンスを低減し、信号配線における瞬時的な大電流、電圧降下の発生を抑制することが可能になる。
以下、本発明を適用した各実施例について図面を参照しながら説明する。なお、以下の実施例では、例えば、ＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージに適用した場合について説明する。
図１は、本発明の実施例１に係る半導体パッケージの要部の構成を示す縦断面図である。また、図２は、図１の半導体パッケージの要部を示す平面図である。また、図３は、図１の半導体パッケージの電源配線層に注目した要部を示す平面図である。また、図４は、図３のＡ−Ａ線に沿った半導体パッケージの断面を示す断面図である。なお、図２では、説明のため、モールド樹脂を省略している。
図１ないし図４に示すように、半導体パッケージ１００は、複数の半田ボール１と、この半田ボール１が下方に接続された多層配線基板２と、この多層配線基板２の上面に載置された半導体チップ３と、この半導体チップ３を多層配線基板２の上面で封止するモールド樹脂４とを備える。
多層配線基板２は、インナーリード５ａ、５ｂ、所望の信号を伝達する第１の信号配線６、電源リング７、およびグランドリング８が形成された第１の配線層９と、半田ボール１が下方に配置され、インナーリード５ａ、５ｂと電気的に接続され、所望の信号を入出力するための半田ボール１と電気的に接続された第２の配線層１０とを有する。
第１の信号配線６の配線長さは、１０ｍｍ〜２０ｍｍ程度である。
また、多層配線基板２は、第１の配線層９と第２の配線層１０との間に配置され、電源リング７と電気的に接続され、電源電位に接続される半田ボール１と電気的に接続された電源配線層１１と、第１の配線層９と第２の配線層１０との間に配置され、グランドリング８と電気的に接続され、グランド電位に接続される半田ボール１と電気的に接続されたグランド配線層１２とを有する。
各配線層９、１０、１１、１２間には、絶縁性のプラスチック基板１３が設けられている。プラスチック基板１３は、このプラスチック基板１３を貫通するコンタクトホールに形成され、各配線層９、１０、１１、１２をそれぞれ電気的に接続するコンタクトホール配線２２を有する。
半導体チップ３は、多層配線基板２の第１の配線層９上に載置され、接着剤１４等により固定されている。
半導体チップ３は、インナーリード５ａ、５ｂとボンディングワイヤ１５で接続され所望の信号を入出力するための信号パッド１６、電源リング７とボンディングワイヤ１５で接続された電源用パッド１７、およびグランドリング８とボンディングワイヤ１５で接続されたグランド用パッド１８が上面に設けられている。
半導体チップ３は、ジュール熱で回路を溶断し電気的接続を変更可能なマクロセル２０を含む。少なくとも１つの信号パッド１６は、マクロセル２０に書き込みするための信号を入力するためのパッドとして用いられる。
なお、電源リング７（およびグランドリング８）と信号パッド１６との間の距離は、１ｍｍ〜２ｍｍ程度である。
電源リング７には、間隙７ａが形成されている。インナーリード５ｂは、この間隙７ａに形成されている。なお、グランドリング８に間隙を形成し、この間隙にインナーリード５ｂを形成するようにしてもよい。
電源配線層１１には、第２の信号配線１９が形成されている。この第２の信号配線１９の一端部１９ａがコンタクトホール配線２２を介してインナーリード５ｂに電気的に接続され、他端部１９ｂがコンタクトホール配線２２を介して半田ボール１に電気的に接続されている。すなわち、第２の信号配線１９を介してインナーリード５ｂと半田ボール１とが電気的に接続されている。また、第２の信号配線１９と電源配線層１１の電源電位に接続される部分との間には、間隙１１ａがあり、この間隙１１ａにより絶縁されている。
なお、第２の配線層１０、またはグランド配線層１２に第２の信号配線を形成するようにしてもよい。
このように、第２の信号配線１９は、第２の配線層１０、電源配線層１１、または、グランド配線層１２の何れかに形成される。
これにより、インナーリード５ａ、５ｂ、所望の信号を伝達する第１の信号配線６、電源リング７、およびグランドリング８等が複雑に配線された第１の配線層９と比較して、容易に第２の信号配線１９を形成することができる。
さらに、第２の配線層１０、電源配線層１１、およびグランド配線層１２は、第１の配線層９と比較して、信号配線を形成可能なスペースが広いため、第２の信号配線１９は、第１の配線層９に形成された第１の信号配線６よりも幅が太くすることができる。
これにより、信号配線におけるインダクタンスを小さくすることができる。
電源リング７（またはグランドリング８）の間隙７ａに形成されたインナーリード５ｂと電気的に接続される半田ボール１は、電源リング７（またはグランドリング８）が形成された領域よりも多層配線基板２の中央寄りのサーマルボール領域に配置されている。
ここで、インナーリード５ｂと中央寄りに配置された上記半田ボール１との間の距離は、１ｍｍ〜２ｍｍ程度である。一方、インナーリード５ａと外側に配置された半田ボール１との間の距離は、１０ｍｍ〜２０ｍｍ程度である。
したがって、中央寄りに配置された上記半田ボール１に第２の信号配線１９に接続する方が、外側に配置された半田ボール１に第２の信号配線１９を接続するよりも、信号配線の長さを短くすることができる。
これにより、信号配線におけるインダクタンスを小さくすることができる。
また、インナーリード５ａと信号パッド１６との間の距離は、３ｍｍ〜４ｍｍ程度である。
したがって、信号パッド１６とインナーリード５ｂとの間の距離が、信号パッド１６とインナーリード５ａとの間の距離よりも約２ｍｍ程度短く、ボンディングワイヤ１５の長さが短くなる。
これにより、ボンディングワイヤ１５のインダクタンスを小さくすることができる。
ここで、マクロセル２０は、既述のように、ジュール熱で回路を溶断し、電気的接続を変更できる構成となっている。回路を溶断する際、瞬間的に書き込み用の信号パッド１６に大電流（瞬時電流）が流れる。そして、回路の溶断の際には、ある一定の電圧が必要で、大きな電圧降下が発生すると、溶断不良になり得る。上記瞬時電流が流れると、−L(ｄｉ／ｄｔ)の逆起電力が発生する。
そこで、このＬ（インダクタンス成分)を小さくすることにより、上記逆起電力を小さくすることができる。
すなわち、上記電圧降下は、信号パッド１６に電気的に接続されたボンディングワイヤ１５、第２の信号配線１９のインダクタンスを既述のように小さくすることにより、低減される。
このように、瞬時電流の変化に敏感なマクロセル２０に対して、半導体パッケージのインダクタンス成分を小さくし、所望の設計が可能となる。
以上のように、本実施例に係る半導体パッケージによれば、配線構造を複雑化することなくインダクタンスを低減し、ボンディングワイヤ、信号配線における瞬時的な大電流、電圧降下の発生を抑制することができる。
なお、電源リング７とグランドリング８の内側と外側の位置関係が入れ替わっていてもよい。
また、本実施例において、第１の配線層９、第２の配線層１０、電源配線層１１、およびグランド配線層１２の４層のプラスチック基板２を用いた場合について説明したが、プラスチック基板２は、４層以上の配線層を有してもよい。例えば、プラスチック基板２が、第１の配線層９、第２の配線層１０、電源配線層１１、およびグランド配線層１２以外の信号配線層を有していてもよい。
実施例１では、第２の信号配線を、第２の配線層、電源配線層、または、グランド配線層の何れかに形成し、電源リング（またはグランドリング）の間隙に形成されたインナーリードと半田ボールとを電気的に接続する構成について述べた。
しかし、第１の信号配線によるインダクタンスよりも該第２の信号配線によるインダクタンスの方が小さくなる範囲で、該インナーリードは、他の領域に形成されていてもよい。
そこで、本実施例では、第１の信号配線に接続され得るインナーリード５ａに第２の信号配線を接続する構成について述べる。
図５は、本発明の一態様である実施例２に係る半導体パッケージ１００の電源配線層に注目した要部を示す平面図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。また、電源配線層に形成された第２の信号配線、この第２の信号配線に接続されたボンディングワイヤ、コンタクトホール配線、インナーリード以外の構成は、実施例１と同様である。
図５に示すように、電源配線層２１には、第２の信号配線２９が形成されている。この第２の信号配線２９の一端部２９ａがコンタクトホール配線２２を介してインナーリード５ａに電気的に接続され、他端部２９ｂがコンタクトホール配線２２を介して半田ボール１に電気的に接続されている。すなわち、第２の信号配線２９を介してインナーリード５ａと半田ボール１とが電気的に接続されている。また、第２の信号配線２９と電源配線層２１の電源電位に接続される部分との間には、間隙２１ａがあり、この間隙２１ａにより絶縁されている。
なお、実施例１と同様に、第２の配線層１０、またはグランド配線層１２に、第２の信号配線を形成するようにしてもよい。
このように、第２の信号配線２９は、第２の配線層１０、電源配線層１１、または、グランド配線層１２の何れかに形成される。
これにより、インナーリード５ａ、所望の信号を伝達する第１の信号配線６、電源リング７、およびグランドリング８等が複雑に配線された第１の配線層９と比較して、容易に第２の信号配線２９を形成することができる。
さらに、第２の配線層１０、電源配線層２１、およびグランド配線層１２は、第１の配線層９と比較して、信号配線を形成可能なスペースが広いため、第２の信号配線２９は、第１の配線層９に形成された第１の信号配線６よりも幅が太くすることができる。
これにより、信号配線におけるインダクタンスを小さくすることができる。
なお、実施例１と比較して、インナーリードの位置が信号パッド、半田ボールから離れるので、ボンディングワイヤ、第２の信号配線の配線長は長くなる。
以上のように、本実施例に係る半導体パッケージによれば、配線構造を複雑化することなくインダクタンスを低減し、ボンディングワイヤ、信号配線における瞬時的な大電流、電圧降下の発生を抑制することができる。
なお、実施例1と同様に、電源リング７とグランドリング８の内側と外側の位置関係が入れ替わっていてもよい。
実施例２では、第２の信号配線を、第２の配線層、電源配線層、または、グランド配線層の何れかに形成し、第１の信号配線に接続され得るインナーリードと中央寄りに配置された半田ボールとを電気的に接続する構成について述べた。
しかし、電源リング、グランドリングの外側に配置された、従来から使用される半田ボールに、第２の信号配線を接続するようにしてもよい。この場合、少なくとも第１の信号配線を接続する場合よりも、信号配線におけるインダクタンスを低減することは可能である。
そこで、本実施例では、外側に配置された半田ボールに第２の信号配線を接続する構成について述べる。
図６は、本発明の一態様である実施例３に係る半導体パッケージ１００の電源配線層に注目した要部を示す平面図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。また、電源配線層に形成された第２の信号配線、この第２の信号配線に接続されたボンディングワイヤ、コンタクトホール配線、インナーリード以外の構成は、実施例１と同様である。
図６に示すように、電源配線層３１には、第２の信号配線３９が形成されている。この第２の信号配線３９の一端部３９ａがコンタクトホール配線２２を介してインナーリード５ａに電気的に接続され、他端部３９ｂがコンタクトホール配線２２を介して、電源リング７、グランドリング８の外側に配置された、従来から使用される所望の信号を入出力するための半田ボール１に電気的に接続されている。すなわち、第２の信号配線３９を介してインナーリード５ａと半田ボール１とが電気的に接続されている。また、第２の信号配線３９と電源配線層３１の電源電位に接続される部分との間には、間隙３１ａがあり、この間隙３１ａにより絶縁されている。また、実施例１、２と異なり、各半田ボール１に入出力される信号を従来の構成から変更する必要がない。
なお、実施例１と同様に、第２の配線層１０、またはグランド配線層１２に、第２の信号配線を形成するようにしてもよい。
このように、第２の信号配線３９は、第２の配線層１０、電源配線層１１、または、グランド配線層１２の何れかに形成される。
これにより、インナーリード５ａ、所望の信号を伝達する第１の信号配線６、電源リング７、およびグランドリング８等が複雑に配線された第１の配線層９と比較して、容易に第２の信号配線３９を形成することができる。
さらに、第２の配線層１０、電源配線層３１、およびグランド配線層１２は、第１の配線層９と比較して、信号配線を形成可能なスペースが広いため、第２の信号配線３９は、第１の配線層９に形成された第１の信号配線６よりも幅が太くすることができる。
これにより、信号配線におけるインダクタンスを小さくすることができる。
なお、実施例１と比較して、実施例２と同様にインナーリードの位置が信号パッド、半田ボールから離れるので、ボンディングワイヤ、第２の信号配線の配線長は長くなる。
以上のように、本実施例に係る半導体パッケージによれば、配線構造を複雑化することなくインダクタンスを低減し、ボンディングワイヤ、信号配線における瞬時的な大電流、電圧降下の発生を抑制することができる。
なお、実施例1と同様に、電源リング７とグランドリング８の内側と外側の位置関係が入れ替わっていてもよい。
実施例３では、第２の信号配線を、第２の配線層、電源配線層、または、グランド配線層の何れかに形成し、第１の信号配線に接続され得るインナーリードと外側寄りに配置された半田ボールとを電気的に接続する構成について述べた。
しかし、電源リング（またはグランドリング）に配置されたインナーリードに、電源リング、グランドリングの外側に配置された、従来から使用される半田ボールに、第２の信号配線を接続するようにしてもよい。この場合、少なくとも第１の信号配線を接続する場合よりも、信号配線におけるインダクタンスを低減することは可能である。
そこで、本実施例では、外側に配置された半田ボールに第２の信号配線を接続する構成について述べる。
図７は、本発明の一態様である実施例４に係る半導体パッケージ１００の電源配線層に注目した要部を示す平面図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。また、電源配線層に形成された第２の信号配線、この第２の信号配線に接続されたボンディングワイヤ、コンタクトホール配線、インナーリード以外の構成は、実施例１と同様である。
図７に示すように、電源配線層４１には、第２の信号配線４９が形成されている。この第２の信号配線４９の一端部４９ａがコンタクトホール配線２２を介してインナーリード５ｂに電気的に接続され、他端部４９ｂがコンタクトホール配線２２を介して、電源リング７、グランドリング８の外側に配置された、従来から使用される所望の信号を入出力するための半田ボール１に電気的に接続されている。すなわち、第２の信号配線４９を介してインナーリード５ｂと半田ボール１とが電気的に接続されている。また、第２の信号配線４９と電源配線層４１の電源電位に接続される部分との間には、間隙４１ａがあり、この間隙４１ａにより絶縁されている。また、実施例１、２と異なり、各半田ボール１に入出力される信号を従来の構成から変更する必要がない。
なお、実施例１と同様に、第２の配線層１０、またはグランド配線層１２に、第２の信号配線を形成するようにしてもよい。
このように、第２の信号配線４９は、第２の配線層１０、電源配線層１１、または、グランド配線層１２の何れかに形成される。
これにより、インナーリード５ｂ、所望の信号を伝達する第１の信号配線６、電源リング７、およびグランドリング８等が複雑に配線された第１の配線層９と比較して、容易に第２の信号配線４９を形成することができる。
さらに、第２の配線層１０、電源配線層４１、およびグランド配線層１２は、第１の配線層９と比較して、信号配線を形成可能なスペースが広いため、第２の信号配線４９は、第１の配線層９に形成された第１の信号配線６よりも幅が太くすることができる。
これにより、信号配線におけるインダクタンスを小さくすることができる。
なお、実施例３と比較して、インナーリードの位置が、半田ボールから離れるので、第２の信号配線の配線長は長くなる。逆にボンディングワイヤは短くなる。
以上のように、本実施例に係る半導体パッケージによれば、配線構造を複雑化することなくインダクタンスを低減し、ボンディングワイヤ、信号配線における瞬時的な大電流、電圧降下の発生を抑制することができる。
なお、実施例1と同様に、電源リング７とグランドリング８の内側と外側の位置関係が入れ替わっていてもよい。
本発明の実施例１に係る半導体パッケージの要部の構成を示す縦断面図である。 図１の半導体パッケージの要部を示す平面図である。 図１の半導体パッケージの電源配線層に注目した要部を示す平面図である。 図３のＡ−Ａ線に沿った半導体パッケージの断面を示す断面図である。 本発明の一態様である実施例２に係る半導体パッケージの電源配線層に注目した要部を示す平面図である。 本発明の一態様である実施例３に係る半導体パッケージの電源配線層に注目した要部を示す平面図である。 本発明の一態様である実施例４に係る半導体パッケージの電源配線層に注目した要部を示す平面図である。
符号の説明
１ 半田ボール
２ 多層配線基板
３ 半導体チップ
４ モールド樹脂
５ａ インナーリード
５ｂ インナーリード
６ 第１の信号配線
７ 電源リング
７ａ 間隙
８ グランドリング
９ 第１の配線層
１０ 第２の配線層
１１ 電源配線層
１１ａ 間隙
１２ グランド配線層
１３ プラスチック基板
１４ 接着剤
１５ ボンディングワイヤ
１６ 信号パッド
１７ 電源用パッド
１８ グランド用パッド
１９ 第２の信号配線
１９ａ 一端部
１９ｂ 他端部
２０ マクロセル
２１ 電源配線層
２１ａ 間隙
２２ コンタクトホール配線
２９ 第２の信号配線
２９ａ 一端部
２９ｂ 他端部
３１ 電源配線層
３１ａ 間隙
３９ 第２の信号配線
３９ａ 一端部
３９ｂ 他端部
４１ 電源配線層
４１ａ 間隙
４９ 第２の信号配線
４９ａ 一端部
４９ｂ 他端部
１００ 半導体パッケージ

Claims (5)

  1. 複数の半田ボールと、
    インナーリード、所望の信号を伝達する第１の信号配線、電源リング、およびグランドリングが形成された第１の配線層と、前記半田ボールが下方に配置され、前記インナーリードと電気的に接続され、信号を入出力するため前記半田ボールと電気的に接続された第２の配線層と、前記第１の配線層と前記第２の配線層との間に配置され、前記電源リングと電気的に接続され、電源電位に接続される前記半田ボールと電気的に接続された電源配線層と、前記第１の配線層と前記第２の配線層との間に配置され、前記グランドリングと電気的に接続され、グランド電位に接続される前記半田ボールと電気的に接続されたグランド配線層と、有する多層配線基板と、
    前記多層配線基板の前記第１の配線層上に載置されるとともに、前記インナーリードとボンディングワイヤで接続され所望の信号を入出力するための信号パッド、前記電源リングとボンディングワイヤで接続された電源用パッド、および前記グランドリングとボンディングワイヤで接続されたグランド用パッドが上面に設けられた半導体チップと、を備え、
    前記第２の配線層、前記電源配線層、または、前記グランド配線層の何れかに第２の信号配線が形成され、
    前記インナーリードと前記半田ボールとが前記第２の信号配線を介して電気的に接続されている
    ことを特徴とする半導体パッケージ。
  2. 前記半導体チップは、ジュール熱で回路を溶断し電気的接続を変更可能なマクロセルを含み、
    前記信号パッドは、前記マクロセルに書き込みするための信号を入力するためのパッドであることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記第２の信号配線は、前記第１の配線層に形成された前記第１の信号配線よりも幅が太いことを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 前記電源リングまたは前記グランドリングに、間隙が形成されており、
    前記インナーリードは、前記間隙に形成されていることを特徴とする請求項１ないし３の何れかに記載の半導体パッケージ。
  5. 前記インナーリードと電気的に接続される半田ボールは、前記電源リングまたは前記グランドリングが形成された領域よりも前記多層配線基板の中央寄りに配置されていることを特徴とする請求項１ないし４の何れかに記載の半導体パッケージ。
JP2006172399A 2006-06-22 2006-06-22 半導体パッケージ Abandoned JP2008004736A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006172399A JP2008004736A (ja) 2006-06-22 2006-06-22 半導体パッケージ
US11/763,776 US20080006930A1 (en) 2006-06-22 2007-06-15 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006172399A JP2008004736A (ja) 2006-06-22 2006-06-22 半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2008004736A true JP2008004736A (ja) 2008-01-10

Family

ID=38918399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006172399A Abandoned JP2008004736A (ja) 2006-06-22 2006-06-22 半導体パッケージ

Country Status (2)

Country Link
US (1) US20080006930A1 (ja)
JP (1) JP2008004736A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103399A (ja) * 2009-11-11 2011-05-26 Canon Inc 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201134317A (en) * 2010-03-29 2011-10-01 Hon Hai Prec Ind Co Ltd Pins assignment for circuit board
US9478419B2 (en) 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9461134B1 (en) 2015-05-20 2016-10-04 Asm Ip Holding B.V. Method for forming source/drain contact structure with chalcogen passivation
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
US9711396B2 (en) 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
US9741815B2 (en) 2015-06-16 2017-08-22 Asm Ip Holding B.V. Metal selenide and metal telluride thin films for semiconductor device applications
US11908756B2 (en) * 2021-12-16 2024-02-20 International Business Machines Corporation Interposer chips and enclosures for quantum circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3786527B2 (ja) * 1998-10-06 2006-06-14 富士通株式会社 半導体装置及び半導体チップ上レイアウト設計方法
TW437024B (en) * 2000-01-20 2001-05-28 Advanced Semiconductor Eng Ball grid array semiconductor package and its substrate
US6891260B1 (en) * 2002-06-06 2005-05-10 Lsi Logic Corporation Integrated circuit package substrate with high density routing mechanism
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103399A (ja) * 2009-11-11 2011-05-26 Canon Inc 半導体装置

Also Published As

Publication number Publication date
US20080006930A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
JP2008004736A (ja) 半導体パッケージ
JP4449824B2 (ja) 半導体装置およびその実装構造
JP4570868B2 (ja) 半導体装置
JP2014011169A (ja) シリコンインターポーザ及びこれを備える半導体装置
JP4938983B2 (ja) 半導体集積回路
JP2010192680A (ja) 半導体装置
TW201639113A (zh) 半導體裝置
JP5301231B2 (ja) 半導体装置
US8604601B2 (en) Semiconductor device having wiring layers with power-supply plane and ground plane
JP4165460B2 (ja) 半導体装置
JP4687066B2 (ja) パワーｉｃ
US11189555B2 (en) Chip packaging with multilayer conductive circuit
JPWO2013073082A1 (ja) 拡張型半導体チップ及び半導体装置
JP2012195338A (ja) 半導体装置
JP2008078354A (ja) 半導体装置
JP2008124072A (ja) 半導体装置
JP2023135848A (ja) 半導体パッケージおよび高周波モジュール
JP5254569B2 (ja) 半導体装置および半導体装置のヒューズ溶断方法
CN101604673A (zh) 焊垫结构
JP2010073868A (ja) 半導体装置
JP4359110B2 (ja) 回路装置
US7999370B2 (en) Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same
JP2008311379A (ja) 半導体装置
US6515362B2 (en) Grid array package with increased electrical grounding routes and method of fabrication
JP2008085019A (ja) マクロセルブロック及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090917

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20101216