JP7132235B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP7132235B2
JP7132235B2 JP2019549876A JP2019549876A JP7132235B2 JP 7132235 B2 JP7132235 B2 JP 7132235B2 JP 2019549876 A JP2019549876 A JP 2019549876A JP 2019549876 A JP2019549876 A JP 2019549876A JP 7132235 B2 JP7132235 B2 JP 7132235B2
Authority
JP
Japan
Prior art keywords
temperature detection
detection element
circuit
detection elements
switch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019549876A
Other languages
English (en)
Other versions
JPWO2019087522A1 (ja
Inventor
肇 保坂
嘉一 新田
健市 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019087522A1 publication Critical patent/JPWO2019087522A1/ja
Application granted granted Critical
Publication of JP7132235B2 publication Critical patent/JP7132235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/02—Constructional details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/48—Thermography; Techniques using wholly visual means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Radiation Pyrometers (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Description

本開示は、撮像装置、より具体的には、赤外線に基づき温度を検出する温度検出素子を備えた撮像装置に関する。
例えば、特開２００５－２１４６３９号公報に開示された熱型赤外線固体撮像素子にあっては、断熱構造と赤外線吸収構造を有し、少なくとも１個以上直列接続されたダイオードによって感光画素が構成されており、実質的に素子全体の温度変化に応じて変化する参照信号を出力する参照信号出力回路を有する。そして、第１群の定電流化手段及び第２群の定電流化手段、並びに、第１群の定電流化手段と第２群の定電流化手段の両端電圧の差を一定時間積分して出力する差動積分回路を備えている。
特開２００５－２１４６３９号公報
ところで、この特許公開公報に開示された熱型赤外線固体撮像素子にあっては、定電流化手段（電流源）及び差動積分回路（差動増幅器）において発生するノイズ、例えば、１／ｆノイズを低減することが重要であるが、具体的なノイズ低減の手段については言及されていない。
従って、本開示の目的は、撮像装置を構成する電流源及び差動増幅器において発生するノイズを低減することができる構成、構造の撮像装置を提供することにある。
上記の目的を達成するための本開示の第１の態様に係る撮像装置は、
第１構造体、及び、第１構造体に積層された第２構造体から構成されており、
第１構造体には、第１基板、及び、第１基板に設けられ、赤外線に基づき温度を検出する第１温度検出素子が備えられており、
第２構造体には、第２基板、及び、第２基板に設けられ、第１駆動線及び第１信号線を介して第１温度検出素子が接続された駆動回路が備えられており、
第２駆動線及び第２信号線を介して駆動回路に接続された温度参照用の第２温度検出素子を更に備えており、
駆動回路は、スイッチ回路、第１電流源、第２電流源、差動増幅器、及び、アナログ－デジタル変換回路を備えており、
第１温度検出素子が接続された第１信号線は、スイッチ回路の第１入力端部に接続されており、
第２温度検出素子が接続された第２信号線は、スイッチ回路の第２入力端部に接続されており、
スイッチ回路の第１出力端部は、差動増幅器の第１入力端部に接続されており、
スイッチ回路の第２出力端部は、差動増幅器の第２入力端部に接続されており、
第１電流源は、差動増幅器の第１入力端部に接続されており、
第２電流源は、差動増幅器の第２入力端部に接続されており、
差動増幅器の出力端部は、アナログ－デジタル変換回路の入力部に接続されており、
スイッチ回路において、スイッチ回路の第１入力端部と第１出力端部が接続される場合、スイッチ回路の第２入力端部と第２出力端部が接続され、スイッチ回路の第１入力端部と第２出力端部が接続される場合、スイッチ回路の第２入力端部と第１出力端部が接続される。
上記の目的を達成するための本開示の第２の態様に係る撮像装置は、
第１構造体、及び、第１構造体に積層された第２構造体から構成されており、
第２構造体は、第２基板、及び、第２基板に設けられた駆動回路を備えており、
駆動回路は、２つの電流源、シングルエンドアンプから成る２つの増幅器、及び、２つのアナログ－デジタル変換回路を備えており、
第１構造体は、第１基板、及び、第１基板に設けられ、赤外線に基づき温度を検出し、第１駆動線及び駆動回路に接続された第１温度検出素子を備えており、
第２駆動線、並びに、駆動回路に接続された温度参照用の第２温度検出素子を更に備えており、
第１温度検出素子及び第２温度検出素子が接続された第１信号線は、第１の電流源に接続され、且つ、第１の増幅器及び第１のアナログ－デジタル変換回路に接続されており、
第１温度検出素子及び第２温度検出素子が接続された第２信号線は、第２の電流源に接続され、且つ、第２の増幅器及び第２のアナログ－デジタル変換回路に接続されている。
本開示の第１の態様に係る撮像装置においては、スイッチ回路の第１出力端部及び第１電流源は差動増幅器の第１入力端部に接続されており、スイッチ回路の第２出力端部及び第２電流源は差動増幅器の第２入力端部に接続されており、スイッチ回路において、スイッチ回路の第１入力端部と第１出力端部が接続される場合、スイッチ回路の第２入力端部と第２出力端部が接続され、スイッチ回路の第１入力端部と第２出力端部が接続される場合、スイッチ回路の第２入力端部と第１出力端部が接続される構造を有するので、電流源及び差動増幅器において発生するノイズを効果的にキャンセルすることができる。本開示の第２の態様に係る撮像装置においては、第１温度検出素子及び第２温度検出素子が２列の信号線に接続され、所謂列並列ＡＤＣ構造が採用されているので、差動増幅器を用いること無く、電流源及び増幅器において発生するノイズを効果的にキャンセルすることができる。尚、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また、付加的な効果があってもよい。
図１は、実施例１の撮像装置の等価回路図である。 図２は、実施例１の撮像装置の第１温度検出素子を含む領域（第１温度検出素子アレイ領域）の模式的な一部端面図である。 図３は、実施例１の撮像装置の模式的な部分的平面図である。 図４は、実施例１の撮像装置における第１構造体及び第２構造体の模式的な分解斜視図である。 図５は、実施例２の撮像装置の等価回路図である。 図６は、実施例２の撮像装置における温度検出素子ブロックの等価回路図である。 図７は、実施例３の撮像装置の等価回路図である。 図８は、実施例４の撮像装置の等価回路図である。 図９は、実施例５の撮像装置の等価回路図である。 図１０は、実施例６の撮像装置の等価回路図である。 図１１は、実施例７の撮像装置の等価回路図である。 図１２は、実施例８の撮像装置の等価回路図である。 図１３は、実施例８の撮像装置の変形例の等価回路図である。 図１４は、実施例８の撮像装置の別の変形例の等価回路図である。 図１５は、実施例８の撮像装置の更に別の変形例の等価回路図である。 図１６は、実施例９の撮像装置の等価回路図である。 図１７は、実施例９の撮像装置の変形例の等価回路図である。 図１８は、実施例９の撮像装置の別の変形例の等価回路図である。 図１９は、実施例９の撮像装置の更に別の変形例の等価回路図である。 図２０は、実施例１０の撮像装置の等価回路図である。 図２１は、実施例１０の撮像装置の変形例の等価回路図である。 図２２は、シングルスロープ型アナログ－デジタル変換回路の一例の等価回路図である。 図２３Ａ及び図２３Ｂは、デルタ－シグマ変調型（ΔΣ変調型）アナログ－デジタル変換回路の等価回路図である。 図２４Ａ及び図２４Ｂは、実施例１１の撮像装置の変形例の模式的な一部端面図である。 図２５Ａ及び図２５Ｂは、実施例１２の撮像装置及びその変形例の模式的な一部端面図である。 図２６Ａ及び図２６Ｂは、実施例１２の撮像装置の別の変形例の模式的な一部端面図である。 図２７は、実施例１２の撮像装置の更に別の変形例の模式的な一部端面図である。 図２８Ａ及び図２８Ｂは、実施例１３の撮像装置及びその変形例の模式的な一部端面図である。 図２９Ａ及び図２９Ｂは、実施例１４の撮像装置及びその変形例の模式的な一部端面図である。 図３０は、実施例１４の撮像装置における第１温度検出素子と温度制御層との配置状態を模式的に示す図である。 図３１は、実施例１４の撮像装置の別の変形例における第１温度検出素子と温度制御層との配置状態を模式的に示す図である。 図３２Ａ及び図３２Ｂは、実施例１５の撮像装置及びその変形例の模式的な一部端面図である。 図３３Ａ及び図３３Ｂは、それぞれ、実施例１５の撮像装置における第１温度検出素子の配置状態を模式的に示す図である。 図３４は、物体からの放射スペクトルと赤外線波長の関係を模式的に示すグラフである。 図３５は、実施例１６における本開示の撮像装置を備えた赤外線カメラの概念図である。 図３６は、実施例１２の撮像装置の更に別の変形例の模式的な一部端面図である。 図３７Ａ及び図３７Ｂは、実施例１２の撮像装置の更に別の変形例の模式的な一部端面図である。 図３８Ａ及び図３８Ｂは、実施例１２の撮像装置の更に別の変形例の模式的な一部端面図である。 図３９は、実施例１１及び実施例１２の撮像装置を構成する第１温度検出素子を上下に組み合わせた撮像装置（第４構成の撮像装置）の模式的な一部端面図である。 図４０Ａ及び図４０Ｂは、それぞれ、実施例１１の変形例及び実施例１２の更に別の変形例の撮像装置の模式的な一部端面図である。 図４１Ａ、図４１Ｂ、図４１Ｃ及び図４１Ｄは、実施例１１の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。 図４２Ａ、図４２Ｂ及び図４２Ｃは、図４１Ｄに引き続き、実施例１１の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。 図４３Ａ及び図４３Ｂは、図４２Ｃに引き続き、実施例１１の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。 図４４Ａ及び図４４Ｂは、図４３Ｂに引き続き、実施例１１の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。 図４５Ａ、図４５Ｂ及び図４５Ｃは、実施例１２の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。 図４６Ａ、図４６Ｂ、図４６Ｃ及び図４６Ｄは、図４５Ｃに引き続き、実施例１２の撮像装置の製造方法を説明するためのＳＯＩ基板等の模式的な一部端面図である。
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の第１の態様～第４の態様に係る撮像装置、全般に関する説明
２．実施例１（本開示の第１の態様に係る撮像装置）
３．実施例２（実施例１の変形）
４．実施例３（実施例１～実施例２の変形）
５．実施例４（実施例１の別の変形）
６．実施例５（実施例４の変形）
７．実施例６（実施例４の別の変形）
８．実施例７（実施例４～実施例６の変形）
９．実施例８（実施例１の別の変形、本開示の第１－Ａの態様に係る撮像装置）
１０．実施例９（実施例１の別の変形、本開示の第１－Ｂの態様に係る撮像装置）
１１．実施例１０（本開示の第２の態様に係る撮像装置）
１２．実施例１１（実施例１～実施例１０の変形、第１構成の撮像装置、具体的には、フェース・ツー・バック構造の撮像装置）
１３．実施例１２（実施例１～実施例１０の変形、具体的には、フェース・ツー・フェース構造の撮像装置）
１４．実施例１３（実施例１～実施例１２の変形）
１５．実施例１４（実施例１～実施例１３の変形）
１６．実施例１５（本開示の第２構成～第３構成の撮像装置）
１７．実施例１６（実施例１～実施例１５の変形、本開示の撮像装置の応用例）
１８．その他
本開示の第１の態様に係る撮像装置にあっては、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
１つの第１温度検出素子及び１つの第２温度検出素子から成る温度検出素子ブロックに対して、１つの駆動回路が設けられている形態とすることができる。
あるいは又、本開示の第１の態様に係る撮像装置にあっては、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
複数の第１温度検出素子及び１つの第２温度検出素子から成る温度検出素子ブロックに対して、１つの駆動回路が設けられており、
各温度検出素子ブロックにおいて、複数の第１温度検出素子は同じ第１駆動線に接続されており、複数の第１温度検出素子のそれぞれに接続された第１信号線は、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている形態とすることができる。尚、温度検出素子ブロックを構成する第１温度検出素子の数を「Ｐ」と表現する場合がある。
あるいは又、本開示の第１の態様に係る撮像装置にあっては、
駆動回路は、第２スイッチ回路を更に備えており、
第１電流源は、差動増幅器の第１入力端部に接続される代わりに、第２スイッチ回路の第１入力端部に接続されており、
第２電流源は、差動増幅器の第２入力端部に接続される代わりに、第２スイッチ回路の第２入力端部に接続されており、
第２スイッチ回路の第１出力端部は、差動増幅器の第１入力端部に接続されており、
第２スイッチ回路の第２出力端部は、差動増幅器の第２入力端部に接続されており、
第２スイッチ回路の第１入力端部と第１出力端部が接続される場合、第２スイッチ回路の第２入力端部と第２出力端部が接続され、第２スイッチ回路の第１入力端部と第２出力端部が接続される場合、第２スイッチ回路の第２入力端部と第１出力端部が接続される形態とすることができる。尚、このような撮像装置を、便宜上、『本開示の第１－Ａの態様に係る撮像装置』と呼ぶ場合がある。
あるいは又、本開示の第１の態様に係る撮像装置にあっては、
駆動回路は、第２スイッチ回路を更に備えており、
第１電流源は、差動増幅器の第１入力端部に接続される代わりに、第２スイッチ回路の第１入力端部に接続されており、
第２電流源は、差動増幅器の第２入力端部に接続される代わりに、第２スイッチ回路の第２入力端部に接続されており、
第２スイッチ回路の第１出力端部は、第１スイッチ回路の第１入力端部に接続されており、
第２スイッチ回路の第２出力端部は、第１スイッチ回路の第２入力端部に接続されており、
第２スイッチ回路の第１入力端部と第１出力端部が接続される場合、第２スイッチ回路の第２入力端部と第２出力端部が接続され、第２スイッチ回路の第１入力端部と第２出力端部が接続される場合、第２スイッチ回路の第２入力端部と第１出力端部が接続される形態とすることができる。尚、このような撮像装置を、便宜上、『本開示の第１－Ｂの態様に係る撮像装置』と呼ぶ場合がある。
本開示の第１の態様に係る撮像装置、本開示の第１－Ａの態様あるいは第１－Ｂの態様に係る撮像装置にあっては、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占めるＮ［個］（但し、Ｎ≧２）の第１温度検出素子及びＮ［個］の第２温度検出素子に対して、１つの駆動回路が設けられている構成とすることができる。
あるいは又、本開示の第１の態様に係る撮像装置、本開示の第１－Ａの態様あるいは第１－Ｂの態様に係る撮像装置にあっては、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子に対して、１つの駆動回路が設けられており、
各温度検出素子ブロックは、複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
各温度検出素子ブロックにおいて、複数の第１温度検出素子は同じ第１駆動線に接続されており、複数の第１温度検出素子のそれぞれに接続された第１信号線は、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている構成とすることができる。尚、温度検出素子ブロックの数を「Ｑ」と表現する場合があるし、温度検出素子ブロックを構成する第１温度検出素子の数を「Ｐ」と表現する場合がある。第２の方向に沿って１列を占める第１温度検出素子の数をＮとしたとき、Ｎ＝Ｐ×Ｑの関係にある。
あるいは又、本開示の第１の態様に係る撮像装置、本開示の第１－Ａの態様あるいは第１－Ｂの態様に係る撮像装置にあっては、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、第２の方向に沿って配列された複数の温度検出素子ユニットのいずれかに属し、
複数の温度検出素子ユニットのそれぞれは、１つの駆動回路に接続されており、
各温度検出素子ユニットを占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
各温度検出素子ブロックは、１又は複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
各温度検出素子ブロックにおいて、１又は複数の第１温度検出素子は同じ第１駆動線に接続されており、１又は複数の第１温度検出素子のそれぞれに接続された第１信号線は、第１温度検出素子の数が１の場合、スイッチ回路の第１入力端部に接続されており、第１温度検出素子の数が２以上の場合、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている構成とすることができる。尚、温度検出素子ユニットの数を「Ｒ」と表現する場合があるし、温度検出素子ブロックの数を「Ｑ」と表現する場合があるし、温度検出素子ブロックを構成する第１温度検出素子の数を「Ｐ」と表現する場合がある。第２の方向に沿って１列を占める第１温度検出素子の数をＮとしたとき、Ｎ＝Ｐ×Ｑ×Ｒの関係にある。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の第１の態様に係る撮像装置にあっては、第３駆動線及び第１信号線を介して駆動回路に接続されたゲイン測定用の第３素子を更に備えており、第３素子の出力電圧は第２温度検出素子の出力電圧と異なる形態とすることができる。そして、このような第３素子を備えることで、アナログ回路の列毎のゲインのバラツキ（第１の方向に沿ったゲインのバラツキ）を抑制することができる。
更には、以上に説明した各種の好ましい形態、構成を含む本開示の第１の態様～第２の態様に係る撮像装置にあっては、
不揮発性メモリ素子を更に備えており、
第１温度検出素子毎に、動作時の補正のための補正係数が不揮発性メモリ素子に記憶されている形態とすることができる。ここで、不揮発性メモリ素子の構成、構造、形式は、周知の如何なる構成、構造、形式とすることもできる。また、補正係数の取得、補正係数の不揮発性メモリ素子への書き込み、不揮発性メモリ素子からの読み出し、第１温度検出素子の信号に対する補正処理は、周知の方法とすればよい。
以上に説明した各種の好ましい形態、構成を含む本開示の第１の態様～第２の態様に係る撮像装置（以下、これらを総称して、『本開示の撮像装置等』と呼ぶ場合がある）において、第１基板は、例えば、シリコン半導体基板やＳＯＩ基板から構成することができるし、第２基板は、例えば、シリコン半導体基板から構成することができる。
そして、以上に説明した各種の好ましい形態、構成を含む本開示の撮像装置等において、赤外線に基づき温度を検出する第１温度検出素子は、ＳＯＩダイオードを含むｐｎ接合ダイオードやショットキダイオードといった各種ダイオード、あるいは、トランジスタ、ダイオードと能動素子の組合せ；酸化バナジウム膜やアモルファスシリコン膜、ポリシリコン膜、炭化ケイ素膜、チタン膜等を備えた抵抗ボロメータ素子；白金や金、ニッケル等の金属、サーミスタ等を用いた熱電変換素子；ゼーベック効果を用いたサーモパイル素子；誘電体の表面電荷が変化する焦電素子；強誘電体素子；トンネル効果を用いたダイオード；超電導を応用した素子から成る形態とすることができ、これらは、周知の構成、構造を有する。より具体的には、第１温度検出素子は、ｐｎ接合ダイオード、ボロメータ素子、サーモパイル素子、金属膜抵抗素子、金属酸化物抵抗素子、セラミック抵抗素子、サーミスタ素子から成る形態とすることができる。１つの第１温度検出素子は、例えば、直列に接続された複数のダイオードから構成することもできる。第１温度検出素子は、例えば、所謂ＭＥＭＳ技術に基づき形成することができる。第１温度検出素子の構成、構造に関しては、後述する。
温度参照用の第２温度検出素子を、トランジスタの温度特性を利用した半導体温度センサ素子から構成し、第１基板や第２基板に形成してもよい（組み込んでもよい）。尚、半導体温度センサ素子は、第１温度検出素子の下方に位置する第２基板の領域に形成することが好ましいし、又は、第１温度検出素子に隣接した第１基板の領域に形成することが好ましい。あるいは又、赤外線に基づき温度を検出する第１温度検出素子に隣接して、赤外線に基づき温度を検出する第１温度検出素子と同じ構成、構造を有する第１温度検出素子（但し、赤外線吸収層を備えておらず、あるいは又、赤外線吸収層及び赤外線反射層を備えておらず、あるいは又、第１温度検出素子に備えられている赤外線吸収層よりも小面積の赤外線吸収層を備えている）を、温度参照用の第２温度検出素子として配設してもよい。第１温度検出素子によって測定された温度と、温度参照用の第２温度検出素子によって測定された温度との差を求めることで、第１温度検出素子によって測定された真の温度を得ることができる。
ゲイン測定用の第３素子の構造を、温度参照用の第２温度検出素子と同じ構造とすることができる。ここで、ゲイン測定用の第３素子の出力電圧と温度参照用の第２温度検出素子の出力電圧とを異ならせるためには、
［ａ］第３素子を構成する素子の直列数を、第２温度検出素子を構成する素子の直列数と異ならせる。
［ｂ］第３素子に直列に接続された抵抗器の抵抗値を、第２温度検出素子に直列に接続された抵抗器の抵抗値と異ならせる。
［ｃ］第３素子に印加する電圧を、第２温度検出素子に印加する電圧と異ならせる。
といった方法を例示することができる。
第１信号線、第２信号線、第１駆動線、第２駆動線及び第３駆動線は周知の導電材料から、周知の方法に基づき、形成すればよい。第１駆動線及び第１信号線を介しての第１温度検出素子と駆動回路との接続、第２駆動線及び第２信号線を介しての駆動回路と第２温度検出素子との接続、第３駆動線及び第１信号線を介しての駆動回路と第３素子との接続においては、第１信号線、第２信号線、第１駆動線、第２駆動線及び第３駆動線を、撮像装置の構成、構造に依存して、適宜、第１基板及び第２基板に設ければよい。
駆動回路を構成するスイッチ回路（第１スイッチ回路）、第２スイッチ回路は、２つの入力端部及び２つの出力端部を有し、第１入力端部と第１出力端部が接続される場合、第２入力端部と第２出力端部が接続され、第１入力端部と第２出力端部が接続される場合、第２入力端部と第１出力端部が接続される構造を有していれば、如何なる構成、構造のスイッチ回路とすることもでき、例えば、所謂バタフライスイッチ回路を挙げることができる。また、第１電流源（第１定電流源）及び第２電流源（第２定電流源）も、周知の定電流源とすることができる。差動増幅器は、アナログ・フロント・エンド（ＡＦＥ）を構成し、周知の回路構成から成る構成とすることができる。アナログ－デジタル変換回路（ＡＤＣ）は、シングルスロープ型アナログ－デジタル変換回路又はデルタ－シグマ変調型（ΔΣ変調型）アナログ－デジタル変換回路から成る形態とすることができる、これによってアナログ－デジタル変換回路の面積の縮小化を図ることができるが、これらに限定するものではなく、逐次比較型アナログ－デジタル変換回路、フラッシュ型、ハーフ・フラッシュ型、サブレンシング型、パイプライン型、ビット・パー・ステージ型、マグニチュード・アンプ型等のアナログ－デジタル変換回路を挙げることもできる。マルチプレクサ回路や減算回路も、周知の回路構成を有するマルチプレクサ回路や減算回路とすることができる。撮像装置は、更に、水平走査回路及び垂直走査回路といった駆動部を備えることができる。そして、各信号線は、アナログ・フロント・エンド及びアナログ－デジタル変換回路等を介して水平走査回路に接続されている形態とすることができる。また、各駆動線は垂直走査回路に接続されている形態とすることができる。駆動回路や駆動部を、読出し用集積回路（ＲＯＩＣ）から構成することもできる。第１基板には、第１温度検出素子だけでなく、他の回路が設けられていてもよい。
本開示の撮像装置等において、第２基板に設けられた駆動回路は被覆層によって被覆されている形態とすることができる。そして、１つの第１温度検出素子に着目すると、第１温度検出素子と被覆層との間には、空所が設けられている構成とすることができる。尚、このような本開示の撮像装置を、便宜上、『第１構成の撮像装置』と呼ぶ場合がある。第１構成の撮像装置において、第１基板と第２基板とは積層され、第１温度検出素子と被覆層との間に空所が設けられるので、第１温度検出素子において空所を高い精度で設けることが可能となる。そして、この場合、赤外線が入射する側には、赤外線吸収層が形成されており、空所の底部に位置する被覆層の領域には、赤外線反射層が形成されている構成とすることができる。
あるいは又、本開示の撮像装置等において、
赤外線に基づき温度を検出する第１温度検出素子集合体を備えており、
第１温度検出素子集合体は、複数の第１温度検出素子が並置されて成り、
第１温度検出素子集合体において、各第１温度検出素子が検出する赤外線の波長は異なっている構成とすることができる。尚、このような本開示の撮像装置を、便宜上、『第２構成の撮像装置』と呼ぶ場合がある。第２構成の撮像装置あるいは次に述べる第３構成の撮像装置にあっては、第１温度検出素子集合体は複数の第１温度検出素子が並置されて成り、第１温度検出素子集合体において各第１温度検出素子が検出する赤外線の波長は異なっており、あるいは又、第１温度検出素子集合体において各第１温度検出素子の赤外線吸収量は異なっているので、第１温度検出素子毎に波長分光特性や赤外線の感度を変え得ることが可能である。
あるいは又、本開示の撮像装置等において、
赤外線に基づき温度を検出する第１温度検出素子集合体を備えており、
第１温度検出素子集合体は、複数の第１温度検出素子が並置されて成り、
第１温度検出素子集合体において、各第１温度検出素子の赤外線吸収量は異なっている構成とすることができる。尚、このような本開示の撮像装置を、便宜上、『第３構成の撮像装置』と呼ぶ場合がある。尚、異なる面積の赤外線吸収層を備えた第１温度検出素子を、複数、備えた第１温度検出素子集合体とすることもでき、これによって、温度検出のレンジや感度を変更したり、温度検出のレンジを拡大したり、赤外線吸収波長を変更することが可能となる。
あるいは又、本開示の撮像装置等において、
赤外線に基づき温度を検出する第１温度検出素子集合体を備えており、
第１温度検出素子集合体は、赤外線の入射に沿って上下に配設された２つの第１温度検出素子から成り、
第１温度検出素子集合体において、各第１温度検出素子が検出する赤外線の波長は同じであり、又は、異なっており、又は、各第１温度検出素子の赤外線吸収量は異なっている構成とすることができる。尚、このような本開示の撮像装置を、便宜上、『第４構成の撮像装置』と呼ぶ場合がある。２つの第１温度検出素子は、同じ第１信号線及び第１駆動線に接続されていてもよいし、異なる第１信号線及び第１駆動線に接続されていてもよい。
第１構成の撮像装置～第４構成の撮像装置において、第１温度検出素子は、第１基板の赤外線入射側に設けられていてもよいし、第１基板の赤外線入射側とは反対側に設けられていてもよい。
第１構成の撮像装置において、第１温度検出素子と第１温度検出素子との間に位置する第１基板の部分には、隔壁が形成されており；隔壁の底部は、被覆層と接合されている構成とすることができる。尚、このような構成の撮像装置を、便宜上、『フェース・ツー・バック構造の撮像装置』と呼ぶ。第２基板と対向する第１基板の面を『第１基板の第１面』と呼び、第１基板の第１面と対向する第１基板の面を『第１基板の第２面』と呼ぶ場合、第１温度検出素子は、第１基板の第２面側に設けられている。
そして、フェース・ツー・バック構造の撮像装置において、空所に露出した被覆層の露出面は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されており；隔壁の側壁は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている構成とすることができる。隔壁の側壁によって囲まれた隔壁内部は第１基板の一部から構成されている。場合によっては、隔壁内部は、隔壁の側壁を構成する材料と同じ材料から構成されていてもよいし、第１基板や隔壁の側壁を構成する材料とは異なる材料から構成されていてもよい。
あるいは又、フェース・ツー・バック構造の撮像装置において、空所に露出した被覆層の露出面は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている構成とすることができる。そして、このような構成を含むフェース・ツー・バック構造の撮像装置において、隔壁の側壁は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている構成とすることができる。
空所に露出した被覆層の露出面を構成する絶縁材料層として、酸化物から成る絶縁材料層（具体的には、例えば、ＳｉＯX（１≦Ｘ≦２）、ＳｉＯＦ、ＳｉＯＣ）、窒化物から成る絶縁材料層（具体的には、例えば、ＳｉＮ）、酸窒化物から成る絶縁材料層（具体的には、例えば、ＳｉＯＮ）、接着材料層を挙げることができるし、空所に露出した被覆層の露出面を構成する金属材料層として、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）を挙げることができるし、空所に露出した被覆層の露出面を構成する合金材料層として、これらの金属を含む合金層や半田層を挙げることができるし、空所に露出した被覆層の露出面を構成する炭素材料層として、カーボンフィルムやカーボンナノチューブを挙げることができる。
また、隔壁の側壁を構成する絶縁材料層、金属材料層、合金材料層、炭素材料層として、上述した各種材料を挙げることができる。
（空所に露出した被覆層の露出面を構成する絶縁材料層の材料，隔壁の側壁を構成する絶縁材料層の材料）の組み合わせとして、（絶縁材料層，絶縁材料層）、（絶縁材料層，金属材料層）、（絶縁材料層，合金材料層）、（絶縁材料層，炭素材料層）、（金属材料層，絶縁材料層）、（金属材料層，金属材料層）、（金属材料層，合金材料層）、（金属材料層，炭素材料層）、（合金材料層，絶縁材料層）、（合金材料層，金属材料層）、（合金材料層，合金材料層）、（合金材料層，炭素材料層）、（炭素材料層，絶縁材料層）、（炭素材料層，金属材料層）、（炭素材料層，合金材料層）、（炭素材料層，炭素材料層）の１６通りの組み合わせを挙げることができる。
空所に露出した被覆層の露出面を構成する絶縁材料層と、隔壁の側壁を構成する絶縁材料層とは、同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。空所に露出した被覆層の露出面を構成する金属材料層と、隔壁の側壁を構成する金属材料層とは、同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。空所に露出した被覆層の露出面を構成する合金材料層と、隔壁の側壁を構成する合金材料層とは、同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。空所に露出した被覆層の露出面を構成する炭素材料層と、隔壁の側壁を構成する炭素材料層とは、同じ材料から構成されていてもよいし、異なる材料から構成されていてもよい。後述するフェース・ツー・フェース構造の撮像装置においても同様である。但し、「隔壁の側壁」を『隔壁』と読み替えるものとする。
以上に説明した各種の好ましい構成を含むフェース・ツー・バック構造の撮像装置において、赤外線が入射する第１温度検出素子の側には、赤外線吸収層が形成されており；空所の底部に位置する被覆層の領域には、赤外線反射層が形成されている構成とすることができる。赤外線反射層は、空所の底部に位置する被覆層の部分に形成されていてもよいし、空所の底部に位置する被覆層の部分の一部に形成されていてもよいし、空所の底部に位置する被覆層の部分からはみ出るように形成されていてもよい。そして、この場合、赤外線吸収層は、第１温度検出素子の上方に形成されている構成とすることができる。具体的には、赤外線吸収層は、第１温度検出素子の上に形成された絶縁膜の上に形成されていてもよいし、赤外線吸収層と第１温度検出素子との間に隙間（空間）が存在する状態で赤外線吸収層を形成してもよい。更には、これらの場合、赤外線反射層は、被覆層の頂面（被覆層の頂面上、あるいは、被覆層の頂面の一部を含む）、又は、被覆層の内部に形成されている構成とすることができる。更には、これらの場合、赤外線吸収層が吸収すべき赤外線の波長をλIRとしたとき、赤外線吸収層と赤外線反射層との間の光学的距離（材料の厚さ及び屈折率を考慮した距離）Ｌ0は、
０．７５×λIR／２≦Ｌ0≦１．２５×λIR／２
又は、
０．７５×λIR／４≦Ｌ0≦１．２５×λIR／４
を満足する構成とすることができる。λIRとして、８μｍ乃至１４μｍを例示することができる。
あるいは又、以上に説明した各種の好ましい構成を含むフェース・ツー・バック構造の撮像装置において、赤外線が入射する第１温度検出素子の側には、第１赤外線吸収層が形成されており；空所の底部に位置する被覆層の領域には、赤外線反射層が形成されており；空所と対向する第１温度検出素子の側には、第２赤外線吸収層が形成されている構成とすることができる。赤外線反射層は、空所の底部に位置する被覆層の部分に形成されていてもよいし、空所の底部に位置する被覆層の部分の一部に形成されていてもよいし、空所の底部に位置する被覆層の部分からはみ出るように形成されていてもよい。そして、この場合、第１赤外線吸収層は、第１温度検出素子の上方に形成されている構成とすることができる。具体的には、第１赤外線吸収層は、第１温度検出素子の上に形成された絶縁膜の上に形成されていてもよいし、第１赤外線吸収層と第１温度検出素子との間に隙間（空間）が存在する状態で第１赤外線吸収層を形成してもよい。第２赤外線吸収層は、例えば、空所と対向する第１温度検出素子の面上に形成すればよいし、第１温度検出素子の上に形成された絶縁膜の上に形成されていてもよいし、第２赤外線吸収層と第１温度検出素子との間に隙間（空間）が存在する状態で第２赤外線吸収層を形成してもよい。更には、これらの場合、赤外線反射層は、被覆層の頂面（被覆層の頂面上、あるいは、被覆層の頂面の一部を含む）、又は、被覆層の内部に形成されている構成とすることができる。各赤外線吸収層は、赤外線を吸収するだけでなく、一部を透過し、一部を反射するため、透過や反射を低減する構造とすることで、より感度を向上させることができる。即ち、このような構成により、第１赤外線吸収層を透過した一部の赤外線が第２赤外線吸収層で更に吸収されるため、透過を低減させることができる。また、第１赤外線吸収層で反射した赤外線と第２赤外線吸収層で反射した赤外線が逆位相で打ち消し合い、反射を低減させることができる。また、第２赤外線吸収層を反射した赤外線と赤外線反射層を反射した赤外線が逆位相で打ち消し合い、反射を低減させることができる。更には、これらの場合、第１赤外線吸収層及び第２赤外線吸収層が吸収すべき赤外線の波長をλIRとし、第１赤外線吸収層と第２赤外線吸収層との光学的距離Ｌ1とし、第２赤外線吸収層と赤外線反射層との光学的距離をＬ2としたとき、
０．７５×λIR／４≦Ｌ1≦１．２５×λIR／４
０．７５×λIR／４≦Ｌ2≦１．２５×λIR／４
を満足する構成とすることができる。λIRとして、８μｍ乃至１４μｍを例示することができる。
あるいは又、上記の好ましい形態を含む第１構成の撮像装置において、第１温度検出素子と第１温度検出素子との間に位置する第１基板の部分と被覆層との間には、第１基板と独立して隔壁が形成されており；隔壁の底部は、被覆層と接合されている構成とすることができる。尚、このような構成の撮像装置を、便宜上、『フェース・ツー・フェース構造の撮像装置』と呼ぶ。隔壁は第１基板と異なる材料から構成されている。第１温度検出素子は、第１基板の第１面側に設けられている。
そして、フェース・ツー・フェース構造の撮像装置において、空所に露出した被覆層の露出面は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されており；隔壁は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている構成とすることができる。
あるいは又、フェース・ツー・フェース構造の撮像装置において、空所に露出した被覆層の露出面は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている構成とすることができる。そして、このような構成を含むフェース・ツー・フェース構造の撮像装置において、隔壁は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている構成とすることができる。
尚、空所に露出した被覆層の露出面を構成する絶縁材料層、金属材料層、合金材料層、炭素材料層、あるいは又、隔壁を構成する絶縁材料層、金属材料層、合金材料層、炭素材料層の具体例や組み合わせは、上述したフェース・ツー・バック構造の撮像装置における被覆層の露出面を構成する材料、隔壁の側壁を構成する材料に関して説明したと同様とすることができる。
以上に説明した各種の好ましい構成を含むフェース・ツー・フェース構造の撮像装置において、赤外線が入射する第１温度検出素子の側には、赤外線吸収層が形成されており；空所の底部に位置する被覆層の領域には、赤外線反射層が形成されている構成とすることができる。赤外線反射層は、空所の底部に位置する被覆層の部分に形成されていてもよいし、空所の底部に位置する被覆層の部分の一部に形成されていてもよいし、空所の底部に位置する被覆層の部分からはみ出るように形成されていてもよい。また、赤外線吸収層は、第１基板の第１面側に設けられていてもよいし、第１基板の第２面側に設けられていてもよいし、あるいは又、次に述べる保護基板に設けられていてもよい。そして、この場合、赤外線反射層は、被覆層の頂面（被覆層の頂面上、あるいは、被覆層の頂面の一部を含む）、又は、被覆層の内部に形成されている構成とすることができる。更には、これらの場合、赤外線吸収層が吸収すべき赤外線の波長をλIRとしたとき、赤外線吸収層と赤外線反射層との間の光学的距離Ｌ0は、
０．７５×λIR／２≦Ｌ0≦１．２５×λIR／２
又は、
０．７５×λIR／４≦Ｌ0≦１．２５×λIR／４
を満足する構成とすることができる。場合によっては、赤外線が入射する第１温度検出素子の側とは反対側に赤外線吸収層を形成してもよい。
あるいは又、以上に説明した各種の好ましい構成を含むフェース・ツー・フェース構造の撮像装置において、赤外線が入射する第１温度検出素子の側には、第１赤外線吸収層が形成されており；空所の底部に位置する被覆層の領域には、赤外線反射層が形成されており；空所と対向する第１温度検出素子の側には、第２赤外線吸収層が形成されている構成とすることができる。赤外線反射層は、空所の底部に位置する被覆層の部分に形成されていてもよいし、空所の底部に位置する被覆層の部分の一部に形成されていてもよいし、空所の底部に位置する被覆層の部分からはみ出るように形成されていてもよい。そして、この場合、第１赤外線吸収層は、第１基板の第１面側に設けられていてもよいし、第１基板の第２面側に設けられていてもよいし、あるいは又、次に述べる保護基板に設けられていてもよい。第２赤外線吸収層は、例えば、空所と対向する第１温度検出素子の面上に形成すればよいし、第１温度検出素子の上に形成された絶縁膜の上に空所と対向して形成されていてもよいし、第２赤外線吸収層と第１温度検出素子との間に隙間（空間）が存在する状態で第２赤外線吸収層を形成してもよい。更には、これらの場合、赤外線反射層は、被覆層の頂面（被覆層の頂面上、あるいは、被覆層の頂面の一部を含む）、又は、被覆層の内部に形成されている構成とすることができる。各赤外線吸収層は、赤外線を吸収するだけでなく、一部を透過し、一部を反射するため、透過や反射を低減する構造とすることで、より感度を向上させることができる。即ち、このような構成により、第１赤外線吸収層を透過した一部の赤外線が第２赤外線吸収層で更に吸収されるため、透過を低減させることができる。また、第１赤外線吸収層で反射した赤外線と第２赤外線吸収層で反射した赤外線が逆位相で打ち消し合い、反射を低減させることができる。また、第２赤外線吸収層を反射した赤外線と赤外線反射層を反射した赤外線が逆位相で打ち消し合い、反射を低減させることができる。更には、これらの場合、第１赤外線吸収層及び第２赤外線吸収層が吸収すべき赤外線の波長をλIRとし、第１赤外線吸収層と第２赤外線吸収層との光学的距離Ｌ1とし、第２赤外線吸収層と赤外線反射層との光学的距離をＬ2としたとき、
０．７５×λIR／４≦Ｌ1≦１．２５×λIR／４
０．７５×λIR／４≦Ｌ2≦１．２５×λIR／４
を満足する構成とすることができる。λIRとして、８μｍ乃至１４μｍを例示することができる。
更には、以上に説明した各種の好ましい構成を含むフェース・ツー・フェース構造の撮像装置において、赤外線が入射する第１基板の面側（第１基板の第２面側）に保護基板が配設されている構成とすることができる。そして、この場合、保護基板は、第１基板の面上（第１基板の第２面上）に配設されていてもよいし、第１基板の面の上方（第１基板の第２面の上方）に配設されていてもよい。また、以上に説明した各種の好ましい構成を含むフェース・ツー・バック構造の撮像装置において、赤外線が入射する第１基板の面（第１基板の第２面）の上方に保護基板が配設されている構成とすることができる。保護基板を構成する材料として、シリコン半導体基板、石英基板、プラスチック基板、プラスチックフィルム、ゲルマニウム基板、赤外線を透過する材料（具体的には、ＣａＦ2、ＢａＦ2、Ａｌ2Ｏ3、ＺｎＳｅ等）から成る基板を例示することができる。また、プラスチックとして、ポリエチレンを例示することができる。
更には、以上に説明した各種の好ましい形態、構成を含む第１構成の撮像装置にあっては、被覆層に熱伝導層が形成されている形態とすることができる。熱伝導層は、高い熱伝導性を有していてもよいし、逆に、低い熱伝導性を有していてもよい。高い熱伝導性を有する熱伝導層を構成する材料として、金属材料、カーボンフィルムやカーボンナノチューブといったカーボン系材料を挙げることができるし、低い熱伝導性を有する熱伝導層を構成する材料として、有機系材料を挙げることができる。熱伝導層は、限定するものではないが、第１温度検出素子アレイ領域の全面に形成することが好ましい。また、熱伝導層は、限定するものではないが、被覆層の内部であって、赤外線反射層の下方に配設することが望ましい。場合によっては、熱伝導層は赤外線反射層を兼ねていてもよい。
更には、以上に説明した各種の好ましい形態、構成を含む第１構成の撮像装置において、被覆層には温度制御層が形成されており、温度検知手段を更に有する構成とすることができ、これによって、第１温度検出素子の温度や温度分布を高い精度で制御することができる。ここで、温度制御層はヒータ（抵抗体、抵抗部材）として機能する構成とすることができ、例えば、温度制御層は配線を兼ねている構成とすることができる。具体的には、温度検知手段として、温度に依存した電気抵抗値の変化を測定することで温度を検出するシリコンダイオードやトランジスタ、ポリシリコン薄膜を例示することができるし、配線を兼ねる温度制御層を構成する材料として、タングステン膜等の金属系材料膜、ポリシリコン膜、チタン膜を例示することができるし、温度制御層を構成する材料として、ペリチェ効果を用いた積層膜、カーボン膜を例示することができる。場合によっては、温度制御層を第２基板に設けてもよい。更には、これらの場合、温度検知手段の温度検知結果に基づき、駆動回路は温度制御層を制御する（具体的には、例えば、温度制御層に流す電流を制御し、以て、温度制御層の発熱量を制御する）構成とすることができる。そして、これらの構成において、
第１構造体は、第１温度検出素子を備えた第１温度検出素子アレイ領域、及び、第１温度検出素子アレイ領域を取り囲む周辺領域を備えており、
温度制御層は第１温度検出素子アレイ領域に形成されている構成とすることができるし、あるいは又、
温度制御層は、第１温度検出素子アレイ領域の正射影像が存在する被覆層の領域に形成されている構成とすることができるし、あるいは又、
第１温度検出素子アレイ領域の正射影像が存在する第２基板の領域には、アナログ－デジタル変換回路が配設されていない構成とすることができる。アナログ－デジタル変換回路は発熱量が多いので、このような構成を採用することで、より一層温度の均一化を図ることができる。尚、このような温度制御層の配設は、第１温度検出素子ではなく周知の受光素子（可視光を受光する受光素子）が形成された構造に対して適用することもできる。また、場合によっては、温度制御層は赤外線反射層を兼ねていてもよい。
更には、以上に説明した各種の好ましい形態、構成を含む第１構成の撮像装置において、複数の第１温度検出素子を備えており、空所は、隣接する２×ｋ個の第１温度検出素子（但し、ｋは１以上の整数）において共有化されている形態とすることができる。
第２構成の撮像装置において、
各第１温度検出素子は、赤外線入射側に赤外線吸収層を有し、赤外線入射側とは反対側に赤外線反射層を有しており、
第１温度検出素子集合体において、各第１温度検出素子における赤外線吸収層と赤外線反射層との間の光学的距離Ｌ0は異なっており、
各第１温度検出素子における光学的距離Ｌ0は、第１温度検出素子を構成する赤外線吸収層が吸収すべき赤外線の波長をλIRとしたとき、
０．７５×λIR／２≦Ｌ0≦１．２５×λIR／２
又は、
０．７５×λIR／４≦Ｌ0≦１．２５×λIR／４
を満足する形態とすることができる。そして、このような好ましい形態を含む第２構成の撮像装置において、
各第１温度検出素子は、赤外線入射側に赤外線吸収層を有し、赤外線入射側とは反対側に赤外線反射層を有しており、
第１温度検出素子集合体において、各第１温度検出素子における赤外線吸収層を構成する材料、構成、構造、又は、赤外線反射層を構成する材料、構成、構造、又は、赤外線吸収層を構成する材料、構成、構造及び赤外線反射層を構成する材料、構成、構造は、異なっている形態とすることができる。即ち、
（ケースＡ）各第１温度検出素子における赤外線吸収層を構成する材料、構成、構造が異なっており、赤外線反射層を構成する材料、構成、構造は同じである形態
（ケースＢ）各第１温度検出素子における赤外線反射層を構成する材料、構成、構造が異なっており、赤外線吸収層を構成する材料、構成、構造は同じである形態
（ケースＣ）各第１温度検出素子における赤外線吸収層を構成する材料、構成、構造が異なっており、赤外線反射層を構成する材料、構成、構造が異なっている形態
とすることができる。
第３構成の撮像装置において、
各第１温度検出素子は、赤外線入射側に赤外線吸収層を有し、赤外線入射側とは反対側に赤外線反射層を有しており、
第１温度検出素子集合体において、各第１温度検出素子における赤外線吸収層を構成する材料、又は、赤外線反射層を構成する材料、又は、赤外線吸収層を構成する材料及び赤外線反射層を構成する材料は、異なっている形態とすることができる。そして、このような好ましい形態を含む第３構成の撮像装置において、
各第１温度検出素子は、赤外線入射側に赤外線吸収層を有し、赤外線入射側とは反対側に赤外線反射層を有し、
第１温度検出素子集合体において、各第１温度検出素子における赤外線吸収層、又は、赤外線反射層、又は、赤外線吸収層及び赤外線反射層の面積、又は、厚さ、又は、面積及び厚さは異なっている形態とすることができる。即ち、
（ケースａ）各第１温度検出素子における赤外線吸収層の面積が異なっており、赤外線反射層の面積は同じである形態
（ケースｂ）各第１温度検出素子における赤外線反射層の面積が異なっており、赤外線吸収層の面積は同じである形態
（ケースｃ）各第１温度検出素子における赤外線吸収層の面積が異なっており、赤外線反射層の面積が異なっている形態
（ケースｄ）各第１温度検出素子における赤外線吸収層の厚さが異なっており、赤外線反射層の厚さは同じである形態
（ケースｅ）各第１温度検出素子における赤外線反射層の厚さが異なっており、赤外線吸収層の厚さは同じである形態
（ケースｆ）各第１温度検出素子における赤外線吸収層の厚さが異なっており、赤外線反射層の厚さが異なっている形態
（ケースｇ）各第１温度検出素子における赤外線吸収層の面積及び厚さが異なっており、赤外線反射層の面積及び厚さは同じである形態
（ケースｈ）各第１温度検出素子における赤外線反射層の面積及び厚さが異なっており、赤外線吸収層の面積及び厚さは同じである形態
（ケースｉ）各第１温度検出素子における赤外線吸収層の面積及び厚さが異なっており、赤外線反射層の面積及び厚さが異なっている形態
とすることができる。
第２構成の撮像装置あるいは第３構成の撮像装置において、第１温度検出素子集合体を構成する第１温度検出素子の数は、２以上であればよい。
第２構造体における駆動回路を被覆する被覆層は、例えば、酸化シリコン系材料、窒化シリコン系材料、酸窒化シリコン系材料、各種有機材料から構成することができる。被覆層は、単層構成であってもよいし、複数層の積層構造を有していてもよい。
第１構造体と第２構造体との積層、具体的には、第１基板と被覆層との接合、より具体的には、隔壁の底部と被覆層との接合方法として、例えば、脱水縮合によるシリコン－酸素共有結合の形成といった方法（Ｓｉ－ＳｉＯ2に基づく常温接合法）、ＳｉＯ2－ＳｉＯ2に基づく常温接合法を挙げることができる。あるいは又、第１駆動線及び第１信号線を介しての第１温度検出素子と駆動回路との接続、第２駆動線及び第２信号線を介しての駆動回路と第２温度検出素子との接続、第３駆動線及び第１信号線を介しての駆動回路と第３素子との接続において、コンタクトホールやビヤホール、各種パッド部を設ける場合、これらのコンタクトホールやビヤホール、各種パッド部といった接続部を用いて、第１構造体と第２構造体とを積層してもよい。
接続部を構成する材料として、銅（Ｃｕ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、金（Ａｕ）、カーボンナノチューブやグラフェン等のカーボン、チタン－タングステン合金（ＴｉＷ）、ポリシリコンを挙げることができる。コンタクトホールやビヤホール［スルーチップビヤ（ＴＣＶ）あるいはスルーシリコンビヤ（ＴＳＶ）とも呼ばれる］の形成方法として、各種ＣＶＤ法や各種ＰＶＤ法を挙げることができる。尚、これらの接続孔は、また、駆動回路を構成する配線や配線層を構成する材料としても、上記と同様の材料を挙げることができる。
あるいは又、金属層又は合金層の形成し、常温にて、あるいは、加熱した状態で、圧力（加重）を加えて、直接、接合する方法（金属－金属接合法）を挙げることができる。
パッド部を構成する材料として、ハンダ・ボール、ハンダ・ペースト、ＡｕＳｎ共晶ハンダ、半田やインジウム、金（Ａｕ）等を含むバンプ、所謂低融点金属（合金）材料や半田材料、ロウ材を用いることができ、例えば、Ｉｎ（インジウム：融点１５７゜Ｃ）；インジウム－金系の低融点合金；Ｓｎ80Ａｇ20（融点２２０～３７０゜Ｃ）、Ｓｎ95Ｃｕ5（融点２２７～３７０゜Ｃ）等の錫（Ｓｎ）系高温はんだ；Ｐｂ97.5Ａｇ2.5（融点３０４゜Ｃ）、Ｐｂ94.5Ａｇ5.5（融点３０４～３６５゜Ｃ）、Ｐｂ97.5Ａｇ1.5Ｓｎ1.0（融点３０９゜Ｃ）等の鉛（Ｐｂ）系高温はんだ；Ｚｎ95Ａｌ5（融点３８０゜Ｃ）等の亜鉛（Ｚｎ）系高温はんだ；Ｓｎ5Ｐｂ95（融点３００～３１４゜Ｃ）、Ｓｎ2Ｐｂ98（融点３１６～３２２゜Ｃ）等の錫－鉛系標準はんだ；Ａｕ88Ｇａ12（融点３８１゜Ｃ）等のろう材（以上の添字は全て原子％を表す）を挙げることができるし、パッド部の形成方法として、各種ＣＶＤ法や各種ＰＶＤ法、各種印刷法を挙げることができる。パッド部部同士を接続するためには、これらの材料を加熱すればよい。あるいは又、半田やインジウム、金（Ａｕ）等を含むバンプを用いる方法、チップ・オン・チップ方式に基づく方法を挙げることができる。
赤外線吸収層を構成する材料として、クロム（Ｃｒ）及びその合金、アルミニウム（Ａｌ）及びその合金、これらの材料から成る層と例えばＳｉＯ2膜やＳｉＮ膜との積層構造を例示することができる。赤外線吸収層において赤外線が吸収される結果発生した熱は、第１温度検出素子に確実に伝熱されることが望ましい。また、赤外線吸収層は、赤外線吸収層を構成する導電体材料や抵抗体材料のシート抵抗値が３７７Ω□±３０％の範囲になるよう厚さに設定することが望ましい。赤外線反射層を構成する材料として、赤外線吸収層とは特性（例えば、面積抵抗率、シート抵抗値）が異なるアルミニウム（Ａｌ）及びその合金、金（Ａｕ）及びその合金、銀（Ａｇ）及びその合金、銅（Ｃｕ）及びその合金、白金（Ｐｔ）及びその合金、これらの材料から成る層の積層構造を例示することができる。赤外線反射層は、被覆層の露出面を構成する金属材料層や合金材料層を兼ねていてもよい。
第１温度検出素子が配置される空間は、減圧され、また、真空（真空に近い低圧を含み、以下においても同様）とされていることが好ましい。空所も、減圧され、また、真空とされていることが好ましい。あるいは又、撮像装置、全体は、減圧され、また、真空にされたパッケージあるいは容器（ケース）内に格納されていることが好ましい。
赤外線入射側の撮像装置には、必要に応じて、赤外線の反射を防止する構造や、特定周波数の赤外線のみを通すための赤外線フィルタ、回折格子やレンズ等の集光素子を配設してもよい。
以上に説明した各種の好ましい形態、構成を含む第１構成の撮像装置～第４構成の撮像装置とを、任意に組み合わせることができる。組み合わせは、２種類の構成の撮像装置だけでなく、３種類以上の構成の撮像装置とすることもできる。
本開示の撮像装置等において、第１の方向、及び、第１の方向とは異なる第２の方向に（具体的には、例えば、２次元マトリクス状に）配列され、赤外線に基づき温度を検出する複数の第１温度検出素子あるいは第１温度検出素子集合体の数として、６４０×４８０（ＶＧＡ）、３２０×２４０（ＱＶＧＡ）、１６０×１２０（ＱＱＶＧＡ）、６１２×５１２、１９８０×１０８０（及びその整数倍）、２０４８×１０８０（及びその整数倍）を例示することができる。第１の方向と第２の方向とは、直交していることが好ましいが、これに限定するものではなく、上記画素数の画素配列において、画素を市松状に除去して、斜め４５度回転した配列としてもよい。
本開示における撮像装置等は、例えば、赤外線カメラ、暗視カメラ、サーモグラフ、車載カメラ（人検知）、エアコンディショナー（人検知センサ）、電子レンジに対して適用することができる。尚、場合によっては、本開示における撮像装置等は、赤外線に基づき温度を検出する温度検出センサと云い換えることもできる。
実施例１は、本開示の第１の態様に係る撮像装置に関する。実施例１の撮像装置にあっては、対となった１つの第１温度検出素子及び第１つの２温度検出素子に対して１つの駆動回路が設けられている。実施例１の撮像装置の等価回路図を図１に示す。また、実施例１の撮像装置の第１温度検出素子を含む領域（第１温度検出素子アレイ領域）の模式的な一部端面図を図２に示し、模式的な部分的平面図を図３に示し、実施例１の撮像装置における第１構造体及び第２構造体の模式的な分解斜視図を図４に示す。実施例１の撮像装置は、具体的には、フェース・ツー・バック構造の撮像装置である。ここで、図２は、図３の矢印Ａ－Ａに沿った模式的な一部端面図である。また、図３において、絶縁膜や赤外線吸収層の図示を省略し、明確化のために空所、信号線、配線に斜線を付し、駆動線を点線で示し、ｐｎ接合ダイオードを記号で示している。
実施例１の撮像装置、あるいは、後述する実施例２～実施例９の撮像装置は、
第１構造体２０、及び、第１構造体２０に積層された第２構造体４０から構成されており、
第１構造体２０には、第１基板２１、及び、第１基板２１に設けられ、赤外線に基づき温度を検出する第１温度検出素子１６が備えられており、
第２構造体４０には、第２基板４１、及び、第２基板４１に設けられ、第１駆動線７２Ａ及び第１信号線７１Ａを介して第１温度検出素子１６が接続された駆動回路１０Ａが備えられており、
第２駆動線７２Ｂ及び第２信号線７１Ｂを介して駆動回路１０Ａに接続された温度参照用の第２温度検出素子１７を更に備えており、
駆動回路１０Ａは、スイッチ回路１０１、第１電流源８２Ａ、第２電流源８２Ｂ、差動増幅器８３、及び、アナログ－デジタル変換回路（ＡＤＣ）８４を備えている。
そして、第１温度検出素子１６が接続された第１信号線７１Ａは、スイッチ回路１０１の第１入力端部１０１Ａに接続されており、
第２温度検出素子１７が接続された第２信号線７１Ｂは、スイッチ回路１０１の第２入力端部１０１Ｂに接続されており、
スイッチ回路１０１の第１出力端部１０１Ｃは、差動増幅器８３の第１入力端部８３Ａに接続されており、
スイッチ回路１０１の第２出力端部１０１Ｄは、差動増幅器８３の第２入力端部８３Ｂに接続されており、
第１電流源８２Ａは、差動増幅器８３の第１入力端部８３Ａに接続されており、
第２電流源８２Ｂは、差動増幅器８３の第２入力端部８３Ｂに接続されており、
差動増幅器８３の出力端部８３Ｃは、アナログ－デジタル変換回路８４の入力部に接続されている。差動増幅器８３は、アナログ・フロント・エンド（ＡＦＥ）に含まれている。アナログ－デジタル変換回路（ＡＤＣ）８４は、例えば、デルタ－シグマ変調型（ΔΣ変調型）アナログ－デジタル変換回路から構成されている。
更には、スイッチ回路１０１において、スイッチ回路１０１の第１入力端部１０１Ａと第１出力端部１０１Ｃが接続される場合、スイッチ回路１０１の第２入力端部１０１Ｂと第２出力端部１０１Ｄが接続され、スイッチ回路１０１の第１入力端部１０１Ａと第２出力端部１０１Ｄが接続される場合、スイッチ回路１０１の第２入力端部１０１Ｂと第１出力端部１０１Ｃが接続される。スイッチ回路１０１として、例えば、所謂バタフライスイッチ回路を挙げることができる。
実施例１の撮像装置にあっては、更に、第１の方向（行方向）及び第１の方向とは異なる第２の方向（列方向）に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、１つの第１温度検出素子１６及び１つの第２温度検出素子１７から成る温度検出素子ブロックに対して、１つの駆動回路１０Ａが設けられている。図１において、第１温度検出素子１６、第２温度検出素子１７及び駆動回路１０Ａを、纏めて、参照番号１０ａで表示している。
第１温度検出素子１６の下方の第２基板４１の領域に、第２温度検出素子１７及び駆動回路１０Ａが設けられている。第２構造体４０において、駆動回路１０Ａが形成された層を、模式的に参照番号４２で示す。第１温度検出素子１６に関しては、後に詳しく説明する。第２温度検出素子１７は半導体温度センサ素子から成る。撮像装置の構成、構造、第２温度検出素子１７の構成、構造に依存して、第２温度検出素子１７を第１基板２１に設けてもよい。以下の実施例においても同様である。
第１構造体２０は、図４に示すように、第１温度検出素子１６を備えた第１温度検出素子アレイ領域１１（点線で囲んで示す）、及び、第１温度検出素子アレイ領域１１を取り囲む周辺領域１２を有しており、第２構造体４０は中央領域１３及び周辺領域１４を有している。駆動部を構成する垂直走査回路８１及び水平走査回路８５は、第２構造体４０の周辺領域１４及び中央領域１３に設けられている。また、第２構造体４０の中央領域１３には、更に、例えば、駆動回路１０Ａを構成するＣＰＵ（あるいはＤＳＰ）、信号処理回路、記憶装置（例えば、メモリや不揮発性メモリ素子）等が配置されている。尚、ＣＰＵ（あるいはＤＳＰ）、信号処理回路、記憶装置の図示は省略した。第１温度検出素子１６毎に、動作時の補正のための補正係数が不揮発性メモリ素子に記憶されている。不揮発性メモリ素子に記憶する動作時の補正のための補正係数として、例えば、デジタル信号処理において画素毎に１次関数による補正を行うためのオフセット値とゲイン値を挙げることができる。このような補正により、画素毎の製造ばらつきに起因する赤外線吸収率の違いや画素から半導体基板ヘの熱伝導の違いを補正可能にする。同様に、不良画素・不良列等を目立たたなくするために行うデジタル信号処理による欠陥補正の要不要を表すフラグも、不揮発性メモリ素子に記憶しておくことが望ましい。
第１基板２１に設けられた第１温度検出素子１６は、第１基板２１に設けられた第１信号線７１Ａ、第１基板２１及び第２基板４１に設けられた接続孔（コンタクトホール）７４、並びに、第２基板４１に設けられた第１信号線（図２には図示せず）を介して、第２基板４１に設けられたスイッチ回路１０１の第１入力端部１０１Ａに接続されている。また、駆動部を構成する垂直走査回路８１から延びる第１駆動線７２Ａ（図２には図示せず）は、第２構造体４０の周辺領域１４及び第１構造体２０の周辺領域１２に設けられた接続孔（図示せず）へと延び、この接続孔から第１基板２１の上を第１駆動線７２Ａが第１温度検出素子１６まで延び、第１温度検出素子１６に接続されている。
第２基板４１に設けられた第２温度検出素子１７は、第２基板４１に設けられた第２信号線７１Ｂ（図２には図示せず）を介して、第２基板４１に設けられたスイッチ回路１０１の第２入力端部１０１Ｂに接続されている。また、駆動部を構成する垂直走査回路８１から延びる第２駆動線７２Ｂ（第２基板４１に設けられているが、図２には図示せず）は、第２温度検出素子１７に接続されている。
アナログ－デジタル変換回路８４の出力部は、出力線７３に接続され、出力線７３は水平走査回路８５に接続されている。各種駆動線、各種信号線は、撮像装置の構成、構造に依存して、第１基板及び第２基板に跨がって形成されていてもよい。以下の実施例においても同様である。
以下、実施例１の撮像装置の動作を説明するが、時刻ｔ0からｔ1の期間Δｔ1、時刻ｔ1からｔ2の期間Δｔ2、後述する時刻ｔ2からｔ3の期間Δｔ3、時刻ｔ3からｔ4の期間Δｔ4における信号やノイズの値を、以下のとおり定義する。尚、差動増幅器８３への入力前、差動増幅器８３からの出力後において、信号やノイズの値は変化するが、同じ記号で表示する。
期間Δｔ1：
第１温度検出素子１６の出力 ：ＳｇA1
第２温度検出素子１７の出力 ：ＳｇB1
第１電流源８２Ａによって生成されるノイズ ：Ｎｚ（ＰＳ）A1
第２電流源８２Ｂによって生成されるノイズ ：Ｎｚ（ＰＳ）B1
差動増幅器８３の第１入力端部８３Ａにおける
トランジスタによって生成されるノイズ ：Ｎｚ（ＡＰ）A1
差動増幅器８３の第２入力端部８３Ｂにおける
トランジスタによって生成されるノイズ ：Ｎｚ（ＡＰ）B1
期間Δｔ2：
第１温度検出素子１６の出力 ：ＳｇA2
第２温度検出素子１７の出力 ：ＳｇB2
第１電流源８２Ａによって生成されるノイズ ：Ｎｚ（ＰＳ）A2
第２電流源８２Ｂによって生成されるノイズ ：Ｎｚ（ＰＳ）B2
差動増幅器８３の第１入力端部８３Ａにおける
トランジスタによって生成されるノイズ ：Ｎｚ（ＡＰ）A2
差動増幅器８３の第２入力端部８３Ｂにおける
トランジスタによって生成されるノイズ ：Ｎｚ（ＡＰ）B2
期間Δｔ3：
第１温度検出素子１６の出力 ：ＳｇA3
第２温度検出素子１７の出力 ：ＳｇB3
第１電流源８２Ａによって生成されるノイズ ：Ｎｚ（ＰＳ）A3
第２電流源８２Ｂによって生成されるノイズ ：Ｎｚ（ＰＳ）B3
差動増幅器８３の第１入力端部８３Ａにおける
トランジスタによって生成されるノイズ ：Ｎｚ（ＡＰ）A3
差動増幅器８３の第２入力端部８３Ｂにおける
トランジスタによって生成されるノイズ ：Ｎｚ（ＡＰ）B3
期間Δｔ4：
第１温度検出素子１６の出力 ：ＳｇA4
第２温度検出素子１７の出力 ：ＳｇB4
第１電流源８２Ａによって生成されるノイズ ：Ｎｚ（ＰＳ）A4
第２電流源８２Ｂによって生成されるノイズ ：Ｎｚ（ＰＳ）B4
差動増幅器８３の第１入力端部８３Ａにおける
トランジスタによって生成されるノイズ ：Ｎｚ（ＡＰ）A4
差動増幅器８３の第２入力端部８３Ｂにおける
トランジスタによって生成されるノイズ ：Ｎｚ（ＡＰ）B4
ところで、実施例１の撮像装置にあっては、電流源８２Ａ，８２Ｂ及び差動増幅器８３の入力段を構成するトランジスタにおいて発生するノイズが主たるノイズ（１／ｆノイズ）であり、実施例１の撮像装置にあってはこれらのノイズの低減を図っている。
先ず、期間Δｔ1（時刻ｔ0からｔ1の期間）にあっては、スイッチ回路１０１において、スイッチ回路１０１の第１入力端部１０１Ａと第１出力端部１０１Ｃが接続され、スイッチ回路１０１の第２入力端部１０１Ｂと第２出力端部１０１Ｄが接続されているとする。この状態において、第１温度検出素子１６の出力ＳｇA1はスイッチ回路１０１の第１出力端部１０１Ｃに現れ、差動増幅器８３の第１入力端部８３Ａに入力される。また、第２温度検出素子１７の出力ＳｇB1はスイッチ回路１０１の第２出力端部１０１Ｄに現れ、差動増幅器８３の第２入力端部８３Ｂに入力される。そして、差動増幅器８３の出力端部８３Ｃから、以下の信号Ａがアナログ－デジタル変換回路８４に入力され、アナログ－デジタル変換回路８４からの出力が、出力線７３を介して水平走査回路８５に送られる。
信号Ａ＝ ｛ＳｇA1＋Ｎｚ（ＰＳ）A1＋Ｎｚ（ＡＰ）A1｝
－｛ＳｇB1＋Ｎｚ（ＰＳ）B1＋Ｎｚ（ＡＰ）B1｝
次に、期間Δ2（時刻ｔ1からｔ2の期間）にあっては、スイッチ回路１０１において、スイッチ回路１０１の第１入力端部１０１Ａと第２出力端部１０１Ｄが接続され、スイッチ回路１０１の第２入力端部１０１Ｂと第１出力端部１０１Ｃが接続される。この状態において、第１温度検出素子１６の出力ＳｇA2はスイッチ回路１０１の第２出力端部１０１Ｄに現れ、差動増幅器８３の第２入力端部８３Ｂに入力される。また、第２温度検出素子１７の出力ＳｇB2はスイッチ回路１０１の第１出力端部１０１Ｃに現れ、差動増幅器８３の第１入力端部８３Ａに入力される。そして、差動増幅器８３の出力端部８３Ｃから、以下の信号Ｂがアナログ－デジタル変換回路８４に入力され、アナログ－デジタル変換回路８４からの出力が、出力線７３を介して水平走査回路８５に送られる。
信号Ｂ＝ ｛ＳｇB2＋Ｎｚ（ＰＳ）A2＋Ｎｚ（ＡＰ）A2｝
－｛ＳｇA2＋Ｎｚ（ＰＳ）B2＋Ｎｚ（ＡＰ）B2｝
水平走査回路８５においては、信号Ａから信号Ｂが減算される。そして、得られた信号Ｃが信号処理回路に送出される。
信号Ｃ＝信号Ａ－信号Ｂ
＝ ［｛ＳｇA1＋Ｎｚ（ＰＳ）A1＋Ｎｚ（ＡＰ）A1｝
－｛ＳｇB1＋Ｎｚ（ＰＳ）B1＋Ｎｚ（ＡＰ）B1｝］
－［｛ＳｇB2＋Ｎｚ（ＰＳ）A2＋Ｎｚ（ＡＰ）A2｝
－｛ＳｇA2＋Ｎｚ（ＰＳ）B2＋Ｎｚ（ＡＰ）B2｝］
＝（ＳｇA1＋ＳｇA2）－（ＳｇB1＋ＳｇB2）
＋Ｎｚ（ＰＳ）A1－Ｎｚ（ＰＳ）A2－Ｎｚ（ＰＳ）B1＋Ｎｚ（ＰＳ）B2
＋Ｎｚ（ＡＰ）A1－Ｎｚ（ＡＰ）A2－Ｎｚ（ＡＰ）B1＋Ｎｚ（ＡＰ）B2 （１）
ここで、第１温度検出素子１６の出力及び第２温度検出素子１７の出力及びノイズの値が、期間Δｔ1と期間Δｔ2との間で変化が無いと仮定すれば、上記の式（１）の右辺の第３項及び第４項は「０」となり、ノイズはキャンセルされ、信号Ｃは以下のとおりとなる。
信号Ｃ＝２（ＳｇA1－ＳｇB1）
以上の処理を、１行に配設された第１温度検出素子１６及び第２温度検出素子１７に対して行った後、次の行に配設された第１温度検出素子１６及び第２温度検出素子１７に対して行う、といった処理を、順次、行えばよい。
以上のとおり、実施例１の撮像装置にあっては、電流源８２Ａ，８２Ｂ及び差動増幅器８３の入力段を構成するトランジスタにおいて発生するノイズ、具体的には、１／ｆノイズを効果的に除去することができる。尚、１／ｆノイズは時間周波数の低い成分のパワーが支配的であり、期間Δｔ1及び期間Δｔ2の短い時間間隔では時間周波数の低いノイズ成分の変化が「０」に近いとみなせるため、１／ｆノイズの除去を効果的に行うことができる。また、第１電流源８２Ａと第２電流源８２Ｂのオフセットのキャンセル、差動増幅器８３の入力部のオフセットのキャンセルを行うこともできる。しかも、対となった１つの第１温度検出素子１６及び１つの第２温度検出素子１７に対して１つの駆動回路１０Ａが設けられているので、１フレーム当たりの第１温度検出素子１６からの信号の積分時間を長くすることが可能となり、一層のノイズ低減を図ることができる。また、第１温度検出素子１６及び第２温度検出素子１７を用いることで、温度測定精度の向上を図ることができる。
図２２に一例を示すシングルスロープ型アナログ－デジタル変換回路から成るＡＤ変換回路４００は、
ランプ電圧生成器（参照電圧生成部）４０１、
温度検出素子等によって取得されたアナログ信号と、ランプ電圧生成器（参照電圧生成部）４０１からのランプ電圧とが入力される比較器（コンパレータ）４０２、及び、
制御回路１０Ａに設けられたクロック供給部（図示せず）からクロックＣＫが供給され、比較器４０２の出力信号に基づいて動作するカウンタ部４０３、
を有する。
図２３Ａに一例を示すΔΣＡＤ変換回路４１０は、少なくとも、積分器４１１、量子化器（比較器、コンパレータ）４１２、遅延回路４１３、フィードバック系の一部を形成するデジタル－アナログ変換回路（ＤＡ変換回路）４１４、及び、入力部として機能し、レベルシフト機能を有する加算器４１５を備えている。そして、ΔΣＡＤ変換回路４１０においては、温度検出素子等からのアナログ信号は、積分器４１１、量子化器４１２を通されて１ビットデータとされ、デシメーション回路（デシメーションフィルタ回路）４２１に出力される。デシメーション回路（デシメーションフィルタ回路）４２１にあっては、１ビットデータが多ビット化され、基本的にタイムスロット毎に「１」の数をデジタル加算する。尚、アナログ－デジタル変換回路（ＡＤＣ）としてΔΣＡＤ変換回路を使用する場合、バタフライスイッチの切り替えに伴ってデシメーション回路に与える係数の符号を反転させることで、図１の水平走査回路８５の内部で行う信号の減算をアナログ－デジタル変換回路の内部で行う構成とすることもできる。この場合、係数の符号を急速に反転する構成でもよく、また、係数を時刻の区分多項式等により作成した連続関数によって正の値から負の値へと、又は、負の値から正の値へと、緩慢に変化させる構成としてもよい。係数の符号を急速に反転する構成は、減算すべき２信号間のクロストークを最小にできる利点がある一方で、量子化ノイズの増加を招く可能性がある。これは、ΔΣＡＤ変換回路における１ビット変換では量子化ノイズの一部が次の変換に繰り越される性質があり、繰り越した量子化ノイズがデシメーション回路による加算平均によって通常減衰するべきところ減算によって増大する場合があるからである。繰り越した量子化ノイズが増大する欠点は係数変化を時間的に緩慢にすることによって低減することができる。
図２３Ａには、１次のΔΣＡＤ変調回路４１０を例に示しているが、ｎ次、例えば、図２３Ｂに示すように、２次のΔΣＡＤ変換回路４１０Ａを適用することもできる。また、図２３Ｂに示す例では、デシメーションフィルタ回路として、２次のデシメーションフィルタ回路が適用される。但し、デシメーションフィルタ回路として、３次のデシメーションフィルタ回路を適用することも可能である。２次のΔΣＡＤ変換回路４１０Ａは、図２３Ｂに示すように、インクリメンタル型ΔΣＡＤ変換回路として構成され、ΔΣ変調器としての２つの積分器４１１1，４１１2、２つの遅延回路４１３1，４１３2、２つのＤＡ変換回路４１４1，４１４2、及び、２つの加算器４１５1，４１５2を備えている。尚、２次のΔΣＡＤ変調器を使用する場合にも、バタフライスイッチの切り替えに伴ってデシメーション回路に与える係数の符号を反転させることによって、水平走査回路８５で行う信号の減算と同等の作用を生じさせる構成としてもよい。符号を急激に切り替える構成としてもよいし、フィルタ係数を、負の値から正の値へと、また、正の値から負の値へと、緩慢に変化させる構成としてもよい点も、１次の場合と同様である。
実施例２は実施例１の変形である。実施例１の撮像装置にあっては、対となった複数（Ｐ［個］）の第１温度検出素子及び１つの第２温度検出素子に対して１つの駆動回路が設けられている。実施例２の撮像装置の等価回路図を図５に示し、温度検出素子ブロックの等価回路図を図６に示す。尚、図５において、温度検出素子ブロック１５、第２温度検出素子１７、マルチプレクサ回路１８及び駆動回路１０Ａを、纏めて、参照番号１０ｂで表示している。
実施例２の撮像装置にあっては、第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、
複数（Ｐ［個］）の第１温度検出素子１６及び１つの第２温度検出素子１７から成る温度検出素子ブロック１５に対して、１つの駆動回路１０Ａが設けられており、
各温度検出素子ブロック１５において、複数（Ｐ［個］）の第１温度検出素子１６は同じ第１駆動線７２Ａに接続されており、複数（Ｐ［個］）の第１温度検出素子１６のそれぞれに接続された第１信号線７１Ａは、駆動回路１０Ａに備えられたマルチプレクサ回路１８を介してスイッチ回路１０１の第１入力端部１０１Ａに接続されている。
ここで、図６に図示した例では、Ｐ＝４とした。温度検出素子ブロック１５を構成する４つの第１温度検出素子１６は、例えば、行方向×列方向に２×２で配列すればよい。但し、これに限定されるものではなく、例えば、３×３、４×４等とすることもできる。
実施例２の撮像装置の動作にあっては、先ず、温度検出素子ブロック１５を構成する４つの第１温度検出素子１６の内の第１番目の第１温度検出素子１６と、第２温度検出素子１７との間で、実施例１において説明した撮像装置の動作を行う。次いで、温度検出素子ブロック１５を構成する４つの第１温度検出素子１６の内の第２番目、第３番目、第４番目の第１温度検出素子１６と、第２温度検出素子１７との間で、順次、実施例１において説明した撮像装置の動作を行えばよい。
実施例３は、実施例１～実施例２の変形である。実施例３の撮像装置の等価回路図を図７に示す。尚、図７において、第１温度検出素子１６、第２温度検出素子１７、第３素子１９及び駆動回路１０Ａを、纏めて、参照番号１０ｃで表示している。実施例３の撮像装置にあっては、
第３駆動線７２Ｃ及び第１信号線７１Ａを介して駆動回路１０Ａに接続されたゲイン測定用の第３素子１９を更に備えており、
第３素子１９の出力電圧は第２温度検出素子１７の出力電圧と異なる。
第３素子１９の出力電圧と第２温度検出素子１７の出力電圧とを異ならせるためには、前述したとおりの各種手段を採用すればよい。また、第３素子１９は、例えば、第２の方向（行方向）に沿って、１列ごとに１つずつ、配設すればよい。
実施例３の撮像装置にあっては、１フレームに１回、第１温度検出素子１６を作動させる代わりに、第３素子を作動させる。これによって、アナログ回路の列毎のゲインのバラツキ、即ち、第１の方向に沿ったゲインのバラツキを求めることができる。そして、ゲインのバラツキに基づく補正係数をメモリに記憶し、次の１フレームにおいて、得られるアナログ－デジタル変換値に補正係数を乗ずることで、第１の方向に沿ったゲインのバラツキ発生の抑制を図ることができる。即ち、撮像装置によって得られる画像における縦筋の発生を抑制することができる。
実施例４も実施例１の変形である。実施例４の撮像装置にあっては、１列を占める第１温度検出素子及び第２温度検出素子に１つの駆動回路が設けられている。実施例４の撮像装置の等価回路図を図８に示す。
実施例４の撮像装置にあっては、第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、
第２の方向に沿って１列を占めるＮ［個］（但し、Ｎ≧２）の第１温度検出素子１６及びＮ［個］の第２温度検出素子１７に対して、１つの駆動回路１０Ｂが設けられている。Ｎの値は、撮像装置の仕様に依る。
実施例４の撮像装置においても、差動増幅器８３は、アナログ・フロント・エンド（ＡＦＥ）に含まれている。アナログ－デジタル変換回路（ＡＤＣ）８４は、例えば、シングルスロープ型アナログ－デジタル変換回路から構成されている。また、実施例４の撮像装置において、第１電流源８２Ａ及び第２電流源８２Ｂは、差動増幅器８３の近傍に配設されている。
第１温度検出素子１６の下方の第２基板４１の領域に、第２温度検出素子１７が設けられている。駆動部を構成する垂直走査回路８１及び水平走査回路８５は、第２構造体４０の周辺領域１４及び中央領域１３に設けられている。第２構造体４０における中央領域１３には、更に、例えば、駆動回路１０Ｂを構成するＣＰＵ（あるいはＤＳＰ）、信号処理回路、記憶装置（例えば、メモリや不揮発性メモリ素子）等が配置されている。尚、ＣＰＵ（あるいはＤＳＰ）、信号処理回路、記憶装置の図示は省略した。第１温度検出素子１６毎に、動作時の補正のための補正係数が不揮発性メモリ素子に記憶されている。
第１基板２１に設けられた第１温度検出素子１６は、第１基板２１に設けられた第１信号線７１Ａ、第１構造体２０の周辺領域１２及び第２構造体４０の周辺領域１４に設けられた接続孔（図示せず）、第２基板４１に設けられた第１信号線（図示せず）を介して、第２基板４１に設けられたスイッチ回路１０１の第１入力端部１０１Ａに接続されている。また、第１温度検出素子１６は、第１基板２１に設けられた第１駆動線７２Ａ、第１構造体２０の周辺領域１２及び第２構造体４０の周辺領域１４に設けられた接続孔（図示せず）、第２基板４１に設けられた第１駆動線（図示せず）を介して、第２基板４１に設けられた垂直走査回路８１に接続されている。
また、第２基板４１に設けられた第２温度検出素子１７は、第２基板４１に設けられた第２信号線７１Ｂを介して、第２基板４１に設けられたスイッチ回路１０１の第２入力端部１０１Ｂに接続されているし、第２駆動線７２Ｂを介して垂直走査回路８１に接続されている。
実施例４の撮像装置の動作は、実質的に実施例１の撮像装置の動作と同様することができるので、詳細な説明は省略する。
以上のとおり、実施例４の撮像装置にあっても、電流源８２Ａ，８２Ｂ及び差動増幅器８３の入力段を構成するトランジスタにおいて発生するノイズ、具体的には、１／ｆノイズを効果的に除去することができる。
実施例５は、実施例４の変形である。実施例５の撮像装置の等価回路図を図９に示す。尚、温度検出素子ブロックの等価回路図は図６に示したとおりである。
具体的には、実施例５の撮像装置において、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、
第２の方向に沿って１列を占める第１温度検出素子１６及び第２温度検出素子１７は、複数（Ｑ［個］）の温度検出素子ブロック１５のいずれかに属し、
第２の方向に沿って１列を占める第１温度検出素子１６及び第２温度検出素子１７に対して、１つの駆動回路１０Ｂが設けられており、
各温度検出素子ブロック１５は、複数（Ｐ［個］）の第１温度検出素子１６及び１つの第２温度検出素子１７から構成されており、
各温度検出素子ブロック１５において、複数（Ｐ［個］）の第１温度検出素子１６は同じ第１駆動線７２Ａに接続されており、複数（Ｐ［個］）の第１温度検出素子１６のそれぞれに接続された第１信号線７１Ａは、駆動回路１０Ｂに備えられたマルチプレクサ回路１８を介してスイッチ回路１０１の第１入力端部１０１Ｂに接続されている。尚、Ｎ＝Ｐ×Ｑの関係にある。
ここで、図６に図示した例では、Ｐ＝４とした。温度検出素子ブロック１５を構成する４つの第１温度検出素子１６は、例えば、行方向×列方向に２×２で配列すればよい。但し、これに限定されるものではなく、例えば、３×３、４×４等とすることもできる。実施例５の撮像装置の動作は、実質的に、実施例４及び実施例２の動作と同様することができるので、詳細な説明は省略する。
実施例６も、実施例４の変形である。実施例６の撮像装置の等価回路図を図１０に示す。尚、温度検出素子ブロックの等価回路図は図６に示したとおりである。尚、図１０において、駆動部を構成する垂直走査回路８１及び水平走査回路８５の図示を省略した。
具体的には、実施例６の撮像装置は、列並列ＡＤＣ構造を有しており、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、
第２の方向に沿って１列を占める第１温度検出素子１６及び第２温度検出素子１７は、第２の方向に沿って配列された複数（Ｒ［個］であり、具体的には、実施例６にあっては、Ｒ＝２）の温度検出素子ユニット１５Ａ，１５Ｂのいずれかに属し、
複数（Ｒ［個］）の温度検出素子ユニット１５Ａ，１５Ｂのそれぞれは、１つの駆動回路１０Ｂに接続されており、
各温度検出素子ユニット１５Ａ，１５Ｂを占める第１温度検出素子１６及び第２温度検出素子１７は、複数（Ｑ［個］であり、具体的には、実施例６にあっては、Ｑ＝Ｎ／Ｒの）の温度検出素子ブロック１５のいずれかに属し、
各温度検出素子ブロック１５は、１又は複数（Ｐ［個］であり、具体的には、実施例６にあっては、Ｐ＝１）の第１温度検出素子１６及び１つの第２温度検出素子１７から構成されており、
各温度検出素子ブロック１５において、１又は複数（Ｐ［個］）の第１温度検出素子１６は同じ第１駆動線７２Ａに接続されており、１又は複数（Ｐ［個］）の第１温度検出素子１６のそれぞれに接続された第１信号線７１Ａは、Ｐ＝１の場合、スイッチ回路１０１の第１入力端部１０１Ａに接続されており、Ｐ≧２の場合、駆動回路１０Ｂに備えられたマルチプレクサ回路１８を介してスイッチ回路１０１の第１入力端部１０１Ａに接続されている。尚、Ｎ＝Ｐ×Ｑ×Ｒの関係にある。また、Ｐの値は「１」に限定するものではないし、Ｒの値は「２」に限定するものではない。
実施例６の撮像装置の動作は、実質的に、実施例４あるいは実施例４及び実施例２の動作と同様することができるので、詳細な説明は省略する。また、実施例６の撮像装置は列並列ＡＤＣ構造を有するので、１フレーム当たりの第１温度検出素子１６からの信号の積分時間を長くすることができ、一層のノイズ低減を図ることができる。
実施例７は、実施例４～実施例６の変形であり、実施例４～実施例６に実施例３を組み合わせたものである。即ち、実施例７の撮像装置は、
第３駆動線７２Ｃ及び第１信号線７１Ａを介して駆動回路１０Ｂに接続されたゲイン測定用の第３素子１９を更に備えており、
第３素子１９の出力電圧は第２温度検出素子１７の出力電圧と異なる。
実施例４において説明した撮像装置と実施例３において説明した撮像装置とを組み合わせた実施例７の撮像装置の等価回路図を図１１に示す。
実施例８は、実施例１の変形であるが、本開示の第１－Ａの態様に係る撮像装置に関する。実施例８の撮像装置の等価回路図を図１２に示す。
実施例８の撮像装置において、
駆動回路１０Ｃは、第２スイッチ回路１０２を更に備えており、
第１電流源８２Ａは、差動増幅器８３の第１入力端部８３Ａに接続される代わりに、第２スイッチ回路１０２の第１入力端部１０２Ａに接続されており、
第２電流源８２Ｂは、差動増幅器８３の第２入力端部８３Ｂに接続される代わりに、第２スイッチ回路１０２の第２入力端部１０２Ｂに接続されており、
第２スイッチ回路１０２の第１出力端部１０２Ｃは、差動増幅器８３の第１入力端部８３Ａに接続されており、
第２スイッチ回路１０２の第２出力端部１０２Ｄは、差動増幅器８３の第２入力端部８３Ｂに接続されており、
第２スイッチ回路１０２の第１入力端部１０２Ａと第１出力端部１０２Ｃが接続される場合、第２スイッチ回路１０２の第２入力端部１０２Ｂと第２出力端部１０２Ｄが接続され、第２スイッチ回路１０２の第１入力端部１０２Ａと第２出力端部１０２Ｄが接続される場合、第２スイッチ回路１０２の第２入力端部１０２Ｂと第１出力端部１０２Ｃが接続される。尚、以下の説明において、スイッチ回路１０１を、便宜上、『第１スイッチ回路１０１』と呼ぶ場合がある。
そして、実施例８の撮像装置にあっては、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、
第２の方向に沿って１列を占めるＮ［個］（但し、Ｎ≧２）の第１温度検出素子１６及びＮ［個］の第２温度検出素子１７に対して、１つの駆動回路１０Ｃが設けられている。
実施例８の撮像装置においても、差動増幅器８３は、アナログ・フロント・エンド（ＡＦＥ）に含まれている。アナログ－デジタル変換回路（ＡＤＣ）８４は、例えば、シングルスロープ型アナログ－デジタル変換回路から構成されている。また、実施例８の撮像装置にあっては、第１電流源８２Ａ及び第２電流源８２Ｂは、差動増幅器８３の近傍に配設されている。
以下、実施例８の撮像装置の動作を説明するが、説明において使用する記号の意味は、前述したとおりである。
先ず、期間Δｔ1（時刻ｔ0からｔ1の期間）にあっては、第１スイッチ回路１０１において、第１スイッチ回路１０１の第１入力端部１０１Ａと第１出力端部１０１Ｃが接続され、第１スイッチ回路１０１の第２入力端部１０１Ｂと第２出力端部１０１Ｄが接続されており、第２スイッチ回路１０２において、第２スイッチ回路１０２の第１入力端部１０２Ａと第１出力端部１０２Ｃが接続され、第２スイッチ回路１０２の第２入力端部１０２Ｂと第２出力端部１０２Ｄが接続されているとする。この状態において、第１温度検出素子１６の出力ＳｇA1は第１スイッチ回路１０１の第１出力端部１０１Ｃに現れ、差動増幅器８３の第１入力端部８３Ａに入力される。また、第２温度検出素子１７の出力ＳｇB1は第１スイッチ回路１０１の第２出力端部１０１Ｄに現れ、差動増幅器８３の第２入力端部８３Ｂに入力される。そして、差動増幅器８３の出力端部８３Ｃから、以下の信号Ａがアナログ－デジタル変換回路８４に入力され、アナログ－デジタル変換回路８４からの出力が水平走査回路８５に送られる。
信号Ａ＝ ｛ＳｇA1＋Ｎｚ（ＰＳ）A1＋Ｎｚ（ＡＰ）A1｝
－｛ＳｇB1＋Ｎｚ（ＰＳ）B1＋Ｎｚ（ＡＰ）B1｝
次に、期間Δｔ2（時刻ｔ1からｔ2の期間）にあっては、第１スイッチ回路１０１は変わない一方、第２スイッチ回路１０２において、第２スイッチ回路１０２の第１入力端部１０２Ａと第２出力端部１０２Ｄが接続され、第２スイッチ回路１０２の第２入力端部１０２Ｂと第１出力端部１０２Ｃが接続されるとする。この状態において、第１温度検出素子１６の出力ＳｇA2は第１スイッチ回路１０１の第１出力端部１０１Ｃに現れ、差動増幅器８３の第１入力端部８３Ａに入力される。また、第２温度検出素子１７の出力ＳｇB2は第１スイッチ回路１０１の第２出力端部１０１Ｄに現れ、差動増幅器８３の第２入力端部８３Ｂに入力される。そして、差動増幅器８３の出力端部８３Ｃから、以下の信号Ｂがアナログ－デジタル変換回路８４に入力され、アナログ－デジタル変換回路８４からの出力が水平走査回路８５に送られる。
信号Ｂ＝ ｛ＳｇA2＋Ｎｚ（ＰＳ）B2＋Ｎｚ（ＡＰ）A2｝
－｛ＳｇB2＋Ｎｚ（ＰＳ）A2＋Ｎｚ（ＡＰ）B2｝
次に、期間Δｔ3（時刻ｔ2からｔ3の期間）にあっては、第１スイッチ回路１０１において、第１スイッチ回路１０１の第１入力端部１０１Ａと第２出力端部１０１Ｄが接続され、第１スイッチ回路１０１の第２入力端部１０１Ｂと第１出力端部１０１Ｃが接続されるとする。また、第２スイッチ回路１０２において、第２スイッチ回路１０２の第１入力端部１０２Ａと第１出力端部１０２Ｃが接続され、第２スイッチ回路１０２の第２入力端部１０２Ｂと第２出力端部１０２Ｄが接続されるとする。この状態において、第１温度検出素子１６の出力ＳｇA3は第１スイッチ回路１０１の第２出力端部１０１Ｄに現れ、差動増幅器８３の第２入力端部８３Ｂに入力される。また、第２温度検出素子１７の出力ＳｇB3は第１スイッチ回路１０１の第１出力端部１０１Ｃに現れ、差動増幅器８３の第１入力端部８３Ａに入力される。そして、差動増幅器８３の出力端部８３Ｃから、以下の信号Ｃがアナログ－デジタル変換回路８４に入力され、アナログ－デジタル変換回路８４からの出力が水平走査回路８５に送られる。
信号Ｃ＝ ｛ＳｇB3＋Ｎｚ（ＰＳ）A3＋Ｎｚ（ＡＰ）A3｝
－｛ＳｇA3＋Ｎｚ（ＰＳ）B3＋Ｎｚ（ＡＰ）B3｝
次に、期間Δｔ4（時刻ｔ3からｔ4の期間）にあっては、第１スイッチ回路１０１は変わない一方、第２スイッチ回路１０２において、第２スイッチ回路１０２の第１入力端部１０２Ａと第２出力端部１０２Ｄが接続され、第２スイッチ回路１０２の第２入力端部１０２Ｂと第１出力端部１０２Ｃが接続されるとする。この状態において、第１温度検出素子１６の出力ＳｇA4は第１スイッチ回路１０１の第２出力端部１０１Ｄに現れ、差動増幅器８３の第２入力端部８３Ｂに入力される。また、第２温度検出素子１７の出力ＳｇB4は第１スイッチ回路１０１の第１出力端部１０１Ｃに現れ、差動増幅器８３の第１入力端部８３Ａに入力される。そして、差動増幅器８３の出力端部８３Ｃから、以下の信号Ｄがアナログ－デジタル変換回路８４に入力され、アナログ－デジタル変換回路８４からの出力が水平走査回路８５に送られる。
信号Ｄ＝ ｛ＳｇB4＋Ｎｚ（ＰＳ）B4＋Ｎｚ（ＡＰ）A4｝
－｛ＳｇA4＋Ｎｚ（ＰＳ）A4＋Ｎｚ（ＡＰ）B4｝
水平走査回路８５においては、信号Ａと信号Ｂが加算され、信号Ｃと信号Ｄが減算される。そして、得られた信号Ｅが信号処理回路に送出される。
信号Ｅ
＝信号Ａ＋信号Ｂ－信号Ｃ－信号Ｄ
＝｛ＳｇA1＋Ｎｚ（ＰＳ）A1＋Ｎｚ（ＡＰ）A1｝
－｛ＳｇB1＋Ｎｚ（ＰＳ）B1＋Ｎｚ（ＡＰ）B1｝
＋｛ＳｇA2＋Ｎｚ（ＰＳ）B2＋Ｎｚ（ＡＰ）A2｝
－｛ＳｇB2＋Ｎｚ（ＰＳ）A2＋Ｎｚ（ＡＰ）B2｝
－｛ＳｇB3＋Ｎｚ（ＰＳ）A3＋Ｎｚ（ＡＰ）A3｝
＋｛ＳｇA3＋Ｎｚ（ＰＳ）B3＋Ｎｚ（ＡＰ）B3｝
－｛ＳｇB4＋Ｎｚ（ＰＳ）B4＋Ｎｚ（ＡＰ）A4｝
＋｛ＳｇA4＋Ｎｚ（ＰＳ）A4＋Ｎｚ（ＡＰ）B4｝
＝ ｛ＳｇA1＋ＳｇA2＋ＳｇA3＋ＳｇA4｝
＋｛－ＳｇB1－ＳｇB2－ＳｇB3－ＳｇB4｝
＋｛Ｎｚ（ＰＳ）A1－Ｎｚ（ＰＳ）A2－Ｎｚ（ＡＰ）A3＋Ｎｚ（ＰＳ）A4｝
＋｛－Ｎｚ（ＰＳ）B1＋Ｎｚ（ＰＳ）B2＋Ｎｚ（ＰＳ）B3－Ｎｚ（ＰＳ）B4｝
＋｛Ｎｚ（ＡＰ）A1＋Ｎｚ（ＡＰ）A2－Ｎｚ（ＰＳ）A3－Ｎｚ（ＡＰ）A4｝
＋｛－Ｎｚ（ＡＰ）B1－Ｎｚ（ＡＰ）B2＋Ｎｚ（ＡＰ）B3＋Ｎｚ（ＡＰ）B4｝ （２）
実施例１～実施例７にあっては、スイッチ回路が１つしか設けられていないので、第１電流源８２Ａ及び差動増幅器８３の第１入力端部８３Ａにおけるトランジスタによって生成されるノイズを纏めて処理し、第２電流源８２Ｂ及び差動増幅器８３の第２入力端部８３Ｂにおけるトランジスタによって生成されるノイズを纏めて処理している。しかしながら、第１電流源８２Ａにおけるトランジスタによって生成されるノイズが増減する事象と、差動増幅器８３の第１入力端部８３Ａにおけるトランジスタによって生成されるノイズが増減する事象は独立している。同様に、第２電流源８２Ｂにおけるトランジスタによって生成されるノイズが増減する事象と、差動増幅器８３の第２入力端部８３Ｂにおけるトランジスタによって生成されるノイズが増減する事象も独立している。従って、これらのノイズを独立してキャンセルする方が、より一層、ノイズのキャンセルを効果的に行うことができる。
実施例８にあっては、スイッチ回路が２つ設けられているので、第１電流源８２Ａにおけるトランジスタによって生成されるノイズが増減する事象と、差動増幅器８３の第１入力端部８３Ａにおけるトランジスタによって生成されるノイズが増減する事象とを、独立して処理することができる。同様に、第２電流源８２Ｂにおけるトランジスタによって生成されるノイズが増減する事象と、差動増幅器８３の第２入力端部８３Ｂにおけるトランジスタによって生成されるノイズが増減する事象を、独立して処理することができる。従って、これらのノイズを独立してキャンセルできるので、より一層、ノイズのキャンセルを効果的に行うことができる。例えば、第１電流源８２Ａによって生成されるノイズＮｚ（ＰＳ）Aが、実施例１～実施例７において、期間Δ1において増加し、期間Δ2において減少した場合、上記の式（１）の右辺の第３項は「０」とはならなくなる。一方、実施例１～実施例７における期間Δ1と同じ実施例８の期間Δ1及び期間Δ2において増加し、実施例１～実施例７における期間Δ2と同じ実施例８の期間Δ3及び期間Δ4において減少した場合、上記の式（２）の右辺の第３項は「０」となる。
また、第１電流源８２Ａと第２電流源８２Ｂの差動増幅器８３への入力が第２スイッチ回路によって切り替えられるので、第１電流源８２Ａと第２電流源８２Ｂとをチョッパ電流源と呼ぶことができ、第１電流源８２Ａと第２電流源８２Ｂのオフセットのキャンセル、差動増幅器８３の入力部のオフセットのキャンセル、１／ｆノイズの低減を図ることができる。
以上の処理を、１行に配設された第１温度検出素子１６及び第２温度検出素子１７に対して行った後、次の行に配設された第１温度検出素子１６及び第２温度検出素子１７に対して行う、といった処理を、順次、行えばよい。尚、第１スイッチ回路１０１及び第２スイッチ回路１０２の切り替えの順序は例示であり、適宜、変更することができる。また、アナログ－デジタル変換回路の構造に依っては、アナログ－デジタル変換回路の入力部に入力信号を積分するための積分キャパシタが備えられているものがあるが、このような構造のアナログ－デジタル変換回路にあっては、積分キャパシタの容量値を適切に設定することで、アナログ－デジタル変換の時間アナログ－デジタル変換の分解能の最適化を図ればよい。
尚、実施例８では、信号Ａ，Ｂの加算と信号Ｃ，Ｄの減算は水平走査回路８５に内包される図示しない加算回路や減算回路によって行う構成を示したが、加算回路や減算回路はこのような形態に限定されるものではなく、アナログ―デジタル変換回路の内部に含まれるデジタルフィルタ回路内部に設けられた回路によって係数符号を反転して加減算を行うことにより、同等のノイズキャンセルを行うことができる。また、差動増幅器の出力から積分キャパシタに流れる電流の極性を反転させるスイッチを付加し、このスイッチを切り替えることによって信号の加減算を行う構成としても、同等のノイズキャンセルを行うことができる。差動増幅器の入力と出力の両方に極性を反転させるバタフライスイッチを追加した場合、所謂「チョッパアンプ」と呼ばれる構成となる。
実施例８の変形例の等価回路図を図１３に示すように、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、
第２の方向に沿って１列を占める第１温度検出素子１６及び第２温度検出素子１７は、複数（Ｑ［個］）の温度検出素子ブロック１５のいずれかに属し、
第２の方向に沿って１列を占める第１温度検出素子１６及び第２温度検出素子１７に対して、１つの駆動回路１０Ｃが設けられており、
各温度検出素子ブロック１５は、複数（Ｐ［個］）の第１温度検出素子１６及び１つの第２温度検出素子１７から構成されており、
各温度検出素子ブロック１５において、複数（Ｐ［個］）の第１温度検出素子１６は同じ第１駆動線７２Ａに接続されており、複数（Ｐ［個］）の第１温度検出素子１６のそれぞれに接続された第１信号線７１Ａは、駆動回路１０Ｃに備えられたマルチプレクサ回路１８を介して第１スイッチ回路１０１の第１入力端部１０１Ａに接続されている。尚、Ｎ＝Ｐ×Ｑの関係にある。
ここで、図１３に図示した例では、Ｐ＝４とした。温度検出素子ブロック１５を構成する４つの第１温度検出素子１６は、例えば、行方向×列方向に２×２で配列すればよい。但し、これに限定されるものではなく、例えば、３×３、４×４等とすることもできる。
あるいは又、実施例８の別の変形例の等価回路図を図１４に示すように、列並列ＡＤＣ構造を有しており、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、
第２の方向に沿って１列を占める第１温度検出素子１６及び第２温度検出素子１７は、第２の方向に沿って配列された複数（Ｒ［個］であり、具体的には、例えば、Ｒ＝２）の温度検出素子ユニット１５Ａ，１５Ｂのいずれかに属し、
複数（Ｒ［個］）の温度検出素子ユニット１５Ａ，１５Ｂのそれぞれは、１つの駆動回路１０Ｃに接続されており、
各温度検出素子ユニット１５Ａ，１５Ｂを占める第１温度検出素子１６及び第２温度検出素子１７は、複数（Ｑ［個］であり、具体的には、Ｑ＝Ｎ／Ｒ）の温度検出素子ブロック１５のいずれかに属し、
各温度検出素子ブロック１５は、１又は複数（Ｐ［個］、具体的には、例えば、Ｐ＝１）の第１温度検出素子１６及び１つの第２温度検出素子１７から構成されており、
各温度検出素子ブロック１５において、１又は複数（Ｐ［個］）の第１温度検出素子１６は同じ第１駆動線７２Ａに接続されており、１又は複数（Ｐ［個］）の第１温度検出素子１６のそれぞれに接続された第１信号線７１Ａは、Ｐ＝１の場合、第１スイッチ回路１０１の第１入力端部１０１Ａに接続されており、Ｐ≧２の場合、駆動回路１０Ｃに備えられたマルチプレクサ回路１８を介して第１スイッチ回路１０１の第１入力端部１０１Ａに接続されている。尚、Ｎ＝Ｐ×Ｑ×Ｒの関係にある。また、Ｐの値は「１」に限定するものではないし、Ｒの値は「２」に限定するものではない。このように列並列ＡＤＣ構造を採用することで、１フレーム当たりの第１温度検出素子１６からの信号の積分時間を長くすることができ、一層のノイズ低減を図ることができる。
あるいは又、実施例８と実施例３とを組み合わせることもできる。即ち、
第３駆動線７２Ｃ及び第１信号線７１Ａを介して駆動回路１０Ｃに接続されたゲイン測定用の第３素子１９を更に備えており、
第３素子１９の出力電圧は第２温度検出素子１７の出力電圧と異なる。
このような実施例８の撮像装置と実施例３において説明した撮像装置とを組み合わせた実施例８の撮像装置の変形例の等価回路図を図１５に示す。
実施例９も、実施例１の変形であるが、本開示の第１－Ｂの態様に係る撮像装置に関する。実施例９の撮像装置の等価回路図を図１６に示す。
実施例９の撮像装置において、
駆動回路１０Ｄは、第２スイッチ回路１０２を更に備えており、
第１電流源８２Ａは、差動増幅器８３の第１入力端部８３Ａに接続される代わりに、第２スイッチ回路１０２の第１入力端部１０２Ａに接続されており、
第２電流源８２Ｂは、差動増幅器８３の第２入力端部８３Ｂに接続される代わりに、第２スイッチ回路１０２の第２入力端部１０２Ｂに接続されており、
第２スイッチ回路１０２の第１出力端部１０２Ｃは、第１スイッチ回路１０１の第１入力端部１０１Ａに接続されており、
第２スイッチ回路１０２の第２出力端部１０２Ｄは、第１スイッチ回路１０１の第２入力端部１０１Ｂに接続されており、
第２スイッチ回路１０２の第１入力端部１０２Ａと第１出力端部１０２Ｃが接続される場合、第２スイッチ回路１０２の第２入力端部１０２Ｂと第２出力端部１０２Ｄが接続され、第２スイッチ回路１０２の第１入力端部１０２Ａと第２出力端部１０２Ｄが接続される場合、第２スイッチ回路１０２の第２入力端部１０２Ｂと第１出力端部１０２Ｃが接続される。
そして、実施例９の撮像装置にあっては、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、
第２の方向に沿って１列を占めるＮ［個］（但し、Ｎ≧２）の第１温度検出素子１６及びＮ［個］の第２温度検出素子１７に対して、１つの駆動回路１０Ｄが設けられている。
実施例９の撮像装置においても、差動増幅器８３は、アナログ・フロント・エンド（ＡＦＥ）に含まれている。アナログ－デジタル変換回路（ＡＤＣ）８４は、例えば、シングルスロープ型アナログ－デジタル変換回路から構成されている。また、実施例８の撮像装置にあっては、第１電流源８２Ａ及び第２電流源８２Ｂは、第２の方向において、差動増幅器８３から最も離れた位置に配設されている。
実施例９の撮像装置の動作は、実質的に、実施例８の撮像装置において説明した動作と同様であるので、詳細な説明は省略する。尚、第１スイッチ回路１０１及び第２スイッチ回路１０２の切り替えの順序は例示であり、適宜、変更することができる。また、
（第１スイッチ回路１０１の切り替え周波数）／（第２スイッチ回路１０２の切り替え周波数）
の値を２以上の整数とすることで、信号伝搬時間に拘わらず、第１スイッチ回路１０１及び第２スイッチ回路１０２の切り替えの組合せ時間（Δｔ1，Δｔ2，Δｔ3，Δｔ4の組合せ時間）の均等化を図ることができる。更には、アナログ－デジタル変換回路の構造に依っては、アナログ－デジタル変換回路の入力部に入力信号を積分するための積分キャパシタが備えられているものがあるが、このような構造のアナログ－デジタル変換回路にあっては、積分キャパシタの容量値を適切に設定することで、アナログ－デジタル変換の時間アナログ－デジタル変換の分解能の最適化を図ればよい。
尚、実施例９においても、実施例８と同様に、信号の減算を、水平走査回路８５に内包される図示しない加算回路や減算回路によって行う構成としてもよく、また、アナログ―デジタル変換回路の内部に含まれるデジタルフィルタ回路内部に設けられた回路によって係数符号を反転して加減算を行う構成でもよく、また、差動増幅器の出力から積分キャパシタに流れる電流の極性を反転させるスイッチを付加し、このスイッチを切り替えることによって信号の加減算を行う構成としてもよく、これらによっても、同等のノイズキャンセルを行うことができる。
実施例９の変形例の等価回路図を図１７に示すように、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、
第２の方向に沿って１列を占める第１温度検出素子１６及び第２温度検出素子１７は、複数（Ｑ［個］）の温度検出素子ブロック１５のいずれかに属し、
第２の方向に沿って１列を占める第１温度検出素子１６及び第２温度検出素子１７に対して、１つの駆動回路１０Ｄが設けられており、
各温度検出素子ブロック１５は、複数（Ｐ［個］）の第１温度検出素子１６及び１つの第２温度検出素子１７から構成されており、
各温度検出素子ブロック１５において、複数（Ｐ［個］）の第１温度検出素子１６は同じ第１駆動線７２Ａに接続されており、複数（Ｐ［個］）の第１温度検出素子１６のそれぞれに接続された第１信号線７１Ａは、駆動回路１０Ｄに備えられたマルチプレクサ回路１８を介して第１スイッチ回路１０１の第１入力端部１０１Ａに接続されている。尚、Ｎ＝Ｐ×Ｑの関係にある。
ここで、図１７に図示した例では、Ｐ＝４とした。温度検出素子ブロック１５を構成する４つの第１温度検出素子１６は、例えば、行方向×列方向に２×２で配列すればよい。但し、これに限定されるものではなく、例えば、３×３、４×４等とすることもできる。
あるいは又、実施例９の別の変形例の等価回路図を図１８に示すように、列並列ＡＤＣ構造を有しており、
第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子１６及び第２温度検出素子１７が配列されており、
第２の方向に沿って１列を占める第１温度検出素子１６及び第２温度検出素子１７は、第２の方向に沿って配列された複数（Ｒ［個］であり、具体的には、例えば、Ｒ＝２）の温度検出素子ユニット１５Ａ，１５Ｂのいずれかに属し、
複数（Ｒ［個］）の温度検出素子ユニット１５Ａ，１５Ｂのそれぞれは、１つの駆動回路１０Ｄに接続されており、
各温度検出素子ユニット１５Ａ，１５Ｂを占める第１温度検出素子１６及び第２温度検出素子１７は、複数（Ｑ［個］であり、具体的には、Ｑ＝Ｎ／Ｒ）の温度検出素子ブロック１５のいずれかに属し、
各温度検出素子ブロック１５は、１又は複数（Ｐ［個］であり、具体的には、例えば、Ｐ＝１）の第１温度検出素子１６及び１つの第２温度検出素子１７から構成されており、
各温度検出素子ブロック１５において、１又は複数（Ｐ［個］）の第１温度検出素子１６は同じ第１駆動線７２Ａに接続されており、１又は複数（Ｐ［個］）の第１温度検出素子１６のそれぞれに接続された第１信号線７１Ａは、Ｐ＝１の場合、第１スイッチ回路１０１の第１入力端部１０１Ａに接続されており、Ｐ≧２の場合、駆動回路１０Ｄに備えられたマルチプレクサ回路１８を介して第１スイッチ回路１０１の第１入力端部１０１Ａに接続されている。尚、Ｎ＝Ｐ×Ｑ×Ｒの関係にある。また、Ｐの値は「１」に限定するものではないし、Ｒの値は「２」に限定するものではない。このように列並列ＡＤＣ構造を採用することで、１フレーム当たりの第１温度検出素子１６からの信号の積分時間を長くすることができ、一層のノイズ低減を図ることができる。
あるいは又、実施例９と実施例３とを組み合わせることもできる。即ち、
第３駆動線７２Ｃ及び第１信号線７１Ａを介して駆動回路１０Ｄに接続されたゲイン測定用の第３素子１９を更に備えており、
第３素子１９の出力電圧は第２温度検出素子１７の出力電圧と異なる。
このような実施例９の撮像装置と実施例３において説明した撮像装置とを組み合わせた実施例９の撮像装置の変形例の等価回路図を図１９に示す。
実施例１０は、本開示の第２の態様に係る撮像装置に関し、１列当たり２本の信号線を配置し、２つのアナログ－デジタル変換回路（ＡＤＣ）が並列動作してノイズキャンセルを行う構成である。このように１列当たり２つの列並列ＡＤＣ構造を採用することで、１フレーム当たりの第１温度検出素子１６からの信号の積分時間を、ＣＤＳ（Correlated Double Sampling）処理を行わない場合と同じにすることができ、ＣＤＳ起因の積分時間の減少を避け、ノイズを低減することができる。
等価回路図を図２０に示すように、実施例１０の撮像装置は、
第１構造体２０、及び、第１構造体２０に積層された第２構造体４０から構成されており、
第２構造体４０は、第２基板４１、及び、第２基板４１に設けられた駆動回路１０Ｅを備えており、
駆動回路１０Ｅは、２つの電流源８２Ａ，８２Ｂ、シングルエンドアンプから成る２つの増幅器１０４Ａ，１０４Ｂ、及び、２つのアナログ－デジタル変換回路８４Ａ，８４Ｂを備えており、
第１構造体２０は、第１基板２１、及び、第１基板２１に設けられ、赤外線に基づき温度を検出し、第１駆動線７２Ａ及び駆動回路１０Ｅに接続された第１温度検出素子１６を備えており、
第２駆動線７２Ｂ、並びに、駆動回路１０Ｅに接続された温度参照用の第２温度検出素子１７を更に備えており、
第１温度検出素子１６及び第２温度検出素子１７が接続された第１信号線７１Ａは、第１の電流源８２Ａに接続され、且つ、第１の増幅器１０４Ａ及び第１のアナログ－デジタル変換回路８４Ａに接続されており、
第１温度検出素子１６及び第２温度検出素子１７が接続された第２信号線７１Ｂは、第２の電流源８２Ｂに接続され、且つ、第２の増幅器１０４Ｂ及び第２のアナログ－デジタル変換回路８４Ｂに接続されている。
具体的には、第１温度検出素子１６及び第２温度検出素子１７が接続された第１信号線７１Ａの一端は、第１の電流源８２Ａに接続されており、第１信号線７１Ａの他端は、第１の増幅器１０４Ａ、及び、第１のアナログ－デジタル変換回路８４Ａに接続されている。また、第１温度検出素子１６及び第２温度検出素子１７が接続された第２信号線７１Ｂの一端は、第２の電流源８２Ｂに接続され、第２信号線７１Ｂの他端は、第２の増幅器１０４Ｂ及び第２のアナログ－デジタル変換回路８４Ｂに接続されている。アナログ－デジタル変換回路８４Ａ，８４Ｂの出力部は水平走査回路８５に接続されている。水平走査回路８５には減算回路（図示せず）が備えられている。第１駆動線７２Ａ、第２駆動線７２Ｂ、第１信号線７１Ａ、第２信号線７１Ｂは、撮像装置の構成、構造に依存して、第１基板及び第２基板に跨がって形成されていてもよい。
実施例１０の撮像装置にあっては、第１駆動線７２Ａ及び第１信号線７１Ａに接続された第１温度検出素子１６Ａが選択されたとき、第２駆動線７２Ｂ及び第２信号線７１Ｂに接続された第２温度検出素子１７Ｂが選択される。この期間をΔｔ1とする。また、第１温度検出素子１６Ａによって得られる信号をＳｇA1、第２温度検出素子１７Ｂによって得られる信号をＳｇB1とする。一方、第１駆動線７２Ｂ及び第２信号線７１Ｂに接続された第１温度検出素子１６Ｂが選択されたとき、第２駆動線７２Ｂ及び第１信号線７１Ａに接続された第２温度検出素子１７Ａが選択される。この期間をΔｔ2とする。また、第１温度検出素子１６Ｂによって得られる信号をＳｇA2、第２温度検出素子１７Ａによって得られる信号をＳｇB2とする。
期間Δｔ1にあっては、第１温度検出素子１６Ａからの出力ＳｇA1及び第１の電流源８２ＡからのノイズＮｚ（ＡＰ）A1は、第１の増幅器１０４Ａ、第１のアナログ－デジタル変換回路８４Ａを介して水平走査回路８５の減算回路に入力される。一方、第２温度検出素子１７Ｂからの出力ＳｇB1及び第２の電流源８２ＢからのノイズＮｚ（ＡＰ）B1は、第２の増幅器１０４Ｂ、第２のアナログ－デジタル変換回路８４Ｂを介して水平走査回路８５の減算回路に入力される。そして、減算回路に入力される信号Ａは、
信号Ａ＝ＳｇA1－ＳｇB1＋Ｎｚ（ＡＰ）A1－Ｎｚ（ＡＰ）B1
である。
また、期間Δｔ2にあっては、第２温度検出素子１７Ａからの出力ＳｇB2及び第１の電流源８２ＡからのノイズＮｚ（ＡＰ）A2は、第１の増幅器１０４Ａ、第１のアナログ－デジタル変換回路８４Ａを介して水平走査回路８５の減算回路に入力される。一方、第１温度検出素子１６Ｂからの出力ＳｇA2及び第２の電流源８２ＢからのノイズＮｚ（ＡＰ）B2は、第２の増幅器１０４Ｂ、第２アナログ－デジタル変換回路８４Ｂを介して水平走査回路８５の減算回路に入力される。そして、減算回路に入力される信号Ｂは、
信号Ｂ＝ＳｇB2－ＳｇA2＋Ｎｚ（ＡＰ）A2－Ｎｚ（ＡＰ）B2
である。
そして、水平走査回路８５の減算回路においては、信号Ａから信号Ｂが減算され、得られた信号Ｃが信号処理回路に送出される。
信号Ｃ＝ ＳｇA1－ＳｇB1＋Ｎｚ（ＡＰ）A1－Ｎｚ（ＡＰ）B1
－｛ＳｇB2－ＳｇA2＋Ｎｚ（ＡＰ）A2－Ｎｚ（ＡＰ）B2｝
＝ ＳｇA1＋ＳｇA2－（ＳｇB1＋ＳｇB2）
＋Ｎｚ（ＡＰ）A1－Ｎｚ（ＡＰ）A2
－Ｎｚ（ＡＰ）B1＋Ｎｚ（ＡＰ）B2
ここで、上式の第２項～第３項に現れる各ノイズ信号は、それぞれが時間周波数の低い成分に支配的なパワーを持つノイズ信号である。従って、上式の第２項～第３項は、いずれも時間周波数の低い成分が支配的なノイズを同じノイズ源から２回連続して採取した差分であり、ほぼゼロとみなしてよい。そのため、上式の第１項が、赤外線に基づき温度を検出する第１温度検出素子の出力から温度参照用の第２温度検出素子の出力を減算してノイズをキャンセルした目的信号である。
従来の相関２重サンプリング（ＣＤＳ）処理にあっては、Ｐ相での処理において第１温度検出素子と第２温度検出素子のいずれか一方を作動させ、Ｄ相での処理において第１温度検出素子と第２温度検出素子の他方を作動させるので、第１温度検出素子の温度検出時間は、ＣＤＳ処理時間の、最大、半分の時間である。一方、実施例１０の撮像装置にあっては、以上のとおり、１列当たり２つの列並列ＡＤＣ構造が採用されているので、作動時間を１行読み出し時間と同等まで長くすることができる。しかも、第１の電流源８２Ａ及び第２の電流源８２Ｂからのノイズをキャンセルすることができるし、上記の式中には示していないが、第１の増幅器１０４Ａ及び第２の増幅器１０４Ｂからのノイズもキャンセルすることができる。
尚、実施例１０の撮像装置を、図２１の等価回路図に示すように、１列当たり４本の信号線を配置し、４つのアナログ－デジタル変換回路（ＡＤＣ）が並列動作してノイズキャンセルを行う構成とすることもできる。このように１列当たり４つの列並列ＡＤＣ構造を採用することで、１フレーム当たりの第１温度検出素子からの信号の積分時間を、更に長くすることができ、一層のノイズ低減を図ることができる。
等価回路図を図２１に示すように、実施例１０の撮像装置の変形例は、
第１構造体２０、及び、第１構造体２０に積層された第２構造体４０から構成されており、
第２構造体４０は、第２基板４１、及び、第２基板４１に設けられた駆動回路１０Ｅを備えており、
駆動回路１０Ｅは、４つの電流源８２Ａ，８２Ｂ，８２Ｃ，８２Ｄ、シングルエンドアンプから成る４つの増幅器１０４Ａ，１０４Ｂ，１０４Ｃ，１０４Ｄ、及び、４つのアナログ－デジタル変換回路８４Ａ，８４Ｂ，８４Ｃ，８４Ｄを備えており、
第１構造体２０は、第１基板２１、及び、第１基板２１に設けられ、赤外線に基づき温度を検出し、第１の第１駆動線７２Ａ1及び駆動回路１０Ｅに接続された第１の第１温度検出素子１６Ａ、第２の第１駆動線７２Ａ2及び駆動回路１０Ｅに接続された第２の第１温度検出素子１６Ｂ、第３の第１駆動線７２Ａ3及び駆動回路１０Ｅに接続された第３の第１温度検出素子１６Ｃ、及び、第４の第１駆動線７２Ａ4及び駆動回路１０Ｅに接続された第４の第１温度検出素子１６Ｄを備えており、
第１の第２駆動線７２Ｂ1及び駆動回路１０Ｅに接続された温度参照用の第１の第２温度検出素子１７Ａ、第２の第２駆動線７２Ｂ2及び駆動回路１０Ｅに接続された温度参照用の第２の第２温度検出素子１７Ｂ、第３の第２駆動線７２Ｂ3及び駆動回路１０Ｅに接続された温度参照用の第３の第２温度検出素子１７Ｃ、第４の第２駆動線７２Ｂ4及び駆動回路１０Ｅに接続された温度参照用の第４の第２温度検出素子１７Ｄを更に備えており、
第１の第１温度検出素子１６Ａ及び第１の第２温度検出素子１７Ａが接続された第１の第１信号線７１Ａ1は、第１の電流源８２Ａに接続され、且つ、第１増幅器１０４Ａ及び第１のアナログ－デジタル変換回路８４Ａに接続されており、
第２の第１温度検出素子１６Ｂ及び第２の第２温度検出素子１７Ｂが接続された第２の第１信号線７１Ａ2は、第２の電流源８２Ｂに接続され、且つ、第２の増幅器１０４Ｂ及び第２のアナログ－デジタル変換回路８４Ｂに接続されており、
第３の第１温度検出素子１６Ｃ及び第３の第２温度検出素子１７Ｃが接続された第３の第１信号線７１Ａ3は、第３の電流源８２Ｃに接続され、且つ、第３の増幅器１０４Ｃ及び第３のアナログ－デジタル変換回路８４Ｃに接続されており、
第４の第１温度検出素子１６Ｄ及び第４の第２温度検出素子１７Ｄが接続された第４の第１信号線７１Ａ4は、第４の電流源８２Ｄに接続され、且つ、第４の増幅器１０４Ｄ及び第４のアナログ－デジタル変換回路８４Ｄに接続されている。
具体的には、第１の第１温度検出素子１６Ａ及び第１の第２温度検出素子１７Ａが接続された第１の第１信号線７１Ａ1の一端は、第１の電流源８２Ａに接続され、第１の第１信号線７１Ａ1の他端は、第１の増幅器１０４Ａ及び第１のアナログ－デジタル変換回路８４Ａに接続されている。第２の第１温度検出素子１６Ｂ及び第２の第２温度検出素子１７Ｂが接続された第２の第１信号線７１Ａ2の一端は、第２の電流源８２Ｂに接続され、第２の第１信号線７１Ａ2の他端は、第２の増幅器１０４Ｂ及び第２のアナログ－デジタル変換回路８４Ｂに接続されている。第３の第１温度検出素子１６Ｃ及び第３の第２温度検出素子１７Ｃが接続された第３の第１信号線７１Ａ3の一端は、第３の電流源８２Ｃに接続され、第３の第１信号線７１Ａ3の他端は、第３の増幅器１０４Ｃ及び第３のアナログ－デジタル変換回路８４Ｃに接続されている。第４の第１温度検出素子１６Ｄ及び第４の第２温度検出素子１７Ｄが接続された第４の第１信号線７１Ａ4の一端は、第４の電流源８２Ｄに接続され、第４の第１信号線７１Ａ4の他端は、第４の増幅器１０４Ｄ及び第４のアナログ－デジタル変換回路８４Ｄに接続されている。アナログ－デジタル変換回路８４Ａ，８４Ｂ，８４Ｃ，８４Ｄの出力部は水平走査回路８５に接続されている。水平走査回路８５には減算回路（図示せず）が備えられている。各種駆動線及び信号線は、撮像装置の構成、構造に依存して、第１基板及び第２基板に跨がって形成されていてもよい。
そして、第１の第１温度検出素子１６Ａ、第４の第１温度検出素子１６Ｄ、第２の第２温度検出素子１７Ｂ、及び、第３の第２温度検出素子１７Ｃが選択される期間をΔｔ1とする。また、第２の第１温度検出素子１６Ｂ、第３の第１温度検出素子１６Ｃ、第１の第２温度検出素子１７Ａ、及び、第４の第２温度検出素子１７Ｄが選択される期間をΔｔ2とする。そして、第１の第１温度検出素子１６Ａによって得られる信号をＳｇA1-1、第４の第１温度検出素子１６Ｄによって得られる信号をＳｇA1-4、第２の第１温度検出素子１７Ｂによって得られる信号をＳｇB1-2、第３の第１温度検出素子１７Ｃによって得られる信号をＳｇB1-3、第２の第１温度検出素子１６Ｂによって得られる信号をＳｇA2-2、第３の第１温度検出素子１６Ｃによって得られる信号をＳｇA2-3、第１の第１温度検出素子１７Ａによって得られる信号をＳｇB2-1、第４の第１温度検出素子１７Ｄによって得られる信号をＳｇB2-4とする。
期間Δｔ1にあっては、第１の第１温度検出素子１６Ａからの出力ＳｇA1-1及び第１の電流源８２ＡからのノイズＮｚ（ＡＰ）A1-1は、第１の増幅器１０４Ａ、第１の第１アナログ－デジタル変換回路８４Ａを介して水平走査回路８５の減算回路に、信号ＡA1-1として入力される。
信号ＡA1-1＝ＳｇA1-1＋Ｎｚ（ＡＰ）A1-1
また、期間Δｔ1にあっては、第４の第１温度検出素子１６Ｄからの出力ＳｇA1-4及び第４の電流源８２ＤからのノイズＮｚ（ＡＰ）A1-4は、第４の増幅器１０４Ｄ、第４の第１アナログ－デジタル変換回路８４Ｄを介して水平走査回路８５の減算回路に、信号ＡA1-4として入力される。
信号ＡA1-4＝ＳｇA1-4＋Ｎｚ（ＡＰ）A1-4
更には、期間Δｔ1にあっては、第２の第１温度検出素子１７Ｂからの出力ＳｇB1-2及び第２の電流源８２ＢからのノイズＮｚ（ＡＰ）A1-2は、第２の増幅器１０４Ｂ、第２の第１アナログ－デジタル変換回路８４Ｂを介して水平走査回路８５の減算回路に、信号ＢB1-2として入力される。
信号ＢB1-2＝ＳｇB1-2＋Ｎｚ（ＡＰ）A1-2
また、期間Δｔ1にあっては、第３の第１温度検出素子１７Ｃからの出力ＳｇB1-3及び第３の電流源８２ＣからのノイズＮｚ（ＡＰ）A1-3は、第３の増幅器１０４Ｃ、第３の第１アナログ－デジタル変換回路８４Ｃを介して水平走査回路８５の減算回路に、信号ＢB1-3として入力される。
信号ＢB1-3＝ＳｇB1-3＋Ｎｚ（ＡＰ）A1-3
次に、期間Δｔ2にあっては、第２の第１温度検出素子１６Ｂからの出力ＳｇA2-2及び第２の電流源８２ＢからのノイズＮｚ（ＡＰ）A2-2は、第２の増幅器１０４Ｂ、第２の第１アナログ－デジタル変換回路８４Ｂを介して水平走査回路８５の減算回路に、信号ＡA2-2として入力される。
信号ＡA2-2＝ＳｇA2-2＋Ｎｚ（ＡＰ）A2-2
また、期間Δｔ2にあっては、第３の第１温度検出素子１６Ｃからの出力ＳｇA2-3及び第３の電流源８２ＣからのノイズＮｚ（ＡＰ）A2-3は、第３の増幅器１０４Ｃ、第３の第１アナログ－デジタル変換回路８４Ｃを介して水平走査回路８５の減算回路に、信号ＡA2-3として入力される。
信号ＡA2-3＝ＳｇA2-3＋Ｎｚ（ＡＰ）A2-3
更には、期間Δｔ2にあっては、第１の第２温度検出素子１７Ａからの出力ＳｇB2-1及び第１の電流源８２ＡからのノイズＮｚ（ＡＰ）B2-1は、第１の増幅器１０４Ａ、第１の第１アナログ－デジタル変換回路８４Ａを介して水平走査回路８５の減算回路に、信号ＢB2-1として、入力される。
信号ＢB2-1＝ＳｇB2-1＋Ｎｚ（ＡＰ）A2-1
また、期間Δｔ2にあっては、第４の第２温度検出素子１７Ｄからの出力ＳｇB2-4及び第４の電流源８２ＤからのノイズＮｚ（ＡＰ）B2-4は、第４の増幅器１０４Ｄ、第４の第１アナログ－デジタル変換回路８４Ｄを介して水平走査回路８５の減算回路に、信号ＢB2-4として、入力される。
信号ＢB2-4＝ＳｇB2-4＋Ｎｚ（ＡＰ）A2-4
そして、水平走査回路８５の減算回路においては、信号Ａから信号Ｂが減算され、得られた信号Ｃが信号処理回路に送出される。
信号Ｃ＝ 信号ＡA1-1＋信号ＡA2-2＋信号ＡA2-3＋信号ＡA1-4
－（信号ＢB2-1＋信号ＢB1-2＋信号ＢB1-3＋信号ＢB2-4）
＝ ＳｇA1-1－ＳｇB2-1
＋ＳｇA2-2－ＳｇB1-2
＋ＳｇA2-3－ＳｇB1-3
＋ＳｇA1-4－ＳｇB2-4
＋Ｎｚ（ＡＰ）A1-1－Ｎｚ（ＡＰ）A2-1
＋Ｎｚ（ＡＰ）A2-2－Ｎｚ（ＡＰ）A1-2
＋Ｎｚ（ＡＰ）A2-3－Ｎｚ（ＡＰ）A1-3
＋Ｎｚ（ＡＰ）A1-4－Ｎｚ（ＡＰ）A2-4
ここで、上式の第５項～第８項に現れる各ノイズ信号は、それぞれが時間周波数の低い成分に支配的なパワーを持つノイズ信号である。従って、上式の第５項～第８項は、いずれも時間周波数の低い成分が支配的なノイズを同じノイズ源から２回連続して採取した差分であり、ほぼゼロとみなしてよい。そのため、上式の第１項～第４項が、赤外線に基づき温度を検出する第１温度検出素子の出力から温度参照用の第２温度検出素子の出力を減算してノイズをキャンセルした目的信号である。
前述したとおり、従来の相関２重サンプリング（ＣＤＳ）処理にあっては、Ｐ相での処理において第１温度検出素子と第２温度検出素子のいずれか一方を作動させ、Ｄ相での処理において第１温度検出素子と第２温度検出素子の他方を作動させるので、第１温度検出素子の温度検出時間は、ＣＤＳ処理時間の最大、半分の時間である。一方、図２１に示した実施例１０の撮像装置の変形例にあっては、以上のとおり、２列の温度検出素子に対して４系統の信号線を並列に動かすことにより、作動時間を１行読み出し時間の２倍にまで長くすることができる。しかも、電流源８２Ａ，８２Ｂ，８２Ｃ，８２Ｄ、増幅器１０４Ａ，１０４Ｂ，１０４Ｃ，１０４Ｄからのノイズもキャンセルすることができる。
尚、図２０、図２１の説明で対応付けた読み出し順序は一例であり、ノイズ低減効果を保って順番を任意に入れ替えることも可能である。また、実施例１０においても、電流源と信号線の接続部又は信号線と増幅器の接続部、あるいはその両方にバタフライスイッチを付加し、１以上の画像の任意フレーム数ごとにスイッチを切り替える構成としてもよい。増幅器や電流源は時間周波数の低い成分が支配的なノイズを発するアナログ回路であり、スイッチを切り替えることにより同一の増幅器や同一の電流源から発したノイズをフレーム毎に異なる座標に拡散させることができる。そして、異なる座標に拡散されたノイズは、所謂固定パターンノイズとは異なり視覚的に目立ちにくいだけでなく、後段にデジタル信号処理によるノイズリダクション回路を付加した場合のノイズ低減効果を、より大きくすることができる。
実施例１１においては、実施例１～実施例１０において説明した撮像装置で用いた第１温度検出素子１６の説明を行う。尚、実施例１１の撮像装置は、図２に示したように、フェース・ツー・バック構造の撮像装置である。尚、以下の説明において、駆動回路１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅを、総称して、『駆動回路１０』と表現する。また、以降の撮像装置の一部断面図は、図３の矢印Ｂ－Ｂに沿った模式的な一部断面図である。
実施例１～実施例１０に説明した撮像装置において、第１温度検出素子１６と第１温度検出素子１６との間に位置する第１基板２１の部分には、隔壁２３が形成されており、隔壁２３の底部は、被覆層４３と接合されている。ここで、隔壁２３の底部と被覆層４３とは、脱水縮合によるシリコン－酸素共有結合の形成といった方法に基づき接合されている。隔壁２３の側壁２４は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている。具体的には、実施例１１において、隔壁２３の側壁２４はＳｉＯ2層といった絶縁材料層から構成されている。また、隔壁２３の側壁２４によって囲まれた隔壁２３の内部は、第１基板２１の一部、具体的には、シリコン層２２から構成されている。空所５０に露出した被覆層４３の露出面は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている。具体的には、実施例１１において、空所５０に露出した被覆層４３の露出面はＳｉＯ2層といった絶縁材料層から構成されており、ＳｉＯ2層の下方には、被覆層４３を構成するＳｉＮ等から成る層間絶縁層（具体的には図示せず）が形成されている。尚、隔壁２３の側壁２４を、赤外線を反射する材料から構成すれば、入射した赤外線を効果的に反射することができる。また、第１温度検出素子１６と被覆層４３との間には、空所５０が設けられている。このように、第１基板２１と第２基板４１とが積層され、第１温度検出素子１６と被覆層４３との間に空所５０を設けることで、第１温度検出素子１６において空所を高い精度で設けることが可能となる。
実施例１１において、第１温度検出素子１６は、複数（図示した例では４つ）のｐｎ接合ダイオード３０が配線３１を介して直列接続されて成るが、これに限定されるものではなく、周知の構成、構造を有する抵抗ボロメータ素子や、熱電変換素子、サーモパイル素子、焦電素子、強誘電体素子から構成することもできる。ｐｎ接合ダイオードは、周知の構成、構造を有する。第１温度検出素子１６は、後述するように、所謂ＭＥＭＳ技術に基づき形成される。第１温度検出素子１６は、第１基板２１の赤外線入射側（第１基板２１の第２面２１Ｂ）に設けられている。
第１温度検出素子１６（具体的には、ｐｎ接合ダイオード３０）は、ＳｉＯ2から成る絶縁材料層から構成されたダイヤフラム部（架空部、架空薄層部）２５Ａ上に形成されている。また、隔壁２３の頂面にはＳｉＯ2から成る絶縁材料層２５Ｂが形成されている。ダイヤフラム部２５Ａと絶縁材料層２５Ｂとは、ダイヤフラム部２５Ａ及び絶縁材料層２５Ｂの延在部に相当する第１スタッド部２５Ｃ（支持脚あるいは細長い梁。以下においても同様）、第２スタッド部２５Ｄを介して、一体に形成されている。ダイヤフラム部２５Ａ、第１スタッド部２５Ｃ及び第２スタッド部２５Ｄの下には空所５０が位置する。
第１温度検出素子１６の一端（複数のｐｎ接合ダイオード３０における一端に位置するｐｎ接合ダイオード３０）は、ダイヤフラム部２５Ａ及び第２スタッド部２５Ｄ上に形成された配線３１を介して、隔壁２３の上に形成された絶縁材料層２５Ｂの上に設けられた第１信号線７１Ａに接続されている。また、第１温度検出素子１６の他端（複数のｐｎ接合ダイオード３０における他端に位置するｐｎ接合ダイオード３０）は、ダイヤフラム部２５Ａ及び第１スタッド部２５Ｃ上に形成された配線３１、更には、コンタクトホール７５を介して、隔壁２３の上方に形成された第１駆動線７２Ａに接続されている。ダイヤフラム部２５Ａ、第１スタッド部２５Ｃ、第２スタッド部２５Ｄ、ｐｎ接合ダイオード３０、配線３１、第１信号線７１Ａ、第１駆動線７２Ａは、ＳｉＯ2から成る絶縁膜２６で被覆されている。
第１温度検出素子１６（具体的には、ｐｎ接合ダイオード３０）は、シリコン層にｎ型不純物及びｐ型不純物を、例えば、イオン注入することによって形成することができる。複数の第１温度検出素子１６の数は、例えば、６４０×４８０（ＶＧＡ）である。第１の方向と第２の方向とは直交している。第１基板２１は、全て、又は、一部がＳＯＩ基板から構成されており、第２構造体４０はシリコン半導体基板から成る第２基板４１から構成されている。配線３１、第１信号線７１Ａ、第１駆動線７２Ａ、接続孔７４及びコンタクトホール７５は、例えば、アルミニウム合金から形成されている。
赤外線が入射する第１温度検出素子１６の側（第１基板２１の第２面２１Ｂ）には、アルミニウム薄膜から成る赤外線吸収層６１が形成されており、空所５０の底部に位置する被覆層４３の領域には、銅薄膜から成る赤外線反射層６２が形成されている。図示した例では、赤外線反射層６２は、空所５０の底部に位置する被覆層４３の部分の一部に形成されている。また、赤外線吸収層６１は、第１温度検出素子１６の上方に形成されている。具体的には、絶縁膜２６の上には、絶縁膜２６と一部が接し、一部が絶縁膜２６から隙間を開けた状態（空間が設けられた状態）の赤外線吸収層６１が形成されている。赤外線反射層６２は、被覆層４３の頂面に形成されている。そして、赤外線吸収層６１が吸収すべき赤外線の波長をλIRとしたとき、赤外線吸収層６１と赤外線反射層６２との間の光学的距離Ｌ0は、
０．７５×λIR／２≦Ｌ0≦１．２５×λIR／２
又は、
０．７５×λIR／４≦Ｌ0≦１．２５×λIR／４
を満足する。実施例１１において、具体的には、
Ｌ0＝λIR／４
を満足する。λIRの値は、８μｍ乃至１４μｍであり、実施例１１において、具体的には、限定するものではないが、λIR＝１０μｍとした。ウィング状の赤外線吸収層６１は、隣接する第１温度検出素子１６の間で部分的に繋がっていてもよい。
各第１駆動線７２Ａは、垂直走査回路８１に接続されている。そして、撮像装置の動作にあっては、垂直走査回路８１の制御下、１本の第１駆動線７２Ａを選択する。一方、全ての第１信号線７１Ａに第１電流源８２Ａから一定の電流を流す。選択された第１温度検出素子１６にあっては、入射した赤外線に依存して温度が変化し、この温度変化は、第１温度検出素子１６（具体的には、ｐｎ接合ダイオード３０）の電気抵抗値に変化を生じさせる。その結果、各第１信号線７１Ａに現れる電圧に変化が生じる。各第１信号線７１Ａは、アナログ・フロント・エンド（ＡＦＥ）及びアナログ－デジタル変換回路（ＡＤＣ）８４を介して水平走査回路８５に接続されており、各第１信号線７１Ａにおける電圧は、アナログ・フロント・エンド（ＡＦＥ）を構成する差動増幅器８３の一方の入力部に入力される。一方、差動増幅器８３の他方の入力部には各第２信号線７１Ｂにおける電圧が入力される。差動増幅器８３においては、第１温度検出素子１６の出力の増幅が図られる。そして、所定の時間経過後、差動増幅器８３から電圧の差分の積分値が、例えばサンプルホールド回路（図示せず）に送出され、サンプルホールド回路においてホールドされたアナログ値はアナログ－デジタル変換回路（ＡＤＣ）８４に出力され、アナログ－デジタル変換回路８４において電圧の差分の積分値がデジタル値に変換され、水平走査回路８５に送出される。そして、水平走査回路８５の作動によって、第１温度検出素子毎、順次、信号処理回路に出力され、最終的にデジタル出力として出力される。
以下、実施例１１の撮像装置の製造方法、特に、第１構造体２０の製造方法の概要を、ＳＯＩ基板等の模式的な一部端面図である図４１Ａ、図４１Ｂ、図４１Ｃ、図４１Ｄ、図４２Ａ、図４２Ｂ、図４２Ｃ、図４３Ａ、図４３Ｂ、図４４Ａ及び図４４Ｂを参照して説明する。
［工程－１１００］
表面に第１シリコン層９１が形成され、第１シリコン層９１の下にＳｉＯ2層９２が形成されたＳＯＩ基板９０を準備する。ＳｉＯ2層９２の下に位置するＳＯＩ基板９０を構成するシリコン半導体基板の部分を、便宜上、『第２シリコン層９３』と呼ぶ。そして、先ず、隔壁２３の側壁２４を形成すべきＳＯＩ基板９０の第２シリコン層９３の部分をエッチングして溝部を形成し、側壁２４を構成する材料で溝部を埋め込む（図４１Ａ参照）。その後、ＳＯＩ基板９０の表面の第１シリコン層９１をパターニングすることで、ｐｎ接合ダイオード３０を形成すべき第１シリコン層９１の領域を残す。次いで、周知の方法に基づき、第１シリコン層９１にｐｎ接合ダイオード３０を形成する（図４１Ｂ参照）。
［工程－１１１０］
その後、周知の方法に基づき、ＳｉＯ2層９２の上、及び、ｐｎ接合ダイオード３０の一部の上に、配線３１、第１信号線７１Ａを形成する（図４１Ｃ参照）。次に、全面に、ＳｉＯ2から成る絶縁膜２６、接続孔７４、コンタクトホール７５、第１駆動線７２Ａを形成した後、絶縁膜２６をパターニングする（図４１Ｄ参照）。但し、接続孔７４、コンタクトホール７５、第１駆動線７２Ａは、図４１Ｄ以降の図面には図示していない。
［工程－１１２０］
その後、第１犠牲層９４の形成（図４２Ａ参照）、赤外線吸収層６１の形成、第２犠牲層９５の形成（図４２Ｂ参照）を行った後、第２犠牲層９５に支持基板９６を貼り付ける（図４２Ｃ参照）。
［工程－１１３０］
次に、ＳＯＩ基板９０の第２シリコン層９３を、ＣＭＰ法によって薄くする（図４３Ａ参照）。第２シリコン層９３の厚さによってＬ0が規定される。それ故、Ｌ0の値を正確に規定することが可能である。こうして図４３Ｂに示す構造を得ることができるが、側壁２４の内側の部分の第２シリコン層９３が隔壁２３に相当し、便宜上、この部分のハッチングを第２シリコン層９３のハッチングと異ならせた。
［工程－１１４０］
駆動回路１０が設けられた第２構造体４０を準備する。尚、被覆層４３には、赤外線反射層６２を形成しておく。そして、周知の方法で、第２シリコン層９３と被覆層４３とを接合する（図４４Ａ参照）。そして、周辺領域１２，１４において、第１駆動線７２Ａ及び第１信号線７１Ａと駆動回路１０とを電気的に接続する。
［工程－１１５０］
その後、支持基板９６を除去し、エッチング法に基づき第２犠牲層９５及び第１犠牲層９４を除去する（図４４Ｂ参照）。更には、ｐｎ接合ダイオード３０の下方に位置する第２シリコン層９３を、エッチング法に基づき除去する。こうして、図２に示した撮像装置を得ることができる。ＳｉＯ2層９２によって、ダイヤフラム部２５Ａ、絶縁材料層２５Ｂ、第１スタッド部２５Ｃ、第２スタッド部２５Ｄが構成される。尚、ｐｎ接合ダイオード３０の下方に位置する第２シリコン層９３が、全てが除去されていなくともよい。
その後、得られた撮像装置を真空雰囲気下でパッケージする。これによって、第１温度検出素子１６が配置される空間は、減圧され、あるいは又、真空とされる。空所５０も、減圧され、あるいは又、真空とされる。
実施例１１の撮像装置において、第１基板は第２基板に形成された被覆層と接合されており、第１温度検出素子の下方に位置するシリコン層は、シリコン層よりもエッチングされ難い被覆層及び隔壁の側壁によって囲まれている。従って、第１温度検出素子と被覆層との間に、確実に、しかも、高い精度で空所を設けることができる。その結果、例えば、赤外線吸収層に、所望の波長を有する赤外線を、確実に、高い効率で吸収させることができ、第１温度検出素子における検出感度の向上を図ることができる。また。駆動回路１０、信号処理回路を備えた第２構造体を組み合わせることが可能となるため、撮像装置の製造コストの低減、設計自由度の向上、設計時間の短縮化を図ることができるし、入出力ピン数の削減、入出力信号帯域の低減が可能となる。
図２に示した実施例１の撮像装置の変形例を、図２４Ａ及び図２４Ｂに示す。図２４Ａに示す実施例１１の撮像装置の変形例において、赤外線吸収層６１は絶縁膜２６の上に形成されている。図２４Ｂに示す実施例１１の撮像装置の変形例において、赤外線反射層６２は、被覆層４３の内部に形成されている。図２４Ｂにおいて、赤外線吸収層６１を図２４Ａに示した構造としたが、図２に示した構造とすることもできる。また、赤外線吸収層６１を絶縁膜２６の内部に形成してもよいし、赤外線反射層６２を被覆層４３の頂面の上に形成してもよい。
実施例１２は、実施例１～実施例１０の変形であり、フェース・ツー・フェース構造の撮像装置に関する。実施例１２の撮像装置の模式的な一部端面図を図２５Ａに示す。
実施例１２の撮像装置において、第１温度検出素子２１６と第１温度検出素子２１６との間に位置する第１基板２２１の部分と被覆層４３との間には、第１基板２２１と独立して隔壁２２３が形成されており、隔壁２２３の底部は被覆層４３と接合されている。空所５０に露出した被覆層４３の露出面は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている。具体的には、実施例１２の撮像装置においては、空所５０に露出した被覆層４３の露出面は、ＳｉＯ2から成る。また、隔壁２２３は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている。隔壁２２３は、具体的には、ＳｉＯ2から成る。参照番号２２Ａは、後述するシリコン層から延びる凸部を指し、参照番号２４Ａは凸部２２Ａの側壁を指す。
赤外線が入射する第１温度検出素子２１６の側には、赤外線吸収層６１が形成されており、空所５０の底部に位置する被覆層４３の領域には、赤外線反射層６２が形成されている。赤外線反射層６２は、被覆層４３の頂面又は被覆層４３の内部に形成されている。また、赤外線反射層６２は、空所５０の底部に位置する被覆層４３の部分に形成されていてもよいし、空所５０の底部に位置する被覆層４３の部分の一部に形成されていてもよいし、空所５０の底部に位置する被覆層４３の部分からはみ出るように形成されていてもよい。具体的には、赤外線反射層６２は、実施例１１と同様の構成、構造を有する。赤外線吸収層６１は、第１基板２２１の第１面側に設けられていてもよいし、第１基板２２１の第２面側に設けられていてもよい。図２５Ａに示した実施例１２において、具体的には、第１基板２２１の第２面側（第１基板２２１の第２面２２１Ｂの上）に設けられている。実施例１２にあっても、赤外線吸収層６１が吸収すべき赤外線の波長をλIRとしたとき、赤外線吸収層６１と赤外線反射層６２との間の光学的距離Ｌ0は、
０．７５×λIR／２≦Ｌ0≦１．２５×λIR／２
又は、
０．７５×λIR／４≦Ｌ0≦１．２５×λIR／４
を満足する。場合によっては、空所５０と対向する第１温度検出素子２１６の側に赤外線吸収層６１を形成してもよい。
以下、実施例１２の撮像装置の製造方法、特に、第１構造体２０の製造方法の概要を、ＳＯＩ基板等の模式的な一部端面図である図４５Ａ、図４５Ｂ、図４５Ｃ、図４６Ａ、図４６Ｂ、図４６Ｃ及び図４６Ｄを参照して説明する。
［工程－１２００］
先ず、実施例１１と同様に、ＳＯＩ基板９０を準備する。そして、第１シリコン層側からＳＯＩ基板９０に凹部を形成した後、凹部を、例えば、絶縁材料で埋め込み、凸部２２Ａの側壁２４Ａを形成する（図４５Ａ参照）。次いで、ＳＯＩ基板９０の表面の第１シリコン層９１をパターニングすることで、ｐｎ接合ダイオード３０を形成すべき第１シリコン層９１の領域を残す。次に、周知の方法に基づき、第１シリコン層９１にｐｎ接合ダイオード３０を形成する（図４５Ｂ参照）。
［工程－１２１０］
その後、実施例１１の［工程－１１１０］と同様にして、周知の方法に基づき、ＳｉＯ2層９２の上、及び、ｐｎ接合ダイオード３０の一部の上に、配線３１、第１信号線７１Ａを形成する。次に、全面に、ＳｉＯ2から成る絶縁膜２６、接続孔７４、コンタクトホール７５、第１駆動線７２Ａを形成した後、絶縁膜２６をパターニングする（図４５Ｃ参照）。但し、接続孔７４、コンタクトホール７５、第１駆動線７２Ａは、図４５Ｃ以降の図面には図示していない。
［工程－１２２０］
その後、絶縁材料から成る犠牲層９７を全面に形成し（図４６Ａ参照）、隔壁２２３を形成すべき犠牲層９７の部分をエッチングして溝部を形成し、隔壁２２３を構成する材料で溝部を埋め込むことで、隔壁２２３を得る（図４６Ｂ参照）。犠牲層９７の厚さによってＬ0が規定される。それ故、Ｌ0の値を正確に規定することが可能である。更に、隔壁２２３を形成すべき部分の犠牲層９７にエッチング用マスク層（図示せず）を形成する。
［工程－１２３０］
次に、エッチング法に基づき犠牲層９７を除去し（図４６Ｃ参照）、更に、エッチャントを変更して、エッチング法に基づき第２シリコン層９３の一部を除去することで（図４６Ｄ参照）、ダイヤフラム部２５Ａと第２シリコン層との間に空洞５１を設ける。その後、隔壁２２３に形成しておいたエッチング用マスク層を除去する。尚、空洞５１の断面形状は図示した形状に限定されない。
［工程－１２４０］
駆動回路１０が設けられた第２構造体４０を準備する。尚、被覆層４３には、赤外線反射層６２を形成しておく。そして、周知の方法で、隔壁２２３と被覆層４３とを、真空雰囲気下で接合する。次いで、周辺領域１２，１４において、第１駆動線７２Ａ及び第１信号線７１Ａと駆動回路１０とを電気的に接続する。こうして、図２５Ａに示した撮像装置を得ることができる。その後、得られた撮像装置をパッケージする。
図２５Ｂに模式的な一部端面図を示すように、赤外線吸収層６１は、第１基板２２１の第１面２２１Ａに設けられていてもよい。あるいは又、図２６Ａに模式的な一部端面図を示すように、赤外線吸収層６１は、第１基板２２１の内部に設けられていてもよい。あるいは又、図２６Ｂに模式的な一部端面図を示すように、赤外線吸収層６１は、ダイヤフラム部２５Ａの赤外線入射側に設けられていてもよい。
また、実施例１２の撮像装置において、図２７に模式的な一部端面図を示すように、赤外線が入射する第１基板２２１の面（第１基板２２１の第２面２２１Ｂ）に、シリコン半導体基板から成る保護基板２２２が取り付けられて（貼り合わされて）いてもよい。
実施例１３は、実施例１～実施例１２の変形である。実施例１３にあっては、模式的な一部端面図を図２８Ａ（実施例１１の変形例）及び図２８Ｂ（実施例１２の変形例）に示すように、被覆層４３には、金属材料、カーボンフィルムやカーボンナノチューブといったカーボン系材料、あるいは、有機系材料から成る熱伝導層（熱均一化層）６３が形成されている。具体的には、熱伝導層６３は、被覆層４３の内部であって、赤外線反射層６２の下方に配設されている。熱伝導層６３の形成によって、温度のより一層の均一化、温度分布のより一層の均一化を図ることができる。場合によっては、熱伝導層（熱均一化層）６３を真空層から構成することもできる。また、第１温度検出素子アレイ領域１１の領域に依存して、熱伝導層（熱均一化層）６３の構成を変えてもよい。
以上の点を除き、実施例１３の撮像装置の構成、構造は、実施例１～実施例１２の撮像装置の構成、構造と同様とすることができるので、詳細な説明は省略する。尚、熱伝導層（熱均一化層）を、実施例１～実施例１２の撮像装置以外の撮像装置（例えば、可視光に基づき撮像を行う撮像装置）に適用することもできる。
実施例１４は、実施例１～実施例１３の変形である。実施例１４にあっては、模式的な一部端面図を図２９Ａ（実施例１１の変形例）及び図２９Ｂ（実施例１２の変形例）に示すように、被覆層４３には（具体的には、被覆層４３の内部には）、タングステン（Ｗ）から成る温度制御層６４が形成されており、被覆層４３には、シリコンダイオードから成る温度検知手段（図示せず）が設けられている。温度制御層６４はヒータ（抵抗体、抵抗部材）として機能する。尚、温度制御層は配線を兼ねている構成とすることもできる。そして、温度検知手段の温度検知結果に基づき、駆動回路１０は温度制御層６４を制御する。具体的には、例えば、温度制御層６４に流す電流を制御することで、温度制御層６４の発熱量を制御する。尚、温度制御層６４を制御するために温度制御層６４と駆動回路１０を結ぶ配線の図示は省略した。
即ち、温度検知手段の温度検知結果を受け取った駆動回路１０（具体的には、ＣＰＵあるいはＤＳＰ）は、受け取った温度検知結果に基づき被覆層４３の温度分布を求める。そして、駆動回路１０は、必要とされる熱量を計算し、個別に温度制御層６４に流す電流の値を制御することで、被覆層４３の温度の均一化、温度分布の均一化（面内温度バラツキ発生の抑制）、更には、第１基板２１，２２１の温度の均一化、温度分布の均一化、第１温度検出素子１６の温度の均一化、温度分布の均一化を図る。従って、例えば、アナログロジックブロックの電流量が変化し、アナログロジックブロックにおける発熱量が変化した場合にも、容易に温度制御を行うことができる。温度制御層６４による温度制御の範囲を逸脱した場合、駆動回路１０は、アナログロジックブロックにおける電流量の制御、アナログロジックブロックにおける動作クロックの制御を行うことで、温度の均一化、温度分布の均一化を図ることができる。尚、温度制御層６４を設けずに、駆動回路１０が、アナログロジックブロックにおける電流量の制御、アナログロジックブロックにおける動作クロックの制御を行うことで、温度の均一化、温度分布の均一化を図ることも可能である。温度制御層６４によって制御される温度を、例えば、室温よりも高く設定することで、温度制御層６４は、一種のオン／オフ動作となり、温度制御層６４の消費電力の低下を図ることが可能となる。また、実施例１３において説明した熱伝導層６３と組み合わせることで、より一層、温度の均一化、温度分布の均一化を図ることができる。この場合、温度制御層６４の上方に熱伝導層６３を配設することが好ましい。場合によっては、温度制御層６４は赤外線反射層６２を兼ねていてもよい。
第１温度検出素子１６と温度制御層６４の配置状態を模式的に図３０及び図３１に例示するが、第１温度検出素子１６の正射影像と温度制御層６４の正射影像とは重なっていてもよいし（図３０参照）、第１温度検出素子１６の正射影像と第１温度検出素子１６の正射影像との間に温度制御層６４の正射影像が位置する配置とすることもできる（図３１参照）。温度制御層６４の面積や配置位置、配置密度は、温度の均一化、温度分布の均一化を達成できるような面積や配置位置、配置密度とすればよい。尚、第１温度検出素子１６よりも温度制御層６４は下方に位置するので、図３０、図３１において、温度制御層６４を点線で示した。
ここで、第１構造体２０は、複数の第１温度検出素子１６を備えた第１温度検出素子アレイ領域１１、及び、第１温度検出素子アレイ領域１１を取り囲む周辺領域１２を備えており、温度制御層６４は第１温度検出素子アレイ領域１１に形成されている構成とすることが好ましい。あるいは又、温度制御層６４は、第１温度検出素子アレイ領域の正射影像が存在する被覆層４３の領域に形成されていることが好ましい。あるいは又、駆動回路１０は、アナログ－デジタル変換回路（ＡＤＣ）を備えており、第１温度検出素子アレイ領域の正射影像が存在する第２基板の領域には、アナログ－デジタル変換回路が配設されていない構成とすることもできる。
以上の点を除き、実施例１４の撮像装置の構成、構造は、実施例１～実施例１３の撮像装置の構成、構造と同様とすることができるので、詳細な説明は省略する。尚、温度制御層を、実施例１～実施例１３の撮像装置以外の撮像装置（例えば、可視光に基づき撮像を行う撮像装置）に適用することもできる。
実施例１５は、本開示の第２構成の撮像装置及び第３構成の撮像装置に関する。
室温前後の温度にある物体からの放射スペクトルは、波長１０μｍ付近にピークを有する（図３４における放射スペクトル「Ｂ」を参照）。尚、図３４の放射スペクトル「Ａ」は、室温よりも高い温度にある物体からの放射スペクトルを示す。そして、例えば、このピーク波長よりも短い感度波長を有する第１温度検出素子と、このピーク波長よりも長い感度波長を有する第１温度検出素子とを同一画素内において組み合わせることで、２つの第１温度検出素子からの信号の強度の比率から、物体の温度を高い精度で測定することが可能となる。
実施例１５の撮像装置にあっては、
赤外線に基づき温度を検出する第１温度検出素子集合体を備えており、
第１温度検出素子集合体は、複数の第１温度検出素子１６Ａ，１６Ｂが並置されて成り、
第１温度検出素子集合体において、各第１温度検出素子１６Ａ，１６Ｂが検出する赤外線の波長は異なっている。尚、実施例１５にあっては、複数の第１温度検出素子集合体が、第１の方向、及び、第１の方向とは異なる第２の方向に（具体的には、２次元マトリクス状に）配列されている。
そして、実施例１５の撮像装置において、各第１温度検出素子１６Ａ，１６Ｂは、赤外線入射側に赤外線吸収層６１，６１Ａ，６１Ｂを有し、赤外線入射側とは反対側に赤外線反射層６２，６２Ａ，６２Ｂを有しており、
第１温度検出素子集合体において、各第１温度検出素子１６Ａ，１６Ｂにおける赤外線吸収層６１，６１Ａ，６１Ｂと赤外線反射層６２，６２Ａ，６２Ｂとの間の光学的距離Ｌ0，Ｌ0’は異なっており、
各第１温度検出素子１６Ａ，１６Ｂにおける光学的距離Ｌ0，Ｌ0’は、第１温度検出素子１６Ａ，１６Ｂを構成する赤外線吸収層６１，６１Ａ，６１Ｂが吸収すべき赤外線の波長をλIR-A，λIR-Bとしたとき、
０．７５×λIR-A／２≦Ｌ0≦１．２５×λIR-A／２
又は、
０．７５×λIR-A／４≦Ｌ0≦１．２５×λIR-A／４
を満足し、
０．７５×λIR-B／２≦Ｌ0’≦１．２５×λIR-B／２
又は、
０．７５×λIR-B／４≦Ｌ0’≦１．２５×λIR-B／４
を満足する。また、各第１温度検出素子１６Ａ，１６Ｂは、赤外線入射側に赤外線吸収層６１，６１Ａ，６１Ｂを有し、赤外線入射側とは反対側に赤外線反射層６２，６２Ａ，６２Ｂを有しており、
第１温度検出素子集合体において、各第１温度検出素子１６Ａ，１６Ｂにおける赤外線吸収層６１，６１Ａ，６１Ｂを構成する材料、構成、構造、又は、赤外線反射層６２，６２Ａ，６２Ｂを構成する材料、構成、構造、又は、赤外線吸収層６１，６１Ａ，６１Ｂを構成する材料、構成、構造及び赤外線反射層６２，６２Ａ，６２Ｂを構成する材料、構成、構造は、異なっている。即ち、具体的には、前記（ケースＡ）、（ケースＢ）、（ケースＣ）において説明したとおりである。
あるいは又、実施例１５の撮像装置は、
赤外線に基づき温度を検出する第１温度検出素子集合体を備えており、
第１温度検出素子集合体は、複数の第１温度検出素子１６Ａ，１６Ｂが並置されて成り、
第１温度検出素子集合体において、各第１温度検出素子１６Ａ，１６Ｂの赤外線吸収量は異なっている。尚、この実施例１５にあっても、複数の第１温度検出素子集合体が、第１の方向、及び、第１の方向とは異なる第２の方向に（具体的には、２次元マトリクス状に）配列されている。
そして、実施例１５の撮像装置において、
各第１温度検出素子１６Ａ，１６Ｂは、赤外線入射側に赤外線吸収層６１，６１Ａ，６１Ｂを有し、赤外線入射側とは反対側に赤外線反射層６２，６２Ａ，６２Ｂを有しており、
第１温度検出素子集合体において、各第１温度検出素子１６における赤外線吸収層６１，６１Ａ，６１Ｂを構成する材料、又は、赤外線反射層６２，６２Ａ，６２Ｂを構成する材料、又は、赤外線吸収層６１，６１Ａ，６１Ｂを構成する材料及び赤外線反射層６２，６２Ａ，６２Ｂを構成する材料は、異なっている。また、実施例１５の撮像装置において、
各第１温度検出素子１６Ａ，１６Ｂは、赤外線入射側に赤外線吸収層６１，６１Ａ，６１Ｂを有し、赤外線入射側とは反対側に赤外線反射層６２，６２Ａ，６２Ｂを有し、
第１温度検出素子集合体において、各第１温度検出素子１６における赤外線吸収層６１，６１Ａ，６１Ｂ、又は、赤外線反射層６２，６２Ａ，６２Ｂ、又は、赤外線吸収層６１，６１Ａ，６１Ｂ及び赤外線反射層６２，６２Ａ，６２Ｂの面積、又は、厚さ、又は、面積及び厚さは異なっている。即ち、具体的には、前記（ケースａ）、（ケースｂ）、（ケースｃ）、（ケースｄ）、（ケースｅ）、（ケースｆ）、（ケースｇ）、（ケースｈ）、（ケースｉ）において説明したとおりである。
より具体的には、模式的な一部端面図を図３２Ａに示すように、第１温度検出素子１６Ａと第１温度検出素子１６Ｂにおける赤外線吸収層６１Ａ，６１Ｂの構造が異なっている。これによって、第１温度検出素子１６Ａ，１６ＢにおけるＬ0，Ｌ0’の値を変えることができ、各第１温度検出素子１６Ａ，１６Ｂが検出する赤外線の波長を異ならせることができるし、各第１温度検出素子１６Ａ，１６Ｂの赤外線吸収量を異ならせることができる。
あるいは又、模式的な一部端面図を図３２Ｂに示すように、第１温度検出素子１６Ａと第１温度検出素子１６Ｂにおける赤外線吸収層６１Ａ，６１Ｂの構造は同じであるが、形成されている位置が異なっている。これによっても、第１温度検出素子１６Ａ，１６ＢにおけるＬ0，Ｌ0’の値を変えることができ、各第１温度検出素子１６Ａ，１６Ｂが検出する赤外線の波長を異ならせることができる。
２種類の第１温度検出素子１６Ａ及び第１温度検出素子１６Ｂから第１温度検出素子集合体を構成する場合の第１温度検出素子１６Ａ及び第１温度検出素子１６Ｂの配置を図３３Ａに例示する。１画素を構成する４つの第１温度検出素子１６Ａ，１６Ｂから構成された第１温度検出素子集合体を点線で囲んで示す。尚、２つの第１温度検出素子１６Ａ，１６Ｂから第１温度検出素子集合体を構成することもできる。また、３種類の第１温度検出素子１６Ａ、第１温度検出素子１６Ｂ及び第１温度検出素子１６Ｃから第１温度検出素子集合体を構成する場合の第１温度検出素子１６Ａ、第１温度検出素子１６Ｂ及び第１温度検出素子１６Ｃの配置を図３３Ｂに例示する。高い空間分解が要求される赤外線波長に対応する第１温度検出素子を第１温度検出素子１６Ａとすればよい。
実施例１５の撮像装置において、第１温度検出素子集合体は複数の第１温度検出素子が並置されて成り、第１温度検出素子集合体において各第１温度検出素子が検出する赤外線の波長は異なっており、あるいは又、第１温度検出素子集合体において各第１温度検出素子の赤外線吸収量は異なっているので、第１温度検出素子毎に波長分光特性や赤外線の感度を変え得ることが可能である。そして、異なる感度波長を有する第１温度検出素子を同一画素内において組み合わせることで、複数の第１温度検出素子からの信号の強度の比率から物体の温度を高い精度で測定することが可能となる。あるいは又、高感度第１温度検出素子と低感度第１温度検出素子を組み合わせた第１温度検出素子集合体とすることで、第１温度検出素子集合体としてのダイナミックレンジを変えることが可能となる。即ち、赤外線強度が高い場合には低感度第１温度検出素子を作動させ、赤外線強度が低い場合には高感度第１温度検出素子を作動させればよい。あるいは又、赤外線強度が低い状態から高い状態に被写体（あるいは環境）が変化した場合、高感度第１温度検出素子から低感度第１温度検出素子へと切り替え、赤外線強度が高い状態から低い状態に被写体（あるいは環境）が変化した場合、低感度第１温度検出素子から高感度第１温度検出素子へと切り替えればよい。
図３２Ａ、図３２Ｂに示した第１温度検出素子１６Ａ，１６Ｂの構成、構造として、実施例１１において説明した第１温度検出素子の構成、構造を採用したが、これに限定するものではなく、実施例１５の撮像装置の構成、構造は、実施例１～実施例１４において説明した撮像装置の構成、構造と同様とすることができる。あるいは又、第１温度検出素子集合体が、複数の第１温度検出素子が並置されて成り、第１温度検出素子集合体において、各第１温度検出素子が検出する赤外線の波長は異なっており、あるいは又、第１温度検出素子集合体において、各第１温度検出素子の赤外線吸収量は異なっている限りにおいて、実施例１～実施例１４において説明した撮像装置の構成、構造に限定するものではなく、他の構成、構造を有する撮像装置に適用することもできる。
実施例１６では、実施例１～実施例１５において説明した撮像装置を赤外線カメラに適用した例を説明する。図３５に概念図を示すように、赤外線カメラは、レンズ３０１、シャッター３０２、実施例１～実施例１５において説明した撮像装置３０３、駆動回路３０４、電源部３０５、記憶媒体３０６、ビデオ出力部３０７、各種インターフェース３０８から構成されている。駆動回路３０４には、先に説明した各種の回路の他、例えば、画素間バラツキを補正し、また、欠陥画素の補正を行い、また、各種ノイズ除去を行う信号処理回路が含まれる。このような構成の赤外線カメラの構成要素は、撮像装置３０３を除き、周知の構成要素とすることができるので、詳細な説明は省略する。
以上、本開示の撮像装置を好ましい実施例に基づき説明したが、本開示の撮像装置はこれらの実施例に限定するものではない。実施例において説明した撮像装置や第１温度検出素子、第２温度検出素子、第３素子の構成、構造は例示であり、適宜、変更することができるし、撮像装置や第１温度検出素子、第２温度検出素子、第３素子を構成する材料、撮像装置や第１温度検出素子の製造方法も例示であり、適宜、変更することができる。場合によっては、赤外線反射層の形成を省略し、被覆層の頂面、それ自体を赤外線反射層として機能させてもよい。
撮像装置の赤外線入射側に、例えば、レンズ等から成る集光素子を配設してもよい。例えば、図２６Ｂに示した実施例１２の変形例において、第１基板２２１の第１面２２１Ａの側に集光素子（レンズ）６５を設けた例を図３６に示す。このような集光素子６５は、例えば、実施例１２の［工程－１２３０］において、エッチング法に基づき犠牲層９７を除去し（図４６Ｃ参照）、更に、エッチャントを変更して、エッチング法に基づき第２シリコン層９３の一部を除去して（図４６Ｄ参照）、ダイヤフラム部２５Ａと第２シリコン層との間に空洞５１を設けると同時に形成することができる。即ち、エッチング法に基づき第２シリコン層９３の一部を除去するとき、エッチング液は隔壁２２３の近傍から第２シリコン層９３へと浸入するが、エッチング条件を適切に設定することで、隔壁２２３の近傍の第２シリコン層９３の部分の方を、隔壁２２３から遠い第２シリコン層９３の部分よりも、多くエッチングすることができる。その結果、第１基板２２１（第２シリコン層９３）の第１面２２１Ａの側に集光素子（レンズ）６５を設けることができる。
あるいは又、例えば、図２７に示した実施例１２の変形例において、第１基板２２１の面（第１基板２２１の第２面２２１Ｂ）に取り付けられたシリコン半導体基板から成る保護基板２２２の赤外線入射側に、集光素子（レンズ）６６，６７を設けてもよい（図３７Ａ及び図３７Ｂ参照）。図３７Ａに示す例は、保護基板２２２とは別の部材（例えば、レジスト材料）から集光素子６６を形成した例であり、図３７Ｂに示す例は、保護基板２２２をエッチング加工することで集光素子６７を形成した例である。これらの集光素子は、例えば、周知のオンチップ・マイクロ・レンズの形成方法と同様の方法で形成することができる。シリコン半導体基板から成る保護基板２２２の代わりに、例えば、ＣａＦ2、ＢａＦ2、Ａｌ2Ｏ3、ＺｎＳｅ等の赤外線を透過する材料から成る保護基板とすることもできる。また、図３８Ａ及び図３８Ｂに示すように、撮像装置の赤外線入射側に遮光部６８を設け、隣接する第１温度検出素子への赤外線の入射を抑制してもよい。遮光部６８は、例えば、保護基板２２２に溝部を形成し、この溝部に金属材料や合金材料を埋め込むことで形成することができる。集光素子６６，６７、遮光部６８は、他の実施例に対しても、適宜、適用することができることは云うまでもない。
また、第４構成の撮像装置として、第１温度検出素子集合体を、赤外線の入射に沿って上下に配設された２つの第１温度検出素子（各実施例において説明した第１温度検出素子）から構成することもできる。図２４Ａに示した実施例１１の変形例と、図２５Ａに示した実施例１２を組み合わせた例を図３９に示すが、他の実施例に対しても適用することができることは云うまでもない。具体的には、このような撮像装置は、
赤外線に基づき温度を検出する第１温度検出素子集合体を備えており、
第１温度検出素子集合体は、赤外線の入射に沿って上下に配設された２つの第１温度検出素子から成り、
第１温度検出素子集合体において、各第１温度検出素子が検出する赤外線の波長は同じであり、又は、異なっており、又は、各第１温度検出素子の赤外線吸収量は異なっている。尚、２つの第１温度検出素子は、同じ駆動線及び信号線に接続されていてもよいし、異なる駆動線及び信号線に接続されていてもよい。
また、本開示の撮像装置を構成する第１温度検出素子の１つから第１温度検出素子を構成することもできるし、本開示の撮像装置を構成する第１温度検出素子を１次元に配列した撮像装置とすることもできる。即ち、広くは、本開示の撮像装置を構成する第１温度検出素子を、Ｊ個（但し、Ｊ≧１）、１次元に配列した撮像装置、云い換えれば、１次元に配列されたＪ個（但し、Ｊ≧１）の第１温度検出素子を備えている本開示の撮像装置とすることもできる。具体的には、
第１の方向に配列されたＪ個（但し、Ｊ≧１）の第１温度検出素子１６，２１６を備えており、
更に、第１の方向に沿って配設され、それぞれに第１温度検出素子１６，２１６が接続されたＪ本の第１駆動線７２Ａ及びＪ本の第１信号線７１Ａを備えており、
第１構造体２０は、第１温度検出素子１６，２１６を備えた第１温度検出素子アレイ領域１１、及び、第１温度検出素子アレイ領域１１を取り囲む周辺領域１２を有しており、
周辺領域１２において、第１信号線７１Ａは駆動回路１０と電気的に接続されており、
周辺領域１２において、第１駆動線７２Ａは駆動回路１０と電気的に接続されている。
図２４Ａに示した実施例１１の変形例の撮像装置の模式的な一部端面図を図４０Ａに示すように、赤外線が入射する第１温度検出素子１６の側には、第１赤外線吸収層６１Ｃが形成されており、空所５０の底部に位置する被覆層４３の領域には、赤外線反射層６２が形成されており、空所５０と対向する第１温度検出素子１６の側には、第２赤外線吸収層６１Ｄが形成されている構成とすることができる。図示した例では、第１赤外線吸収層６１Ｃは、第１温度検出素子１６の上に形成された絶縁膜２６の上に形成されており、第２赤外線吸収層６１Ｄは、空所５０と対向する第１温度検出素子１６の面上（より具体的には、空所５０と対向するダイヤフラム部２５Ａの面上）に形成されている。赤外線吸収層６１Ｃ，６１Ｄは、赤外線を吸収するだけでなく、一部を透過し、一部を反射するため、透過や反射を低減する構造とすることで、より感度を向上させることができる。即ち、このような構成により、第１赤外線吸収層６１Ｃを透過した一部の赤外線が第２赤外線吸収層６１Ｄで更に吸収されるため、透過を低減させることができる。また、第１赤外線吸収層６１Ｃで反射した赤外線と第２赤外線吸収層６１Ｄで反射した赤外線が逆位相で打ち消し合い、反射を低減させることができる。また、第２赤外線吸収層６１Ｄを反射した赤外線と赤外線反射層６２を反射した赤外線が逆位相で打ち消し合い、反射を低減させることができる。尚、第１赤外線吸収層６１Ｃ及び第２赤外線吸収層６１Ｄが吸収すべき赤外線の波長をλIRとし、第１赤外線吸収層６１Ｃと第２赤外線吸収層６１Ｄとの光学的距離Ｌ1とし、第２赤外線吸収層６１Ｄと赤外線反射層６２との光学的距離をＬ2としたとき、
０．７５×λIR／４≦Ｌ1≦１．２５×λIR／４
０．７５×λIR／４≦Ｌ2≦１．２５×λIR／４
を満足することが好ましい。第１赤外線吸収層６１Ｃ及び第２赤外線吸収層６１Ｄを備える構成は、その他の実施例１の撮像装置やその他の実施例の撮像装置に、適宜、適用することができることは云うまでもない。
あるいは又、図２６Ｂに示した実施例１２の変形例の撮像装置の模式的な一部端面図を図４０Ｂに示すように、赤外線が入射する第１温度検出素子２１６の側には、第１赤外線吸収層６１Ｃが形成されており；空所５０の底部に位置する被覆層４３の領域には、赤外線反射層６２が形成されており；空所５０と対向する第１温度検出素子２１６の側には、第２赤外線吸収層６１Ｄが形成されている構成とすることができる。赤外線反射層６２は、空所５０の底部に位置する被覆層４３の部分の一部に形成されている。第１赤外線吸収層６１Ｃは、第１基板２２１の第１面側に設けられている。具体的には、第１赤外線吸収層６１は、ダイヤフラム部２５Ａの赤外線入射側に設けられている。第２赤外線吸収層６１Ｄは、第１温度検出素子２１６の上に形成された絶縁膜２６の上に空所５０と対向して形成されている。各赤外線吸収層６１Ｃ，６１Ｄは、赤外線を吸収するだけでなく、一部を透過し、一部を反射するため、透過や反射を低減する構造とすることで、より感度を向上させることができる。即ち、このような構成により、第１赤外線吸収層６１Ｃを透過した一部の赤外線が第２赤外線吸収層６１Ｄで更に吸収されるため、透過を低減させることができる。また、第１赤外線吸収層６１Ｃで反射した赤外線と第２赤外線吸収層６１Ｄで反射した赤外線が逆位相で打ち消し合い、反射を低減させることができる。また、第２赤外線吸収層６１Ｄを反射した赤外線と赤外線反射層６２を反射した赤外線が逆位相で打ち消し合い、反射を低減させることができる。更には、これらの場合、第１赤外線吸収層６１Ｃ及び第２赤外線吸収層６１Ｄが吸収すべき赤外線の波長をλIRとし、第１赤外線吸収層６１Ｃと第２赤外線吸収層６１Ｄとの光学的距離Ｌ1とし、第２赤外線吸収層６１Ｄと赤外線反射層６２との光学的距離をＬ2としたとき、
０．７５×λIR／４≦Ｌ1≦１．２５×λIR／４
０．７５×λIR／４≦Ｌ2≦１．２５×λIR／４
を満足することが好ましい。第１赤外線吸収層６１Ｃ及び第２赤外線吸収層６１Ｄを備える構成は、その他の実施例１２の撮像装置やその他の実施例の撮像装置に、適宜、適用することができることは云うまでもない。
信号処理回路には、ノイズを予め測定することによる固定パターンノイズ補正処理、ノイズモデルに基づくノイズ低減処理、レンズ結像モデルに基づく解像度補正処理を含めることができる。また、赤外線カメラから得られた画像と、通常の可視光に基づき撮像された画像を合成することも可能である。以下に、各種信号処理の概略を説明するが、信号処理はこれらに限定されるものではない。
固定パターンノイズ補正処理として、例えば、前回の撮像フレームにおいて得られた固定パターンノイズデータと今回の撮像フレームにおいて得られた固定パターンノイズデータとの差に応じた差分データを生成し、差分データと前回の撮像フレームにおいて得られた固定パターンノイズデータとを加算して新たな固定パターンノイズデータとするといった処理を挙げることができる。
また、無限インパルス応答（ＩＩＲ，Infinite Impulse Response）型フィルターを用いたノイズ低減処理として、例えば、
ＩＩＲフィルタ処理により、補正対象画素の近傍の参照画素の信号値の平均値を算出する第１工程と、
ＩＩＲフィルタ処理により、補正対象画素の近傍の参照画素の信号値の分散値を算出する第２工程と、
参照画素の平均値と分散値を入力し、平均値と分散値を適用したエッジ保存平滑化処理を実行する第３工程と、
第１工程と第２工程において適用するＩＩＲフィルタ係数を、画像を構成する画素の信号値に応じて更新する第４工程、
から構成されたノイズ低減処理を挙げることができる。
また、解像度補正処理として、複数の像高にそれぞれ設定されているぼけ補正を行うフィルタを取得し、取得されたフィルタを用いて、補正対象とされた像高における画素の画素値を補正する方法を挙げることができる。ここで、補正は、補正対象とされた像高に隣接する像高に設定されているフィルタを、補正対象とされた画素の画素値に適用し、補正対象とされた像高と隣接する像高との位置関係から係数を算出し、フィルタ適用後の画素値と係数を用いて補正後の画素値を算出する処理とすることができる。あるいは又、補正は、補正対象とされた像高と隣接する像高との位置関係から係数を算出し、補正対象とされた像高に隣接する像高に設定されているフィルタと係数を用いて、補正対象とされた画素の画素値に適用するフィルタを生成し、生成されたフィルタと補正対象とされた画素の画素値を用いて補正後の画素値を算出する処理とすることができる。更には、フィルタの係数は、第１の像高上の複数の像点からＰＳＦ（Point Spread Function）データを算出し、ＰＳＦデータを平均化し、平均化されたＰＳＦデータを所定の関数で近似し、近似されたＰＳＦデータから算出された係数とすることができ、フィルタの係数の算出はウィナーフィルタを用いることができる。
尚、本開示は、以下のような構成を取ることもできる。
［Ａ０１］《撮像装置・・・第１の態様》
第１構造体、及び、第１構造体に積層された第２構造体から構成されており、
第１構造体には、第１基板、及び、第１基板に設けられ、赤外線に基づき温度を検出する第１温度検出素子が備えられており、
第２構造体には、第２基板、及び、第２基板に設けられ、第１駆動線及び第１信号線を介して第１温度検出素子が接続された駆動回路が備えられており、
第２駆動線及び第２信号線を介して駆動回路に接続された温度参照用の第２温度検出素子を更に備えており、
駆動回路は、スイッチ回路、第１電流源、第２電流源、差動増幅器、及び、アナログ－デジタル変換回路を備えており、
第１温度検出素子が接続された第１信号線は、スイッチ回路の第１入力端部に接続されており、
第２温度検出素子が接続された第２信号線は、スイッチ回路の第２入力端部に接続されており、
スイッチ回路の第１出力端部は、差動増幅器の第１入力端部に接続されており、
スイッチ回路の第２出力端部は、差動増幅器の第２入力端部に接続されており、
第１電流源は、差動増幅器の第１入力端部に接続されており、
第２電流源は、差動増幅器の第２入力端部に接続されており、
差動増幅器の出力端部は、アナログ－デジタル変換回路の入力部に接続されており、
スイッチ回路において、スイッチ回路の第１入力端部と第１出力端部が接続される場合、スイッチ回路の第２入力端部と第２出力端部が接続され、スイッチ回路の第１入力端部と第２出力端部が接続される場合、スイッチ回路の第２入力端部と第１出力端部が接続される撮像装置。
［Ａ０２］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
１つの第１温度検出素子及び１つの第２温度検出素子から成る温度検出素子ブロックに対して、１つの駆動回路が設けられている［Ａ０１］に記載の撮像装置。
［Ａ０３］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
複数の第１温度検出素子及び１つの第２温度検出素子から成る温度検出素子ブロックに対して、１つの駆動回路が設けられており、
各温度検出素子ブロックにおいて、複数の第１温度検出素子は同じ第１駆動線に接続されており、複数の第１温度検出素子のそれぞれに接続された第１信号線は、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている［Ａ０１］に記載の撮像装置。
［Ａ０４］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占めるＮ［個］（但し、Ｎ≧２）の第１温度検出素子及びＮ［個］の第２温度検出素子に対して、１つの駆動回路が設けられている［Ａ０１］に記載の撮像装置。
［Ａ０５］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子に対して、１つの駆動回路が設けられており、
各温度検出素子ブロックは、複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
各温度検出素子ブロックにおいて、複数の第１温度検出素子は同じ第１駆動線に接続されており、複数の第１温度検出素子のそれぞれに接続された第１信号線は、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている［Ａ０１］に記載の撮像装置。
［Ａ０６］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、第２の方向に沿って配列された複数の温度検出素子ユニットのいずれかに属し、
複数の温度検出素子ユニットのそれぞれは、１つの駆動回路に接続されており、
各温度検出素子ユニットを占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
各温度検出素子ブロックは、１又は複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
各温度検出素子ブロックにおいて、１又は複数の第１温度検出素子は同じ第１駆動線に接続されており、１又は複数の第１温度検出素子のそれぞれに接続された第１信号線は、第１温度検出素子の数が１の場合、スイッチ回路の第１入力端部に接続されており、第１温度検出素子の数が２以上の場合、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている［Ａ０１］に記載の撮像装置。
［Ａ０７］駆動回路は、第２スイッチ回路を更に備えており、
第１電流源は、差動増幅器の第１入力端部に接続される代わりに、第２スイッチ回路の第１入力端部に接続されており、
第２電流源は、差動増幅器の第２入力端部に接続される代わりに、第２スイッチ回路の第２入力端部に接続されており、
第２スイッチ回路の第１出力端部は、差動増幅器の第１入力端部に接続されており、
第２スイッチ回路の第２出力端部は、差動増幅器の第２入力端部に接続されており、
第２スイッチ回路の第１入力端部と第１出力端部が接続される場合、第２スイッチ回路の第２入力端部と第２出力端部が接続され、第２スイッチ回路の第１入力端部と第２出力端部が接続される場合、第２スイッチ回路の第２入力端部と第１出力端部が接続される［Ａ０１］に記載の撮像装置。
［Ａ０８］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占めるＮ［個］（但し、Ｎ≧２）の第１温度検出素子及びＮ［個］の第２温度検出素子に対して、１つの駆動回路が設けられている［Ａ０７］に記載の撮像装置。
［Ａ０９］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子に対して、１つの駆動回路が設けられており、
各温度検出素子ブロックは、複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
各温度検出素子ブロックにおいて、複数の第１温度検出素子は同じ第１駆動線に接続されており、複数の第１温度検出素子のそれぞれに接続された第１信号線は、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている［Ａ０７］に記載の撮像装置。
［Ａ１０］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、第２の方向に沿って配列された複数の温度検出素子ユニットのいずれかに属し、
複数の温度検出素子ユニットのそれぞれは、１つの駆動回路に接続されており、
各温度検出素子ユニットを占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
各温度検出素子ブロックは、１又は複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
各温度検出素子ブロックにおいて、１又は複数の第１温度検出素子は同じ第１駆動線に接続されており、１又は複数の第１温度検出素子のそれぞれに接続された第１信号線は、第１温度検出素子の数が１の場合、スイッチ回路の第１入力端部に接続されており、第１温度検出素子の数が２以上の場合、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている［Ａ０７］に記載の撮像装置。
［Ａ１１］駆動回路は、第２スイッチ回路を更に備えており、
第１電流源は、差動増幅器の第１入力端部に接続される代わりに、第２スイッチ回路の第１入力端部に接続されており、
第２電流源は、差動増幅器の第２入力端部に接続される代わりに、第２スイッチ回路の第２入力端部に接続されており、
第２スイッチ回路の第１出力端部は、第１スイッチ回路の第１入力端部に接続されており、
第２スイッチ回路の第２出力端部は、第１スイッチ回路の第２入力端部に接続されており、
第２スイッチ回路の第１入力端部と第１出力端部が接続される場合、第２スイッチ回路の第２入力端部と第２出力端部が接続され、第２スイッチ回路の第１入力端部と第２出力端部が接続される場合、第２スイッチ回路の第２入力端部と第１出力端部が接続される［Ａ０１］に記載の撮像装置。
［Ａ１２］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占めるＮ［個］（但し、Ｎ≧２）の第１温度検出素子及びＮ［個］の第２温度検出素子に対して、１つの駆動回路が設けられている［Ａ１１］に記載の撮像装置。
［Ａ１３］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子に対して、１つの駆動回路が設けられており、
各温度検出素子ブロックは、複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
各温度検出素子ブロックにおいて、複数の第１温度検出素子は同じ第１駆動線に接続されており、複数の第１温度検出素子のそれぞれに接続された第１信号線は、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている［Ａ１１］に記載の撮像装置。
［Ａ１４］第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、第２の方向に沿って配列された複数の温度検出素子ユニットのいずれかに属し、
複数の温度検出素子ユニットのそれぞれは、１つの駆動回路に接続されており、
各温度検出素子ユニットを占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
各温度検出素子ブロックは、１又は複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
各温度検出素子ブロックにおいて、１又は複数の第１温度検出素子は同じ第１駆動線に接続されており、１又は複数の第１温度検出素子のそれぞれに接続された第１信号線は、第１温度検出素子の数が１の場合、スイッチ回路の第１入力端部に接続されており、第１温度検出素子の数が２以上の場合、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている［Ａ１１］に記載の撮像装置。
［Ａ１５］第３駆動線及び第１信号線を介して駆動回路に接続されたゲイン測定用の第３素子を更に備えており、
第３素子の出力電圧は第２温度検出素子の出力電圧と異なる［Ａ０１］乃至［Ａ１４］のいずれか１項に記載の撮像装置。
［Ａ１６］《撮像装置・・・第２の態様》
第１構造体、及び、第１構造体に積層された第２構造体から構成されており、
第２構造体は、第２基板、及び、第２基板に設けられた駆動回路を備えており、
駆動回路は、２つの電流源、シングルエンドアンプから成る２つの増幅器、及び、２つのアナログ－デジタル変換回路を備えており、
第１構造体は、第１基板、及び、第１基板に設けられ、赤外線に基づき温度を検出し、第１駆動線及び駆動回路に接続された第１温度検出素子を備えており、
第２駆動線、並びに、駆動回路に接続された温度参照用の第２温度検出素子を更に備えており、
第１温度検出素子及び第２温度検出素子が接続された第１信号線は、第１の電流源に接続され、且つ、第１の増幅器及び第１のアナログ－デジタル変換回路に接続されており、
第１温度検出素子及び第２温度検出素子が接続された第２信号線は、第２の電流源に接続され、且つ、第２の増幅器及び第２のアナログ－デジタル変換回路に接続されている撮像装置。
［Ａ１７］不揮発性メモリ素子を更に備えており、
第１温度検出素子毎に、動作時の補正のための補正係数が不揮発性メモリ素子に記憶されている［Ａ０１］乃至［Ａ１６］のいずれか１項に記載の撮像装置。
［Ａ１８］第１温度検出素子と被覆層との間には、空所が設けられている［Ａ０１］乃至［Ａ１７］のいずれか１項に記載の撮像装置。
［Ａ１９］赤外線が入射する側には、赤外線吸収層が形成されており、
空所の底部に位置する被覆層の領域には、赤外線反射層が形成されている［Ａ１８］に記載の撮像装置。
［Ａ２０］第１温度検出素子は、ｐｎ接合ダイオード、ボロメータ素子、サーモパイル素子、金属膜抵抗素子、金属酸化物抵抗素子、セラミック抵抗素子、サーミスタ素子から成る［Ａ０１］乃至［Ａ１９］のいずれか１項に記載の撮像装置。
［Ｂ０１］第１構造体及び第２構造体から構成されており、
第１構造体は、
第１基板、
第１基板に設けられ、赤外線に基づき温度を検出する第１温度検出素子、並びに、
第１温度検出素子に接続された駆動線及び信号線、
を備えており、
第２構造体は、
第２基板、及び、
第２基板に設けられ、被覆層によって被覆された駆動回路、
を備えており、
第１基板は、被覆層と接合されており、
第１温度検出素子と被覆層との間には、空所が設けられており、
駆動線及び信号線は、駆動回路と電気的に接続されている撮像装置。
［Ｂ０２］《第１構成の撮像装置》
第１温度検出素子と被覆層との間には空所が設けられている［Ａ０１］乃至［Ａ２０］のいずれか１項に記載の撮像装置。
［Ｂ０３］第１温度検出素子と第１温度検出素子との間に位置する第１基板の部分には、隔壁が形成されており、
隔壁の底部は、被覆層と接合されている［Ａ０１］乃至［Ｂ０２］のいずれか１項に記載の撮像装置。
［Ｂ０４］空所に露出した被覆層の露出面は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されており、
隔壁の側壁は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている［Ｂ０３］に記載の撮像装置。
［Ｂ０５］空所に露出した被覆層の露出面は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている［Ｂ０３］に記載の撮像装置。
［Ｂ０６］隔壁の側壁は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている［Ｂ０３］又は［Ｂ０５］に記載の撮像装置。
［Ｂ０７］赤外線が入射する第１温度検出素子の側には、赤外線吸収層が形成されており、
空所の底部に位置する被覆層の領域には、赤外線反射層が形成されている［Ｂ０３］乃至［Ｂ０６］のいずれか１項に記載の撮像装置。
［Ｂ０８］赤外線吸収層は、第１温度検出素子の上方に形成されている［Ｂ０７］に記載の撮像装置。
［Ｂ０９］赤外線反射層は、被覆層の頂面又は被覆層の内部に形成されている［Ｂ０７］又は［Ｂ０８］に記載の撮像装置。
［Ｂ１０］赤外線吸収層が吸収すべき赤外線の波長をλIRとしたとき、赤外線吸収層と赤外線反射層との間の光学的距離Ｌ0は、
０．７５×λIR／２≦Ｌ0≦１．２５×λIR／２
又は、
０．７５×λIR／４≦Ｌ0≦１．２５×λIR／４
を満足する［Ｂ０７］乃至［Ｂ０９］のいずれか１項に記載の撮像装置。
［Ｂ１１］赤外線が入射する第１温度検出素子の側には、第１赤外線吸収層が形成されており、
空所の底部に位置する被覆層の領域には、赤外線反射層が形成されており、
空所と対向する第１温度検出素子の側には、第２赤外線吸収層が形成されている［Ｂ０３］乃至［Ｂ０６］のいずれか１項に記載の撮像装置。
［Ｂ１２］第１赤外線吸収層及び第２赤外線吸収層が吸収すべき赤外線の波長をλIRとし、第１赤外線吸収層と第２赤外線吸収層との光学的距離Ｌ1とし、第２赤外線吸収層と赤外線反射層との光学的距離をＬ2としたとき、
０．７５×λIR／４≦Ｌ1≦１．２５×λIR／４
０．７５×λIR／４≦Ｌ2≦１．２５×λIR／４
を満足する［Ｂ１１］に記載の撮像装置。
［Ｂ１３］第１温度検出素子と第１温度検出素子との間に位置する第１基板の部分と被覆層との間には、第１基板と独立して隔壁が形成されており、
隔壁の底部は、被覆層と接合されている［Ｂ０１］乃至［Ｂ０４］のいずれか１項に記載の撮像装置。
［Ｂ１４］空所に露出した被覆層の露出面は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されており、
隔壁は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている［Ｂ１３］に記載の撮像装置。
［Ｂ１５］空所に露出した被覆層の露出面は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている［Ｂ１３］に記載の撮像装置。
［Ｂ１６］隔壁は、絶縁材料層、金属材料層、合金材料層及び炭素材料層から成る群から選択された少なくとも１種類の材料層から構成されている［Ｂ１３］又は［Ｂ１５］に記載の撮像装置。
［Ｂ１７］赤外線が入射する第１温度検出素子の側には、赤外線吸収層が形成されており、
空所の底部に位置する被覆層の領域には、赤外線反射層が形成されている［Ｂ１３］乃至［Ｂ１６］のいずれか１項に記載の撮像装置。
［Ｂ１８］赤外線反射層は、被覆層の頂面又は被覆層の内部に形成されている［Ｂ１７］に記載の撮像装置。
［Ｂ１９］赤外線吸収層が吸収すべき赤外線の波長をλIRとしたとき、赤外線吸収層と赤外線反射層との間の光学的距離Ｌ0は、
０．７５×λIR／２≦Ｌ0≦１．２５×λIR／２
又は、
０．７５×λIR／４≦Ｌ0≦１．２５×λIR／４
を満足する［Ｂ１７］又は［Ｂ１８］に記載の撮像装置。
［Ｂ２０］赤外線が入射する第１温度検出素子の側には、第１赤外線吸収層が形成されており、
空所の底部に位置する被覆層の領域には、赤外線反射層が形成されており、
空所と対向する第１温度検出素子の側には、第２赤外線吸収層が形成されている［Ｂ１３］乃至［Ｂ１６］のいずれか１項に記載の撮像装置。
［Ｂ２１］第１赤外線吸収層及び第２赤外線吸収層が吸収すべき赤外線の波長をλIRとし、第１赤外線吸収層と第２赤外線吸収層との光学的距離Ｌ1とし、第２赤外線吸収層と赤外線反射層との光学的距離をＬ2としたとき、
０．７５×λIR／４≦Ｌ1≦１．２５×λIR／４
０．７５×λIR／４≦Ｌ2≦１．２５×λIR／４
を満足する［Ｂ２０］に記載の撮像装置。
［Ｂ２２］赤外線が入射する第１基板の面側に保護基板が配設されている［Ｂ１３］乃至［Ｂ１９］のいずれか１項に記載の撮像装置。
［Ｂ２３］赤外線に基づき温度を検出する第１温度検出素子集合体を備えており、
第１温度検出素子集合体は、赤外線の入射に沿って上下に配設された２つの第１温度検出素子から成り、
第１温度検出素子集合体において、各第１温度検出素子が検出する赤外線の波長は同じであり、又は、異なっており、又は、各第１温度検出素子の赤外線吸収量は異なっている［Ｂ０１］乃至［Ｂ０４］のいずれか１項に記載の撮像装置。
［Ｂ２４］被覆層には熱伝導層が形成されている［Ｂ０１］乃至［Ｂ２２］のいずれか１項に記載の撮像装置。
［Ｂ２５］被覆層には温度制御層が形成されており、
温度検知手段を更に有する［Ｂ０１］乃至［Ｂ２４］のいずれか１項に記載の撮像装置。
［Ｂ２６］温度制御層はヒータとして機能する［Ｂ２５］に記載の撮像装置。
［Ｂ２７］温度制御層は配線を兼ねている［Ｂ２６］に記載の撮像装置。
［Ｂ２８］温度検知手段の温度検知結果に基づき、駆動回路は温度制御層を制御する［Ｂ２５］乃至［Ｂ２７］のいずれか１項に記載の撮像装置。
［Ｂ２９］第１構造体は、第１温度検出素子を備えた第１温度検出素子アレイ領域、及び、第１温度検出素子アレイ領域を取り囲む周辺領域を備えており、
温度制御層は第１温度検出素子アレイ領域に形成されている［Ｂ２５］乃至［Ｂ２８］のいずれか１項に記載の撮像装置。
［Ｂ３０］温度制御層は、第１温度検出素子アレイ領域の正射影像が存在する被覆層の領域に形成されている［Ｂ２５］乃至［Ｂ２８］のいずれか１項に記載の撮像装置。
［Ｂ３１］駆動回路は、アナログ－デジタル変換回路を備えており、
第１温度検出素子アレイ領域の正射影像が存在する第２基板の領域には、アナログ－デジタル変換回路が配設されていない［Ｂ０１］乃至［Ｂ２８］のいずれか１項に記載の撮像装置。
［Ｂ３２］複数の第１温度検出素子を備えており、空所は、隣接する２×ｋ個の第１温度検出素子（但し、ｋは１以上の整数）において共有化されている［Ｂ０１］乃至［Ｂ３１］のいずれか１項に記載の撮像装置。
［Ｂ３３］《第２構成の撮像装置》
赤外線に基づき温度を検出する第１温度検出素子集合体を備えており、
第１温度検出素子集合体は、複数の第１温度検出素子が並置されて成り、
第１温度検出素子集合体において、各第１温度検出素子が検出する赤外線の波長は異なっている撮像装置。
［Ｂ３４］各第１温度検出素子は、赤外線入射側に赤外線吸収層を有し、赤外線入射側とは反対側に赤外線反射層を有しており、
第１温度検出素子集合体において、各第１温度検出素子における赤外線吸収層と赤外線反射層との間の光学的距離Ｌ0は異なっており、
各第１温度検出素子における光学的距離Ｌ0は、第１温度検出素子を構成する赤外線吸収層が吸収すべき赤外線の波長をλIRとしたとき、
０．７５×λIR／２≦Ｌ0≦１．２５×λIR／２
又は、
０．７５×λIR／４≦Ｌ0≦１．２５×λIR／４
を満足する［Ｂ３３］に記載の撮像装置。
［Ｂ３５］各第１温度検出素子は、赤外線入射側に赤外線吸収層を有し、赤外線入射側とは反対側に赤外線反射層を有しており、
第１温度検出素子集合体において、各第１温度検出素子における赤外線吸収層を構成する材料、又は、赤外線反射層を構成する材料、構成、構造、又は、赤外線吸収層を構成する材料、構成、構造及び赤外線反射層を構成する材料、構成、構造は、異なっている［Ｂ３３］又は［Ｂ３４］に記載の撮像装置。
［Ｂ３６］《第３構成の撮像装置》
赤外線に基づき温度を検出する第１温度検出素子集合体を備えており、
第１温度検出素子集合体は、複数の第１温度検出素子が並置されて成り、
第１温度検出素子集合体において、各第１温度検出素子の赤外線吸収量は異なっている撮像装置。
［Ｂ３７］各第１温度検出素子は、赤外線入射側に赤外線吸収層を有し、赤外線入射側とは反対側に赤外線反射層を有しており、
第１温度検出素子集合体において、各第１温度検出素子における赤外線吸収層を構成する材料、又は、赤外線反射層を構成する材料、又は、赤外線吸収層を構成する材料及び赤外線反射層を構成する材料は、異なっている［Ｂ３６］に記載の撮像装置。
［Ｂ３８］各第１温度検出素子は、赤外線入射側に赤外線吸収層を有し、赤外線入射側とは反対側に赤外線反射層を有し、
第１温度検出素子集合体において、各第１温度検出素子における赤外線吸収層、又は、赤外線反射層、又は、赤外線吸収層及び赤外線反射層の面積、又は、厚さ、又は、面積及び厚さは異なっている［Ｂ３６］又は［Ｂ３７］に記載の撮像装置。
［Ｂ３９］駆動回路において、各信号線は、アナログ・フロント・エンド及びアナログ－デジタル変換回路に接続されている［Ｂ０１］乃至［Ｂ３８］のいずれか１項に記載の撮像装置。
［Ｂ４０］アナログ・フロント・エンドは差動積分回路を有し、
差動積分回路と信号線との間に、差動積分回路と信号線との導通状態を制御するスイッチ手段が設けられている［Ｂ３９］に記載の撮像装置。
［Ｂ４１］スイッチ手段は、差動積分回路と信号線との間を不導通状態とするとき、信号線を固定電位とする［Ｂ４０］に記載の撮像装置。
［Ｂ４２］《第４構成の撮像装置》
赤外線に基づき温度を検出する第１温度検出素子集合体を備えており、
第１温度検出素子集合体は、赤外線の入射に沿って上下に配設された２つの第１温度検出素子から成り、
第１温度検出素子集合体において、各第１温度検出素子が検出する赤外線の波長は同じであり、又は、異なっており、又は、各第１温度検出素子の赤外線吸収量は異なっている撮像装置。
［Ｂ４３］第１温度検出素子は、ｐｎ接合ダイオード、ボロメータ素子、サーモパイル素子、金属膜抵抗素子、金属酸化物抵抗素子、セラミック抵抗素子、サーミスタ素子から成る［Ｂ０１］乃至［Ｂ４２］のいずれか１項に記載の撮像装置。
［Ｂ４４］集光素子を更に備えている［Ｂ０１］乃至［Ｂ４３］のいずれか１項に記載の撮像装置。
［Ｂ４５］遮光部を更に備えている［Ｂ０１］乃至［Ｂ４４］のいずれか１項に記載の撮像装置。
［Ｂ４６］第１基板、又は、第２基板、又は、第１基板及び第２基板には、半導体温度センサ素子から成る第２温度検出素子が配設されている［Ｂ０１］乃至［Ｂ４５］のいずれか１項に記載の撮像装置。
［Ｂ４７］第１温度検出素子に隣接して、温度参照用の第２温度検出素子が配設されている［Ｂ０１］乃至［Ｂ４６］のいずれか１項に記載の撮像装置。
［Ｂ４８］温度参照用の第２温度検出素子は、赤外線吸収層を備えておらず、又は、赤外線吸収層及び赤外線反射層を備えていない［Ｂ４７］に記載の撮像装置。
［Ｃ０１］《撮像装置におけるノイズ低減方法》
赤外線に基づき温度を検出する第１温度検出素子、
第１温度検出素子が接続された駆動線、及び、
第１温度検出素子が接続された信号線、
を備えており、
駆動線が接続された第１駆動回路、信号線が接続された第２駆動回路、記憶装置を更に備えており、
第２駆動回路において、信号線は差動積分回路及びアナログ－デジタル変換回路に接続されている撮像装置におけるノイズ低減方法であって、
第１温度検出素子を不作動の状態として、差動積分回路をリセットし、次いで、
第１温度検出素子を不作動の状態として、第１温度検出素子が作動状態にある時間ＴＭ0と同じ時間ＴＭ0だけ信号線に定電流を流し、信号線の電圧を差動積分回路において積分し、得られた積分値をアナログ－デジタル変換回路においてデジタル値に変換し、得られたデジタル値をオフセット値として記憶装置に記憶しておき、
第１温度検出素子を、時間ＴＭ0だけ、動作状態として、信号線の電圧を差動積分回路において積分し、得られた積分値をアナログ－デジタル変換回路においてデジタル値に変換してデジタル信号値を得た後、デジタル信号値からオフセット値を減じる、
各工程から成る撮像装置におけるノイズ低減方法。
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ・・・駆動回路、１１・・・第１温度検出素子アレイ領域、１３・・・中央領域、１２，１４・・・周辺領域、１５・・・温度検出素子ブロック、１５Ａ，１５Ｂ・・・温度検出素子ユニット、１６，１６Ａ，１６Ｂ，１６Ｃ，１６Ｄ・・・第１温度検出素子、１７，１７Ａ，１７Ｂ，１７Ｃ，１７Ｄ・・・第２温度検出素子、１８・・・マルチプレクサ回路、１９・・・第３素子、２０・・・第１構造体、２１，２２１・・・第１基板（第１温度検出素子用基板）、２２１Ａ・・・第１基板の第２面、２２２・・・保護基板、２１Ｂ，２２１Ｂ・・・第１基板の第２面、２２・・・シリコン層、２２Ａ・・・シリコン層から延びる凸部、２３，２２３・・・隔壁、２４・・・隔壁の側壁、２４Ａ・・・凸部の側壁、２５Ａ・・・ダイヤフラム部（架空部、架空薄層部）、２５Ｂ・・・絶縁材料層、２５Ｃ・・・第１スタッド部、２５Ｄ・・・第２スタッド部、２６・・・絶縁膜、３０・・・ｐｎ接合ダイオード、３１・・・配線、４０・・・第２構造体、４１・・・第２基板、４２・・・駆動回路が形成された層、４３・・・被覆層（層間絶縁層）、５０・・・空所、５１・・・空洞、６１，６１Ａ，６１Ｂ，６１Ｃ，６１Ｄ・・・赤外線吸収層、６２，６２Ａ，６２Ｂ・・・赤外線反射層、６３・・・熱伝導層、６４・・・温度制御層（ヒータ）、６５，６６，６７・・・集光素子（レンズ）、６８・・・遮光部、７１Ａ，７１Ｂ・・・信号線、７２Ａ，７２Ｂ，７２Ｃ・・・駆動線、７３・・・出力線、７４・・・接続孔、７５・・・コンタクトホール、８１・・・垂直走査回路、８２Ａ，８２Ｂ，８２Ｃ，８２Ｄ・・・電流源、８３・・・差動増幅器、８３Ａ，８３Ｂ・・・差動増幅器の入力端部、８３Ｃ・・・差動増幅器の出力端部、８４，８４Ａ，８４Ｂ，８４Ｃ，８４Ｄ・・・アナログ－デジタル変換回路（ＡＤＣ）、８５・・・水平走査回路、９０・・・ＳＯＩ基板、９１・・・第１シリコン層、９２・・・ＳｉＯ2層、９３・・・第２シリコン層、９４・・・第１犠牲層、９５・・・第２犠牲層、９６・・・支持基板、９７・・・犠牲層、１０１・・・スイッチ回路（第１スイッチ回路）、１０３・・・第２スイッチ回路、１０１Ａ，１０１Ｂ，１０２Ａ，１０２Ｂ・・・入力端部、１０１Ｃ，１０１Ｄ，１０２Ｃ，１０２Ｄ・・・出力端部、１０４Ａ，１０４Ｂ，１０４Ｃ，１０４Ｄ・・・増幅器、３０２・・・シャッター、３０３・・・撮像装置、３０４・・・駆動回路、３０５・・・電源部、３０６・・・記憶媒体、３０７・・・ビデオ出力部、３０８・・・各種インターフェース、４００・・・シングルスロープ型アナログ－デジタル変換回路、４０１・・・ランプ電圧生成器（参照電圧生成部）、４０２・・・比較器（コンパレータ）、４０１・・・カウンタ部、４１０，４１０Ａ・・・ΔΣＡＤ変換回路、４１１，４１１1，４１１2・・・積分器、４１２・・・量子化器（比較器、コンパレータ）、４１３，４１３1，４１３2・・・遅延回路、４１４，４１４1，４１４2・・・デジタル－アナログ変換回路（ＤＡ変換回路）、４１５４１４1，４１４2・・・加算器、４２１・・・デシメーション回路（デシメーションフィルタ回路）

Claims (16)

  1. 第１構造体、及び、第１構造体に積層された第２構造体から構成されており、
    第１構造体には、第１基板、及び、第１基板に設けられ、赤外線に基づき温度を検出する第１温度検出素子が備えられており、
    第２構造体には、第２基板、及び、第２基板に設けられ、第１駆動線及び第１信号線を介して第１温度検出素子が接続された駆動回路が備えられており、
    第２駆動線及び第２信号線を介して駆動回路に接続された温度参照用の第２温度検出素子を更に備えており、
    駆動回路は、スイッチ回路、第１電流源、第２電流源、差動増幅器、及び、アナログ－デジタル変換回路を備えており、
    第１温度検出素子が接続された第１信号線は、スイッチ回路の第１入力端部に接続されており、
    第２温度検出素子が接続された第２信号線は、スイッチ回路の第２入力端部に接続されており、
    スイッチ回路の第１出力端部は、差動増幅器の第１入力端部に接続されており、
    スイッチ回路の第２出力端部は、差動増幅器の第２入力端部に接続されており、
    第１電流源は、差動増幅器の第１入力端部に接続されており、
    第２電流源は、差動増幅器の第２入力端部に接続されており、
    差動増幅器の出力端部は、アナログ－デジタル変換回路の入力部に接続されており、
    スイッチ回路において、スイッチ回路の第１入力端部と第１出力端部が接続される場合、スイッチ回路の第２入力端部と第２出力端部が接続され、スイッチ回路の第１入力端部と第２出力端部が接続される場合、スイッチ回路の第２入力端部と第１出力端部が接続される撮像装置。
  2. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    １つの第１温度検出素子及び１つの第２温度検出素子から成る温度検出素子ブロックに対して、１つの駆動回路が設けられている請求項１に記載の撮像装置。
  3. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    複数の第１温度検出素子及び１つの第２温度検出素子から成る温度検出素子ブロックに対して、１つの駆動回路が設けられており、
    各温度検出素子ブロックにおいて、複数の第１温度検出素子は同じ第１駆動線に接続されており、複数の第１温度検出素子のそれぞれに接続された第１信号線は、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている請求項１に記載の撮像装置。
  4. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    第２の方向に沿って１列を占めるＮ［個］（但し、Ｎ≧２）の第１温度検出素子及びＮ［個］の第２温度検出素子に対して、１つの駆動回路が設けられている請求項１に記載の撮像装置。
  5. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
    第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子に対して、１つの駆動回路が設けられており、
    各温度検出素子ブロックは、複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
    各温度検出素子ブロックにおいて、複数の第１温度検出素子は同じ第１駆動線に接続されており、複数の第１温度検出素子のそれぞれに接続された第１信号線は、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている請求項１に記載の撮像装置。
  6. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、第２の方向に沿って配列された複数の温度検出素子ユニットのいずれかに属し、
    複数の温度検出素子ユニットのそれぞれは、１つの駆動回路に接続されており、
    各温度検出素子ユニットを占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
    各温度検出素子ブロックは、１又は複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
    各温度検出素子ブロックにおいて、１又は複数の第１温度検出素子は同じ第１駆動線に接続されており、１又は複数の第１温度検出素子のそれぞれに接続された第１信号線は、第１温度検出素子の数が１の場合、スイッチ回路の第１入力端部に接続されており、第１温度検出素子の数が２以上の場合、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている請求項１に記載の撮像装置。
  7. 駆動回路は、第２スイッチ回路を更に備えており、
    第１電流源は、差動増幅器の第１入力端部に接続される代わりに、第２スイッチ回路の第１入力端部に接続されており、
    第２電流源は、差動増幅器の第２入力端部に接続される代わりに、第２スイッチ回路の第２入力端部に接続されており、
    第２スイッチ回路の第１出力端部は、差動増幅器の第１入力端部に接続されており、
    第２スイッチ回路の第２出力端部は、差動増幅器の第２入力端部に接続されており、
    第２スイッチ回路の第１入力端部と第１出力端部が接続される場合、第２スイッチ回路の第２入力端部と第２出力端部が接続され、第２スイッチ回路の第１入力端部と第２出力端部が接続される場合、第２スイッチ回路の第２入力端部と第１出力端部が接続される請求項１に記載の撮像装置。
  8. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    第２の方向に沿って１列を占めるＮ［個］（但し、Ｎ≧２）の第１温度検出素子及びＮ［個］の第２温度検出素子に対して、１つの駆動回路が設けられている請求項７に記載の撮像装置。
  9. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
    第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子に対して、１つの駆動回路が設けられており、
    各温度検出素子ブロックは、複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
    各温度検出素子ブロックにおいて、複数の第１温度検出素子は同じ第１駆動線に接続されており、複数の第１温度検出素子のそれぞれに接続された第１信号線は、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている請求項７に記載の撮像装置。
  10. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、第２の方向に沿って配列された複数の温度検出素子ユニットのいずれかに属し、
    複数の温度検出素子ユニットのそれぞれは、１つの駆動回路に接続されており、
    各温度検出素子ユニットを占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
    各温度検出素子ブロックは、１又は複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
    各温度検出素子ブロックにおいて、１又は複数の第１温度検出素子は同じ第１駆動線に接続されており、１又は複数の第１温度検出素子のそれぞれに接続された第１信号線は、第１温度検出素子の数が１の場合、スイッチ回路の第１入力端部に接続されており、第１温度検出素子の数が２以上の場合、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている請求項７に記載の撮像装置。
  11. 駆動回路は、第２スイッチ回路を更に備えており、
    第１電流源は、差動増幅器の第１入力端部に接続される代わりに、第２スイッチ回路の第１入力端部に接続されており、
    第２電流源は、差動増幅器の第２入力端部に接続される代わりに、第２スイッチ回路の第２入力端部に接続されており、
    第２スイッチ回路の第１出力端部は、第１スイッチ回路の第１入力端部に接続されており、
    第２スイッチ回路の第２出力端部は、第１スイッチ回路の第２入力端部に接続されており、
    第２スイッチ回路の第１入力端部と第１出力端部が接続される場合、第２スイッチ回路の第２入力端部と第２出力端部が接続され、第２スイッチ回路の第１入力端部と第２出力端部が接続される場合、第２スイッチ回路の第２入力端部と第１出力端部が接続される請求項１に記載の撮像装置。
  12. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    第２の方向に沿って１列を占めるＮ［個］（但し、Ｎ≧２）の第１温度検出素子及びＮ［個］の第２温度検出素子に対して、１つの駆動回路が設けられている請求項１１に記載の撮像装置。
  13. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
    第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子に対して、１つの駆動回路が設けられており、
    各温度検出素子ブロックは、複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
    各温度検出素子ブロックにおいて、複数の第１温度検出素子は同じ第１駆動線に接続されており、複数の第１温度検出素子のそれぞれに接続された第１信号線は、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている請求項１１に記載の撮像装置。
  14. 第１の方向及び第１の方向とは異なる第２の方向に２次元マトリクス状に第１温度検出素子及び第２温度検出素子が配列されており、
    第２の方向に沿って１列を占める第１温度検出素子及び第２温度検出素子は、第２の方向に沿って配列された複数の温度検出素子ユニットのいずれかに属し、
    複数の温度検出素子ユニットのそれぞれは、１つの駆動回路に接続されており、
    各温度検出素子ユニットを占める第１温度検出素子及び第２温度検出素子は、複数の温度検出素子ブロックのいずれかに属し、
    各温度検出素子ブロックは、１又は複数の第１温度検出素子及び１つの第２温度検出素子から構成されており、
    各温度検出素子ブロックにおいて、１又は複数の第１温度検出素子は同じ第１駆動線に接続されており、１又は複数の第１温度検出素子のそれぞれに接続された第１信号線は、第１温度検出素子の数が１の場合、スイッチ回路の第１入力端部に接続されており、第１温度検出素子の数が２以上の場合、駆動回路に備えられたマルチプレクサ回路を介してスイッチ回路の第１入力端部に接続されている請求項１１に記載の撮像装置。
  15. 第３駆動線及び第１信号線を介して駆動回路に接続されたゲイン測定用の第３素子を更に備えており、
    第３素子の出力電圧は第２温度検出素子の出力電圧と異なる請求項１に記載の撮像装置。
  16. 不揮発性メモリ素子を更に備えており、
    第１温度検出素子毎に、動作時の補正のための補正係数が不揮発性メモリ素子に記憶されている請求項１に記載の撮像装置。
JP2019549876A 2017-10-31 2018-08-15 撮像装置 Active JP7132235B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017211295 2017-10-31
JP2017211295 2017-10-31
PCT/JP2018/030358 WO2019087522A1 (ja) 2017-10-31 2018-08-15 撮像装置

Publications (2)

Publication Number Publication Date
JPWO2019087522A1 JPWO2019087522A1 (ja) 2020-11-19
JP7132235B2 true JP7132235B2 (ja) 2022-09-06

Family

ID=66331670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019549876A Active JP7132235B2 (ja) 2017-10-31 2018-08-15 撮像装置

Country Status (3)

Country Link
US (1) US11438541B2 (ja)
JP (1) JP7132235B2 (ja)
WO (1) WO2019087522A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020191543A (ja) * 2019-05-22 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US11182572B2 (en) * 2019-12-20 2021-11-23 Zebra Technologies Corporation System and method of selective auxiliary data capture
JP2022038003A (ja) * 2020-08-26 2022-03-10 三菱電機株式会社 半導体装置
JP2022119635A (ja) * 2021-02-04 2022-08-17 キヤノン株式会社 光電変換装置および電子機器
CN114866708A (zh) * 2021-02-04 2022-08-05 佳能株式会社 光电转换装置、a/d转换器和装备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005241501A (ja) 2004-02-27 2005-09-08 Mitsubishi Electric Corp 熱型赤外線検出素子
JP2006174041A (ja) 2004-12-15 2006-06-29 Mitsubishi Electric Corp 赤外線撮像素子と赤外線センサ
WO2011013197A1 (ja) 2009-07-28 2011-02-03 株式会社 東芝 赤外線撮像装置
JP2012202832A (ja) 2011-03-25 2012-10-22 Hamamatsu Photonics Kk 赤外線イメージセンサ及び信号読み出し方法
JP2013217655A (ja) 2012-04-04 2013-10-24 Panasonic Corp センサ装置
US20140085482A1 (en) 2010-04-23 2014-03-27 Flir Systems, Inc. Hybrid infrared sensor array having heterogeneous infrared sensors
JP2014072723A (ja) 2012-09-28 2014-04-21 Fujitsu Semiconductor Ltd センサ装置およびその制御方法
WO2018042850A1 (ja) 2016-09-02 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4009598B2 (ja) 2004-01-27 2007-11-14 三菱電機株式会社 赤外線固体撮像素子
WO2006122529A2 (de) * 2005-05-17 2006-11-23 Heimann Sensor Gmbh Thermopile infrarot sensorarray
JP4372097B2 (ja) 2005-12-27 2009-11-25 株式会社東芝 赤外線センサ、赤外線カメラ、赤外線センサの駆動方法および赤外線カメラの駆動方法
CN103748867B (zh) 2011-06-10 2019-01-18 菲力尔系统公司 低功耗和小形状因子红外成像
KR101668544B1 (ko) 2012-03-19 2016-10-28 플리어 시스템즈, 인크. 통합 적외선 이미징 모듈을 구비한 웨어러블 장치
WO2014082097A1 (en) 2012-11-26 2014-05-30 Flir Systems, Inc. Hybrid infrared sensor array having heterogeneous infrared sensors
JP6715922B2 (ja) * 2016-04-19 2020-07-01 三菱電機株式会社 赤外線撮像素子及び赤外線カメラ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005241501A (ja) 2004-02-27 2005-09-08 Mitsubishi Electric Corp 熱型赤外線検出素子
JP2006174041A (ja) 2004-12-15 2006-06-29 Mitsubishi Electric Corp 赤外線撮像素子と赤外線センサ
WO2011013197A1 (ja) 2009-07-28 2011-02-03 株式会社 東芝 赤外線撮像装置
US20140085482A1 (en) 2010-04-23 2014-03-27 Flir Systems, Inc. Hybrid infrared sensor array having heterogeneous infrared sensors
JP2012202832A (ja) 2011-03-25 2012-10-22 Hamamatsu Photonics Kk 赤外線イメージセンサ及び信号読み出し方法
JP2013217655A (ja) 2012-04-04 2013-10-24 Panasonic Corp センサ装置
JP2014072723A (ja) 2012-09-28 2014-04-21 Fujitsu Semiconductor Ltd センサ装置およびその制御方法
WO2018042850A1 (ja) 2016-09-02 2018-03-08 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Also Published As

Publication number Publication date
US20200336686A1 (en) 2020-10-22
JPWO2019087522A1 (ja) 2020-11-19
WO2019087522A1 (ja) 2019-05-09
US11438541B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
JP7132235B2 (ja) 撮像装置
JP7019347B2 (ja) 撮像装置
JP7175905B2 (ja) 撮像装置
US10110833B2 (en) Hybrid infrared sensor array having heterogeneous infrared sensors
US7655909B2 (en) Infrared detector elements and methods of forming same
US7462831B2 (en) Systems and methods for bonding
Niklaus et al. Performance model for uncooled infrared bolometer arrays and performance predictions of bolometers operating at atmospheric pressure
US8153980B1 (en) Color correction for radiation detectors
US9491389B2 (en) Focal plane array processing method and apparatus
KR20120059019A (ko) 칼코지나이드 화합물을 포함하는 열 영상 센서 및 그 제조 방법
JP5308814B2 (ja) サーモパイル赤外線センサアレイ
EP2923187B1 (en) Hybrid infrared sensor array having heterogeneous infrared sensors
WO2012132845A1 (ja) 赤外線イメージセンサ及び信号読み出し方法
Niklaus et al. Uncooled infrared bolometer arrays operating in a low to medium vacuum atmosphere: performance model and tradeoffs
JP7237506B2 (ja) 撮像装置
JP7362602B2 (ja) 撮像装置
US20130093902A1 (en) Infrared solid state imaging device
Weiler et al. A digital 25 µm pixel-pitch uncooled amorphous silicon TEC-Less VGA IRFPA with massive parallel sigma-delta-ADC readout
Würfel et al. An uncooled VGA-IRFPA with novel readout architecture
Tissot et al. Uncooled amorphous silicon IRFPA with 25 µm pixel-pitch for large volume applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210708

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220825

R150 Certificate of patent or registration of utility model

Ref document number: 7132235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150