CN104247014A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104247014A
CN104247014A CN201380014031.6A CN201380014031A CN104247014A CN 104247014 A CN104247014 A CN 104247014A CN 201380014031 A CN201380014031 A CN 201380014031A CN 104247014 A CN104247014 A CN 104247014A
Authority
CN
China
Prior art keywords
semiconductor
dielectric film
conductive layer
layer
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380014031.6A
Other languages
English (en)
Other versions
CN104247014B (zh
Inventor
西村武义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104247014A publication Critical patent/CN104247014A/zh
Application granted granted Critical
Publication of CN104247014B publication Critical patent/CN104247014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在温度检测用二极管(1)的下部或者保护用二极管(21、22)的下部形成电容分量区域。此外，在连接温度检测用二极管(1)和阳极电极焊盘(3)的阳极金属布线(6)的下部以及连接温度检测用二极管(1)和阴极电极焊盘(4)的阴极金属布线(7)的下部形成电容分量区域。电容分量区域由夹在多晶硅层之间的绝缘膜构成。具体而言，在半导体基板的第一主面上，依次层叠第一绝缘膜、多晶硅的导电层、第二绝缘膜，在第二绝缘膜的上表面设置多晶硅的温度检测用二极管(1)、保护用二极管(21、22)、阳极金属布线(6)或者阴极金属布线(7)。由此，能够提高温度检测用二极管(1)或者保护用二极管(21、22)的静电耐量。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种具备MOS型半导体元件和温度检测用二极管或保护用二极管的半导体装置及其制造方法。
背景技术
已有技术中，为了防止MOSFET(Metal Oxide Semiconductor Field EffectTransistor：金属氧化层半导体场效晶体管)或IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)等MOS(用金属-氧化膜-半导体构成绝缘栅)型半导体元件受到热性破坏，已经公知具备二极管作为过热保护机能的技术。具体而言，作为MOS型半导体元件的过电压保护，使得在栅极和源极之间或者在栅极和漏极之间具备多个二极管或者双向二极管。
已经揭示有如下的技术：在此类具备温度检测用二极管的已有MOS型半导体装置中，为了降低作用于温度检测用二极管的高频噪声，在半导体基板的厚度方向上重叠形成电容器，并将电容器与温度检测用二极管并联电连接(例如，参考下述专利文献1)。
此外，作为其它的MOS型半导体装置，揭示有如下技术：为了提高温度检测用二极管的静电耐量，将保护用电容器和二极管形成在同一基板上，并与温度检测用二极管并联电连接(例如，参考下述专利文献2、下述专利文献3)。
另外，作为其它的MOS型半导体装置，揭示有具备如下电容器的技术：当由于静电放电等而在温度检测用二极管的保护用二极管上反向施加了超过保护用二极管的击穿电压的电压时，该电容器用于防止特性变化或者损伤等(例如，参考下述专利文献4)。
此外，作为其它的MOS型半导体装置，揭示有如下技术：为了不使温度检测用二极管的设置位置受到温度检测用二极管的下部(比温度检测用二极管更靠半导体基板侧的部分)扩散结构的限制，而在半导体基板上形成绝缘膜，在该绝缘膜上形成导电层，进而在导电层上隔着绝缘膜形成温度检测用二极管，将温度检测用二极管与半导体基板电隔离(例如，参考下述专利文献5)。
另外，作为其它的MOS型半导体装置，揭示有如下装置：在形成于半导体基板主面上的绝缘膜上，隔着绝缘膜形成2层多晶硅二极管，并且在多晶硅二极管之间具备绝缘膜作为电容分量区域(例如，参考下述专利文献6)。下述专利文献6中，作为电容器的绝缘膜具有开口部，绝缘膜上部的多晶硅二极管和绝缘膜下部的多晶硅二极管凭借开口部进行连接。通过如此形成2层多晶硅二极管，实现了多晶管二极管占用面积的小型化，并且通过将电容器与半导体基板电绝缘，得到了稳定的静电电容。
此外，作为其它的MOS型半导体装置，揭示有如下装置：在栅极焊盘内形成带状或矩形状的多个齐纳二极管，并且将它们并联连接，以提高静电耐量(例如，参考下述专利文献7)。此外，作为MOS型半导体装置的制造方法，揭示有以下制造方法：为了减少在同一半导体基板上与绝缘栅型半导体元件一起形成多晶硅二极管、电容器以及电阻时的工序数，形成栅极氧化膜以及比栅极氧化膜更厚的氧化膜，在其上形成多晶硅层，进行图案形成处理以形成栅电极、二极管、电容器以及电阻(例如，参考下述专利文献8)。
此外，作为MOS型半导体装置的其它制造方法，揭示有以下方法：在同一工序中与栅极氧化膜一起形成温度检测用二极管和半导体基板之间的绝缘膜(例如，参考下述专利文献9)。
现有技术文献
专利文献
专利文献1：日本专利第4329829号公报
专利文献2：日本专利特开平7－202224号公报
专利文献3：日本专利第4765252号公报
专利文献4：日本专利特开2007－335474号公报
专利文献5：日本专利特开2005－26279号公报
专利文献6：日本专利特开平6－45620号公报
专利文献7：日本专利特开2009－43953号公报
专利文献8：日本专利第3413569号公报
专利文献9：日本专利特开2010－129707号公报
发明内容
发明所要解决的技术问题
已有的MOS型半导体装置中，如图20所示，在MOS型半导体装置的温度最高的中央部附近设置温度检测用二极管1。图20是表示现有的MOS型半导体装置的结构的平面图。图21是表示图20的切割线A-A’处的截面结构的截面图。如图21所示，温度检测用二极管1、阳极电极焊盘3以及阴极电极焊盘4形成在比栅极绝缘膜32厚的绝缘膜19上。还在绝缘膜19上形成连接温度检测用二极管1和阳极电极焊盘3的阳极金属布线6、连接温度检测用二极管1和阴极电极焊盘4的阴极金属布线7等。在绝缘膜19上形成这些MOS型半导体装置的组成部分是为了防止施加于栅电极焊盘5、源电极34、阳极电极或者阴极电极的静电或者过电压破坏温度检测用二极管1或保护用二极管21、22等。
然而，温度检测用二极管1或保护用二极管21、22等存在静电耐量较低的问题。为了提高温度检测用二极管1的静电耐量，采取了连接形成温度检测用二极管1的保护用二极管的大电阻等方法。但是，在为了保护温度检测用二极管1而形成大二极管的情况下，会存在漏电流增加的问题，或者由于无效面积的增加而引起导通电阻(导通电压)增加的问题、元件面积(有源区域8的面积)增加、成本上升的问题等。
此外，MOS型半导体元件的栅电极33和源电极34之间形成的保护用二极管21、MOS型半导体元件的栅电极33和漏电极35之间形成的保护用二极管22等沿着栅电极焊盘5形成。如此一来，为了提高保护用二极管21、22的静电容量，必须增大保护用二极管21、22的pn结面积，进而导致了保护用二极管21、22的面积增加。因此，存在有源区域8的面积减少，导通电阻增加的问题。
本发明的目的在于，提供一种能够提高温度检测用二极管或者保护用二极管的静电耐量的半导体装置及其制造方法，以解决上述已有技术的问题。
解决技术问题的技术方案
为了解决上述问题，实现本发明的目的，本发明的半导体装置具备：使电流在半导体基板的厚度方向上流动的半导体元件；以及与所述半导体元件相连接的二极管，其特征如下。在所述半导体基板的第一主面上形成第一绝缘膜。在所述第一绝缘膜上形成导电层。在所述导电层上形成第二绝缘膜。设置由形成在所述第二绝缘膜上的第一导电型层和第二导电型层构成的所述二极管。形成将所述第一导电型层和所述导电层之间的所述第二绝缘膜作为第一电容分量区域的第一电容器。形成将所述第二导电型层和所述导电层之间的所述第二绝缘膜作为第二电容分量区域的第二电容器。所述导电层被电绝缘。
此外，本发明的半导体装置在上述发明中进一步具有如下特征。所述半导体元件具备如下结构。在所述半导体基板的所述第一主面的表面层形成第一导电型的第一半导体层。在所述第一半导体层的所述第一主面侧的表面层选择性地形成第二导电型的第一半导体区域。在所述第一半导体区域的所述第一主面侧的表面层选择性地形成第一导电型的第二半导体区域。隔着栅绝缘膜在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上形成栅电极。
此外，本发明的半导体装置在上述发明中具有如下特征：还具备第三电容器，所述第三电容器将所述导电层和所述半导体基板之间的所述第一绝缘膜作为第三电容分量区域。
此外，本发明的半导体装置在上述发明中进一步具有如下特征。所述导电层被分割成：隔着所述第二绝缘膜与所述第一导电型层相对的第一导电层部；以及隔着所述第二绝缘膜与所述第二导电型层相对的第二导电层部。用所述第二绝缘膜来填入所述第一导电层部和所述第二导电层部之间。形成将填入所述第一导电层部和所述第二导电层部之间的所述第二绝缘膜作为第三电容分量区域的第三电容器。
此外，本发明的半导体装置在上述发明中进一步具有如下特征。形成将所述第一导电层部和所述半导体基板之间的所述第一绝缘膜作为第四电容分量区域的第四电容器。形成将所述第二导电层部和所述半导体基板之间的所述第一绝缘膜作为第五电容分量区域的第五电容器。
此外，为了解决上述问题，实现本发明的目的，本发明的半导体装置具备：使电流在半导体基板的厚度方向上流动的半导体元件；以及检测所述半导体元件的温度的温度检测用二极管，其特征如下。在所述半导体元件的有源区域内设置所述温度检测用二极管。在所述半导体基板的第一主面侧设置与所述温度检测用二极管的阳极相连接的阳极金属布线。在所述半导体基板的所述第一主面侧设置与所述温度检测用二极管的阴极相连接的阴极金属布线。所述阳极金属布线以及所述阴极金属布线这两者与所述半导体基板之间形成第一绝缘膜，所述第一绝缘膜形成在所述半导体基板的所述第一主面上。在所述第一绝缘膜上形成导电层。在所述导电层上形成第二绝缘膜。在所述第二绝缘膜与所述阳极金属布线之间形成与所述阳极金属布线相连接的第一半导体层。在所述第二绝缘膜与所述阴极金属布线之间形成与所述阴极金属布线相连接的第二半导体层。形成将所述第一半导体层和所述导电层之间的所述第二绝缘膜作为第一电容分量区域的第一电容器。将所述第二半导体层和所述导电层之间的所述第二绝缘膜作为第二电容分量区域的第二电容器。所述导电层被电绝缘。
此外，本发明的半导体装置在上述发明中进一步具有如下特征。所述半导体元件具备如下结构。在所述半导体基板的所述第一主面的表面层形成第一导电型的第一半导体层。在所述第一半导体层的所述第一主面侧的表面层选择性地形成第二导电型的第一半导体区域。在所述第一半导体区域的所述第一主面侧的表面层选择性地形成第一导电型的第二半导体区域。隔着栅绝缘膜在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上形成栅电极。
此外，本发明的半导体装置在上述发明中具有如下特征：还具备第三电容器，所述第三电容器将所述导电层和所述半导体基板之间的所述第一绝缘膜作为第三电容分量区域。
此外，本发明的半导体装置在上述发明中还具有如下特征。所述导电层被分割成：隔着所述第二绝缘膜与所述第一半导体层相对的第一导电层部；以及隔着所述第二绝缘膜与所述第二半导体层相对的第二导电层部。用所述第二绝缘膜来填入所述第一导电层部和所述第二导电层部之间。形成将填入所述第一导电层部和所述第二导电层部之间的所述第二绝缘膜作为第三电容分量区域的第三电容器。
此外，本发明的半导体装置在上述发明中还具有如下特征。形成将所述第一导电层部和所述半导体基板之间的所述第一绝缘膜作为第四电容分量区域的第四电容器。形成将所述第二导电层部和所述半导体基板之间的所述第一绝缘膜作为第五电容分量区域的第五电容器。
此外，本发明的半导体装置在上述发明中具有如下特征：所述二极管是形成在所述半导体元件的有源区域内的、检测所述半导体元件的温度的温度检测用二极管。
此外，本发明的半导体装置在上述发明中具有如下特征：还包括：与所述栅电极相连接的栅电极焊盘；以及与所述第一半导体区域以及所述第二半导体区域相连接的源电极。所述二极管是形成在所述栅电极焊盘和所述源电极之间的保护用二极管。
此外，本发明的半导体装置在上述发明中具有如下特征：还包括：与所述栅电极相连接的栅电极焊盘；第一导电型的第三半导体区域，所述第三半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；以及与所述第三半导体区域相连接的漏电极。所述二极管是形成在所述栅电极焊盘和所述漏电极之间的保护用二极管。
为了解决上述问题，实现本发明的目的，本发明的半导体装置的制造方法在上述发明中具有如下特征。首先，进行在所述第一半导体区域上形成所述栅绝缘膜以及所述第一绝缘膜的工序。接着，进行在所述栅绝缘膜上形成由多晶硅构成的所述栅电极，并且在所述第一绝缘膜上形成由多晶硅构成的所述导电层的工序。接着，进行对所述栅电极以及所述导电层进行图案形成处理的工序。接着，进行在图案形成处理后的所述导电层上形成所述第二绝缘膜的工序。接着，进行在所述第二绝缘膜上形成由多晶硅构成的第二半导体层的工序。接着，进行通过进行第一导电型杂质的离子注入，在所述第二半导体层上选择性地形成所述二极管的所述第一导电型层，并且在所述第一半导体区域的所述第一主面侧的表面层形成所述第二半导体区域，作为所述半导体元件的源区域的工序。
为了解决上述问题，实现本发明的目的，本发明的半导体装置的制造方法在上述发明中具有如下特征。首先，进行在所述第一半导体区域上形成所述栅绝缘膜以及所述第一绝缘膜的工序。接着，进行在所述栅绝缘膜上形成由多晶硅构成的所述栅电极，并且在所述第一绝缘膜上形成由多晶硅构成的所述导电层的工序。接着，进行对所述栅电极以及所述导电层进行图案形成处理的工序。接着，进行在图案形成处理后的所述导电层上形成所述第二绝缘膜的工序。接着，进行在所述第二绝缘膜上的所述阳极金属布线一侧形成由多晶硅构成的所述第一半导体层，并且在所述第二绝缘膜上的所述阴极金属布线一侧形成由多晶硅构成的所述第二半导体层的工序。
为了解决上述问题，实现本发明的目的，本发明的半导体装置具备：使电流在半导体基板的厚度方向上流动的绝缘栅型半导体元件；以及与所述绝缘栅型半导体元件相连接的二极管，其特征如下。在所述半导体基板的第一主面上形成第一绝缘膜，所述第一绝缘膜的厚度大于等于所述绝缘栅型半导体元件的栅绝缘膜的厚度、小于等于设置由形成在所述第一绝缘膜上的第一导电型层和第二导电型层构成的所述二极管。形成将所述第一导电型层和所述半导体基板之间的所述第一绝缘膜作为第一电容分量区域的第一电容器。形成将所述第二导电型层和所述半导体基板之间的所述第一绝缘膜作为第二电容分量区域的第二电容器。
此外，本发明的半导体装置在上述发明中具有如下特征。所述绝缘栅型半导体元件具备如下结构。在所述半导体基板的所述第一主面的表面层形成第一导电型的第一半导体层。在所述第一半导体层的所述第一主面侧的表面层选择性地形成第二导电型的第一半导体区域。在所述第一半导体区域的表面层选择性地形成第一导电型的第二半导体区域。隔着所述栅绝缘膜在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上形成栅电极。
此外，为了解决上述问题，实现本发明的目的，本发明的半导体装置具备：使电流在半导体基板的厚度方向上流动的绝缘栅型半导体元件；以及检测所述绝缘栅型半导体元件的温度的温度检测用二极管，其特征如下。在所述绝缘栅型半导体元件的有源区域内设置所述温度检测用二极管。在所述半导体基板的第一主面侧设置与所述温度检测用二极管的阳极相连接的阳极金属布线。在所述半导体基板的所述第一主面侧设置与所述温度检测用二极管的阴极相连接的阴极金属布线。所述阳极金属布线以及所述阴极金属布线这两者与所述半导体基板之间形成第一绝缘膜，所述第一绝缘膜形成在所述半导体基板的所述第一主面上，所述第一绝缘膜的厚度大于等于所述绝缘栅型半导体元件的栅绝缘膜的厚度、小于等于在所述第一绝缘膜与所述阳极金属布线之间形成与所述阳极金属布线相连接的第一半导体层。在所述第一绝缘膜与所述阴极金属布线之间形成与所述阴极金属布线相连接的第二半导体层。形成将所述第一半导体层和所述半导体基板之间的所述第一绝缘膜作为第一电容分量区域的第一电容器。形成将所述第二半导体层和所述半导体基板之间的所述第一绝缘膜作为第二电容分量区域的第二电容器。
此外，本发明的半导体装置在上述发明中还具有如下特征。所述绝缘栅型半导体元件具备如下结构。在所述半导体基板的所述第一主面的表面层形成第一导电型的第一半导体层。在所述第一半导体层的所述第一主面侧的表面层选择性地形成第二导电型的第一半导体区域。在所述第一半导体区域的所述第一主面侧的表面层选择性地形成第一导电型的第二半导体区域。隔着所述栅绝缘膜在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上形成栅电极。
此外，本发明的半导体装置在上述发明中具有如下特征：所述二极管是形成在所述绝缘栅型半导体元件的有源区域内的、检测所述绝缘栅型半导体元件的温度的温度检测用二极管。
此外，本发明的半导体装置在上述发明中具有如下特征：还包括：与所述栅电极相连接的栅电极焊盘；以及与所述第一半导体区域以及所述第二半导体区域相连接的源电极。所述二极管是形成在所述栅电极焊盘和所述源电极之间的保护用二极管。
此外，本发明的半导体装置在上述发明中具有如下特征：还包括：与所述栅电极相连接的栅电极焊盘；第一导电型的第三半导体区域，所述第三半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；以及与所述第三半导体区域相连接的漏电极。所述二极管是形成在所述栅电极焊盘和所述漏电极之间的保护用二极管。
此外，本发明的半导体装置在上述发明中具有如下特征：利用多晶硅形成所述温度检测用二极管。此外，本发明的半导体装置在上述发明中具有如下特征：利用多晶硅形成所述保护用二极管。
此外，本发明的半导体装置在上述发明中具有如下特征：利用多晶硅形成所述导电层。
此外，本发明的半导体装置在上述发明中具有如下特征：所述温度检测用二极管是齐纳二极管。此外，本发明的半导体装置在上述发明中具有如下特征：所述保护用二极管是齐纳二极管。
此外，本发明的半导体装置在上述发明中具有如下特征：所述半导体元件是沟道型绝缘栅半导体元件。此外，本发明的半导体装置在上述发明中具有如下特征：所述绝缘栅型半导体元件是沟道型绝缘栅半导体元件。
发明效果
根据本发明的半导体装置及其制造方法，在温度检测用二极管的下部、与温度检测用二极管的阳极电极连接的阳极金属布线的下部、或者与温度检测用二极管的阴极电极连接的阴极金属布线的下部形成电容分量区域，由此实现了能够提高温度检测用二极管的静电耐量的效果。此外，根据本发明的半导体装置及其制造方法，形成保护用二极管的下部电容分量区域，由此实现了能够提高保护用二极管的静电耐量的效果。
附图说明
图1是表示本发明实施方式1的半导体装置的结构的说明图。
图2是表示本发明实施方式2的半导体装置的结构的截面图。
图3是表示本发明实施方式2的半导体装置的电路结构的电路图。
图4是表示本发明实施方式2的半导体装置的结构的截面图。
图5是表示本发明实施方式3的半导体装置的结构的说明图。
图6是表示本发明实施方式4的半导体装置的结构的说明图。
图7是表示本发明实施方式5的半导体装置的结构的截面图。
图8是表示本发明实施方式5的半导体装置的结构的另一例的截面图。
图9是表示本发明实施方式6的半导体装置的结构的截面图。
图10是表示本发明实施方式6的半导体装置的结构的截面图。
图11是表示本发明实施方式7的半导体装置的结构的说明图。
图12是表示本发明实施方式8的半导体装置的结构的截面图。
图13是表示本发明实施方式8的半导体装置的电路结构的电路图。
图14是表示本发明实施方式8的半导体装置的结构的截面图。
图15是表示本发明实施方式9的半导体装置的结构的说明图。
图16是表示本发明实施方式10的半导体装置的结构的说明图。
图17是表示本发明实施方式11的半导体装置的结构的截面图。
图18是表示本发明实施方式12的半导体装置的制造方法的截面图。
图19是表示本发明实施方式13的半导体装置的制造方法的截面图。
图20是表示现有的MOS型半导体装置的结构的平面图。
图21是表示图20的切割线A-A’处的截面结构的截面图。
具体实施方式
下面，基于附图详细说明本发明的半导体装置及其制造装置的理想的实施方式。在本说明书以及附图中，标记有n或p的层、区域分别表示电子或空穴是多数载流子。另外，n或p上标注的+和-分别表示比未标注+和-的层、区域的杂质浓度高和低。此外，在以下实施方式的说明以及附图中，在同样的结构中附加相同的标号，并省略重复的说明。
以下各实施方式中，对使用MOSFET(绝缘栅型电场效应晶体管)作为MOS型半导体元件的情形进行了说明，但是，MOS型半导体元件不限于MOSFET，也可以使用例如IGBT(绝缘栅型双极晶体管)等。
此外，权利要求书所记载的温度检测用二极管以及保护用二极管分别表示温度检测用二极管1以及保护用二极管2。
实施方式1.
下面对本发明实施方式1的半导体装置进行说明。图1是表示本发明实施方式1的半导体装置的结构的说明图。图1(a)示出了表示本发明实施方式1的半导体装置的结构的平面图，图1(b)示出了图1(a)的保护用二极管21、22的等效电路图。
如图1(a)、图1(b)所示，实施方式1的半导体装置具备MOSFET51、温度检测用二极管1、和保护用二极管21、22(保护用二极管2)。温度检测用二极管1具有检测MOSFET51的温度的功能。保护用二极管21连接在MOSFET51的栅极G和源极S之间，具有例如防止静电、浪涌(瞬态过电压)所造成的绝缘破坏的功能。保护用二极管22连接在MOSFET51的栅极G和漏极D之间，具有例如防止静电、浪涌(瞬态过电压)所造成的元件破坏的功能。
温度检测用二极管1形成在温度最高的MOSFET51的有源区域8的中央部附近。设置MOSFET51的源电极34(源极S)，使其覆盖有源区域8中除温度检测用二极管1、阳极金属布线6以及阴极金属布线7之外的部分。在有源区域8的外周部形成有与温度检测用二极管1的阳极A相连接的阳极电极焊盘3、与温度检测用二极管1的阴极K相连接的阴极电极焊盘4以及与MOSFET51的栅极G相连接的栅电极焊盘5。阳极电极焊盘3、阴极电极焊盘4以及栅电极焊盘5例如沿着有源区域8的外周设置。MOSFET51的漏电极35(漏极D)比栅电极焊盘5设置得更靠半导体装置的外周侧。
温度检测用二极管1与阳极电极焊盘3及阴极电极焊盘4隔开设置。用阳极金属布线6连接温度检测用二极管1的阳极A(图1(b))和阳极电极焊盘3。用阴极金属布线7连接温度检测用二极管1的阴极K和阴极电极焊盘4。阳极金属布线6和阴极金属布线7分别沿着例如有源区域8的外周从温度检测用二极管1延伸至阳极电极焊盘3以及阴极电极焊盘4。保护用二极管21沿着栅电极焊盘5、阳极电极焊盘3以及阴极电极焊盘4形成在栅电极焊盘5的半导体装置的内侧(有源区域8的中央部侧)，与栅电极焊盘5和源电极34相连接。
保护用二极管22沿着栅电极焊盘5的半导体装置的外周侧形成，与栅电极焊盘5和漏电极35相连接。在阳极金属布线6的下部(设置在比阳极金属布线6更靠近纸面内侧的省略图示的半导体基板侧的部分)以及阴极金属布线7的下部(比阴极金属布线7更靠近半导体基板侧的部分)形成半导体层和电容分量区域(未图示)，该电容分量区域与该半导体层的下表面(省略图示的半导体基板侧的面)接触，用于提高温度检测用二极管1的静电耐量。
此外，在温度检测用二极管1的下部(比温度检测用二极管1更靠近半导体基板侧的部分)以及保护用二极管21、22的下部(比保护用二极管21、22更靠近半导体基板侧的部分)也形成电容分量区域(未图示)，能够在不减小有源区域8的面积的情况下提高温度检测用二极管1以及保护用二极管21、22的静电耐量。根据用途可以分别独立地形成温度检测用二极管1、保护用二极管21、22，或者可以将它们组合形成。
如上所述，根据实施方式1，通过在连接温度检测用二极管1和阳极电极焊盘3的阳极金属布线6的下部以及连接温度检测用二极管1和阴极电极焊盘4的阴极金属布线7的下部形成电容分量区域，能够提高温度检测用二极管1的静电耐量。此外，根据实施方式1，通过在温度检测用二极管1以及保护用二极管21、22的下部形成电容分量区域，能够在不减小有源区域8的面积的情况下提高温度检测用二极管1以及保护用二极管21、22的静电耐量。
实施方式2.
对于本发明实施方式2的半导体装置，将对实施方式1的温度检测用二极管1、阳极金属布线6以及阴极金属布线7进行详细说明。图2及图4是表示本发明实施方式2的半导体装置的结构的截面图。图3是表示本发明实施方式2的半导体装置的电路结构的电路图。实施方式2的半导体装置的平面结构同图1所示的实施方式1的平面结构相同。图2是表示图1(a)的切割线A-A’处的截面结构的截面图。图3是图2的等效电路图。图4是表示图1(a)的切割线B-B’处的截面结构的截面图。
如图2～4所示，实施方式2的半导体装置中，在半导体基板100的第一主面侧，形成n-型第一半导体层9，该层将成为MOSFET51的漂移区域。在第一半导体层9的表面层(基板第一主面侧的表面层，下面简称为表面层)形成有p型第一半导体区域10，该区域将成为MOSFET51的基极区域。在半导体基板100的第二主面侧形成有n+型漏极区域38。在漏极区域38的表面(半导体基板100的第二主面)形成有漏电极37。
导通状态时有电流流过的有源区域8中，形成有沟槽31，该沟槽31从半导体基板100的第一主面开始贯穿第一半导体区域10直至第一半导体层9。在沟槽31的内部，沿着沟槽31的内壁形成有栅绝缘膜32。此外，在沟槽31的内部，隔着栅绝缘膜32填入栅电极33。栅绝缘膜32由氧化膜构成。栅电极33由掺杂了杂质(例如n型杂质)的多晶硅构成，并被层间绝缘膜17覆盖。与沟槽31的侧壁相邻地形成有n+型第二半导体区域11，该区域将成为源极区域。源电极34与第二半导体区域11以及第一半导体区域10接触(导通连接)。
在温度检测用二极管1的下部(比温度检测用二极管1更靠近半导体基板100侧的部分)，在第一半导体区域10上(即，半导体基板100的第一主面上)形成第一绝缘膜12。第一绝缘膜12由氧化膜构成。从例如防止静电或过电压等造成电压破坏的角度来看，第一绝缘膜12的厚度要大于等于栅绝缘膜32的厚度。第一绝缘膜12的上表面(与半导体基板100侧相反一侧的表面)形成有由掺杂了杂质的多晶硅构成的n+型导电层14。在导电层14的上表面形成第二绝缘膜13。在第二绝缘膜13的上表面用多晶硅形成温度检测用二极管1。第二绝缘膜13由氧化膜构成。从例如防止静电或过电压等造成电压破坏的角度来看，第二绝缘膜13的厚度要大于等于栅绝缘膜32的厚度。
串联多个由p+型层111和n+型层112构成的齐纳二极管，从而构成温度检测用二极管1。p+型层111由例如掺杂了硼元素(B)的多晶硅构成。n+型层112由例如掺杂了砷元素(As)、或磷(P)等的多晶硅构成。
阳极金属布线6连接温度检测用二极管1和阳极电极焊盘3。在阳极金属布线6的下部(比阳极金属布线6更靠近半导体基板100侧的部分)，在第一半导体区域10上形成由厚度在栅绝缘膜32的厚度以上的氧化膜构成的第一绝缘膜12。在第一绝缘膜12的上表面用多晶硅形成导电层14。在导电层14的上表面形成由厚度在栅绝缘膜32的厚度以上的氧化膜构成的第二绝缘膜13。在第二绝缘膜13的上表面形成第一半导体层15。
阴极金属布线7连接温度检测用二极管1和阴极电极焊盘4。在阴极金属布线7的下部(比阴极金属布线7更靠近半导体基板100侧的部分)，在第一半导体区域10上形成由厚度在栅绝缘膜32的厚度以上的氧化膜构成的第一绝缘膜12。在第一绝缘膜12的上表面用多晶硅形成导电层14。在导电层14的上表面形成由厚度在栅绝缘膜32的厚度以上的氧化膜构成的第二绝缘膜13。在第二绝缘膜13的上表面形成第二半导体层16。
第一半导体层15以及第二半导体层16由掺杂了杂质的多晶硅构成。第一半导体层15以及第二半导体层16的厚度(膜厚)为例如0.5μm～1μm左右。在形成温度检测用二极管1的同一工序中进行用于形成第一半导体层15以及第二半导体层16的多晶硅的形成、离子注入以及热扩散的工序。第一半导体层15以及第二半导体层16的导电型可以是p型、n型中的任一种导电型。掺杂在多晶硅中的杂质在要将多晶硅形成为例如p型的情况下可以使用硼元素，而在形成为n型的情况下可以使用砷元素或者磷等。
阳极金属布线6的下部的第一半导体层15以及阴极金属布线7的下部的第二半导体层16形成在同一第一半导体区域10、第一绝缘膜12、导电层14以及第二绝缘膜13上。
此外，温度检测用二极管1、阳极金属布线6的下部的第一半导体层15以及阴极金属布线7的下部的第二半导体层16形成在同一第一半导体区域10、第一绝缘膜12、导电层14以及第二绝缘膜13上。
导电层14是例如以4×1020cm-3至5×1020cm-3的杂质浓度掺杂成n型的多晶硅。导电层14与例如设在沟槽13内部的栅电极33同时形成。因此，导电层14的厚度只要是填入沟槽31内部所需的厚度即可，而在本发明实施方式2中只要是例如0.5μm左右即可。
利用层间绝缘膜17以及第二绝缘膜13，导电层14同栅电极33、源电极34、漏电极35、阳极电极以及阴极电极电绝缘。如此一来，能够避免施加到各电极的浪涌电压对导电层14造成不利影响。
通过如此在第一半导体区域10上层叠第一绝缘膜12、导电层14以及第二绝缘膜13，并在第二绝缘膜13的上表面设置温度检测用二极管1，能够形成将温度检测用二极管1和导电层14之间的第二绝缘膜13作为电容分量区域的电容器C2(C2a～C2j)。此外，能够形成将导电层14和第一半导体区域10之间的第一绝缘膜12作为电容分量区域的电容器C1(C1a～C1e)。
另外，通过在第一半导体区域10上层叠第一绝缘膜12、导电层14以及第二绝缘膜13，并在第二绝缘膜13的上表面设置第一半导体层15，能够形成将阳极金属布线6的下部的第一半导体层15和导电层14之间的第二绝缘膜13作为电容分量区域的电容器C4。另外，通过在第一半导体区域10上层叠第一绝缘膜12、导电层14以及第二绝缘膜13，并在第二绝缘膜13的上表面设置第二半导体层16，能够形成将阴极金属布线7的下部的第二半导体层16和导电层14之间的第二绝缘膜13作为电容分量区域的电容器C5。此外，能够形成将导电层14和第一半导体区域10之间的第一绝缘膜12作为电容分量区域的电容器C3。
对于电容器C4和电容器C5而言，即便不在第二绝缘膜13的上表面形成第一半导体层15和第二半导体层16，而直接形成阳极金属布线6和阴极金属布线7也能够将第二绝缘膜13作为电容分量区域，但是基于以下理由并不优选。形成阳极金属布线6以及阴极金属布线7之前，用层间绝缘膜17覆盖半导体基板100的第一主面侧，进行蚀刻层间绝缘膜17的工序。在没有在第二绝缘膜13的上表面形成第一半导体层15以及第二半导体层16的情况下，由于蚀刻层间绝缘膜17的工序，在第二绝缘膜13的表面产生蚀刻残渣、损伤等。由此，第二绝缘膜13的厚度产生波动，电容分量区域产生波动。
因此，通过在第二绝缘膜13的上表面形成第一半导体层15以及第二半导体层16，能够不受蚀刻层间绝缘膜17的影响，形成具有稳定电容分量区域的电容器C4以及电容器C5。
通过改变第二绝缘膜13的厚度，能够将把第二绝缘膜13作为电容分量区域的电容器C2、电容器C4、电容器C5的电容调整成需要的静电耐量。
例如，在温度检测用二极管1的静电耐压为200V左右的情况下，由于需要将静电电容设置成90pF左右，因此第二绝缘膜13的厚度最好处于栅绝缘膜32的厚度以上以下的范围。
另外，第一绝缘膜12的厚度可以大于等于栅绝缘膜32的厚度，但为了将导电层14和第一半导体区域10之间的第一绝缘膜12用作为电容分量区域，因此最好将其厚度设为栅绝缘膜32的厚度至左右的范围。而在不将第一绝缘膜12用作为电容分量区域的情况下，第一绝缘膜12的厚度并没有特别的上限，第一绝缘膜12的厚度例如能够与形成在半导体基板100的第一主面(表面)上的未图示的场氧化膜的厚度相同。
如上所述，根据实施方式2，通过在导电层14和温度检测用二极管1之间形成电容分量区域，在不增加温度检测用二极管1的面积的情况下，就能够提高温度检测用二极管1的静电耐量。此外，根据实施方式2，通过在温度检测用二极管1的下部的第一半导体区域10和导电层14之间形成电容分量区域，能够进一步提高温度检测用二极管1的静电耐量。
此外，根据实施方式2，通过在阳极金属布线6及阴极金属布线7的下部的导电层14与第一半导体层15及第二半导体层16之间形成电容分量区域，在不减小有源区域8的情况下，就能够提高温度检测用二极管1的静电耐量。此外，根据实施方式2，通过在阳极金属布线6及阴极金属布线7的下部的导电层14和第一半导体区域10之间形成电容分量区域，能够进一步提高温度检测用二极管1的静电耐量。
实施方式3.
作为本发明实施方式3的半导体装置，将对实施方式1的保护用二极管21进行详细说明。图5是表示本发明实施方式3的半导体装置的结构的说明图。实施方式3的半导体装置的平面结构同图1所示的实施方式1的平面结构相同。图5(a)是表示图1(a)的切割线C-C’处的截面结构的截面图，图5(b)是图5(a)的等效电路图。
如图5所示，实施方式3的半导体装置中，在半导体基板100的第一主面侧，形成n-型第一半导体层9，该层将成为MOSFET51的漂移区域。在第一半导体层9的表面层形成p型第一半导体区域10，该区域将成为MOSFET51的基极区域。在半导体基板100的第二主面侧形成有n+型漏极区域38。在漏极区域38的表面形成有漏电极37。
有源区域8中，形成有沟槽31，该沟槽31从半导体基板100的第一主面开始贯穿第一半导体区域10直至第一半导体层9。在沟槽31的内部，沿着沟槽31的内壁形成有栅绝缘膜32。此外，在沟槽31的内部，隔着栅绝缘膜32填入栅电极33。栅绝缘膜32由氧化膜构成。栅电极33由掺杂了杂质的多晶硅构成，并被层间绝缘膜17覆盖。与沟槽31的侧壁相邻地形成有n+型第二半导体区域11，该区域将成为源极区域。源电极34与第二半导体区域11以及第一半导体区域10接触。
在源电极34和栅电极焊盘5之间设置保护用二极管21。在保护用二极管21的下部，在第一半导体区域10上形成第一绝缘膜12。第一绝缘膜12由氧化膜构成。从例如防止静电或过电压等造成电压破坏的角度来看，第一绝缘膜12的厚度要大于等于栅绝缘膜32的厚度。在第一绝缘膜12的上表面形成有掺杂了杂质的多晶硅构成的n+型导电层14。在导电层14的上表面形成第二绝缘膜13。在第二绝缘膜13的上表面用多晶硅形成保护用二极管21。保护用二极管21连接在栅极G(栅电极焊盘5)和源极S(源电极34)之间。第二绝缘膜13由氧化膜构成。从例如防止静电或过电压等造成电压破坏的角度来看，第二绝缘膜13的厚度要大于等于栅绝缘膜32的厚度。
栅极G和源极S之间的保护用二极管21是由p+型层111和n+型层112构成的多级双向齐纳二极管。即，保护用二极管21通过在p+型层111和n+型层112的排列方向上反复交替设置p+型层111和n+型层112而成。保护用二极管21的两端部是n+型层112，一个端部的n+型层112与栅极G连接，另一个端部的n+型层112与源极S连接。p+型层111由例如掺杂了硼元素(B)的多晶硅构成。n+型层112由例如掺杂了砷元素、或磷等的多晶硅构成。
导电层14是例如以4×1020cm-3至5×1020cm-3的杂质浓度掺杂成n型的多晶硅。导电层14与例如设在沟槽13内部的栅电极33同时形成。因此，导电层14的厚度只要是填入沟槽31内部所需的厚度即可，而在本发明实施方式中只要是0.5μm左右即可。
利用层间绝缘膜17以及第二绝缘膜13，将导电层14同栅电极33、源电极34、漏电极35、阳极电极以及阴极电极电绝缘。如此一来，能够避免施加到各电极的浪涌电压对导电层14造成不利影响。
通过如此在第一半导体区域10上层叠第一绝缘膜12、导电层14以及第二绝缘膜13，并在第二绝缘膜13的上表面设置保护用二极管21，能够形成将保护用二极管21和导电层14之间的第二绝缘膜13作为电容分量区域的电容器C7(C7a～C7e)。此外，能够形成将导电层14和第一半导体区域10之间的第一绝缘膜12作为电容分量区域的电容器C6。
通过改变第二绝缘膜13的厚度，能够将把第二绝缘膜13作为电容分量区域的电容器C7的电容调整成需要的静电耐量。例如，在保护用二极管21的静电耐压为200V左右的情况下，由于需要将静电电容设置成90pF左右，因此第二绝缘膜13的厚度最好处于栅绝缘膜32的厚度以上以下的范围。
另外，第一绝缘膜12的厚度可以大于等于栅绝缘膜32的厚度，但为了将导电层14和第一半导体区域10之间的第一绝缘膜12用作为电容分量区域，因此最好将其厚度设为栅绝缘膜32的厚度至左右的范围。而在不将第一绝缘膜12用作为电容分量区域的情况下，第一绝缘膜12的厚度并没有特别的上限，第一绝缘膜12的厚度例如能够与形成在半导体基板100的第一主面上的未图示的场氧化膜的厚度相同。
如上所述，根据实施方式3，通过在导电层14和保护用二极管21之间形成电容分量区域，在不增加保护用二极管21的面积的情况下，就能够提高保护用二极管21的静电耐量。此外，根据实施方式3，通过在保护用二极管21的下部的第一半导体区域10和导电层14之间形成电容分量区域，能够进一步提高保护用二极管21的静电耐量。
实施方式4.
作为本发明实施方式4的半导体装置，将对实施方式1的保护用二极管22进行详细说明。图6是表示本发明实施方式4的半导体装置的结构的说明图。实施方式4的半导体装置的平面结构同图1所示的实施方式1的平面结构相同。图6(a)是表示图1(a)的切割线D-D’处的截面结构的截面图，图6(b)是图6(a)的等效电路图。
如图6所示，实施方式4的半导体装置中，在半导体基板100的第一主面侧，形成n-型第一半导体层9，该层将成为MOSFET51的漂移区域。在第一半导体层9的栅电极焊盘5侧(内侧)的表面层形成p型第一半导体区域10，该区域将成为MOSFET51的基极区域。在第一半导体层9的漏电极35侧(外周侧)的表面层形成n+型漏极区域36。在半导体基板100的第二主面侧形成有n+型漏极区域38。在漏极区域38的表面形成有漏电极37。
在栅电极焊盘5和漏电极35之间设置保护用二极管22。在半导体基板100的第一主面上，以横跨栅电极焊盘5侧的第一半导体区域10和漏电极35侧的漏极区域36的方式形成第一绝缘膜12。第一绝缘膜12由氧化膜构成。从例如防止静电或过电压等造成电压破坏的角度来看，第一绝缘膜12的厚度要大于等于栅绝缘膜32的厚度。在第一绝缘膜12的上表面形成有掺杂了杂质的多晶硅构成的n+型导电层14。在导电层14的上表面形成第二绝缘膜13。在第二绝缘膜13的上表面用多晶硅形成保护用二极管22。保护用二极管22连接在栅极G(栅电极焊盘5)和漏极D(漏电极35)之间。第二绝缘膜13由氧化膜构成。从例如防止静电或过电压等造成电压破坏的角度来看，第二绝缘膜13的厚度要大于等于栅绝缘膜32的厚度。
栅极G和漏极D之间的保护用二极管22是由p+型层111和n+型层112构成的多级双向齐纳二极管。即，保护用二极管22通过在p+型层111和n+型层112的排列方向上反复交替设置p+型层111和n+型层112而成。保护用二极管22的两端部是n+型层112，一个端部的n+型层112与栅极G连接，另一个端部的n+型层112与漏极D连接。p+型层111由例如掺杂了硼元素(B)的多晶硅构成。n+型层112由例如掺杂了砷元素、或磷等的多晶硅构成。
导电层14是例如以4×1020cm-3至5×1020cm-3的杂质浓度掺杂成n型的多晶硅。导电层14与例如设在沟槽13内部的栅电极33同时形成。因此，导电层14的厚度只要是填入沟槽31内部所需的厚度即可，而在本发明实施方式中只要是0.5μm左右即可。
利用层间绝缘膜17以及第二绝缘膜13，将导电层14同栅电极33、源电极34、漏电极35、阳极电极以及阴极电极电绝缘。如此一来，能够避免施加到各电极的浪涌电压对导电层14造成不利影响。
通过如此在第一半导体区域10上层叠第一绝缘膜12、导电层14以及第二绝缘膜13，并在第二绝缘膜13的上表面设置保护用二极管22，能够形成将保护用二极管22和导电层14之间的第二绝缘膜13作为电容分量区域的电容器C9(C9a～C9e)。此外，能够形成将导电层14和半导体基板100之间的第一绝缘膜12作为电容分量区域的电容器C8。
通过改变第二绝缘膜13的厚度，能够将把第二绝缘膜13作为电容分量区域的电容器C9的电容调整成需要的静电耐量。例如，在保护用二极管22的静电耐压为200V左右的情况下，由于需要将静电电容设置成90pF左右，因此第二绝缘膜13的厚度最好处于栅绝缘膜32的厚度以上以下的范围。
另外，第一绝缘膜12的厚度可以大于等于栅绝缘膜32的厚度，但为了将导电层14和半导体基板100之间的第一绝缘膜12用作为电容分量区域，因此最好将其厚度设为栅绝缘膜32的厚度至左右的范围。而在不将第一绝缘膜12用作为电容分量区域的情况下，第一绝缘膜12的厚度并没有特别的上限，第一绝缘膜12的厚度例如能够与形成在半导体基板100的第一主面上的未图示的场氧化膜的厚度相同。
如上所说明的那样，根据实施方式4，具有与实施方式1～3相同的效果。此外，根据实施方式4，通过在导电层14和保护用二极管22之间形成电容分量区域，在不增加保护用二极管22的面积的情况下，就能够提高保护用二极管22的静电耐量。此外，根据实施方式4，通过在保护用二极管22的下部的第一半导体区域10和导电层14之间形成电容分量区域，能够进一步提高保护用二极管22的静电耐量。
实施方式5.
下面对本发明实施方式5的半导体装置进行说明。图7是表示本发明实施方式5的半导体装置的结构的截面图。图8是表示本发明实施方式5的半导体装置的结构的另一例的截面图。实施方式5的半导体装置是实施方式2的半导体装置的变形例。实施方式5的半导体装置的平面结构同图1所示的实施方式1的平面结构相同。实施方式5的半导体装置与实施方式2的半导体装置的不同点在于，将层间绝缘膜17的夹在第一半导体层15和第二半导体层16之间的部分作为电容分量区域。
图7是表示实施方式5的半导体装置在图1的切割线B-B’处的截面结构的截面图。缩小阳极金属布线6下部的第一半导体层15和阴极金属布线7下部的第二半导体层16之间的间隔，能够形成将第一半导体层15和第二半导体层16之间的层间绝缘膜17作为电容分量区域的电容器C10。第一半导体层15和第二半导体层16之间的间隔可以为例如0.5μm左右。
图8是表示实施方式5的半导体装置在图1的切割线B-B’处的截面结构的另一例的截面图。以在第一半导体层15和第二半导体层16之间留下凹部的方式形成层间绝缘膜17。然后，以填入层间绝缘膜17的凹部的方式形成阳极金属布线6，由此能够形成将阳极金属布线6和第二半导体层16之间的层间绝缘膜17作为电容分量区域的电容器C11。
图7、图8所示的半导体装置都能够在不减小有源区域8的面积的情况下，在设置于温度检测用二极管1至阳极电极焊盘3以及阴极电极焊盘4之间的阳极金属布线6以及阴极金属布线7的下部，形成电容分量区域，都能够提高温度检测用二极管1的静电耐量。
如上所说明的那样，根据实施方式5，具有与实施方式1～4相同的效果。
实施方式6.
下面对本发明实施方式6的半导体装置进行说明。图9、图10是表示本发明实施方式6的半导体装置的结构的截面图。实施方式6的半导体装置是实施方式2的半导体装置的变形例。实施方式6的半导体装置的平面结构同图1所示的实施方式1的平面结构相同。实施方式6的半导体装置与实施方式2的半导体装置的不同点在于，利用贯穿于厚度方向上的第二绝缘膜13将导电层14分割成多个。
图9是表示实施方式6的半导体装置中的温度检测用二极管在图1的切割线A-A’处的截面结构的截面图。对于与导电层14隔着第二绝缘膜13而形成的温度检测用二极管1的每个导电型层(p+型层以及n+型层112)，将导电层14分割成导电层14a、导电层14b。具体而言，导电层14被分割成隔着第二绝缘膜13与p+型层111相对的导电层14a和隔着第二绝缘膜13与n+型层112相对的导电层14b。分割后的导电层14a与导电层14b之间填入第二绝缘膜13。由此，能够形成将导电层14a和导电层14b之间的第二绝缘膜13作为电容分量区域的电容器C12。
图10是表示实施方式6的半导体装置在图1的切割线B-B’处的截面结构的截面图。将导电成14分割成隔着第二绝缘膜13而形成的第一半导体层15侧的导电层14a和第二半导体层16侧的导电层14b。即，设置隔着第二绝缘膜13与第一半导体层15相对的导电层14a和隔着第二绝缘膜13与第二半导体层16相对的导电层14b。在分割后的导电层14a与导电层14b之间填入第二绝缘膜13。
能够形成将分割后的导电层14a和导电层14b之间的第二绝缘膜13作为电容分量区域的电容器C13。符号C3a、C3b是将导电层14a、14b与第一半导体区域10之间的第一绝缘膜12作为电容分量区域的电容器。如图9、图10所示，对于构成隔着第二绝缘膜13而设置在导电层14上表面的元件的每个导电型层，可以对导电层14与该导电型层相对的部分进行分割，例如，同样能够适用于实施方式3中说明的栅极G和源极S之间的保护用二极管21或者实施方式4中说明的栅极G和漏极S之间的保护用二极管22等。
如上所说明的那样，根据实施方式6，具有与实施方式1～5相同的效果。
实施方式7.
下面对本发明实施方式7的半导体装置进行说明。图11是表示本发明实施方式7的半导体装置的结构的说明图。实施方式7的半导体装置是实施方式3的变形例。实施方式7的半导体装置的平面结构同图1所示的实施方式1的平面结构相同。实施方式7的半导体装置与实施方式3的半导体装置之间的不同点在于利用贯穿于厚度方向上的第二绝缘膜13将导电层14分割成设置了保护用二极管21的导电层14a和没有设置保护用二极管21的导电层14b。
图11(a)是表示实施方式7的半导体装置在图1的切割线C-C’处的截面结构的截面图。图11(b)是图11(a)的等效电路图。将导电层14分隔成图中的导电层14a、14b。分隔后的其中一个导电层14a的上表面形成有由厚度大于等于栅绝缘膜32的厚度的氧化膜构成的第二绝缘膜13，进而在第二绝缘膜13的上表面形成保护用二极管21。另一个导电层14b与源电极34相连接。
此时，利用层间绝缘膜17以及第二绝缘膜13，将导电层14同栅电极33、源电极34、漏电极35、阳极电极以及阴极电极电绝缘。能够形成将导电层14a和导电层14b之间的层间绝缘膜17作为电容分量区域的电容器C14。
如上所说明的那样，根据实施方式7，具有与实施方式1～6相同的效果。
实施方式8.
下面对本发明实施方式8的半导体装置进行说明。图12及图14是表示本发明实施方式8的半导体装置的结构的截面图。图13是表示本发明实施方式8的半导体装置的电路结构的电路图。实施方式8的半导体装置的平面结构同图1所示的实施方式1的平面结构相同。图12是表示实施方式8的半导体装置在图1的切割线A-A’处的截面结构的截面图。图13是图12的等效电路图。图14是表示实施方式8的半导体装置在图1的切割线B-B’处的截面结构的截面图。本发明实施方式8的半导体装置与本发明实施方式2的半导体装置的不同点在于，不设置导电层14以及第二绝缘膜13，而在第一绝缘膜12的上表面形成温度检测用二极管1、阳极金属布线6以及阴极金属布线7。
如图12～14所示，实施方式8的半导体装置中，在半导体基板100的第一主面侧，形成n-型第一半导体层9，该层将成为MOSFET51的漂移区域。在第一半导体层9的表面层形成p型第一半导体区域10，该区域将成为MOSFET51的基极区域。在半导体基板100的第二主面侧形成有n+型漏极区域38。在漏极区域38的表面形成有漏电极37。
有源区域8中，形成有沟槽31，该沟槽31从半导体基板100的第一主面开始贯穿第一半导体区域10直至第一半导体层9。在沟槽31的内部，沿着沟槽31的内壁形成有栅绝缘膜32。此外，在沟槽31的内部，隔着栅绝缘膜32填入栅电极33。栅绝缘膜32由氧化膜构成。栅电极33由掺杂了杂质的多晶硅构成，并被层间绝缘膜17覆盖。与沟槽31的侧壁相邻地形成有n+型第二半导体区域11，该区域将成为源极区域。源电极34与第二半导体区域11以及第一半导体区域10接触。
在温度检测用二极管1的下部，在第一半导体区域10上形成第一绝缘膜12。在第一绝缘膜12的上表面用多晶硅形成温度检测用二极管1。第一绝缘膜12由氧化膜构成。从例如防止静电或过电压等造成电压破坏的角度来看，第一绝缘膜12的厚度要大于等于栅绝缘膜32的厚度。
串联多个由p+型层111和n+型层112构成的齐纳二极管，从而构成温度检测用二极管1。p+型层111由例如掺杂了硼元素(B)的多晶硅构成。n+型层112由例如掺杂了砷元素、或磷等的多晶硅构成。
在连接温度检测用二极管1和阳极电极焊盘3的阳极金属布线6的下部，在第一半导体区域10上形成由厚度在栅绝缘膜32的厚度以上的氧化膜构成的第一绝缘膜12。在第一绝缘膜12的上表面形成第一半导体层15。
在连接温度检测用二极管1和阴极电极焊盘4的阴极金属布线7的下部，在第一半导体区域10上形成由厚度在栅绝缘膜32的厚度以上的氧化膜构成的第一绝缘膜12。在第一绝缘膜12的上表面形成第二半导体层16。
第一半导体层15以及第二半导体层16由掺杂了杂质的多晶硅构成。第一半导体层15以及第二半导体层16的厚度为例如0.5μm～1μm左右。在形成温度检测用二极管1的同一工序中进行用于形成第一半导体层15以及第二半导体层16的多晶硅的形成、离子注入以及热扩散的工序。第一半导体层15以及第二半导体层16的导电型可以是p型、n型中的任一种导电型。掺杂在多晶硅中的杂质在要将多晶硅形成为例如p型的情况下可以使用硼元素来形成，而在形成为n型的情况下可以使用砷元素或者磷等来形成。
阳极金属布线6的下部的第一半导体层15以及阴极金属布线7的下部的第二半导体层16形成在同一第一半导体区域10、第一绝缘膜12上。另外，温度检测用二极管1、阳极金属布线6的下部的第一半导体层15以及阴极金属布线7的下部的第二半导体层16也形成在同一第一半导体区域10以及第一绝缘膜12上。
如此一来，通过在第一半导体区域10上层叠第一绝缘膜12，并在第一绝缘膜12的上表面设置温度检测用二极管1，能够在温度检测用二极管1的下部形成将第一半导体区域10和温度检测用二极管1之间的第一绝缘膜12作为电容分量区域的电容器C41(C41a～C41j)。
此外，通过在第一半导体区域10上层叠第一绝缘膜12，并在第一绝缘膜12的上表面设置第一半导体层15，能够在阳极金属布线6的下部形成将第一半导体区域10和第一半导体层15之间的第一绝缘膜12作为电容分量区域的电容器C42。
此外，通过在第一半导体区域10上层叠第一绝缘膜12，并在第一绝缘膜12的上表面设置第二半导体层16，能够在阴极金属布线7下部形成将第一半导体区域10和第二半导体层16之间的第一绝缘膜12作为电容分量区域的电容器C43。
即便不在第一绝缘膜12上形成第一半导体层15和第二半导体层16，而直接形成阳极金属布线6和阴极金属布线7也能够将第一绝缘膜12作为电容分量区域，但是基于以下理由并不优选。形成阳极金属布线6以及阴极金属布线7之前，用层间绝缘膜17覆盖半导体基板100的第一主面侧，进行蚀刻层间绝缘膜17的工序。在没有在第一绝缘膜12的上表面形成第一半导体层15以及第二半导体层16的情况下，由于蚀刻层间绝缘膜17的工序，在第一绝缘膜12的表面产生蚀刻残渣、损伤等。由此，第一绝缘膜12的厚度产生波动，电容分量区域产生波动。
因此，通过在第一绝缘膜12的上表面形成第一半导体层15以及第二半导体层16，能够使得不受蚀刻层间绝缘膜17的影响，形成具有稳定电容分量区域的电容器C42以及电容器C43。
通过改变第一绝缘膜12的厚度，能够将把第一绝缘膜12作为电容分量区域的电容器C41、电容器C42以及电容器C43的电容调整成需要的静电耐量。
例如，在温度检测用二极管1的静电耐压为200V左右的情况下，由于需要将静电电容设置成90pF左右，因此第一绝缘膜12的厚度最好处于栅绝缘膜32的厚度以上以下的范围。
如上所述，根据实施方式8，通过在温度检测用二极管1的下部的第一半导体区域10和温度检测用二极管1之间形成电容分量区域，在不增加温度检测用二极管1的面积的情况下，就能够提高温度检测用二极管1的静电耐量。
此外，根据实施方式8，通过在阳极金属布线6及阴极金属布线7的下部的第一半导体区域10和第一半导体层15及第二半导体层16之间形成电容分量区域，在不减小有源区域8的情况下，就能够提高温度检测用二极管1的静电耐量。
实施方式9.
下面对本发明实施方式9的半导体装置进行说明。图15是表示本发明实施方式9的半导体装置的结构的说明图。实施方式9的半导体装置的平面结构同图1所示的实施方式1的平面结构相同。图15(a)是表示实施方式9的半导体装置在图1的切割线C-C’处的截面结构的截面图。图15(b)是图15(a)的等效电路图。本发明实施方式9的半导体装置与本发明实施方式3的半导体装置的不同点在于，不设置导电层14以及第二绝缘膜13，而在第一绝缘膜12的上表面形成保护用二极管21。
如图15所示，实施方式9的半导体装置中，在半导体基板100的第一主面侧，形成n-型第一半导体层9，该层将成为MOSFET51的漂移区域。在第一半导体层9的表面层形成p型第一半导体区域10，该区域将成为MOSFET51的基极区域。在半导体基板100的第二主面侧形成有n+型漏极区域38。在漏极区域38的表面形成有漏电极37。
有源区域8中，形成有沟槽31，该沟槽31从半导体基板100的第一主面开始贯穿第一半导体区域10直至第一半导体层9。在沟槽31的内部，沿着沟槽31的内壁形成有栅绝缘膜32。此外，在该沟槽31的内部，隔着栅绝缘膜32填入栅电极33。栅绝缘膜32由氧化膜构成。栅电极33由掺杂了杂质的多晶硅构成，并被层间绝缘膜17覆盖。与沟槽31的侧壁相邻地形成有n+型第二半导体区域11，该区域将成为源极区域。源电极34与第二半导体区域11以及第一半导体区域10接通。
在源电极34和栅电极焊盘5之间设置保护用二极管21。在保护用二极管21的下部，在第一半导体区域10上形成第一绝缘膜12。第一绝缘膜12由氧化膜构成。从例如防止静电或过电压等造成电压破坏的角度来看，第一绝缘膜12的厚度要大于等于栅绝缘膜32的厚度。在第一绝缘膜12的上表面用多晶硅形成保护用二极管21。保护用二极管21连接在栅极G和源极S之间。
栅极G和源极S之间的保护用二极管21是由p+型层111和n+型层112构成的多级双向齐纳二极管。p+型层111由例如掺杂了硼元素(B)的多晶硅构成。n+型层112由例如掺杂了砷元素、或磷等的多晶硅构成。
如此一来，通过在第一半导体区域10上层叠第一绝缘膜12，并在第一绝缘膜12的上表面设置保护用二极管21，能够在位于栅极G和源极S之间的保护用二极管21的下部形成将第一半导体区域10和保护用二极管21之间的第一绝缘膜12作为电容分量区域的电容器C44(C44a～C44e)。
通过改变第一绝缘膜12的厚度，能够将把第一绝缘膜12作为电容分量区域的电容器C44的电容调整成需要的静电耐量。例如，在保护用二极管21的静电耐压为200V左右的情况下，由于需要将静电电容设置成90pF左右，因此第一绝缘膜12的厚度最好处于栅绝缘膜32的厚度以上以下的范围。
如上所述，根据实施方式9，通过在位于栅极G和源极S之间的保护用二极管21的下部的第一半导体区域10和保护用二极管21之间形成电容分量区域，在不增加保护用二极管21的面积的情况下，就能够提高保护用二极管21的静电耐量。
实施方式10.
下面对本发明实施方式10的半导体装置进行说明。图16是表示本发明实施方式10的半导体装置的结构的说明图。实施方式10的半导体装置的平面结构同图1所示的实施方式1的平面结构相同。图16(a)是表示实施方式10的半导体装置在图1的切割线D-D’处的截面结构的截面图。图16(b)是图16(a)的等效电路图。本发明实施方式10的半导体装置与本发明实施方式4的半导体装置的不同点在于，不设置导电层14以及第二绝缘膜13，而在第一绝缘膜12的上表面形成保护用二极管22。
如图16所示，实施方式10的半导体装置中，在半导体基板100的第一主面侧，形成n-型第一半导体层9，该层将成为MOSFET51的漂移区域。在栅电极焊盘5侧的第一半导体层9形成p型第一半导体区域10，该区域将成为MOSFET51的基极区域。在漏电极35侧的第一半导体层9的表面层形成n+型漏极区域36。在半导体基板100的第二主面侧形成有漏极区域38。在漏极区域38的表面形成有漏电极37。
在栅电极焊盘5和漏电极35之间设置保护用二极管22。在半导体基板100的第一主面上，以横跨栅电极焊盘5侧的第一半导体区域10和漏电极35侧的漏极区域36的方式形成第一绝缘膜12。在第一绝缘膜12的上表面用多晶硅形成保护用二极管22。保护用二极管22连接在栅极G和漏极D之间。第一绝缘膜12由氧化膜构成。从例如防止静电或过电压等造成电压破坏的角度来看，第一绝缘膜12的厚度要大于等于栅绝缘膜32的厚度。
连接在栅极G和漏极D之间的保护用二极管22是由p+型层111和n+型层112构成的多级双向齐纳二极管。p+型层111由例如掺杂了硼元素(B)的多晶硅构成。n+型层112由例如掺杂了砷元素、或磷等的多晶硅构成。
如此一来，通过在第一半导体区域10上层叠第一绝缘膜12，并在第一绝缘膜12的上表面设置保护用二极管22，能够在位于栅极G和漏极D之间的保护用二极管22的下部形成将半导体基板100和保护用二极管22之间的第一绝缘膜12作为电容分量区域的电容器C45(C45a～C45e)。
通过改变第一绝缘膜12的厚度，能够将把第一绝缘膜12作为电容分量区域的电容器C45的电容调整成需要的静电耐量。例如，在保护用二极管22的静电耐压为200V左右的情况下，由于需要将静电电容设置成90pF左右，因此第一绝缘膜12的厚度最好处于栅绝缘膜32的厚度以上以下的范围。
如上所述，根据实施方式10，通过在位于栅极G和漏极D之间的保护用二极管22的下部的半导体基板100和保护用二极管22之间形成电容分量区域，在不增加保护用二极管22的面积的情况下，就能够提高保护用二极管22的静电耐量。
实施方式11.
下面对本发明实施方式11的半导体装置进行说明。图17是表示本发明实施方式11的半导体装置的结构的截面图。实施方式11的半导体装置的平面结构同图1所示的实施方式1的平面结构相同。图17示出了实施方式11的半导体装置在图1的切割线B-B’处的截面结构。实施方式11的半导体装置是实施方式8的半导体装置的变形例。实施方式11的半导体装置与实施方式8的半导体装置的不同点在于，将层间绝缘膜17的夹在第一半导体层15和第二半导体层16之间的部分作为电容分量区域。
如图17所示，缩小阳极金属布线6的下部的第一半导体层15和阴极金属布线7的下部的第二半导体层16之间的间隔，能够形成将第一半导体层15和第二半导体层16之间的层间绝缘膜17作为电容分量区域的电容器C46。第一半导体层15和第二半导体层16之间的间隔可以为例如0.5μm左右。
如上所述，根据实施方式11，能够在不减小有源区域8的面积的情况下，在设置于温度检测用二极管1至阳极电极焊盘3以及阴极电极焊盘4之间的阳极金属布线6以及阴极金属布线7的下部，形成电容分量区域，能够提高温度检测用二极管1的静电耐量。
实施方式12.
对本发明的实施方式12的半导体装置制造方法进行说明。图18是表示本发明实施方式12的半导体装置的制造方法的截面图。作为实施方式12，将例示实施方式3的栅极G和源极S间的保护用二极管21的制造方法。
首先，如图18(a)所示，在通过扩散而在第一半导体层9的表面层形成了第一半导体区域10的半导体基板100上，形成深度为从半导体基板100的第一主面开始贯穿第一半导体区域10直至第一半导体层9的沟槽31。接着，在半导体基板100的表面(半导体基板100的第一主面以及沟槽31的内壁)利用热氧化形成第一绝缘膜12。沿着沟槽31的内壁形成的第一绝缘膜12被作为栅绝缘膜32。即，在与栅绝缘膜32的成膜工序相同的工序中形成第一绝缘膜12。
接着，在第一绝缘膜12上，利用CVD(化学气相沉积)法，一边掺杂n型杂质一边形成成为导电层14的多晶硅。导电层14的杂质浓度为例如4×1020cm-3～5×1020cm-3。此时，填入沟槽31的内部的导电层14成为栅电极33。即，在与形成栅电极33的多晶硅的成膜工序相同的工序中形成导电层14。
接着，如图18(b)所示，对导电层14进行图案形成，在沟槽31内形成栅电极33，并且在第一绝缘膜12上形成导电层14。此时，导电层14的厚度为例如0.5μm。
接着，如图18(c)所示，在导电层14的整个面上利用热氧化或者CVD法形成厚度大于等于栅绝缘膜32的厚度的第二绝缘膜13。第二绝缘膜13的厚度最好为栅绝缘膜32的厚度以上、以下。接着，在第二绝缘膜13上，利用CVD法，以例如0.5μm～1μm的厚度，形成半导体层18，并对其进行图案形成，该半导体层18由用于形成保护用二极管21的未掺杂多晶硅构成。
接着，如图18(d)所示，依次在半导体层18选择性地进行p型杂质的离子注入以及n型杂质的离子注入，然后，通过进行激活处理，形成由p+型层111和n+型层112构成的保护用二极管21。利用将在半导体层18上形成的图中省略的抗蚀剂形成为规定图案而成的掩模来分别依次进行p型杂质的离子注入和n型杂质的离子注入。在离子注入n型杂质时，同时在有源区域8的第一半导体区域10进行n型杂质的离子注入，在第一半导体区域10的表面层形成第二半导体区域11。
使用例如砷元素作为掺杂物来进行n型的离子注入，杂质浓度设为例如0.5×1020cm-3至2.5×1020cm-3左右。使用例如硼元素作为掺杂物来进行p型的离子注入，杂质浓度设为例如0.5×1020cm-3至2.5×1020cm-3左右。第二半导体区域11的杂质浓度为例如0.5×1020cm-3至2.5×1020cm-3左右，将例如砷作为掺杂物。
也可以使用磷取代砷，在离子注入中进行注入。接着如图18(e)所示，在半导体基板100的第一主面侧形成层间绝缘膜17，对层间绝缘膜17进行图案形成。此时，利用层间绝缘膜17以及第二绝缘膜13，将导电层14同栅电极33、或者后续工序中形成的各电极等电绝缘。然后，利用通常的方法，在半导体基板100的第一主面侧形成其余的元件结构，在半导体基板100的第二主面侧形成漏极区域、漏极电极等，由此完成图5所示的半导体装置。
虽然以形成保护用二极管21的情形为例对本实施方式12的半导体装置的制造方法进行了说明，但该制造方法也能够适用于温度检测用二极管1以及栅极G和漏极D之间的保护用二极管22的制造方法。
如上所述，根据实施方式12，将第一绝缘膜12作为栅绝缘膜32，通过将形成栅电极33的多晶硅作为导电层14，能够减少制造工序的工序数。
实施方式13.
图19是表示本发明实施方式13的半导体装置的制造方法的截面图。作为实施方式13，将例示实施方式2的连接在温度检测用二极管1至阳极电极焊盘3以及阴极电极焊盘4之间的阳极金属布线6以及阴极金属布线7的下部的制造方法。
首先，如图19(a)所示，在通过扩散而在第一半导体层9的表面层形成了第一半导体区域10的半导体基板100上，形成深度为从半导体基板100的第一主面开始贯穿第一半导体区域10直至第一半导体层9的沟槽31。接着，在半导体基板100的表面(半导体基板100的第一主面以及沟槽31的内壁)利用热氧化形成第一绝缘膜12。沿着沟槽31的内壁形成的第一绝缘膜12被作为栅绝缘膜32。即，在与栅绝缘膜32的成膜工序相同的工序中形成第一绝缘膜12。
接着，在第一绝缘膜12上，利用CVD法，一边掺杂n型杂质一边形成成为导电层14的多晶硅。导电层14的杂质浓度为例如4×1020cm-3～5×1020cm-3。此时，填入沟槽31的内部的导电层14成为栅电极33。即，在与形成栅电极33的多晶硅的成膜工序相同的工序中形成导电层14。
接着，如图19(b)所示，对导电层14进行图案形成，在沟槽31内形成栅电极33，并且在第一绝缘膜12上形成导电层14。此时，导电层14的厚度为例如0.5μm～1μm。
接着，如图19(c)所示，在导电层14的整个面上利用热氧化或者CVD法形成厚度大于等于栅绝缘膜32的厚度的第二绝缘膜13。第二绝缘膜13的厚度最好为栅绝缘膜32的厚度以上、以下。接着，在第二绝缘膜13上，利用CVD法形成半导体层，并对其进行图案形成，该半导体层由用于形成第一半导体层15以及第二半导体层16的未掺杂多晶硅构成。第一半导体层15以及第二半导体层16的厚度为例如0.5μm～1μm。
此外，对于第一半导体层15以及第二半导体层16，对半导体层依次选择性地进行p型杂质的离子注入和n型杂质的离子注入，然后通过进行激活处理来形成规定的导电型。利用将在未掺杂半导体层上形成的图中省略的抗蚀剂形成为规定图案而成的掩模来分别依次进行p型杂质的离子注入和n型杂质的离子注入，以形成第一半导体层15以及第二半导体层16。在离子注入n型杂质离子时，同时在有源区域8的第一半导体区域10进行离子注入，在第一半导体区域10的表面层形成第二半导体区域11。
使用例如砷元素作为掺杂物来进行n型的离子注入，杂质浓度设为例如0.5×1020cm-3至2.5×1020cm-3左右。使用硼元素来进行p型的离子注入，杂质浓度设为例如0.5～2.5×1020cm-3左右。
也可以使用磷取代砷，在离子注入中进行注入。接着如图19(d)所示，在半导体基板100的第一主面侧形成层间绝缘膜17，对层间绝缘膜17进行图案形成。此时，利用层间绝缘膜17以及第二绝缘膜，将导电层14同栅电极33、或者后续工序中形成的各电极等电绝缘。然后，利用通常的方法，在半导体基板100的第一主面侧形成其余的元件结构，在半导体基板100的第二主面侧形成漏极区域、漏极电极等，由此完成图4所示的半导体装置。
与温度检测用二极管1同时形成该阳极金属布线6的下部的第一半导体层15以及阴极金属布线7的下部的第二半导体层16。因此，在与形成温度检测用二极管1的工序中的第一绝缘膜12、导电层14、第二绝缘膜13同时分别形成阳极金属布线6以及阴极金属布线7的下部的第一绝缘膜12、导电层14、第二绝缘膜13。此外，与用于形成温度检测用二极管1的未掺杂多晶硅的半导体层同时形成用于形成第一半导体层15以及第二半导体层16的未掺杂多晶硅的半导体层。
如上所述，根据实施方式13，将第一绝缘膜12作为栅绝缘膜32，通过将形成栅电极33的多晶硅作为导电层14，能够减少制造工序的工序数。
在将上述实施方式13的半导体装置的制造方法应用于实施方式8～11的情况下，可以省略形成导电层14以及第二绝缘膜13的工序。由此，在温度检测用二极管1和半导体基板100之间、保护用二极管21、22和半导体基板100之间、阳极金属布线6的下部的第一半导体层15和半导体基板100之间、或者阴极金属布线7的下部的第二半导体层16和半导体基板100之间形成电容分量区域。
此外，将上述实施方式13的半导体装置的制造方法应用于实施方式1～7的情况下，在温度检测用二极管1和导电层14之间、保护用二极管21、22和导电层14之间、阳极金属布线6的下部的第一半导体层15和导电层14之间、以及阴极金属布线7的下部的第二半导体层16和导电层14之间形成电容分量区域。此外，由于能够在导电层14和半导体基板100之间形成电容分量区域，与实施方式8～11相比，进一步提高了温度检测用二极管11以及保护用二极管21、22的静电耐量。此外，由于导电层14同栅电极33、源电极34、漏电极35、阳极电极、阴极电极电绝缘，因此能够避免施加到各个电极的浪涌电压造成不利影响。
以下说明中，本发明不限于上述实施方式，可以在不脱离本发明主旨的范围内进行各种变更。此外，各实施方式中虽然将第一导电型设为n型，将第二导电型设为p型，但即使将第一导电型设为p型，将第二导电型设为n型，本发明也同样成立。
工业上的实用性
如上所述，本发明的半导体装置及其制造方法对于具备温度检测用二极管或者保护用二极管等的MOS型半导体元件非常有效。
标号说明
1 温度检测用二极管
2 保护用二极管
3 阳极电极焊盘
4 阴极电极焊盘
5 栅电极焊盘
6 阳极金属布线
7 阴极金属布线
8 有源区域
9 第一半导体层
10 第一半导体区域
11 第二半导体区域(源极区域)
12 第一绝缘膜
13 第二绝缘膜
14、14a、14b 导电层
15 第一半导体层
16 第二半导体层
17 层间绝缘膜
18 半导体层
19 绝缘膜
21 栅极-源极间的保护用二极管
22 栅极-漏极间的保护用二极管
31 沟槽
32 栅绝缘膜
33 栅电极
34 源电极
35 漏电极
36 漏极区域
37 漏电极(第二主面)
38 漏极区域(第二主面)
51 MOSFET
100 半导体基板
111 p+型层
112 n+型层
G 栅极
S 源极
D 漏极
A 阳极
K 阴极
C1、C1a、C1b、C1c、C1d、C1e、C2、C2a、C2b、C2c、C2d、C2e、C2f、C2g、C2h、C2i、C2j、C3、C3a、C3b、C4、C5、C6、C7、C7a、C7b、C7c、C7d、C7e、C8、C9、C9a、C9b、C9c、C9d、C9e、C10、C11、C12、C13、C14、C41、C41a、C41b、C41c、C41d、C41e、C41f、C41g、C41h、C41i、C41j、C42、C43、C44、C44a、C44b、C44c、C44d、C44e、C45、C45a、C45b、C45c、C45d、C45e、C46 电容器
权利要求书(按照条约第19条的修改)
1.一种半导体装置，具备：使电流在半导体基板的厚度方向上流动的半导体元件；以及与所述半导体元件相连接的二极管，其特征在于，所述半导体装置具备：
形成在所述半导体基板的第一主面上的第一绝缘膜；
形成在所述第一绝缘膜上的导电层；
形成在所述导电层上的第二绝缘膜；
由形成在所述第二绝缘膜上的第一导电型层和第二导电型层构成的所述二极管；
第一电容器，所述第一电容器将所述第一导电型层和所述导电层之间的所述第二绝缘膜作为第一电容分量区域；以及
第二电容器，所述第二电容器将所述第二导电型层和所述导电层之间的所述第二绝缘膜作为第二电容分量区域，
所述导电层被电绝缘。
2.如权利要求1所述的半导体装置，其特征在于，所述半导体元件具备：
第一导电型的第一半导体层，所述第一半导体层形成在所述半导体基板的所述第一主面的表面层；
第二导电型的第一半导体区域，所述第一半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；
第一导电型的第二半导体区域，所述第二半导体区域选择性地形成在所述第一半导体区域的所述第一主面侧的表面层；以及
栅电极，所述栅电极隔着栅绝缘膜形成在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上。
3.如权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备第三电容器，所述第三电容器将所述导电层和所述半导体基板之间的所述第一绝缘膜作为第三电容分量区域。
4.如权利要求1所述的半导体装置，其特征在于，所述导电层被分割成：
隔着所述第二绝缘膜与所述第一导电型层相对的第一导电层部；以及
隔着所述第二绝缘膜与所述第二导电型层相对的第二导电层部，
用所述第二绝缘膜来填入所述第一导电层部和所述第二导电层部之间，
所述半导体装置还具备第三电容器，所述第三电容器将填入所述第一导电层部和所述第二导电层部之间的所述第二绝缘膜作为第三电容分量区域。
5.如权利要求4所述的半导体装置，其特征在于，所述半导体装置还具备：
第四电容器，所述第四电容器将所述第一导电层部和所述半导体基板之间的所述第一绝缘膜作为第四电容分量区域；以及
第五电容器，所述第五电容器将所述第二导电层部和所述半导体基板之间的所述第一绝缘膜作为第五电容分量区域。
6.一种半导体装置，具备：使电流在半导体基板的厚度方向上流动的半导体元件；以及检测所述半导体元件的温度的温度检测用二极管，其特征在于，所述半导体装置具备：
设置在所述半导体元件的有源区域内的所述温度检测用二极管；
阳极金属布线，所述阳极金属布线设置在所述半导体基板的第一主面侧，并与所述温度检测用二极管的阳极相连接；
阴极金属布线，所述阴极金属布线设置在所述半导体基板的所述第一主面侧，并与所述温度检测用二极管的阴极相连接；
所述阳极金属布线以及所述阴极金属布线这两者与所述半导体基板之间的第一绝缘膜，所述第一绝缘膜形成在所述半导体基板的所述第一主面上；
形成在所述第一绝缘膜上的导电层；
形成在所述导电层上的第二绝缘膜；
形成在所述第二绝缘膜与所述阳极金属布线之间的第一半导体层，所述第一半导体层与所述阳极金属布线相连接；
形成在所述第二绝缘膜与所述阴极金属布线之间的第二半导体层，所述第二半导体层与所述阴极金属布线相连接；
第一电容器，所述第一电容器将所述第一半导体层和所述导电层之间的所述第二绝缘膜作为第一电容分量区域；以及
第二电容器，所述第二电容器将所述第二半导体层和所述导电层之间的所述第二绝缘膜作为第二电容分量区域，
所述导电层被电绝缘。
7.如权利要求6所述的半导体装置，其特征在于，所述半导体元件具备：
第一导电型的第一半导体层，所述第一半导体层形成在所述半导体基板的所述第一主面的表面层；
第二导电型的第一半导体区域，所述第一半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；
第一导电型的第二半导体区域，所述第二半导体区域选择性地形成在所述第一半导体区域的所述第一主面侧的表面层；以及
栅电极，所述栅电极隔着栅绝缘膜形成在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上。
8.如权利要求6所述的半导体装置，其特征在于，所述半导体装置具备第三电容器，所述第三电容器将所述导电层和所述半导体基板之间的所述第一绝缘膜作为第三电容分量区域。
9.如权利要求6所述的半导体装置，其特征在于，所述导电层被分割成：
隔着所述第二绝缘膜与所述第一半导体层相对的第一导电层部；以及
隔着所述第二绝缘膜与所述第二半导体层相对的第二导电层部，
用所述第二绝缘膜来填入所述第一导电层部和所述第二导电层部之间，
所述半导体装置还具备第三电容器，所述第三电容器将填入所述第一导电层部和所述第二导电层部之间的所述第二绝缘膜作为第三电容分量区域。
10.如权利要求9所述的半导体装置，其特征在于，所述半导体装置还具备：
第四电容器，所述第四电容器将所述第一导电层部和所述半导体基板之间的所述第一绝缘膜作为第四电容分量区域；以及
第五电容器，所述第五电容器将所述第二导电层部和所述半导体基板之间的所述第一绝缘膜作为第五电容分量区域。
11.如权利要求2所述的半导体装置，其特征在于，所述二极管是形成在所述半导体元件的有源区域内的、检测所述半导体元件的温度的温度检测用二极管。
12.如权利要求2所述的半导体装置，其特征在于，所述半导体装置还包括：
与所述栅电极相连接的栅电极焊盘；以及
与所述第一半导体区域以及所述第二半导体区域相连接的源电极，
所述二极管是形成在所述栅电极焊盘和所述源电极之间的保护用二极管。
13.如权利要求2所述的半导体装置，其特征在于，所述半导体装置还包括：
与所述栅电极相连接的栅电极焊盘；
第一导电型的第三半导体区域，所述第三半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；以及
与所述第三半导体区域相连接的漏电极，
所述二极管是形成在所述栅电极焊盘和所述漏电极之间的保护用二极管。
14.一种半导体装置的制造方法，用于制造权利要求2、11、12以及13中任一项所述的半导体装置，其特征在于，包含：
在所述第一半导体区域上形成所述栅绝缘膜以及所述第一绝缘膜的工序；
在所述栅绝缘膜上形成由多晶硅构成的所述栅电极，并且在所述第一绝缘膜上形成由多晶硅构成的所述导电层的工序；
对所述栅电极以及所述导电层进行图案形成处理的工序；
在图案形成后的所述导电层上形成所述第二绝缘膜的工序；
在所述第二绝缘膜上形成由多晶硅构成的第二半导体层的工序；以及
通过进行第一导电型杂质的离子注入，在所述第二半导体层上选择性地形成所述二极管的所述第一导电型层，并且在所述第一半导体区域的所述第一主面侧的表面层形成所述第二半导体区域作为所述半导体元件的源区域的工序。
15.一种半导体装置的制造方法，用于制造权利要求7所述的半导体装置，其特征在于，包含：
在所述第一半导体区域上形成所述栅绝缘膜以及所述第一绝缘膜的工序；
在所述栅绝缘膜上形成由多晶硅构成的所述栅电极，并且在所述第一绝缘膜上形成由多晶硅构成的所述导电层的工序；
对所述栅电极以及所述导电层进行图案形成处理的工序；
在图案形成后的所述导电层上形成所述第二绝缘膜的工序；以及
在所述第二绝缘膜上的所述阳极金属布线一侧形成由多晶硅构成的所述第一半导体层，并且在所述第二绝缘膜上的所述阴极金属布线一侧形成由多晶硅构成的所述第二半导体层的工序。
16.(删除)
17.(删除)
18.一种半导体装置，具备：使电流在半导体基板的厚度方向上流动的绝缘栅型半导体元件；以及检测所述绝缘栅型半导体元件的温度的温度检测用二极管，其特征在于，所述半导体装置具备：
设置在所述绝缘栅型半导体元件的有源区域内的所述温度检测用二极管；
阳极金属布线，所述阳极金属布线设置在所述半导体基板的第一主面侧，并与所述温度检测用二极管的阳极相连接；
阴极金属布线，所述阴极金属布线设置在所述半导体基板的所述第一主面侧，并与所述温度检测用二极管的阴极相连接；
所述阳极金属布线以及所述阴极金属布线这两者与所述半导体基板之间的第一绝缘膜，所述第一绝缘膜形成在所述半导体基板的所述第一主面上，所述第一绝缘膜的厚度大于等于所述绝缘栅型半导体元件的栅绝缘膜的厚度、小于等于
形成在所述第一绝缘膜与所述阳极金属布线之间的第一半导体层，所述第一半导体层与所述阳极金属布线相连接；
形成在所述第一绝缘膜与所述阴极金属布线之间的第二半导体层，所述第二半导体层与所述阴极金属布线相连接；
第一电容器，所述第一电容器将所述第一半导体层和所述半导体基板之间的所述第一绝缘膜作为第一电容分量区域；以及
第二电容器，所述第二电容器将所述第二半导体层和所述半导体基板之间的所述第一绝缘膜作为第二电容分量区域。
19.如权利要求18所述的半导体装置，其特征在于，所述绝缘栅型半导体元件具备：
第一导电型的第一半导体层，所述第一半导体层形成在所述半导体基板的所述第一主面的表面层；
第二导电型的第一半导体区域，所述第一半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；
第一导电型的第二半导体区域，所述第二半导体区域选择性地形成在所述第一半导体区域的所述第一主面侧的表面层；以及
栅电极，所述栅电极隔着所述栅绝缘膜形成在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上。
20.(删除)
21.(删除)
22.(删除)
23.(修改后)如权利要求6或18所述的半导体装置，其特征在于，利用多晶硅形成所述温度检测用二极管。
24.(修改后)如权利要求12或13所述的半导体装置，其特征在于，利用多晶硅形成所述保护用二极管。
25.(修改后)如权利要求1或6所述的半导体装置，其特征在于，利用多晶硅形成所述导电层。
26.(修改后)如权利要求6或18所述的半导体装置，其特征在于，所述温度检测用二极管是齐纳二极管。
27.(修改后)如权利要求12或13所述的半导体装置，其特征在于，所述保护用二极管是齐纳二极管。
28.(修改后)如权利要求1或6所述的半导体装置，其特征在于，所述半导体元件是沟道型绝缘栅半导体元件。
29.(修改后)如权利要求18所述的半导体装置，其特征在于，所述绝缘栅型半导体元件是沟道型绝缘栅半导体元件。
说明或声明(按照条约第19条的修改)
权利要求1-15、18、19是提出申请时的权利要求1-15、18、19。
对提出申请时的权利要求16、17、20-22进行删除。
与权利要求16、17、20-22的删除相应地，对提出申请时的权利要求23-29的引用基础进行修改。
与权利要求16、17、20-22的删除相应地，页码会发生变更。

Claims (29)

1.一种半导体装置，具备：使电流在半导体基板的厚度方向上流动的半导体元件；以及与所述半导体元件相连接的二极管，其特征在于，所述半导体装置具备：
形成在所述半导体基板的第一主面上的第一绝缘膜；
形成在所述第一绝缘膜上的导电层；
形成在所述导电层上的第二绝缘膜；
由形成在所述第二绝缘膜上的第一导电型层和第二导电型层构成的所述二极管；
第一电容器，所述第一电容器将所述第一导电型层和所述导电层之间的所述第二绝缘膜作为第一电容分量区域；以及
第二电容器，所述第二电容器将所述第二导电型层和所述导电层之间的所述第二绝缘膜作为第二电容分量区域，
所述导电层被电绝缘。
2.如权利要求1所述的半导体装置，其特征在于，所述半导体元件具备：
第一导电型的第一半导体层，所述第一半导体层形成在所述半导体基板的所述第一主面的表面层；
第二导电型的第一半导体区域，所述第一半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；
第一导电型的第二半导体区域，所述第二半导体区域选择性地形成在所述第一半导体区域的所述第一主面侧的表面层；以及
栅电极，所述栅电极隔着栅绝缘膜形成在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上。
3.如权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备第三电容器，所述第三电容器将所述导电层和所述半导体基板之间的所述第一绝缘膜作为第三电容分量区域。
4.如权利要求1所述的半导体装置，其特征在于，所述导电层被分割成：
隔着所述第二绝缘膜与所述第一导电型层相对的第一导电层部；以及
隔着所述第二绝缘膜与所述第二导电型层相对的第二导电层部，
用所述第二绝缘膜来填入所述第一导电层部和所述第二导电层部之间，
所述半导体装置还具备第三电容器，所述第三电容器将填入所述第一导电层部和所述第二导电层部之间的所述第二绝缘膜作为第三电容分量区域。
5.如权利要求4所述的半导体装置，其特征在于，所述半导体装置还具备：
第四电容器，所述第四电容器将所述第一导电层部和所述半导体基板之间的所述第一绝缘膜作为第四电容分量区域；以及
第五电容器，所述第五电容器将所述第二导电层部和所述半导体基板之间的所述第一绝缘膜作为第五电容分量区域。
6.一种半导体装置，具备：使电流在半导体基板的厚度方向上流动的半导体元件；以及检测所述半导体元件的温度的温度检测用二极管，其特征在于，所述半导体装置具备：
设置在所述半导体元件的有源区域内的所述温度检测用二极管；
阳极金属布线，所述阳极金属布线设置在所述半导体基板的第一主面侧，并与所述温度检测用二极管的阳极相连接；
阴极金属布线，所述阴极金属布线设置在所述半导体基板的所述第一主面侧，并与所述温度检测用二极管的阴极相连接；
所述阳极金属布线以及所述阴极金属布线这两者与所述半导体基板之间的第一绝缘膜，所述第一绝缘膜形成在所述半导体基板的所述第一主面上；
形成在所述第一绝缘膜上的导电层；
形成在所述导电层上的第二绝缘膜；
形成在所述第二绝缘膜与所述阳极金属布线之间的第一半导体层，所述第一半导体层与所述阳极金属布线相连接；
形成在所述第二绝缘膜与所述阴极金属布线之间的第二半导体层，所述第二半导体层与所述阴极金属布线相连接；
第一电容器，所述第一电容器将所述第一半导体层和所述导电层之间的所述第二绝缘膜作为第一电容分量区域；以及
第二电容器，所述第二电容器将所述第二半导体层和所述导电层之间的所述第二绝缘膜作为第二电容分量区域，
所述导电层被电绝缘。
7.如权利要求6所述的半导体装置，其特征在于，所述半导体元件具备：
第一导电型的第一半导体层，所述第一半导体层形成在所述半导体基板的所述第一主面的表面层；
第二导电型的第一半导体区域，所述第一半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；
第一导电型的第二半导体区域，所述第二半导体区域选择性地形成在所述第一半导体区域的所述第一主面侧的表面层；以及
栅电极，所述栅电极隔着栅绝缘膜形成在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上。
8.如权利要求6所述的半导体装置，其特征在于，所述半导体装置具备第三电容器，所述第三电容器将所述导电层和所述半导体基板之间的所述第一绝缘膜作为第三电容分量区域。
9.如权利要求6所述的半导体装置，其特征在于，所述导电层被分割成：
隔着所述第二绝缘膜与所述第一半导体层相对的第一导电层部；以及
隔着所述第二绝缘膜与所述第二半导体层相对的第二导电层部，
用所述第二绝缘膜来填入所述第一导电层部和所述第二导电层部之间，
所述半导体装置还具备第三电容器，所述第三电容器将填入所述第一导电层部和所述第二导电层部之间的所述第二绝缘膜作为第三电容分量区域。
10.如权利要求9所述的半导体装置，其特征在于，所述半导体装置还具备：
第四电容器，所述第四电容器将所述第一导电层部和所述半导体基板之间的所述第一绝缘膜作为第四电容分量区域；以及
第五电容器，所述第五电容器将所述第二导电层部和所述半导体基板之间的所述第一绝缘膜作为第五电容分量区域。
11.如权利要求2所述的半导体装置，其特征在于，所述二极管是形成在所述半导体元件的有源区域内的、检测所述半导体元件的温度的温度检测用二极管。
12.如权利要求2所述的半导体装置，其特征在于，所述半导体装置还包括：
与所述栅电极相连接的栅电极焊盘；以及
与所述第一半导体区域以及所述第二半导体区域相连接的源电极，
所述二极管是形成在所述栅电极焊盘和所述源电极之间的保护用二极管。
13.如权利要求2所述的半导体装置，其特征在于，所述半导体装置还包括：
与所述栅电极相连接的栅电极焊盘；
第一导电型的第三半导体区域，所述第三半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；以及
与所述第三半导体区域相连接的漏电极，
所述二极管是形成在所述栅电极焊盘和所述漏电极之间的保护用二极管。
14.一种半导体装置的制造方法，用于制造权利要求2、11、12以及13中任一项所述的半导体装置，其特征在于，包含：
在所述第一半导体区域上形成所述栅绝缘膜以及所述第一绝缘膜的工序；
在所述栅绝缘膜上形成由多晶硅构成的所述栅电极，并且在所述第一绝缘膜上形成由多晶硅构成的所述导电层的工序；
对所述栅电极以及所述导电层进行图案形成处理的工序；
在图案形成后的所述导电层上形成所述第二绝缘膜的工序；
在所述第二绝缘膜上形成由多晶硅构成的第二半导体层的工序；以及
通过进行第一导电型杂质的离子注入，在所述第二半导体层上选择性地形成所述二极管的所述第一导电型层，并且在所述第一半导体区域的所述第一主面侧的表面层形成所述第二半导体区域作为所述半导体元件的源区域的工序。
15.一种半导体装置的制造方法，用于制造权利要求7所述的半导体装置，其特征在于，包含：
在所述第一半导体区域上形成所述栅绝缘膜以及所述第一绝缘膜的工序；
在所述栅绝缘膜上形成由多晶硅构成的所述栅电极，并且在所述第一绝缘膜上形成由多晶硅构成的所述导电层的工序；
对所述栅电极以及所述导电层进行图案形成处理的工序；
在图案形成后的所述导电层上形成所述第二绝缘膜的工序；以及
在所述第二绝缘膜上的所述阳极金属布线一侧形成由多晶硅构成的所述第一半导体层，并且在所述第二绝缘膜上的所述阴极金属布线一侧形成由多晶硅构成的所述第二半导体层的工序。
16.一种半导体装置，具备：使电流在半导体基板的厚度方向上流动的绝缘栅型半导体元件；以及与所述绝缘栅型半导体元件相连接的二极管，其特征在于，所述半导体装置具备：
形成在所述半导体基板的第一主面上的第一绝缘膜，所述第一绝缘膜的厚度大于等于所述绝缘栅型半导体元件的栅绝缘膜的厚度、小于等于
由形成在所述第一绝缘膜上的第一导电型层和第二导电型层构成的所述二极管；
第一电容器，所述第一电容器将所述第一导电型层和所述半导体基板之间的所述第一绝缘膜作为第一电容分量区域；以及
第二电容器，所述第二电容器将所述第二导电型层和所述半导体基板之间的所述第一绝缘膜作为第二电容分量区域。
17.如权利要求16所述的半导体装置，其特征在于，所述绝缘栅型半导体元件具备：
第一导电型的第一半导体层，所述第一半导体层形成在所述半导体基板的所述第一主面的表面层；
第二导电型的第一半导体区域，所述第一半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；
第一导电型的第二半导体区域，所述第二半导体区域选择性地形成在所述第一半导体区域的表面层；以及
栅电极，所述栅电极隔着所述栅绝缘膜形成在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上。
18.一种半导体装置，具备：使电流在半导体基板的厚度方向上流动的绝缘栅型半导体元件；以及检测所述绝缘栅型半导体元件的温度的温度检测用二极管，其特征在于，所述半导体装置具备：
设置在所述绝缘栅型半导体元件的有源区域内的所述温度检测用二极管；
阳极金属布线，所述阳极金属布线设置在所述半导体基板的第一主面侧，并与所述温度检测用二极管的阳极相连接；
阴极金属布线，所述阴极金属布线设置在所述半导体基板的所述第一主面侧，并与所述温度检测用二极管的阴极相连接；
所述阳极金属布线以及所述阴极金属布线这两者与所述半导体基板之间的第一绝缘膜，所述第一绝缘膜形成在所述半导体基板的所述第一主面上，所述第一绝缘膜的厚度大于等于所述绝缘栅型半导体元件的栅绝缘膜的厚度、小于等于
形成在所述第一绝缘膜与所述阳极金属布线之间的第一半导体层，所述第一半导体层与所述阳极金属布线相连接；
形成在所述第一绝缘膜与所述阴极金属布线之间的第二半导体层，所述第二半导体层与所述阴极金属布线相连接；
第一电容器，所述第一电容器将所述第一半导体层和所述半导体基板之间的所述第一绝缘膜作为第一电容分量区域；以及
第二电容器，所述第二电容器将所述第二半导体层和所述半导体基板之间的所述第一绝缘膜作为第二电容分量区域。
19.如权利要求18所述的半导体装置，其特征在于，所述绝缘栅型半导体元件具备：
第一导电型的第一半导体层，所述第一半导体层形成在所述半导体基板的所述第一主面的表面层；
第二导电型的第一半导体区域，所述第一半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；
第一导电型的第二半导体区域，所述第二半导体区域选择性地形成在所述第一半导体区域的所述第一主面侧的表面层；以及
栅电极，所述栅电极隔着所述栅绝缘膜形成在所述第一半导体层和所述第二半导体区域所夹部分中的所述第一半导体区域的表面上。
20.如权利要求16所述的半导体装置，其特征在于，所述二极管是形成在所述绝缘栅型半导体元件的有源区域内的、检测所述绝缘栅型半导体元件的温度的温度检测用二极管。
21.如权利要求17所述的半导体装置，其特征在于，所述半导体装置还包括：
与所述栅电极相连接的栅电极焊盘；以及
与所述第一半导体区域以及所述第二半导体区域相连接的源电极，
所述二极管是形成在所述栅电极焊盘和所述源电极之间的保护用二极管。
22.如权利要求17所述的半导体装置，其特征在于，所述半导体装置还包括：
与所述栅电极相连接的栅电极焊盘；
第一导电型的第三半导体区域，所述第三半导体区域选择性地形成在所述第一半导体层的所述第一主面侧的表面层；以及
与所述第三半导体区域相连接的漏电极，
所述二极管是形成在所述栅电极焊盘和所述漏电极之间的保护用二极管。
23.如权利要求6至11、18、19和20中任一项所述的半导体装置，其特征在于，利用多晶硅形成所述温度检测用二极管。
24.如权利要求12、13、21和22中任一项所述的半导体装置，其特征在于，利用多晶硅形成所述保护用二极管。
25.如权利要求1至13中任一项所述的半导体装置，其特征在于，利用多晶硅形成所述导电层。
26.如权利要求6至11、18、19和20中任一项所述的半导体装置，其特征在于，所述温度检测用二极管是齐纳二极管。
27.如权利要求12、13、21和22中任一项所述的半导体装置，其特征在于，所述保护用二极管是齐纳二极管。
28.如权利要求1至13中任一项所述的半导体装置，其特征在于，所述半导体元件是沟道型绝缘栅半导体元件。
29.如权利要求16至22中任一项所述的半导体装置，其特征在于，所述绝缘栅型半导体元件是沟道型绝缘栅半导体元件。
CN201380014031.6A 2012-08-09 2013-06-26 半导体装置及其制造方法 Active CN104247014B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-177381 2012-08-09
JP2012177381 2012-08-09
PCT/JP2013/067575 WO2014024595A1 (ja) 2012-08-09 2013-06-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN104247014A true CN104247014A (zh) 2014-12-24
CN104247014B CN104247014B (zh) 2017-04-12

Family

ID=50067836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380014031.6A Active CN104247014B (zh) 2012-08-09 2013-06-26 半导体装置及其制造方法

Country Status (4)

Country Link
US (2) US9461030B2 (zh)
JP (1) JP5807722B2 (zh)
CN (1) CN104247014B (zh)
WO (1) WO2014024595A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403831A (zh) * 2016-05-18 2017-11-28 罗姆股份有限公司 半导体器件
CN107851637A (zh) * 2015-07-09 2018-03-27 三菱电机株式会社 功率半导体模块
CN107994015A (zh) * 2017-11-13 2018-05-04 厦门市三安集成电路有限公司 一种单片微波集成电路中静电防护结构及其制造方法
CN113035949A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 Igbt芯片
CN113474886A (zh) * 2019-09-25 2021-10-01 富士电机株式会社 半导体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014192198A1 (ja) * 2013-05-29 2014-12-04 パナソニックＩｐマネジメント株式会社 半導体装置
US9780012B2 (en) * 2013-12-12 2017-10-03 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
JP6152860B2 (ja) * 2015-02-09 2017-06-28 トヨタ自動車株式会社 半導体装置
DE112019001654T5 (de) * 2018-03-29 2020-12-10 Rohm Co., Ltd. Halbleiterbauteil
JP7113666B2 (ja) * 2018-06-01 2022-08-05 ローム株式会社 半導体装置および半導体装置の製造方法
JP6954237B2 (ja) * 2018-07-04 2021-10-27 株式会社デンソー 半導体装置
JP7293592B2 (ja) * 2018-09-14 2023-06-20 富士電機株式会社 半導体素子及び半導体装置
JP7247681B2 (ja) 2019-03-18 2023-03-29 富士電機株式会社 半導体組立体
JP7467918B2 (ja) 2020-01-09 2024-04-16 富士電機株式会社 半導体装置
JP7295047B2 (ja) * 2020-01-22 2023-06-20 株式会社東芝 半導体装置
JP2023049962A (ja) * 2021-09-29 2023-04-10 ローム株式会社 チップ部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642252A (en) * 1993-08-18 1997-06-24 Hitachi, Ltd. Insulated gate semiconductor device and driving circuit device and electronic system both using the same
US6229180B1 (en) * 1998-01-27 2001-05-08 Fuji Electric Co., Ltd. MOS type semiconductor apparatus
JP2011009630A (ja) * 2009-06-29 2011-01-13 Sanyo Electric Co Ltd 保護ダイオード

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299264A (ja) * 1987-05-29 1988-12-06 Fuji Electric Co Ltd 半導体装置
US5100829A (en) * 1989-08-22 1992-03-31 Motorola, Inc. Process for forming a semiconductor structure with closely coupled substrate temperature sense element
JPH0456163A (ja) * 1990-06-21 1992-02-24 Fujitsu Ltd 半導体装置およびその製造方法
JPH056163A (ja) 1991-06-24 1993-01-14 Sony Corp ラジオ受信機の表示回路
JPH0645620A (ja) 1992-07-24 1994-02-18 Toshiba Corp 半導体装置
JPH07153920A (ja) * 1993-11-30 1995-06-16 Nec Corp 半導体装置
JPH07202224A (ja) 1993-12-28 1995-08-04 Nec Corp 半導体装置
JP3272242B2 (ja) * 1995-06-09 2002-04-08 三洋電機株式会社 半導体装置
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
JP3413569B2 (ja) 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
JP4501178B2 (ja) 1999-07-26 2010-07-14 株式会社デンソー 半導体装置のための保護装置
JP4620889B2 (ja) * 2001-03-22 2011-01-26 三菱電機株式会社 電力用半導体装置
JP2005026279A (ja) * 2003-06-30 2005-01-27 Toyota Industries Corp 半導体装置
US6974720B2 (en) * 2003-10-16 2005-12-13 Cree, Inc. Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers and power semiconductor devices formed thereby
JP4765252B2 (ja) 2004-01-13 2011-09-07 株式会社豊田自動織機 温度検出機能付き半導体装置
JP2006319072A (ja) * 2005-05-11 2006-11-24 Denso Corp 半導体装置およびその設計方法
JP4929860B2 (ja) 2006-06-12 2012-05-09 株式会社デンソー 半導体装置
JP5061538B2 (ja) 2006-09-01 2012-10-31 株式会社デンソー 半導体装置
JP4329829B2 (ja) 2007-02-27 2009-09-09 株式会社デンソー 半導体装置
JP5309497B2 (ja) 2007-08-09 2013-10-09 富士電機株式会社 半導体装置
JP5560538B2 (ja) * 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
JP5331497B2 (ja) * 2008-11-27 2013-10-30 株式会社東芝 半導体装置およびその製造方法
JP5487601B2 (ja) * 2008-11-27 2014-05-07 富士電機株式会社 半導体装置およびその製造方法
US8193559B2 (en) * 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
JP2011066184A (ja) * 2009-09-17 2011-03-31 Renesas Electronics Corp 半導体装置、及びその製造方法
US9548294B2 (en) * 2012-08-09 2017-01-17 Fuji Electric Co., Ltd. Semiconductor device with temperature-detecting diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642252A (en) * 1993-08-18 1997-06-24 Hitachi, Ltd. Insulated gate semiconductor device and driving circuit device and electronic system both using the same
US6229180B1 (en) * 1998-01-27 2001-05-08 Fuji Electric Co., Ltd. MOS type semiconductor apparatus
JP2011009630A (ja) * 2009-06-29 2011-01-13 Sanyo Electric Co Ltd 保護ダイオード

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107851637A (zh) * 2015-07-09 2018-03-27 三菱电机株式会社 功率半导体模块
CN107851637B (zh) * 2015-07-09 2020-06-05 三菱电机株式会社 功率半导体模块
CN107403831A (zh) * 2016-05-18 2017-11-28 罗姆股份有限公司 半导体器件
CN107403831B (zh) * 2016-05-18 2021-01-15 罗姆股份有限公司 半导体器件
CN107994015A (zh) * 2017-11-13 2018-05-04 厦门市三安集成电路有限公司 一种单片微波集成电路中静电防护结构及其制造方法
CN107994015B (zh) * 2017-11-13 2020-07-17 厦门市三安集成电路有限公司 一种单片微波集成电路中静电防护结构及其制造方法
CN113474886A (zh) * 2019-09-25 2021-10-01 富士电机株式会社 半导体装置
CN113544846A (zh) * 2019-09-25 2021-10-22 富士电机株式会社 半导体装置及系统
CN113035949A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 Igbt芯片

Also Published As

Publication number Publication date
JPWO2014024595A1 (ja) 2016-07-25
WO2014024595A1 (ja) 2014-02-13
JP5807722B2 (ja) 2015-11-10
CN104247014B (zh) 2017-04-12
US20160343700A1 (en) 2016-11-24
US20150001579A1 (en) 2015-01-01
US10396065B2 (en) 2019-08-27
US9461030B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
CN104247014A (zh) 半导体装置及其制造方法
CN101847663B (zh) 一种瞬间电压抑制器及形成瞬间电压抑制器的方法
US7772669B2 (en) Semiconductor device having an improved structure for high withstand voltage
US9548294B2 (en) Semiconductor device with temperature-detecting diode
US20180114857A1 (en) Semiconductor device and semiconductor device manufacturing method
KR101121045B1 (ko) 반도체장치
JP6653461B2 (ja) 半導体装置
CN104538445A (zh) 一种高压pmos器件及其制作工艺流程
CN111816651B (zh) 静电放电防护元件
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
JP2017199806A (ja) 半導体装置
US9722035B2 (en) Method for manufacturing termination structure of semiconductor device
US9343558B1 (en) Silicon controlled rectifier
US20170294505A1 (en) Gate electrode structure and high voltage semiconductor device having the same
CN101931004A (zh) 横向扩散金属氧化物半导体场效应晶体管结构
JP2005235844A (ja) 半導体装置
TWI678790B (zh) 靜電放電防護元件
US10424635B2 (en) High voltage semiconductor device with guard rings and method associated therewith
TWI708364B (zh) 半導體元件及其製造方法
US20220416016A1 (en) Semiconductor device
US9997642B2 (en) Diode, diode string circuit, and electrostatic discharge protection device having doped region and well isolated from each other
US10388780B1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant