CN107994015A - 一种单片微波集成电路中静电防护结构及其制造方法 - Google Patents

一种单片微波集成电路中静电防护结构及其制造方法 Download PDF

Info

Publication number
CN107994015A
CN107994015A CN201711113846.6A CN201711113846A CN107994015A CN 107994015 A CN107994015 A CN 107994015A CN 201711113846 A CN201711113846 A CN 201711113846A CN 107994015 A CN107994015 A CN 107994015A
Authority
CN
China
Prior art keywords
transistor
layer
diode
base
diodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711113846.6A
Other languages
English (en)
Other versions
CN107994015B (zh
Inventor
魏鸿基
许燕丽
王江
朱庆芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201711113846.6A priority Critical patent/CN107994015B/zh
Publication of CN107994015A publication Critical patent/CN107994015A/zh
Application granted granted Critical
Publication of CN107994015B publication Critical patent/CN107994015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明提供了一种单片微波集成电路中静电防护结构，在晶体管的基区‑发射区、基区‑集电区之间分别并联设置有呈背对背结构设置的二极管组；每一个所述二极管组中包括两个二极管，两个二极管的阳极相互连接或者阴极相互连接形成背对背结构。本发明提供了一种单片微波集成电路中静电防护结构，有效降低静电防护结构在集成电路中所占用的面积大小。本发明还提供了上述静电防护结构的制造方法。

Description

一种单片微波集成电路中静电防护结构及其制造方法
技术领域
本发明涉及集成电路领域，尤其涉及集成电路中的静电防护结构。
背景技术
自然界的静电放电(ESD)现象对集成电路的可靠性构成严重的威胁。在工业界，集成电路产品的失效30％都是由于遭受静电放电现象所引起的，而且越来越小的工艺尺寸，更薄的栅氧厚度、基区都使得集成电路受到静电放电破坏的几率大大增加。因此，改善集成电路静电放电防护的可靠性对提高产品的成品率具有不可忽视的作用。
静电放电现象的模式通常分为四种：HBM(人体放电模式)，MM(机器放电模式)，CDM(组件充电放电模式)以及电场感应模式(FIM)。而最常见也是工业界产品必须通过的两种静电放电模式是HBM和MM。当发生静电放电时，电荷通常从芯片的一只引脚流入而从另一只引脚流出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅氧、基区击穿现象，从而导致电路失效。因此，为了防止内部芯片遭受ESD损伤，对芯片的每个引脚都要进行有效的ESD防护，对ESD电流进行泄放。
在集成电路的正常工作状态下，静电放电保护器件是处于关闭的状态，不会影响输入输出引脚上的电位。而在外部静电灌入集成电路而产生瞬间的高电压的时候，这个器件会开启导通，迅速的排放掉静电电流。
ESD静电因为时间短，能量大，往往对电路产生瞬间的冲击导致电路中各器件的损坏。这就要求ESD防护结构不但要有很好的电流泄放能，而且对于ESD静电有一种较快的反应速度。
现有技术中的静电防护结构都是使用串联连接的二极管形成的二极管串，将二极管串连接在晶体管的基极和集电极、基极和发射极之间。当没有ESD静电发生时，电流不经过二极管串，晶体管正常工作。当发生ESD静电时，二极管串导通，使得ESD静电从二极管串中流过，不会对晶体管产生损伤。上述结构的缺点在于，二极管串所要占用的集成电路面积比较大。对于当前nm级的制程工艺下，集成电路的版图面积非常有限，如果被二极管串占用了大量的面积，无疑会造成很大的浪费。
发明内容
本发明所要解决的主要技术问题是提供一种单片微波集成电路中静电防护结构，有效降低静电防护结构在集成电路中所占用的面积大小。
本发明所要解决的另一主要技术问题是提供上述静电防护结构的制造方法。
为了解决上述的技术问题，本发明提供了一种单片微波集成电路中静电防护结构，在晶体管的基区-发射区、基区-集电区之间分别并联设置有呈背对背结构设置的二极管组；每一个所述二极管组中包括两个二极管，两个二极管的阳极相互连接或者阴极相互连接形成背对背结构。
在一较佳实施例中：所述晶体管为HBT管。
本发明还提供了一种单片微波集成电路中静电防护结构，包括至少一个制备在外延片上的晶体管，在外延片上制备有独立于所述晶体管的两个二极管；两个二极管共用一个阻挡层，并且两个二极管分别具有依次层叠设置在阻挡层上的收集层、基极层和发射层；两个二极管彼此的收集层、基极层和发射层相互独立设置，形成阴极相互连接的背对背二极管组；
其中一个二极管的阳极连接至晶体管的基区，另一个二极管的阳极连接至晶体管的集电区；或者，其中一个二极管的阳极连接至晶体管的基区，另一个二极管的阳极连接至晶体管的发射区。
本发明还提供了一种单片微波集成电路中静电防护结构，包括至少一个制备在外延片上的晶体管，在外延片上制备有独立于所述晶体管的两个二极管；两个二极管共用阻挡层、收集层和基极层，并且两个二极管分别具有层叠设置在基极层上的发射层；两个二极管彼此的发射层相互独立设置，形成阳极相互连接的背对背二极管组；
其中一个二极管的阴极连接至晶体管的基区，另一个二极管的阴极连接至晶体管的集电区；或者，其中一个二极管的阴极连接至晶体管的基区，另一个二极管的阴极连接至晶体管的发射区。
在一较佳实施例中：所述晶体管为HBT管。
本发明还提供了一种单片微波集成电路中静电防护结构的制造方法，包括如下步骤：
1)在外延片上通过化学腐蚀过程或者干法刻蚀制备出至少一个晶体管，所述外延片在晶体管以外的区域还具有阻挡层、收集层、基极层和发射层；
2)通过化学腐蚀过程或者干法刻蚀在所述阻挡层、收集层、基极层和发射层中制备两个二极管，两个二极管共用阻挡层、收集层和基极层，并且两个二极管分别具有层叠设置在基极层上的发射层；两个二极管彼此的发射层相互独立设置，形成阳极相互连接的背对背二极管组；
3)通过金属连线，将其中一个二极管的阴极连接至晶体管的基区，另一个二极管的阴极连接至晶体管的集电区；或者，其中一个二极管的阴极连接至晶体管的基区，另一个二极管的阴极连接至晶体管的发射区。
本发明还提供了一种单片微波集成电路中静电防护结构的制造方法，包括如下步骤：
1)在外延片上通过化学腐蚀过程或者干法刻蚀制备出至少一个晶体管，所述外延片在晶体管以外的区域还具有阻挡层、收集层、基极层和发射层；
2)通过化学腐蚀过程或者干法刻蚀在所述阻挡层、收集层、基极层和发射层中制备两个二极管，两个二极管共用一个阻挡层；两个二极管彼此的收集层、基极层和发射层相互独立且层叠设置在阻挡层上，形成阴极相互连接的背对背二极管组；
3)通过金属连线，将其中一个二极管的阳极连接至晶体管的基区，另一个二极管的阳极连接至晶体管的集电区；或者，其中一个二极管的阳极连接至晶体管的基区，另一个二极管的阳极连接至晶体管的发射区。
相较于现有技术，本发明的技术方案具备以下有益效果：
1.本发明提供的一种单片微波集成电路中静电防护结构，当芯片发生静电放电时，HBT管的基区和衬底形成大的电压差，这样就会击穿HBT管的基区因此，在基区和发射区、基区和集电区附近加两个串联连接的反向二极管，当发生静电放电时，无论电流流向如何，两个二极管中总有一个会导通，从而就钳住了基区和衬底的电压差，而不会击穿基区。因此，本发明的结构可以在只使用两个二极管的情况下实现静电防护。相比于传统的同向二极管串联的方式，大大节约了静电防护结构所要占用的集成电路版图面积。
2.本发明提供的一种单片微波集成电路中静电防护结构的制造方法，二极管可以在制造晶体管时，同时使用化学或物理蚀刻的方法实现制作。这样静电防护的结构制作就与晶体管的制作同步化，无需为了静电防护结构增加新的制作工艺步骤。
附图说明
图1为本发明优选实施例1中静电防护结构的电路图；
图2为本发明优选实施例3中静电防护结构的微观结构图；
图3为本发明优选实施例4静电防护结构的微观结构图；
具体实施方式
以下实施例将结合以上附图对本发明作进一步的具体说明。
实施例1
参考图1，本实施例提供了一种单片微波集成电路中静电防护结构，在HBT管的基区-发射区、基区-集电区之间分别并联设置有呈背对背结构设置的二极管组；每一个所述二极管组中包括两个二极管，两个二极管的阳极相互连接形成背对背结构
当芯片发生静电放电时，HBT管的基区和衬底形成大的电压差，这样就会击穿HBT管的基区。因此，在基区和发射区、基区和集电区附近加两个串联连接的反向二极管，当发生静电放电时，无论电流流向如何，两个二极管中总有一个会导通，从而就钳住了基区和衬底的电压差，而不会击穿基区。因此，本发明的结构可以在只使用两个二极管的情况下实现静电防护。相比于传统的同向二极管串联的方式，大大节约了静电防护结构所要占用的集成电路版图面积。
实施例2
本实施例与实施例1的区别在于：所述二极管组中包括两个二极管，两个二极管的阴极相互连接形成背对背结构。其余部分与实施例1相同，工作原理也与实施例1一致，故不再进行赘述。
实施例3
参考图2，本实施例提供了一种单片微波集成电路中静电防护的微观结构，包括至少一个制备在GaAs基外延片上的HBT管，在GaAs基外延片上制备有独立于所述HBT管的两个二极管；两个二极管共用一个阻挡层n+-InGaP，并且两个二极管分别具有依次层叠设置在阻挡层n+-InGaP上的收集层n-GaAs、基极层p+-GaAs和发射层n+-GaAs；两个二极管彼此的收集层n-GaAs、基极层p+-GaAs和发射层n+-GaAs相互独立设置，形成阴极相互连接的背对背二极管组；
其中一个二极管的阳极BC Metal连接至HBT管的基区BC Metal，另一个二极管的阳极BC Metal连接至HBT管的集电区CC Metal；或者，其中一个二极管的阳极BC Metal连接至HBT管的基区BC Metal，另一个二极管的阳极连接至HBT管的发射区EC Metal。
上述静电防护结构的工作原理与实施例2相同，不再赘述。
实施例4
参考图3，本实施例提供了一种单片微波集成电路中静电防护结构，包括至少一个制备在GaAs基外延片上的HBT管，在GaAs基外延片上制备有独立于所述HBT管的两个二极管；两个二极管共用阻挡层n+-InGaP、收集层n-GaAs和基极层p+-GaAs，并且两个二极管分别具有层叠设置在基极层p+-GaAs上的发射层n+-GaAs；两个二极管彼此的发射层n+-GaAs相互独立设置，形成阳极相互连接的背对背二极管组；
其中一个二极管的阴极EC Metal连接至HBT管的基区BC Metal，另一个二极管的阴极EC Metal连接至HBT管的集电区CC Metal；或者，其中一个二极管的阴极EC Metal连接至HBT管的基区BC Metal，另一个二极管的阴极ECMetal连接至HBT管的发射区CC Metal。
上述静电防护结构的工作原理与实施例1相同，不再赘述。
实施例5
本实施例提供了一种单片微波集成电路中静电防护结构的制造方法，其制备的静电防护结构对应实施例3，其包括如下步骤：
1)在GaAs基外延片上通过化学腐蚀过程或者干法刻蚀制备出至少一个HBT管，所述GaAs基外延片在HBT管以外的区域具有阻挡层n+-InGaP、收集层n-GaAs、基极层p+-GaAs和发射层n+-GaAs；
2)通过化学腐蚀过程或者干法刻蚀在所述阻挡层n+-InGaP、收集层n-GaAs、基极层p+-GaAs和发射层n+-GaAs中制备两个二极管，两个二极管共用一个阻挡层n+-GaAs；两个二极管彼此的收集层n-GaAs、基极层p+-GaAs和发射层n+-GaAs相互独立且层叠设置在阻挡层n+-InGaP上，形成阴极相互连接的背对背二极管组；
3)通过金属连线，将其中一个二极管的阳极BC Metal连接至HBT管的基区BCMetal，另一个二极管的阳极BC Metal连接至HBT管的集电区CC Metal；或者，其中一个二极管的阳极BC Metal连接至HBT管的基区BC Metal，另一个二极管的阳极BC Metal连接至HBT管的发射区EC Metal。
实施例6
本实施例提供了一种单片微波集成电路中静电防护结构的制造方法，其制备的静电防护结构对应实施例4，其包括如下步骤：
1)在GaAs基外延片上通过化学腐蚀过程或者干法刻蚀制备出至少一个HBT管，所述GaAs基外延片在HBT管以外的区域具有阻挡层n+-InGaP、收集层n-GaAs、基极层p+-GaAs和发射层n+-GaAs；
2)通过化学腐蚀过程或者干法刻蚀在所述阻挡层n+-InGaP、收集层n-GaAs、基极层p+-GaAs和发射层n+-GaAs中制备两个二极管，两个二极管共用阻挡层n+-InGaP、收集层n-GaAs和基极层p+-GaAs，并且两个二极管分别具有层叠设置在基极层上的发射层n+-GaAs；两个二极管彼此的发射层n+-GaAs相互独立设置，形成阳极相互连接的背对背二极管组；
3)通过金属连线，将其中一个二极管的阴极CC Metal连接至HBT管的基区BCMetal，另一个二极管的阴极CC Metal连接至HBT管的集电区EC Metal；或者，其中一个二极管的阴极CC Metal连接至HBT管的基区BC Metal，另一个二极管的阴极CC Metal连接至HBT管的发射区EC Metal。
上述的一种单片微波集成电路中静电防护结构的制造方法，二极管可以在制造晶体管时，同时使用化学或物理蚀刻的方法实现制作。这样静电防护的结构制作就与晶体管的制作同步化，无需为了静电防护结构增加新的制作工艺步骤。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种单片微波集成电路中静电防护结构，其特征在于：在晶体管的基区-发射区、基区-集电区之间分别并联设置有呈背对背结构设置的二极管组；每一个所述二极管组中包括两个二极管，两个二极管的阳极相互连接或者阴极相互连接形成背对背结构。
2.根据权利要求1所述的一种集成电路中静电防护结构，其特征在于：所述晶体管为HBT管。
3.一种单片微波集成电路中静电防护结构，其特征在于：包括至少一个制备在外延片上的晶体管，在外延片上制备有独立于所述晶体管的两个二极管；两个二极管共用一个阻挡层，并且两个二极管分别具有依次层叠设置在阻挡层上的收集层、基极层和发射层；两个二极管彼此的收集层、基极层和发射层相互独立设置，形成阴极相互连接的背对背二极管组；
其中一个二极管的阳极连接至晶体管的基区，另一个二极管的阳极连接至晶体管的集电区；或者，其中一个二极管的阳极连接至晶体管的基区，另一个二极管的阳极连接至晶体管的发射区。
4.一种单片微波集成电路中静电防护结构，其特征在于：包括至少一个制备在外延片上的晶体管，在外延片上制备有独立于所述晶体管的两个二极管；两个二极管共用阻挡层、收集层和基极层，并且两个二极管分别具有层叠设置在基极层上的发射层；两个二极管彼此的发射层相互独立设置，形成阳极相互连接的背对背二极管组；
其中一个二极管的阴极连接至晶体管的基区，另一个二极管的阴极连接至晶体管的集电区；或者，其中一个二极管的阴极连接至晶体管的基区，另一个二极管的阴极连接至晶体管的发射区。
5.根据权利要求3或4所述的一种单片微波集成电路中静电防护结构，其特征在于：所述晶体管为HBT管。
6.一种单片微波集成电路中静电防护结构的制造方法，其特征在于包括如下步骤：
1)在外延片上通过化学腐蚀过程或者干法刻蚀制备出至少一个晶体管，所述外延片在晶体管以外的区域还具有阻挡层、收集层、基极层和发射层；
2)通过化学腐蚀过程或者干法刻蚀在所述阻挡层、收集层、基极层和发射层中制备两个二极管，两个二极管共用阻挡层、收集层和基极层，并且两个二极管分别具有层叠设置在基极层上的发射层；两个二极管彼此的发射层相互独立设置，形成阳极相互连接的背对背二极管组；
3)通过金属连线，将其中一个二极管的阴极连接至晶体管的基区，另一个二极管的阴极连接至晶体管的集电区；或者，其中一个二极管的阴极连接至晶体管的基区，另一个二极管的阴极连接至晶体管的发射区。
7.一种单片微波集成电路中静电防护结构的制造方法，其特征在于包括如下步骤：
1)在外延片上通过化学腐蚀过程或者干法刻蚀制备出至少一个晶体管，所述外延片在晶体管以外的区域还具有阻挡层、收集层、基极层和发射层；
2)通过化学腐蚀过程或者干法刻蚀在所述阻挡层、收集层、基极层和发射层中制备两个二极管，两个二极管共用一个阻挡层；两个二极管彼此的收集层、基极层和发射层相互独立且层叠设置在阻挡层上，形成阴极相互连接的背对背二极管组；
3)通过金属连线，将其中一个二极管的阳极连接至晶体管的基区，另一个二极管的阳极连接至晶体管的集电区；或者，其中一个二极管的阳极连接至晶体管的基区，另一个二极管的阳极连接至晶体管的发射区。
CN201711113846.6A 2017-11-13 2017-11-13 一种单片微波集成电路中静电防护结构及其制造方法 Active CN107994015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711113846.6A CN107994015B (zh) 2017-11-13 2017-11-13 一种单片微波集成电路中静电防护结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711113846.6A CN107994015B (zh) 2017-11-13 2017-11-13 一种单片微波集成电路中静电防护结构及其制造方法

Publications (2)

Publication Number Publication Date
CN107994015A true CN107994015A (zh) 2018-05-04
CN107994015B CN107994015B (zh) 2020-07-17

Family

ID=62030823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711113846.6A Active CN107994015B (zh) 2017-11-13 2017-11-13 一种单片微波集成电路中静电防护结构及其制造方法

Country Status (1)

Country Link
CN (1) CN107994015B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224259A (ja) * 1984-04-20 1985-11-08 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPS6381845A (ja) * 1986-09-25 1988-04-12 Mitsubishi Electric Corp 電界効果型トランジスタ集積回路
TW538521B (en) * 2002-02-27 2003-06-21 United Microelectronics Corp Electrostatic discharge protection circuit
CN103681667A (zh) * 2012-09-10 2014-03-26 瑞萨电子株式会社 半导体器件及其制造方法
CN104247014A (zh) * 2012-08-09 2014-12-24 富士电机株式会社 半导体装置及其制造方法
CN105355626A (zh) * 2015-10-09 2016-02-24 上海华虹宏力半导体制造有限公司 沟槽型mosfet的esd结构及工艺方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224259A (ja) * 1984-04-20 1985-11-08 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPS6381845A (ja) * 1986-09-25 1988-04-12 Mitsubishi Electric Corp 電界効果型トランジスタ集積回路
TW538521B (en) * 2002-02-27 2003-06-21 United Microelectronics Corp Electrostatic discharge protection circuit
CN104247014A (zh) * 2012-08-09 2014-12-24 富士电机株式会社 半导体装置及其制造方法
CN103681667A (zh) * 2012-09-10 2014-03-26 瑞萨电子株式会社 半导体器件及其制造方法
CN105355626A (zh) * 2015-10-09 2016-02-24 上海华虹宏力半导体制造有限公司 沟槽型mosfet的esd结构及工艺方法

Also Published As

Publication number Publication date
CN107994015B (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
US11600615B2 (en) Protection devices with trigger devices and methods of formation thereof
CN102142440A (zh) 一种可控硅器件
CN102148242A (zh) 一种具有双导通路径的可控硅器件
CN104269402B (zh) 一种堆叠scr‑ldmos的高压esd保护电路
US12009361B2 (en) Protection devices with trigger devices and methods of formation thereof
CN111370407A (zh) 一种低压低电容单向esd保护器件及其制作方法
CN104269401B (zh) 一种基于scr结构的新型esd保护器件
CN103165600A (zh) 一种esd保护电路
CN102034814B (zh) 一种静电放电防护器件
CN107275324B (zh) 静电放电保护装置及方法
CN102244076B (zh) 一种用于射频集成电路的静电放电防护器件
CN102169881A (zh) 一种应用于高压工艺集成电路中电源钳位结构法
CN111785717B (zh) Scr静电保护结构及其形成方法
CN106972014A (zh) 一种防电源反接防双向浪涌器件及其制造方法
CN107994015A (zh) 一种单片微波集成电路中静电防护结构及其制造方法
CN110246837A (zh) 一种双二极管esd保护电路
CN106876388B (zh) 一种用于射频端口静电放电防护的可控硅电路
CN102270658A (zh) 一种低触发电压低寄生电容的可控硅结构
CN109300895A (zh) Ldmos-scr结构的esd保护器件
CN101621198A (zh) 一种有效的静电放电保护电路
CN105552074B (zh) 一种基于锗硅异质结工艺的scr器件
CN108766964A (zh) Ldmos静电保护器件
CN100474589C (zh) 半导体防静电保护结构
CN102544066B (zh) 一种基于npn型三极管辅助触发的双向可控硅器件
CN107591401B (zh) 一种用于高压esd保护的ldmos-scr器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant