JPS6381845A - 電界効果型トランジスタ集積回路 - Google Patents
電界効果型トランジスタ集積回路Info
- Publication number
- JPS6381845A JPS6381845A JP22871686A JP22871686A JPS6381845A JP S6381845 A JPS6381845 A JP S6381845A JP 22871686 A JP22871686 A JP 22871686A JP 22871686 A JP22871686 A JP 22871686A JP S6381845 A JPS6381845 A JP S6381845A
- Authority
- JP
- Japan
- Prior art keywords
- diodes
- surge
- diode
- voltage terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 10
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、信頼性の高い電界効果型トランジスタ集積
回路に関するものである。
回路に関するものである。
第２図は電界効果型トランジスタ集積回路の入力段に使
用されている従来の保護回路を示す図であり、この図に
おいて、１は集積回路外部からの信号が入力される入力
端子、２はその電圧がＶＯＯである第１の電源電圧端子
、３はその電圧がＶＳＳである前記第１の電源電圧端子
２より電圧の低い第２の電源電圧端子、４は第１のダイ
オードで、第１の電源電圧端子２をカソードに、入力端
Ｐ１をアノードに接続して逆バイアスとなっている。５
は第２のダイオードで、入力端子１をカソードに、第２
の電源電圧端子３をアノードに接続して逆バイアスとな
っている。６は被保護素子に接続される端子、７は被保
護素子である。
用されている従来の保護回路を示す図であり、この図に
おいて、１は集積回路外部からの信号が入力される入力
端子、２はその電圧がＶＯＯである第１の電源電圧端子
、３はその電圧がＶＳＳである前記第１の電源電圧端子
２より電圧の低い第２の電源電圧端子、４は第１のダイ
オードで、第１の電源電圧端子２をカソードに、入力端
Ｐ１をアノードに接続して逆バイアスとなっている。５
は第２のダイオードで、入力端子１をカソードに、第２
の電源電圧端子３をアノードに接続して逆バイアスとな
っている。６は被保護素子に接続される端子、７は被保
護素子である。
従来の保護回路は、上記のように構成されており、例え
ば、入力端子１に高電圧が印加されても、第１のダイオ
ード４の作用により被保護素子７には、高くとも第１の
ダイオード４の順方向電圧（Ｖｒ ）と、第１の電源電
圧端子２に印加される電圧（Ｖ ｏｏ）の和の電圧（Ｖ
ｏｏ＋Ｖｒ ）しか印加されず、被保護素子７への高電
圧の印加を防いで保護する。
ば、入力端子１に高電圧が印加されても、第１のダイオ
ード４の作用により被保護素子７には、高くとも第１の
ダイオード４の順方向電圧（Ｖｒ ）と、第１の電源電
圧端子２に印加される電圧（Ｖ ｏｏ）の和の電圧（Ｖ
ｏｏ＋Ｖｒ ）しか印加されず、被保護素子７への高電
圧の印加を防いで保護する。
また、第１および第２のダイオード４，５は、第１の電
源電圧端子２と第２の電源電圧端子３との間で逆／＜イ
アス状態で接続されているため、第１の電源電圧端子２
から第２の電源電圧端子３へ、第１およびｆ５２のダイ
オード４，５を通って電流が流れることはない。
源電圧端子２と第２の電源電圧端子３との間で逆／＜イ
アス状態で接続されているため、第１の電源電圧端子２
から第２の電源電圧端子３へ、第１およびｆ５２のダイ
オード４，５を通って電流が流れることはない。
Ｌ記のような従来の保護回路は、第１および第２のダイ
オード４．５の逆バイアスでのみ構成していたために、
回路の全端子が浮いている時に第１の電源電圧端子２と
入力端子１の間にのみ、サージが印加されると、過大な
電流は電源線へ流れず、第１のダイオード４を逆バイア
ス状態で、第１の電源電圧端子２から入力端子１へ流れ
て第１のダイオード４を損傷してしまうという問題点が
あった。
オード４．５の逆バイアスでのみ構成していたために、
回路の全端子が浮いている時に第１の電源電圧端子２と
入力端子１の間にのみ、サージが印加されると、過大な
電流は電源線へ流れず、第１のダイオード４を逆バイア
ス状態で、第１の電源電圧端子２から入力端子１へ流れ
て第１のダイオード４を損傷してしまうという問題点が
あった。
この発明は、かかる問題点を解決するためになされたも
ので、回路の全端子が浮いている状態で、サージが印加
されても保護回路を構成するダイオードを損傷すること
なく、サージ耐圧が高く信頼性の高い電界効果型トラン
ジスタ集積回路を得ることを目的とする。
ので、回路の全端子が浮いている状態で、サージが印加
されても保護回路を構成するダイオードを損傷すること
なく、サージ耐圧が高く信頼性の高い電界効果型トラン
ジスタ集積回路を得ることを目的とする。
この発明に係る電界効果型トランジスタ集積回路は、第
１の電源電圧端子と第２の電源電圧端子間に逆バイアス
となるように接続したダイオードと並列に、かつ順方向
バイアスとなるように所要数のダイオードを接続したも
のである。
１の電源電圧端子と第２の電源電圧端子間に逆バイアス
となるように接続したダイオードと並列に、かつ順方向
バイアスとなるように所要数のダイオードを接続したも
のである。
この発明においては、第１の電源電圧端子間と第２の電
源電圧端子間に逆バイアスとなるように接続されたダイ
オードの逆方向に過大なサージ電圧が印加された場合、
並列に接続されたダイオードを介して放電される。
源電圧端子間に逆バイアスとなるように接続されたダイ
オードの逆方向に過大なサージ電圧が印加された場合、
並列に接続されたダイオードを介して放電される。
第１図はこの発明の電界効果型トランジスタ集積回路の
保護回路の一実施例を示す図である。この図において、
第２図と同一符号は同一部分を示し、８，９は第１およ
び第２のダイオード群で、第１および第２のダイオード
４，５と並列に、かつ第１の電源電圧端子２と第２の電
源電圧端子３との間で順方向バイアスとなるように接続
されている。
保護回路の一実施例を示す図である。この図において、
第２図と同一符号は同一部分を示し、８，９は第１およ
び第２のダイオード群で、第１および第２のダイオード
４，５と並列に、かつ第１の電源電圧端子２と第２の電
源電圧端子３との間で順方向バイアスとなるように接続
されている。
次に第１図の回路を例えば、ガリウムひ素電界効果型ト
ランジスタにより構成した場合の動作について説明する
。電圧Ｖ［ｌＤをＩＶ、電圧ＶＳＳを接地（ＯＶ）とし
、ＧａＡｓを用いた金属−半導体接合により形成した各
ダイオードの順方向電圧は約０．７Ｖ、逆方向降伏電圧
は約１０Ｖである。
ランジスタにより構成した場合の動作について説明する
。電圧Ｖ［ｌＤをＩＶ、電圧ＶＳＳを接地（ＯＶ）とし
、ＧａＡｓを用いた金属−半導体接合により形成した各
ダイオードの順方向電圧は約０．７Ｖ、逆方向降伏電圧
は約１０Ｖである。
この場合、端子６に印加される電圧は、ダイオードの順
方向特性により制限され、被保護素子７が保護される。
方向特性により制限され、被保護素子７が保護される。
ところで、半導体集積回路を取り扱う場合に、人体等か
ら発生したサージが回路を破損することが良く知られて
いるが、従来の保護回路では１回路の全端子が浮いてい
る場合に第１の電源電圧端子２と入力端子１との間にサ
ージが印加されると、サージは第１のダイオード４を逆
方向に流れ保護回路を破損してしまう。この発明では、
第１の′ＦｒＬ源電圧端電圧端子２端子１との間に順方
向に第１のダイオード群８を接続しているために、サー
ジは第１のダイオード群８を流れることになり、サージ
耐圧が向上する。これはＧａＡｓ系金属−半導体接触を
利用したダイオードでは順方向サージ耐圧が逆方向に比
べ約２倍の耐圧を有しているためである。
ら発生したサージが回路を破損することが良く知られて
いるが、従来の保護回路では１回路の全端子が浮いてい
る場合に第１の電源電圧端子２と入力端子１との間にサ
ージが印加されると、サージは第１のダイオード４を逆
方向に流れ保護回路を破損してしまう。この発明では、
第１の′ＦｒＬ源電圧端電圧端子２端子１との間に順方
向に第１のダイオード群８を接続しているために、サー
ジは第１のダイオード群８を流れることになり、サージ
耐圧が向上する。これはＧａＡｓ系金属−半導体接触を
利用したダイオードでは順方向サージ耐圧が逆方向に比
べ約２倍の耐圧を有しているためである。
なお、上記実施例では、電圧ＩＶに対して４個のダイオ
ードを直列に接続して消費電流を小さくしているが、電
圧が１Ｖ以上に増加した構成とする場合には、順方向に
接続するダイオードの接続個数を増加することで対応で
きる。
ードを直列に接続して消費電流を小さくしているが、電
圧が１Ｖ以上に増加した構成とする場合には、順方向に
接続するダイオードの接続個数を増加することで対応で
きる。
また、ダイオードとしてＧａＡｓ系金属−半導体接合を
有するものについて説明したが、逆方向に比べて順方向
のサージ耐圧が強い素子構造のものであればどのような
ものでも利用できることはいうまでもない。
有するものについて説明したが、逆方向に比べて順方向
のサージ耐圧が強い素子構造のものであればどのような
ものでも利用できることはいうまでもない。
〔発明の効果〕
この発明は以上説明したとおり、ダイオードと並列に、
かつ順方向バイアスとなるように所要数のダイオードを
接続したので、サージ耐圧および信頼性が大幅に向上す
るという効果がある。
かつ順方向バイアスとなるように所要数のダイオードを
接続したので、サージ耐圧および信頼性が大幅に向上す
るという効果がある。
第１図はこの発明の電界効果型トランジスタ集積回路の
保護回路の一実施例を示す図、第２図は従来の保護回路
を示す図である。 図において、１は入力端子、２は第１の電源電圧端子、
３は第２の電源電圧端子、４，５は第１および第２のダ
イオード、６は被保護素子に接続される端子、７は被保
護素子、８．９は第１および第２のダイオード群である
。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）手続補正書
（自発） 昭和６２ ．７ 冒 日 １、事件の表示 特願昭６１−２２８７１６号２、
発明の名称 電界効果型トランジスク集積回路３、補
正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号。 名 称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、 ？ｌＯ正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第３頁９行の「間にのみ、」を、１間
に対して、」と補正する。 （２） 同じく第４頁１１〜１２行の１ダイオード」
を、［順方向バイアスのダイオード」と補正する。 以 上
保護回路の一実施例を示す図、第２図は従来の保護回路
を示す図である。 図において、１は入力端子、２は第１の電源電圧端子、
３は第２の電源電圧端子、４，５は第１および第２のダ
イオード、６は被保護素子に接続される端子、７は被保
護素子、８．９は第１および第２のダイオード群である
。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）手続補正書
（自発） 昭和６２ ．７ 冒 日 １、事件の表示 特願昭６１−２２８７１６号２、
発明の名称 電界効果型トランジスク集積回路３、補
正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号。 名 称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号５
、 ？ｌＯ正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第３頁９行の「間にのみ、」を、１間
に対して、」と補正する。 （２） 同じく第４頁１１〜１２行の１ダイオード」
を、［順方向バイアスのダイオード」と補正する。 以 上
Claims (1)
- 第１の電源電圧端子と第２の電源電圧端子間に少なくと
も２個のダイオードを逆バイアスとなるように直列に接
続することにより構成され、前記ダイオード間を入力と
する保護回路を入力段に備えた電界効果型トランジスタ
集積回路において、前記ダイオードと並列にかつ順方向
バイアスとなるように所要数のダイオードを接続したこ
とを特徴とする電界効果型トランジスタ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22871686A JPS6381845A (ja) | 1986-09-25 | 1986-09-25 | 電界効果型トランジスタ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22871686A JPS6381845A (ja) | 1986-09-25 | 1986-09-25 | 電界効果型トランジスタ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381845A true JPS6381845A (ja) | 1988-04-12 |
Family
ID=16880694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22871686A Pending JPS6381845A (ja) | 1986-09-25 | 1986-09-25 | 電界効果型トランジスタ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381845A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067884B2 (en) | 2002-12-24 | 2006-06-27 | Nec Electronics Corporation | Electrostatic discharge device |
| CN106206571A (zh) * | 2016-08-31 | 2016-12-07 | 武汉新芯集成电路制造有限公司 | 双向高阻等离子体保护电路及其制造方法 |
| CN107994015A (zh) * | 2017-11-13 | 2018-05-04 | 厦门市三安集成电路有限公司 | 一种单片微波集成电路中静电防护结构及其制造方法 |
-
1986
- 1986-09-25 JP JP22871686A patent/JPS6381845A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067884B2 (en) | 2002-12-24 | 2006-06-27 | Nec Electronics Corporation | Electrostatic discharge device |
| CN106206571A (zh) * | 2016-08-31 | 2016-12-07 | 武汉新芯集成电路制造有限公司 | 双向高阻等离子体保护电路及其制造方法 |
| CN107994015A (zh) * | 2017-11-13 | 2018-05-04 | 厦门市三安集成电路有限公司 | 一种单片微波集成电路中静电防护结构及其制造方法 |
| CN107994015B (zh) * | 2017-11-13 | 2020-07-17 | 厦门市三安集成电路有限公司 | 一种单片微波集成电路中静电防护结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4282581B2 (ja) | 静電保護回路 | |
| KR100223888B1 (ko) | 정전기 보호회로 | |
| US4303958A (en) | Reverse battery protection | |
| US5515225A (en) | Integrated circuit protected against electrostatic overvoltages | |
| KR100286842B1 (ko) | 역전압 보호 회로를 구비한 파워 디바이스 | |
| US4189739A (en) | Semiconductor overload protection structure | |
| JPH03501669A (ja) | ラツチアツプ保護回路を有する集積回路 | |
| JPS6381845A (ja) | 電界効果型トランジスタ集積回路 | |
| CN104051446A (zh) | 一种多芯片瞬态电压抑制器及用于双信号线任意极瞬态电压或esd放电抑制方法 | |
| US6414830B1 (en) | ESD protection circuit for integrated circuit with operating voltages exceeding power supply voltages | |
| JPH01222624A (ja) | モノリシック過電圧保護集合体 | |
| KR100639221B1 (ko) | 반도체회로용 정전기 보호소자 | |
| KR100631961B1 (ko) | 정전기 방전 보호 회로 | |
| JPS6377155A (ja) | オ−プンドレイン出力回路 | |
| US7885046B1 (en) | Low capacitance ESD protection structure for high speed input pins | |
| KR970008554A (ko) | 이에스디(esd) 보호회로 | |
| JPS6271330A (ja) | 半導体集積回路 | |
| KR100610451B1 (ko) | 정전기 보호회로 | |
| JPH0464187B2 (ja) | ||
| JPH02135774A (ja) | 半導体装置 | |
| KR950007153Y1 (ko) | 반도체 전원부 보호회로 | |
| JPS58165388A (ja) | 保護回路付半導体レ−ザ | |
| JPS6273753A (ja) | 半導体集積回路 | |
| JPH0494164A (ja) | 半導体集積回路装置 | |
| CN114844020A (zh) | 静电放电保护电路以及输入输出电路 |