JPH0464187B2 - - Google Patents
Info
- Publication number
- JPH0464187B2 JPH0464187B2 JP59221716A JP22171684A JPH0464187B2 JP H0464187 B2 JPH0464187 B2 JP H0464187B2 JP 59221716 A JP59221716 A JP 59221716A JP 22171684 A JP22171684 A JP 22171684A JP H0464187 B2 JPH0464187 B2 JP H0464187B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- region
- source
- field effect
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 24
- 230000005669 field effect Effects 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000005611 electricity Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012528 membrane Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は絶縁ゲート型電界効果トランジスタ
と、この電界効果トランジスタの絶縁ゲートを静
電破壊あるいはサージ電圧から保護するためのツ
エナーダイオードとを有する半導体装置の構造に
関する。
と、この電界効果トランジスタの絶縁ゲートを静
電破壊あるいはサージ電圧から保護するためのツ
エナーダイオードとを有する半導体装置の構造に
関する。
（従来の技術およびその問題点）
絶縁ゲート型電界効果トランジスタは入力イン
ピーダンスが非常に高いためゲート部に帯電しや
すく静電気により高電圧がかかつたり外部よりサ
ージ電圧が加わつたりすると簡単にゲート絶縁膜
が降伏を起こすという問題がある。しかるに、絶
縁膜は一度降伏するとPN接合のように回復せず
永久破壊となるため、使用上特に問題がなければ
同一チツプ内に絶縁ゲート型電界効果トランジス
タとツエナーダイオードとを形成しツエナーダイ
オードを絶縁ゲート型電界効果トランジスタのゲ
ート・ソース間に接続してゲートを保護するのが
通例である。
ピーダンスが非常に高いためゲート部に帯電しや
すく静電気により高電圧がかかつたり外部よりサ
ージ電圧が加わつたりすると簡単にゲート絶縁膜
が降伏を起こすという問題がある。しかるに、絶
縁膜は一度降伏するとPN接合のように回復せず
永久破壊となるため、使用上特に問題がなければ
同一チツプ内に絶縁ゲート型電界効果トランジス
タとツエナーダイオードとを形成しツエナーダイ
オードを絶縁ゲート型電界効果トランジスタのゲ
ート・ソース間に接続してゲートを保護するのが
通例である。
しかし、通常の前述したゲート・ソース間にツ
エナーダイオードを挿入してゲートを保護する方
法は、絶縁ゲート型電界効果トランジスタが形成
されている半導体基板（バツクゲート領域）と絶
縁ゲート型電界効果トランジスタのソースとがチ
ツプ内で電気的にシヨートされている等価回路上
第３図で示したような構造の場合に限られ、第４
図の等価回路で示したような半導体基板（バツク
ゲート領域）とソースとを別々の端子Ｓ，Ｕで引
き出している様な両者が直流的に絶縁された素子
についてはツエナーダイオードを全く挿入しない
か又はゲートと半導体基板（バツクゲート領域）
間にツエナーダイオードを挿入するのが通例であ
つた。このためゲート絶縁膜の保護効果が著しく
小さく静電破壊に弱い欠点を有していた。第５図
は絶縁ゲート型電界効果トランジスタのソースと
半導体基板とを別々の端子Ｓ，Ｕで引き出した素
子の構造を示すものである。図において、３１は
ソース電極、３２はゲート電極、３３はドレイン
電極、３４は基板電極、３５，３６はＮ型ソース
領域およびドレイン領域、３７はＰ型半導体基板
である。このように基板からも端子Ｕを取り出す
場合は、通常ツエナーダイオードは挿入されてい
ないことが多い。又、ツエナーダイオードが挿入
されている場合は、第６図に示したようなＰ型半
導体基板３７の一部にツエナーダイオードのＮ型
領域３９を設け、その電極３８とゲート電極３２
とを接続した構造を有し、ゲートと基板間にツエ
ナーダイオードが接続されているのが通例であ
る。しかしこの構造では、等価回路上は第７図に
示すようになり挿入されているツエナーダイオー
ド５ではゲート基板間に入つたサージ電圧しか吸
収することができなかつた。このため第６図のよ
うな構造では実用上はゲート・ソース間にサージ
電圧が加わることが多いため、ゲート保護として
のツエナーダイオードの効果は不充分であり静電
気やサージ電圧に対してきわめて弱く使用上細心
の注意を払う必要があつた。
エナーダイオードを挿入してゲートを保護する方
法は、絶縁ゲート型電界効果トランジスタが形成
されている半導体基板（バツクゲート領域）と絶
縁ゲート型電界効果トランジスタのソースとがチ
ツプ内で電気的にシヨートされている等価回路上
第３図で示したような構造の場合に限られ、第４
図の等価回路で示したような半導体基板（バツク
ゲート領域）とソースとを別々の端子Ｓ，Ｕで引
き出している様な両者が直流的に絶縁された素子
についてはツエナーダイオードを全く挿入しない
か又はゲートと半導体基板（バツクゲート領域）
間にツエナーダイオードを挿入するのが通例であ
つた。このためゲート絶縁膜の保護効果が著しく
小さく静電破壊に弱い欠点を有していた。第５図
は絶縁ゲート型電界効果トランジスタのソースと
半導体基板とを別々の端子Ｓ，Ｕで引き出した素
子の構造を示すものである。図において、３１は
ソース電極、３２はゲート電極、３３はドレイン
電極、３４は基板電極、３５，３６はＮ型ソース
領域およびドレイン領域、３７はＰ型半導体基板
である。このように基板からも端子Ｕを取り出す
場合は、通常ツエナーダイオードは挿入されてい
ないことが多い。又、ツエナーダイオードが挿入
されている場合は、第６図に示したようなＰ型半
導体基板３７の一部にツエナーダイオードのＮ型
領域３９を設け、その電極３８とゲート電極３２
とを接続した構造を有し、ゲートと基板間にツエ
ナーダイオードが接続されているのが通例であ
る。しかしこの構造では、等価回路上は第７図に
示すようになり挿入されているツエナーダイオー
ド５ではゲート基板間に入つたサージ電圧しか吸
収することができなかつた。このため第６図のよ
うな構造では実用上はゲート・ソース間にサージ
電圧が加わることが多いため、ゲート保護として
のツエナーダイオードの効果は不充分であり静電
気やサージ電圧に対してきわめて弱く使用上細心
の注意を払う必要があつた。
本発明の目的は上記問題点を解消し、静電破
壊、サージ電圧等に強いツエナーダイオードを有
する絶縁ゲート型電界効果トランジスタの構造を
提供することである。
壊、サージ電圧等に強いツエナーダイオードを有
する絶縁ゲート型電界効果トランジスタの構造を
提供することである。
（問題点を解決するための手段）
本発明は、同一半導体基板上に、ソース領域と
バツクゲート領域とが互いに直流的に絶縁された
絶縁ゲート型電界効果トランジスタと、複数個の
ダイオードを有する半導体装置において、電界効
果トランジスタのゲート領域とバツクゲート領域
間の一箇所及びゲート領域とソース領域間、ゲー
ト領域とドレイン領域間、ソース領域とバツクゲ
ート領域間、ドレイン領域とバツクゲート領域間
のうち少なくとも２箇所以上の合計３箇所以上に
ダイオードが複数個互いに逆方向に直列接続され
た形で挿入、接続されていることを特徴とする。
バツクゲート領域とが互いに直流的に絶縁された
絶縁ゲート型電界効果トランジスタと、複数個の
ダイオードを有する半導体装置において、電界効
果トランジスタのゲート領域とバツクゲート領域
間の一箇所及びゲート領域とソース領域間、ゲー
ト領域とドレイン領域間、ソース領域とバツクゲ
ート領域間、ドレイン領域とバツクゲート領域間
のうち少なくとも２箇所以上の合計３箇所以上に
ダイオードが複数個互いに逆方向に直列接続され
た形で挿入、接続されていることを特徴とする。
（実施例）
第１図は本発明による半導体装置の構造断面図
である。本発明の特徴はＰ型半導体基板３７中に
Ｎウエル４１を形成し、このＮウエル４１中にＰ
型領域４２，４３を２箇所形成し、これらＰ型領
域４２，４３から電極４４，４５を引き出しそれ
ぞれソース、ゲートに接続することにある。これ
により第２図に示すように等価回路上はソース・
ゲート間、ゲート・基板間、基板・ソース間にそ
れぞれ直列で逆方向に接続されたツエナーダイオ
ード６，７，８が挿入されたことになる。従つて
第６図に示した従来構造の半導体装置と比較する
とソース・ゲート間、基板・ソース間に静電気あ
るいはサージ電圧が加わつた場合でも必ずツエナ
ーダイオード６，７あるいは７，８で吸収される
ため静電気やサージ電圧に対する破壊強度が大き
く向上する。又、実用上はゲート・ソース間に静
電気あるいはサージ電圧が加わつた場合が問題と
なることが多いためその効果は第５、第６図に示
した従来構造に比較すると予想以上である。
である。本発明の特徴はＰ型半導体基板３７中に
Ｎウエル４１を形成し、このＮウエル４１中にＰ
型領域４２，４３を２箇所形成し、これらＰ型領
域４２，４３から電極４４，４５を引き出しそれ
ぞれソース、ゲートに接続することにある。これ
により第２図に示すように等価回路上はソース・
ゲート間、ゲート・基板間、基板・ソース間にそ
れぞれ直列で逆方向に接続されたツエナーダイオ
ード６，７，８が挿入されたことになる。従つて
第６図に示した従来構造の半導体装置と比較する
とソース・ゲート間、基板・ソース間に静電気あ
るいはサージ電圧が加わつた場合でも必ずツエナ
ーダイオード６，７あるいは７，８で吸収される
ため静電気やサージ電圧に対する破壊強度が大き
く向上する。又、実用上はゲート・ソース間に静
電気あるいはサージ電圧が加わつた場合が問題と
なることが多いためその効果は第５、第６図に示
した従来構造に比較すると予想以上である。
なお、本実施例ではツエナーダイオードをソー
ス・ゲート間、ゲート基板間、基板・ソース間に
挿入した例を示したが同じ構造を有するツエナー
ダイオードを使用上問題なければドレイン・ゲー
ト間、ゲート基板間、基板・ドレイン間に挿入し
ても同じ効果が得られるのは明白である。また、
実施例ではｎチヤンネル電界効果トランジスタの
場合について説明したがＰチヤンネルの場合にも
本発明を適用できる。
ス・ゲート間、ゲート基板間、基板・ソース間に
挿入した例を示したが同じ構造を有するツエナー
ダイオードを使用上問題なければドレイン・ゲー
ト間、ゲート基板間、基板・ドレイン間に挿入し
ても同じ効果が得られるのは明白である。また、
実施例ではｎチヤンネル電界効果トランジスタの
場合について説明したがＰチヤンネルの場合にも
本発明を適用できる。
さらに本発明は絶縁ゲート型電界効果トランジ
スタを有しかつゲート絶縁膜保護の目的でツエナ
ーダイオードを挿入した集積回路についても同様
に適用可能である。
スタを有しかつゲート絶縁膜保護の目的でツエナ
ーダイオードを挿入した集積回路についても同様
に適用可能である。
（発明の効果）
以上述べたように、本発明は絶縁ゲート型電界
効果トランジスタの各電極間にツエナーダイオー
ドを挿入することにより静電気やサージ電圧が加
わつたも破壊されない実用的な半導体装置を得る
ことができる。
効果トランジスタの各電極間にツエナーダイオー
ドを挿入することにより静電気やサージ電圧が加
わつたも破壊されない実用的な半導体装置を得る
ことができる。
第１図は本発明によるツエナーダイオードを有
する絶縁ゲート型電界効果トランジスタの構造断
面図、第２図は第１図で示した本発明による構造
を有する絶縁ゲート型電界効果トランジスタの等
価回路、第３図は一般的なチツプ内でソースと基
板とをシヨートしているＮ−ch絶縁ゲート型電
界効果トランジスタの等価回路、第４図は一般的
なソースと基板端子を別々に引き出したＮ−ch
絶縁ゲート型電界効果トランジスタの等価回路、
第５図は一般的なソースと基板端子を別々に引き
出したＮ−ch絶縁ゲート型電界効果トランジス
タの構造断面図、第６図は一般的なソースと基板
間にツエナーダイオードを有しかつソースと基板
端子を別々に引き出したＮ−ch絶縁ゲート型電
界効果トランジスタの構造断面図、第７図は第６
図で示した構造を有する絶縁ゲート型電界効果ト
ランジスタの等価回路である。 １……ドレイン端子、２……ゲート端子、３…
…ソース端子、４……基板端子、５，６，７……
ツエナーダイオード、３１……ソース電極、３２
……ゲート電極、３３……ドレイン電極、３４…
…基板電極、３５……Ｎ型ソース領域、３６……
Ｎ型ドレイン領域、３７……Ｐ型半導体基板、３
８……ツエナーダイオード電極、３９……ツエナ
ーダイオードのＮ型領域、４１……Ｎウエル、４
２，４３……ツエナーダイオードのＰ型領域、４
４，４５……ツエナーダイオード電極。
する絶縁ゲート型電界効果トランジスタの構造断
面図、第２図は第１図で示した本発明による構造
を有する絶縁ゲート型電界効果トランジスタの等
価回路、第３図は一般的なチツプ内でソースと基
板とをシヨートしているＮ−ch絶縁ゲート型電
界効果トランジスタの等価回路、第４図は一般的
なソースと基板端子を別々に引き出したＮ−ch
絶縁ゲート型電界効果トランジスタの等価回路、
第５図は一般的なソースと基板端子を別々に引き
出したＮ−ch絶縁ゲート型電界効果トランジス
タの構造断面図、第６図は一般的なソースと基板
間にツエナーダイオードを有しかつソースと基板
端子を別々に引き出したＮ−ch絶縁ゲート型電
界効果トランジスタの構造断面図、第７図は第６
図で示した構造を有する絶縁ゲート型電界効果ト
ランジスタの等価回路である。 １……ドレイン端子、２……ゲート端子、３…
…ソース端子、４……基板端子、５，６，７……
ツエナーダイオード、３１……ソース電極、３２
……ゲート電極、３３……ドレイン電極、３４…
…基板電極、３５……Ｎ型ソース領域、３６……
Ｎ型ドレイン領域、３７……Ｐ型半導体基板、３
８……ツエナーダイオード電極、３９……ツエナ
ーダイオードのＮ型領域、４１……Ｎウエル、４
２，４３……ツエナーダイオードのＰ型領域、４
４，４５……ツエナーダイオード電極。
Claims (1)
- １ 同一半導体基板上に、ソース領域とバツクゲ
ート領域とが互いに直流的に絶縁された絶縁ゲー
ト型電界効果トランジスタと、複数個のダイオー
ドを有する半導体装置において、前記電界効果ト
ランジスタのゲート領域とバツクゲート領域間の
１箇所及びゲート領域とソース領域間、ゲート領
域とドレイン領域間、ソース領域とバツクゲート
領域間、ドレイン領域とバツクゲート領域間のう
ち少なくとも２箇所以上の合計３箇所以上に前記
ダイオードが複数個互いに逆方向に直列接続され
た形で挿入、接続されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22171684A JPS61100954A (ja) | 1984-10-22 | 1984-10-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22171684A JPS61100954A (ja) | 1984-10-22 | 1984-10-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61100954A JPS61100954A (ja) | 1986-05-19 |
| JPH0464187B2 true JPH0464187B2 (ja) | 1992-10-14 |
Family
ID=16771143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22171684A Granted JPS61100954A (ja) | 1984-10-22 | 1984-10-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61100954A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522099A (ja) * | 1991-07-11 | 1993-01-29 | Nissan Motor Co Ltd | 半導体入力保護回路 |
| JP3318774B2 (ja) * | 1992-06-29 | 2002-08-26 | ソニー株式会社 | 半導体装置および固体撮像装置 |
| JP2018098375A (ja) | 2016-12-14 | 2018-06-21 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、および保護素子 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50116182A (ja) * | 1974-02-11 | 1975-09-11 | ||
| JPS50122181A (ja) * | 1973-10-04 | 1975-09-25 | ||
| JPS5537816A (en) * | 1978-09-06 | 1980-03-17 | Tokyo Shibaura Electric Co | Device for cooling phase separation bus bar |
-
1984
- 1984-10-22 JP JP22171684A patent/JPS61100954A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50122181A (ja) * | 1973-10-04 | 1975-09-25 | ||
| JPS50116182A (ja) * | 1974-02-11 | 1975-09-11 | ||
| JPS5537816A (en) * | 1978-09-06 | 1980-03-17 | Tokyo Shibaura Electric Co | Device for cooling phase separation bus bar |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61100954A (ja) | 1986-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0139701B1 (ko) | 반도체장치 | |
| EP0324185B1 (en) | Input protecting circuit in use with a MOS semiconductor device | |
| JPH0888323A (ja) | 半導体集積回路装置 | |
| KR100222078B1 (ko) | 최소면적에 형성되는 정전기 보호 회로 | |
| US5706156A (en) | Semiconductor device having an ESD protective circuitry | |
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| KR960009159A (ko) | 반도체 장치 | |
| JPH0464187B2 (ja) | ||
| EP0202646B1 (en) | Input protection device | |
| US5698886A (en) | Protection circuit against electrostatic discharges | |
| JPH0290669A (ja) | 半導体集積回路装置 | |
| US6583475B2 (en) | Semiconductor device | |
| JP2809020B2 (ja) | 入出力保護回路 | |
| JPH02238668A (ja) | 半導体装置 | |
| JPS62235785A (ja) | 縦型電界効果トランジスタ | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JP2752680B2 (ja) | 半導体集積回路装置の過電圧吸収回路 | |
| JPH0590520A (ja) | 半導体保護装置 | |
| JP3355651B2 (ja) | 静電気保護回路及び半導体装置 | |
| JPH05315552A (ja) | 半導体保護装置 | |
| JP2580571B2 (ja) | 入力保護回路 | |
| JPH0242759A (ja) | 半導体入力保護回路 | |
| KR930008874B1 (ko) | 반도체 소자의 입력패드 정전기 보호장치 | |
| JPS62165353A (ja) | 半導体集積回路装置 | |
| KR920700477A (ko) | Mos 소자용 과전압에 대한 보호회로 |