KR930008874B1 - 반도체 소자의 입력패드 정전기 보호장치 - Google Patents
반도체 소자의 입력패드 정전기 보호장치 Download PDFInfo
- Publication number
- KR930008874B1 KR930008874B1 KR1019900010591A KR900010591A KR930008874B1 KR 930008874 B1 KR930008874 B1 KR 930008874B1 KR 1019900010591 A KR1019900010591 A KR 1019900010591A KR 900010591 A KR900010591 A KR 900010591A KR 930008874 B1 KR930008874 B1 KR 930008874B1
- Authority
- KR
- South Korea
- Prior art keywords
- field effect
- source
- transistor
- terminal
- input pad
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 반도체 입력패드 정전기 보호장치의 회로도.
제 2 도는 종래의 반도체 입력패드 정전기 보호장치의 단면도.
제 3 도는 본 발명에 따른 반도체 입력패드 정전기 보호장치의 회로도.
제 4 도는 본 발명에 의한 반도체 입력패드 정전기 보호장치의 평면도.
제 5 도는 본 발명에 의한 반도체 입력패드 정전기 보호장치의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : N-확산층 1' : Vss N-확산층
1" : Vcc N-확산층 2 : 다결정 실리콘
3 : 베리드 콘택 확산 영역 4 : N-확산층의 접속영역
5 : 금속층 6 : 다결정 실리콘의 접속영역
7 : 입력패드 8 : 입력단으로의 금속층
9 : 필드산화막 TR1, TR2 : 전계효과 트랜지스터
10,TR3,TR4 : 증가형 트랜지스터
C1,C2 : 캐패시터 R1 : 저항
본 발명은 고집적 반도체 소자의 반도체 입력패드 정전기 보호장치에 관한 것으로, 특히 입력패드에 접속된 N-확산층과 일정한 거리를 두어 전계효과 트랜지스터를 형성하고 접지 (Vss)와 전원(Vcc)에 직접 증가형(enhancement) 트랜지스터를 연결하여 정전기 보호장치의 효과를 극대화 시키는 반도체 입력패드 정전기 보호장치에 관한 것이다.
일반적으로, 반도체 소자는 점차 큰 용량의 소자가 필요해짐에 따라 공정기술도 개발되어 모든 소자의 크기가 축소되고 있다. 그런데 반도체 입력패드에는 항상 큰 정전기가 발생되어 입력패드에 직접 연결된 내부의 트랜지스터를 파괴하여 반도체 소자 자체를 파괴할 가능성이 존재하므로 반도체 입력패드에는 정전기 보호회로를 사용해야 할 필요가 있다.
상기 필요에 의한 종래의 정전기 보호회로는 입력패드에 접속된 금속층과 N-확산층을 직접 접속시켜 구성되었는데 금속스파이크가 발생하는 문제점이 있었다.
상기 문제점이 개선된 종래의 반도체 입력패드 정전기 보호장치를 제 1 도 및 제 2 도를 통하여 살펴보면 다음과 같다.
먼저, 제 1 도는 종래의 반도체 입력패드 정전기 보호장치의 회로도로서, 입력패드(7)에 입력되는 고전압은 NPN 바이폴라(bipolar) 특성을 갖는 전계효과 트랜지스터(TR1,TR2)에 의해 고전압은 Vcc,Vss 로 흘러나가 고전압이 입력단에 전달되는 것을 방지하였다. 그리고 저항 R1과 커패시터 C1은 입력패드의 고전압이 급속히 전달되는 것을 RC지연 시간만큼 지연 시켜 입력단에 고전압이 갑자기 전달되는 것을 방지하게 된다.
상기 제 1 도의 회로도를 구현하는 정전기 보호장치의 단면도를 제 2 도를 통하여 살펴본다.
도면에 도시된 바와 같이 반도체 기판의 P형웰(well) 영역의 소정 부분에 필드산화막(9)을 형성하고 상기 필드산화막(9) 사이에 입력패드의 접압이 입력되는 두 개의 N-확산층(1)과 전원 Vss N-확산층(1'), Vcc N-확산층(1")을 형성한다. 그리고 제 1 도에 도시된 입력패드의 고전압이 입력되게 되는 N-확산층(1) 상에 다결정 실리콘(2)을 형성하여 베리드 콘택 확산 영역(3)을 형성하고 상기 다결정 실리콘(2), Vss 및 Vcc N-확산층 (1' , 1")각각에 금속을 접속시켜 입력패드의 입력을 받게 된다.
결국 필드산화막(9)의 폭만큼의 길이를 갖는 채널로 이루어지는 금속 전계효과 트랜지스터(TR1,TR2)가 형성되어 입력패드의 고전압을 상기 Vss N- 확산층(1') 및 Vcc N- 확산층(1")을 통해 고전압을 낮추게 되는데, 이는 전계효과 트랜지스터를 형성됨으로써 정전압과 부전압에 대한 정전하 방지용 캐리어 인젝션 소오스를 형성하여 정전기로부터 입력패드를 보호하게 된다. 즉 스파이크 발생을 억제하기 위해 금속층(5)과 다결정 실리콘(2)을 통하여 입력패드에 접속되는 N-확산층(1)을 형성하게 되고 상기 N-확산층(1)과 일정한 거리를 두고 Vss N-확산층(1') 및 Vcc N-확산층(1")을 형성하므로써 발생된 정전기가 브레이크다운(Breakdown) 전압특성을 이용하여 문턱전압을 이용하여 기판으로 주입되거나, 또는 전계효과 트랜지스터의 문턱전압(Threshold Voltage) 특성을 이용하여 반대편 N-확산층으로 주입되어 정전기로 인한 파괴를 방지하였다.
그러나 상기 개선된 종래의 반도체 입력패드 정전기 보호장치는 상술한 바와 같이 보호능력을 향상시키기는 하지만 높은 정전기 전압에서는 수십 볼트가 여전히 남아 있어 입력단에 입력됨으로써 보호능력이 뒤떨어지는 단점이 있다.
상기 단점을 제거하기 위해 안출된 본 발명은 고집적 반도체 소자에 있어서, 반도체 입력패드에 높은 정전기 접압이 발생하여도 효과적으로 소자 내부의 회로를 보호할 수 있는 반도체 소자의 입력패드 정전기 보호장치를 제공함에 그 목적이 있다.
상기 목을 달성하기 위해 본 발명은, 입력패드에 접속되는 게이트 단자, 전원(Vcc)에 연결되는 드레인단자를 갖는 제 1 전계효과 트랜지스터와 ; 입력 패드에 접속되는 게이트 단자, 접지(Vss)에 연결되는 소오스 단자, 상기 제 1 전계효과 트랜지스터의 소오스 단자에 연결되는 드레인 단자를 갖는 제 2 전계효과 트랜지스터와 : 상기 제 2 전계효과 트랜지스터 양단에 전압을 입력받는 제 1 캐패시터와 : 상기 제 1 캐패시터와 연결되는 소오스 단자, 접지되어지는 게이트 단자, 전원(Vcc)에 연결되는 드레인 단자를 갖는 제 1 증가형 트랜지스터와 : 상기 제 1 캐패시터 및 제 1 증가형 트랜지스터의 소오스 단자와 연결되는 드레인 단자, 접지되어지는 게이트 단자, 소오스 단자를 갖는 제 2 증가형 트랜지스터와 : 상기 제2 증가형 트랜지스터의 드레인 단자에 연결되는 저항(R1)과: 상기 저항에 병렬연결되는 시간지연 수단인 제 2 캐패시터를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 입력패드 정전기 보호장치.
이하, 첨부한 도면을 침조하여 본 발명을 상세히 설명한다.
제 2 도는 본 발명에 따른 반도체 입력패드 정전기 보호장치의 회로도로서 7은 입력패드, TR1,TR2는 전계효과 트랜지스터, TR3,TR4는 증가형 트랜지스터, C1,C2는 캐패시터, R1은 저항을 각각 나타낸다.
먼저, 도면에 도시된 바와 같이 본 발명의 정전기 보호회로의 구성은 입력패드(7)에 접속되는 게이트 단자, 전원(Vcc)에 연결되는 드레인 단자를 갖는 제 1 전계효과 트랜지스터(TR1)와 : 입력패드(7)에 접속되는 게이트 단자, 접지(Vss)에 연결되는 소오스 단자, 상기 제 1 전계효과 트랜지스터(TR1)의 소오스 단자에 연결되는 드레인 단자를 갖는 제 2 전계효과 트랜지스터(TR2)와; 상기 제 2 전계효과 트랜지스터(TR2) 양단에 걸리는 전압을 입력받는 제 1 캐패시터(C1)로 이루어져 1차적으로 고전압에 의한 보호를 하고 이어서, 상기 제 1 캐패시터(C1)와 연결되는 소오스단자, 접지되어지는 게이트단자, 전원(Vcc)에 연결되는 드레인 단자를 갖는 제 1증가형 트랜지스터(TR3) : 상기 제 1 캐패시터(C1) 및 제 1 증가형 트랜지스터(TR3)의 소오스 단자와 연결되는 드레인 단자, 접지되어지는 게이트 단자, 소오스 단자를 갖는 제 2 증가형 트랜지스터(TR4)와 ; 상기 제 2 증가형 트랜지스터(TR4)의 드레인 단자에 연결되는 저항(R1)과 : 상기 저항(R1)에 병렬연결되는 시간지연수단인 제 2 캐패시터(C2)로 이루어져 2차적으로 입력단에 입력되는 전압을 낮추게 된다.
그리고 상기 회로도의 구성을 구현한 일실시예를 평면도 및 단면도를 통하여 살펴본다.
먼저, 제 4 도는 본 발명에 의한 반도체 입력패드 정전기 보호장치의 평면도이고, 제 5 도는 본 발명에 의한 반도체 입력패드 정전기 보호장치의 단면도로서, (a)는 제 3 도의 X-X'축을 따라 절단한 단면도이고 (b)는 제 3 도의 Y-Y'축을 따라 절단한 단면도이다.
상기 도면에서 1은 N-확산층, 1'은 Vss N-확산층, 1"은 Vcc N-확산층, 2은 다결정 실리콘, 3은 베리드 콘택확산 영역, 4는 N-확산층의 접속영역, 5는 금속층, 6은 다결정 실리콘의 접속영역, 7은 입력패드, 8은 입력단으로의 금속층, 9는 필드산화막, 10은 증가형 트랜지스터를 각각 나타낸다.
먼저, 제 4 도에 도시된 바와 같이 입력패드(7)를 덮고 있는 금속층(5)은 다결정 실리콘막(2)과 접속되고 필드영역(9) 밑에 형성되는 채널과 N- 확산층의 접속영역(4)으로 이루어지는 전계효과 트랜지스터를 형성한다. 그리고 동일한 N- 확산층 상에 두 개의 증가형 트랜지스터(TR3,TR4)를 형성한다.
상기 제 4 도의 단면도인 제 5 도를 구체적으로 살펴본다.
먼저, 제 5a 도는 제 2 도와 같이 P형 실리콘 기판 또는 N형 실리콘 기판의 P형웰(well) 영역의 소정 부분에 필드산화막(9)을 형성하고, 상기 필드산화막(9) 사이에 N-확산층(1)을 형성한다. 상기 N-확산층 상부 일부에 다결정 실리콘막(2)을 형성하고, 상기 다결정 실리콘막(2)의 상부일부인 다결정 실리콘 접속영역(6)에 절연층으로 개구를 형성하여 입력패드와 연결되는 금속층을 콘택시킨다.
이때 상기 N-확산층(1) 형성할 때 일정한 거리, 즉 상기 필드산화막(9) 만큼의 거리를 갖게 되는 Vss N-확산층(1')과 Vcc N-확산층(1")을 동시에 형성하고, 또한 입력패드를 연결시키게 되는 N-확산층(1) 상의 다결정실리콘막(2)과 접속되는 금속층(5)은 Vss N-확산층(1'), Vcc N-확산층(1")과 접속되고 전계효과 트랜지스터 TR1, TR2를 형성하게 되어 정전압과 부전압에 대한 정전하 방지용 캐리어 인젝션 소오스를 형성하여 정전기로부터 입력패드를 보호한다.
또한 상기 N-확산층(1)의 양단에 다결정 실리콘(2)을 덮어 MOSFET를 형성하고 상기 MOSFET의 게이트인 다결정 실리콘(2)은 접지(Vss)에 연결하고 N-확산층(1',1")으로 이어지는 부분은 접지(Vss)와 전원(Vcc)에 연결한다.
제 5b 도는 상기 전계효과 트랜지스터(TR1,TR2)를 연결하는 금속층(5)이 증가형 트랜지스터(TR3,TR4) 소오스 단지 및 드레인 단자를 구성하는 N-확산층(1',1")에 각각 연결되게 된다.
상기와 같이 구성된 반도체 입력패드 정전기 보호장치의 작동을 설명하면 다음과 같다.
입력에 큰 정(-)전압이 걸렸을 경우 입력으로 주입된 정(-)전하가 입력패드(7)에 연결된 N-확산층(1,1',1")과 기판과의 브레이크다운(Breakdown) 전압, 전계효과 트랜지스터의 문턱 전압(Threshold Voltage) 그리고 추가적으로 형성된 MOSFET의 펀치드루우(Punchthrough) 특성에 의해 Vss N-확산층(1')으로 유입된다.
입력에 큰 부(-)전압이 걸렸을 경우에는 상기 정(-) 전압이 걸렸을 경우와는 역으로 동작하여 입력으로 주입된 부(-)전하가 Vcc N-확산층(1")으로 유입된다.
즉, 입력패드(7)에 인가된 고전압은 1 차적으로 상기 전계효과 트랜지스터(TR1,TR2)에 의해 Vss N-확산층(1') 및 Vcc N-확산층(1")으로 유입되고, 2차적으로 상기 전계효과 트랜지스터(TR1,TR2)에 의해 남아 있게되는 수십 볼트의 전압은 증가형 트랜지스터(TR3,TR4)의 브레이크다운 특성에 의해 일정전압이 상기 전계효과 트랜지스터(TR1,TR2)와 마찬가지로 Vss N-확산층(1') 및 Vcc N- 확산층(1")으로 유입되게 된다.
또한 상기 제 3 의 제1 및 제 2 캐패시터(C1,C2)는 N-확산층(1)과 반도체 기판 사이에 존재하게 되는 P-N 접합 캐패시터로 이루어지며, 저항 R1은 N-확산층(1)이 베리드 콘택 확산 영역(3)에 의해 길게 형성되어지므로 N-자체 저항값을 나타내게 된다.
상기와 같이 구성되어 작동하는 본 발명은 고집적 반도체 소자에 있어서 정전기로 인한 소자의 파괴를 줄일수 있어 반도체 소자의 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (2)
- 반도체 소자의 입력패드 정전기 보호장치에 있어서, 입력패드(7)에 접속되는 게이트 단자, 전원(Vcc)에 연결되는 드레인 단자를 갖는 제 1 전계효과 트랜지스터(TR1)와 ; 입력패드(7)에 접속되는 게이트 단자, 접지(Vss)에 연결되는 소오스 단자, 상기 제 1 전계효과 트랜지스터(TR1)의 소오스 단자에 연결되는 드레인 단자를 갖는 제 2 전계효과 트랜지스터(TR2)와; 상기 제 2 전계효과 트랜지스터(TR2) 양단에 걸리는 전압을 입력받는 제 1 캐패시터(C1)와 : 상기 제 1 캐패시터(C1)와 연결되는 소오스 단자, 접지되어지는 게이트 단자, 전원(Vcc) 연결되는 드레인 단자를 갖는 제 1 증가형 트랜지스터(TR3)와 ; 상기 제 1 캐패시터(C1) 및 제 1 증가형 트랜지스터(TR3)의 소오스 단자와 연결되는 드레인 단자, 접지되어지는 게이트 단자, 소오스 단자를 갖는 제 2 증가형 트랜지스터(TR4)와 : 상기 제 2 증가형 트랜지스터(TR4)의 드레인 단자에 연결되는 저항(R1)과 : 상기 저항(R1)에 병렬연결되는 시간지연 수단인 제 2 캐패시터(C2)를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 입력패드 정전기 보호장치.
- 제 1 항에 있어서, 상기 제 1 전계효과 트랜지스터(TR1)는 필드산화막(9)을 사이에 두고 소오스 및 드레인 단자를 형성하는 두 개의 불순물 확산영역(1,1")과 금속층(5)에 의한 게이트 단자로 형성되되 상기 불순물 확산영역(1")은 Vcc 전원과 연결되고 불순물 확산영역(1)은 다결정 실리콘막(2)형성에 의한 베리드 콘택 확산영역(3)에 의해 두 개의 N-확산 영역이 연결되며; 상기 제 2 전계효과 트랜지스터(TR2)는 필드산화막(9)을 사이에 두고 소오스 및 드레인 단자를 형성하는 불순물 확산영역(1,1')과 금속층(5)에 의한 게이트 단자로 형성되되 상기 불순물 확산영역(1")은 Vss전원과 연결되고 불순물 확산영역 1은 다결정실리콘막(2) 형성에 의한 베리드 콘택 확산 영역(3)에 의해 두 개의 N-확산 영역이 연결되며 : 상기 증가형 트랜지스터(TR3,TR4)는 상기 전계효과 (TR1,TR2)를 형성하는 동일한 활성영역 상에 형성되고, 상기 전계효과 트랜지스터(TR1,TR2)를 중앙에 두고 활성영역의 양단에 각각 형성되어 상기 증가형 트랜지스터(TR3, TR4)는 소오스 및 드레인 단자의 연결은 금속층(5)을 연결하는 베리드 콘택 확산 영역(3)으로 연결하는 것을 특징으로 하는 반도체 소자의 입력패드 정전기 보호장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010591A KR930008874B1 (ko) | 1990-07-12 | 1990-07-12 | 반도체 소자의 입력패드 정전기 보호장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900010591A KR930008874B1 (ko) | 1990-07-12 | 1990-07-12 | 반도체 소자의 입력패드 정전기 보호장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920003495A KR920003495A (ko) | 1992-02-29 |
| KR930008874B1 true KR930008874B1 (ko) | 1993-09-16 |
Family
ID=19301188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900010591A KR930008874B1 (ko) | 1990-07-12 | 1990-07-12 | 반도체 소자의 입력패드 정전기 보호장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008874B1 (ko) |
-
1990
- 1990-07-12 KR KR1019900010591A patent/KR930008874B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920003495A (ko) | 1992-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5615073A (en) | Electrostatic discharge protection apparatus | |
| US4893157A (en) | Semiconductor device | |
| US6750515B2 (en) | SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection | |
| US4509067A (en) | Semiconductor integrated circuit devices with protective means against overvoltages | |
| US5519242A (en) | Electrostatic discharge protection circuit for a NMOS or lateral NPN transistor | |
| US6804095B2 (en) | Drain-extended MOS ESD protection structure | |
| KR100190008B1 (ko) | 반도체 장치의 정전하 보호 장치 | |
| US20110300678A1 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
| EP0324185B1 (en) | Input protecting circuit in use with a MOS semiconductor device | |
| US4806999A (en) | Area efficient input protection | |
| EP0242383B1 (en) | Protection of igfet integrated circuits from electrostatic discharge | |
| EP1133797A1 (en) | Semiconductor device with esd protection | |
| US5412527A (en) | Electrostatic discharge protection circuit | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| KR20010029988A (ko) | 반도체 장치 | |
| KR960009159A (ko) | 반도체 장치 | |
| KR930008874B1 (ko) | 반도체 소자의 입력패드 정전기 보호장치 | |
| US7176529B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100223923B1 (ko) | 정전기 방지장치 | |
| KR20020015199A (ko) | 반도체장치의 정전방전보호소자 | |
| JP2783191B2 (ja) | 半導体装置の保護回路 | |
| US6084272A (en) | Electrostatic discharge protective circuit for semiconductor device | |
| CA1289267C (en) | Latchup and electrostatic discharge protection structure | |
| US5521413A (en) | Semiconductor device having a solid metal wiring with a contact portion for improved protection | |
| JP3283736B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 17 |
|
| EXPY | Expiration of term |