KR970008554A - 이에스디(esd) 보호회로 - Google Patents
이에스디(esd) 보호회로 Download PDFInfo
- Publication number
- KR970008554A KR970008554A KR1019950020667A KR19950020667A KR970008554A KR 970008554 A KR970008554 A KR 970008554A KR 1019950020667 A KR1019950020667 A KR 1019950020667A KR 19950020667 A KR19950020667 A KR 19950020667A KR 970008554 A KR970008554 A KR 970008554A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- diode
- schottky diode
- schottky
- output terminal
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract 6
- 238000009792 diffusion process Methods 0.000 claims 4
- 239000012535 impurity Substances 0.000 claims 4
- 229910052751 metal Inorganic materials 0.000 claims 3
- 239000002184 metal Substances 0.000 claims 3
- 229910001080 W alloy Inorganic materials 0.000 claims 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 229910021339 platinum silicide Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 ESD 보호회로에 관한 것으로, 특히 산화막 격리 공정을 이용한 바이폴라로직(Logic) IC에 적당하도록 한 ESD 보호회로에 관한 것이다.
이와같은 본 발명의 ESD 보호회로는 내부회로의 입력단과 접지단 사이에 연결되는 제1쇼트키 다이오드와, 상기 내부회로의 출력단과 접지단 사이에 연결되는 제2쇼트키 다이오드와, 상기 내부회로의 입력단과 전원단사이에 직렬로 연결되는 제3쇼트키 다이오드 및 제1커패시터 또는 제1다이오드와, 상기 내부회로의 출력단과 전원단 사이에 직렬로 연결되는 제4쇼트키 다이오드 및 제2커패시터 또는 제2다이오드를 포함하여 구성된 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 제1실시예의 ESD 보호회로 구성도.
Claims (5)
- 내부회로의 입력단과 접지단 사이에 연결되는 제1쇼트키 다이오드와, 상기 내부회로의 출력단과 접지단 사이에 연결되는 제2쇼트키 다이오드와, 상기 내부회로의 입력단과 전원단 사이에 직렬료 연결되는 제3쇼트키 다이오드 및 제1커패시터와, 상기 내부회로의 출력단과 전원단 사이에 직렬로 연결되는 제4쇼트키 다이오드 및 제2커패시터를 포함하여 구성됨을 특징으로 하는 ESD 보호회로.
- 제1항에 있어서, 제1, 제2커패시터 대신에 제1, 제2다이오드를 연결함을 특징으로 하는 ESD 보호회로.
- 제1항 또는 제2항에 있어서, 제1, 제2쇼트키 다이오드는 에노드가 접지단에 연결되고 캐소드는 입력단 또는 출력단에 연결되고, 제3, 제4쇼트키 다이오드는 에노드가 입력단 또는 출력단에 연결되고 캐소우드가 제1 또는 제2캐패시터에 연결되거나, 제3, 제4쇼트키 다이오드는 에노드가 입력단 또는 출력단에 연결되고 캐소우드가 제1 또는 제2다이오드의 캐소우드에 연결되고 상기 제1, 제2다이오드의 애노드는 전원단에 연결됨을 특징으로 하는 ESD 보호회로.
- 제2항에 있어서, 제3쇼트키 다이오드와 제1다이오드 또는 제4쇼트키 다이오드와 제2다이오드의 구성은 P형 반도체 기판의 소정 부분에 고농도 N형 불순물 확산영역이 형성되고 상기 고농도 N형 불순물 확산영역상에 서로 격리되어 제1, 제2N형 에피층이 형성되어, 상기 제1N형 에피충에 서로 격리되어 제2, 제3P형 불순물을 확산영역이 형성되어 쇼트키 다이오드가 형성되고, 상기 제2N형 에피층에 제4P형 불순물 확산영역이 형성되어 PN접합 다이오드가 형성되어 상기 쇼트키 다이오드에는 내부회로의 입력단 또는 출력단에 연결되는 금속패드가 형성되고, PN접합 다이오드에는 정전압원이 인가되는 금속패드가 형성됨을 특징으로 하는 ESD 보호회로.
- 제4항에 있어서, 금속패드는 티타늄-텅스턴 합금과 알루미늄이 적충되어 형성되고, 쇼트키 다이오드 및 PN접합 다이오드와 상기 티타늄-텅스텐 합금 사이에는 플라티늄 실리사이드가 형성됨을 특징으로 하는 ESD 보호회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020667A KR0179165B1 (ko) | 1995-07-13 | 1995-07-13 | 이에스디 보호회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950020667A KR0179165B1 (ko) | 1995-07-13 | 1995-07-13 | 이에스디 보호회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008554A true KR970008554A (ko) | 1997-02-24 |
| KR0179165B1 KR0179165B1 (ko) | 1999-03-20 |
Family
ID=19420571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950020667A KR0179165B1 (ko) | 1995-07-13 | 1995-07-13 | 이에스디 보호회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179165B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455018B1 (ko) * | 2001-12-31 | 2004-11-06 | 파츠닉(주) | 알루미늄 전해 콘덴서 고압용 전해액 |
| KR100621273B1 (ko) * | 1997-12-31 | 2007-03-02 | 실리코닉스 인코퍼레이티드 | 정전 방전 보호회로 |
| KR20230055690A (ko) * | 2021-10-19 | 2023-04-26 | 지에프텍 주식회사 | 소손 시 동작 유지를 위한 커패시터 뱅크 |
-
1995
- 1995-07-13 KR KR1019950020667A patent/KR0179165B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100621273B1 (ko) * | 1997-12-31 | 2007-03-02 | 실리코닉스 인코퍼레이티드 | 정전 방전 보호회로 |
| KR100455018B1 (ko) * | 2001-12-31 | 2004-11-06 | 파츠닉(주) | 알루미늄 전해 콘덴서 고압용 전해액 |
| KR20230055690A (ko) * | 2021-10-19 | 2023-04-26 | 지에프텍 주식회사 | 소손 시 동작 유지를 위한 커패시터 뱅크 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179165B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5675469A (en) | Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit | |
| JPH07283405A (ja) | 半導体装置の保護回路 | |
| KR100222078B1 (ko) | 최소면적에 형성되는 정전기 보호 회로 | |
| JPS6132464A (ja) | Ｃｍｏｓ型集積回路装置 | |
| US20020020880A1 (en) | Esd protection circuit immune to latch-up during circuit operation | |
| JPH03501669A (ja) | ラツチアツプ保護回路を有する集積回路 | |
| TWI665805B (zh) | 靜電放電保護裝置及其應用 | |
| KR930003381A (ko) | 전압 리미터 회로를 갖는 반도체 집적 회로 | |
| JPS6365665A (ja) | 相補型ｍｉｓ集積回路の静電気保護装置 | |
| KR970008554A (ko) | 이에스디(esd) 보호회로 | |
| JPH0282533A (ja) | バイポーラ・トランジスタ | |
| JPH09181267A (ja) | Ｅｓｄ保護回路 | |
| US7885046B1 (en) | Low capacitance ESD protection structure for high speed input pins | |
| JPS63501667A (ja) | モノリシツク集積化半導体装置 | |
| JPS58121663A (ja) | 半導体集積回路装置 | |
| JPH0478162A (ja) | 集積回路用保護装置 | |
| KR970053825A (ko) | 정전기 보호회로 | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| JP2870450B2 (ja) | 半導体集積回路装置 | |
| JPS60254651A (ja) | Ｃｍｏｓ回路の入力保護回路 | |
| JPH06151716A (ja) | 半導体集積回路装置 | |
| JPH0342680Y2 (ko) | ||
| JPH0440867B2 (ko) | ||
| JPS58186959A (ja) | 半導体装置 | |
| JPH04312967A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |