CN103715273A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103715273A
CN103715273A CN201310464808.0A CN201310464808A CN103715273A CN 103715273 A CN103715273 A CN 103715273A CN 201310464808 A CN201310464808 A CN 201310464808A CN 103715273 A CN103715273 A CN 103715273A
Authority
CN
China
Prior art keywords
region
semiconductor device
type
state
impurity concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310464808.0A
Other languages
English (en)
Other versions
CN103715273B (zh
Inventor
大月咏子
贞松康史
吉浦康博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103715273A publication Critical patent/CN103715273A/zh
Application granted granted Critical
Publication of CN103715273B publication Critical patent/CN103715273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Abstract

本发明提供一种半导体装置。在半导体装置(1)中，在半导体衬底(2)的一个主表面侧形成有二极管的正极(3)。以与该正极(3)外周隔开距离而包围正极(3)的方式，形成有保护环(4)。正极(3)具有p+型扩散区域(3a)、p一型区域(1la)以及正极电极(8)。p一型区域(1la)形成在位于正极(3)的外周侧的末端部。p一型区域(1la)作为电阻相对较高的区域，以由p+型扩散区域(3a)夹持的方式形成。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别地，涉及一种具有二极管的电力用高耐压的半导体装置。
背景技术
近年，在工业用电力装置等领域中使用逆变器装置。在逆变器装置中通常使用商用电源（交流电源）。因此，逆变器装置由将交流电源一度变换（顺向变换）为直流的变换器部分、平滑电路部分、以及将直流电压变换（反向变换）为交流的逆变器部分构成。作为逆变器部分中的主要功率元件，主要使用能够比较高速地进行开关动作的绝缘栅型晶体管（Insulated Gate Bipolar Transistor，以下记作“IGBT”）。
逆变器装置的负载多为感应电动机（电感性负载型的电动机）。该电感性负载与上支路元件和下支路元件的中间电位点连接，流过电感性负载的电流方向为正和负两个方向。因此，为了使流过电感性负载的电流从负载连接端向高电位的电源侧返回，或从负载连接端向接地侧流动，而需要用于使该电流在电感性负载和支路元件的闭合电路间回流的续流二极管。
在逆变器装置中，通常使IGBT作为开关元件而动作，通过反复形成断开状态和接通状态，从而对电能进行控制。在针对电感性负载的逆变器电路的开关动作中，经过接通过程而形成接通状态，另一方面，经过断开过程而形成断开状态。所谓接通过程，是指IGBT从断开状态向接通状态转变，所谓断开过程，是指IGBT从接通状态向断开状态转变。在IGBT为接通的状态下，在二极管中不流过电流，二极管处于断开状态。另一方面，在IGBT为断开的状态下，在二极管中流过电流，二极管处于接通状态。
下面，对现有的二极管的构造及其动作进行说明。在现有的二极管中，在n型低浓度的半导体衬底的一个主表面侧，形成有包含p型扩散区域的正极。在半导体衬底的另一个主表面侧，形成有包含n+型高浓度区域的负极。为了在负极和正极之间施加了电压的状态下确保二极管的耐压性，作为二极管，通常广泛使用具有保护环（p型区域）的二极管。保护环形成为，与正极（p型扩散区域）的外周隔开距离而包围正极，从而缓和正极的外周侧的末端部的电场。
在正极和负极之间沿正方向施加高电压的接通状态下，在半导体衬底中的n型区域（漂移层）中积蓄大量的载流子。另一方面，在正极和负极之间沿反方向施加高电压的断开时（反向恢复时），通过使在漂移层中积蓄的载流子排出，从而流过反向恢复电流（恢复电流）。此时，由于以大电流向二极管施加高电压，所以伴随着大功率消耗而发热。其成为阻碍高速开关的原因之一。
此外，作为公开了具有二极管的电力用半导体装置的文献，存在例如日本特表2011－514674号公报、日本特开2000－114550号公报、日本特开2003－101039号公报以及日本特开平07－221326号公报。
但是，在现有的半导体装置中存在下述问题。在二极管处于接通状态时，载流子不仅扩散并积蓄至正极正下方的漂移层区域，还会扩并积蓄至保护环正下方的漂移层区域。
另一方面，在从接通状态向断开状态变换时，积蓄在漂移层中的载流子从正极或负极排出等而最终湮灭。此时，积蓄在正极正下方的漂移层区域中的载流子（空穴）以及积蓄在保护环正下方的漂移层区域中的载流子（空穴）这两者，流入至正极的p型扩散区域中。特别地，在正极的末端部，空穴集中地流入。因此，在正极的末端部处，电场集中而温度上升，可能破坏二极管。
发明内容
本发明就是为了解决上述问题而提出的，其目的是提供一种半导体装置，该半导体装置能够抑制电流向正极的末端部汇集。
本发明所涉及的半导体装置具有半导体衬底、正极、保护环以及负极。半导体衬底具有彼此相对的第1主表面以及第2主表面。正极形成在半导体衬底的第1主表面侧。保护环以与正极的外周隔开距离而包围正极的方式，形成在半导体衬底的第1主表面侧。负极形成在半导体衬底的第2主表面侧。正极在位于外周侧的末端部，具有杂质浓度相对较高的区域和杂质浓度相对较低的区域。
根据本发明所涉及的半导体装置，可以抑制电流向二极管中的正极的末端部汇集。
通过下述可参照附图进行理解的针对本发明的详细说明，可以明确理解本发明的上述及其它目的、特征、状况以及优点。
附图说明
图1是本发明的实施方式1所涉及的具有二极管的电力用半导体装置的剖面图。
图2是表示在本实施方式中用于对半导体装置的接通动作进行说明的载流子的流动的剖面图。
图3是表示在本实施方式中用于对半导体装置的断开动作进行说明的载流子的流动的剖面图。
图4是对比例所涉及的具有二极管的电力用半导体装置的剖面图。
图5是表示在对比例所涉及的具有二极管的电力用半导体装置中，用于对断开动作进行说明的载流子的动作的剖面图。
图6是表示在对比例所涉及的具有二极管的电力用半导体装置中，从接通状态变为断开状态时的电流、电压以及温度随时间的变化的曲线图。
图7是表示在本实施方式中用于说明作用效果的载流子流动的剖面图。
图8是本发明的实施方式2所涉及的具有二极管的电力用半导体装置的剖面图。
图9是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
图10是本发明的实施方式3所涉及的具有二极管的电力用半导体装置的剖面图。
图11是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
图12是本发明的实施方式4所涉及的具有二极管的电力用半导体装置的剖面图。
图13是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
图14是本发明的实施方式5所涉及的具有二极管的电力用半导体装置的剖面图。
图15是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
图16是本发明的实施方式6所涉及的具有二极管的电力用半导体装置的剖面图。
图17是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
图18是本发明的实施方式7所涉及的具有二极管的电力用半导体装置的剖面图。
图19是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
图20是本发明的实施方式8所涉及的具有二极管的电力用半导体装置的剖面图。
图21是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
图22是本发明的实施方式9所涉及的具有二极管的电力用半导体装置的剖面图。
图23是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
图24是本发明的实施方式10所涉及的具有二极管的电力用半导体装置的剖面图。
图25是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
图26是本发明的实施方式11所涉及的具有二极管的电力用半导体装置的剖面图。
图27是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
图28是本发明的实施方式12所涉及的具有二极管的电力用半导体装置的剖面图。
图29是表示在本实施方式中用于说明作用效果的从接通状态变为断开状态时的载流子的流动的剖面图。
具体实施方式
实施方式1
对本发明的实施方式1所涉及的具有二极管的电力用半导体装置进行说明。如图1所示，在半导体装置1中，在n-型低浓度的半导体衬底2的一个主表面侧，形成有二极管的正极3。以与该正极3的外周隔开距离而包围正极3的方式，形成有保护环4。正极3具有p+型扩散区域3a、p-型区域11a以及正极电极8。保护环4具有p+型区域4a。另一方面，在半导体衬底2的另一个主表面侧，形成有负极6。负极6具有n+型高浓度区域6a。
对正极3的构造进行详细说明。p-型区域11a形成在位于正极3的外周侧的末端部。作为电阻相对较高的区域，p-型区域11a以由p+型扩散区域3a夹持的方式形成。p+型扩散区域3a以及p-型区域11a形成为各自从一个主表面贯入相同的深度。所谓相同的深度，并不严格指相同的深度，其包含制造上的误差。另外，p-型区域11a的表面由绝缘膜7覆盖。
p-型区域11a的杂质浓度设定为比p+型扩散区域3a的杂质浓度低。p+型扩散区域3a的杂质浓度例如设为1×1016/cm3～1×1018/cm3程度。p-型区域11a的杂质浓度例如设为1×1014/cm3～1×1016/cm3程度。此外，n-型低浓度的半导体衬底2的杂质浓度例如设为1×1013/cm3～1×1014/cm3程度。另外，n+型高浓度区域6a的杂质浓度例如设为1×1018/cm3～1×1020/cm3程度。
下面，对上述半导体装置的动作进行说明。在逆变器电路中的二极管中，与IGBT的开关动作相对应而使接通状态和断开状态交替重复。在IGBT接通的状态下，二极管处于断开状态，在IGBT断开的状态下，二极管处于接通状态。
在二极管的正极3和负极6之间沿正方向施加高电压的接通状态下，如图2所示，在半导体衬底2的n-型区域（漂移层）中积蓄有大量的载流子。即，空穴从p+型扩散区域3a注入半导体衬底2的漂移层，并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。
然后，如果在二极管的正极3和负极6之间沿反方向施加高电压，则二极管从接通状态变为断开状态。如图3所示，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出。另外，一部分电子和空穴重新结合而湮灭，所注入的载流子最终湮灭而成为断开状态。
在上述半导体装置1的正极3的末端部，形成有杂质浓度相对较低的p-型区域11a。由此，可以使正极3的末端部的电场集中得到缓和。对于这一点，结合对比例所涉及的半导体装置进行说明。
在对比例所涉及的半导体装置中，除了正极没有形成杂质浓度与p+型扩散区域3a不同的p-型区域11a这一点之外，具有与上述半导体装置相同的构造。
如图4所示，在半导体装置101中，在半导体衬底102的一个主表面侧形成有二极管的正极103。以与该正极103的外周隔开距离而包围正极103的方式，形成有保护环104。正极103具有p+型扩散区域103a。保护环104具有p+型区域104a。另一方面，在半导体衬底102的另一个主表面侧，形成有负极106。负极106具有n+型高浓度区域106a。
下面，对对比例所涉及的半导体装置的动作进行说明。首先，在二极管的正极103和负极106之间沿正方向施加高电压的接通状态下，空穴从p+型扩散区域103a注入半导体衬底102的n型区域（漂移层），并且，电子从n+型高浓度区域106a注入半导体衬底102的漂移层。
然后，在二极管的正极103和负极106之间沿反方向施加高电压，二极管从接通状态变为断开状态。此时，接通状态下积蓄在漂移层中的载流子中的电子从负极106排出、空穴从正极103排出等，所注入的载流子最终湮灭。
此时，积蓄在正极103正下方的漂移层中的载流子（空穴）、以及积蓄在保护环104正下方的漂移层中的载流子（空穴）这两者，流入至正极103的p+型扩散区域103a中（反向恢复电流）。因此，特别地，在保护环104的p+型区域104a附近的p+型扩散区域103a的末端部（虚线框115）处，电流汇集。
在这里，在图6中示出二极管从接通状态变为断开状态时流过二极管的电流、电压以及二极管温度各自随时间的变化。如图6所示，在从接通状态变为断开状态时，在二极管中流过反向恢复电流（恢复电流）（参照实线的曲线图）。此时，载流子（空穴）集中地流入至p+型扩散区域103a的末端部（虚线框115）。因此，在正极的末端部处，电场集中，二极管的温度上升（参照单点划线的曲线图）。其结果，可能破坏二极管。
相对于对比例所涉及的半导体装置，在上述半导体装置中，在正极3的末端部形成有p+型扩散区域3a和p-型区域11a。p-型区域11a的杂质浓度比p+型扩散区域3a的杂质浓度低，作为与p+型扩散区域3a相比电阻较高的区域，p-型区域11a以由p+型扩散区域3a夹持的方式形成。另外，p-型区域11a形成为从一个主表面贯入与p+型扩散区域3a相同的深度。
由此，如图7所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b）分散为至少2处。通过使电流集中流入的部位分散，从而使得电场集中也得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
实施方式2
对本发明的实施方式2所涉及的具有二极管的电力用半导体装置进行说明。
如图8所示，正极3具有p+型扩散区域3a和p++型区域12a。p++型区域12a作为电阻相对较低的区域，形成在正极3的末端部。p++型区域12a配置为，由p+型扩散区域3a从配置有保护环4的一侧、和与配置有保护环4的一侧相反那一侧夹持。
p+型扩散区域3a以及p++型区域12a形成为各自从一个主表面贯入相同的深度。所谓相同的深度，并不严格指相同的深度，而是包含制造上的误差。p++型区域12a的杂质浓度设定为，比p+型扩散区域3a的杂质浓度高。p++型区域12a的杂质浓度例如设为1×1018/cm3～1×1020/cm3程度。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管为接通状态下，空穴从p+型扩散区域3a注入半导体衬底2的n-型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置中的正极3的末端部，形成有p+型扩散区域3a和p++型区域12a。p++型区域12a的杂质浓度与p+型扩散区域3a的杂质浓度相比较高，作为与p+型扩散区域3a相比电阻较低的区域，p++型区域12a以由p+型扩散区域3a夹持的方式形成。另外，p++型区域12a和p+型扩散区域3a形成为，各自从一个主表面贯入相同的深度。即，在二极管的正极3的末端部，配置有电阻相对较低的区域（p++型区域12a）和较高的区域（p+型扩散区域3a）。
由此，如图9所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b）分散为至少2处。通过使电流集中流入的部位分散，从而使电场集中也得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
实施方式3
对本发明的实施方式3所涉及的具有二极管的电力用半导体装置进行说明。
如图10所示，正极3具有p+型扩散区域3a和p-型区域11b。p-型区域11b作为电阻相对较高的区域，形成在正极3中的末端部。p-型区域11b以由p+型扩散区域3a从侧方和下方包围的方式，形成为从一个主表面贯入至比p+型扩散区域3a浅的区域。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同的部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管处于接通状态时，空穴从p+型扩散区域3a注入半导体衬底2的n型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置中的正极3的末端部，形成有p+型扩散区域3a和p-型区域11b。p-型区域11b的杂质浓度比p+型扩散区域3a的杂质浓度低，p-型区域11b作为与p+型扩散区域3a相比电阻较高的区域，以由p+型扩散区域3a从下方和侧方包围的方式，形成为从一个主表面贯入至比p+型扩散区域3a浅的区域。即，在二极管的正极3的末端部，配置有电阻相对较低的区域（p+型扩散区域3a）和较高的区域（p-型区域11b）。
由此，如图11所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b）分散为至少2处。通过使电流集中流入的部位分散，从而使得电场集中也得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
实施方式4
对本发明的实施方式4所涉及的具有二极管的电力用半导体装置进行说明。
如图12所示，正极3具有p+型扩散区域3a和p++型区域12b。p++型区域12b作为电阻相对较低的区域，形成在正极3的末端部。p++型区域12b以由p+型扩散区域3a从侧方和下方包围的方式，形成为从一个主表面贯入至比p+型扩散区域3a浅的区域。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同的部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管处于接通状态时，空穴从p+型扩散区域3a注入半导体衬底2的n型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置中的正极3的末端部，形成有p+型扩散区域3a和p++型区域12b。p++型区域12b的杂质浓度比p+型扩散区域3a的杂质浓度高，p++型区域12b作为与p+型扩散区域3a相比电阻较低的区域，以由p+型扩散区域3a从下方和侧方包围的方式，形成为从一个主表面贯入至比p+型扩散区域3a浅的区域。即，在二极管的正极3的末端部，配置有电阻相对较低的区域（p++型区域12b）和较高的区域（p+型扩散区域3a）。
由此，如图13所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b），分散为至少2处。通过使电流集中流入的部位分散，从而使得电场集中也得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
实施方式5
对本发明的实施方式5所涉及的具有二极管的电力用半导体装置进行说明。
如图14所示，正极3具有p+型扩散区域3a和p-型区域11c。p-型区域11c作为电阻相对较高的区域，形成在正极3的末端部。p-型区域11c配置为，由p+型扩散区域3a从配置有保护环4的一侧、和与配置有保护环4的一侧相反那一侧夹持。
另外，p-型区域11c以与p+型扩散区域3a相比进一步向下方凸出的方式，形成为从一个主表面贯入至比p+型扩散区域3a更深的区域。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同的部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管处于接通状态时，空穴从p+型扩散区域3a注入半导体衬底2的n型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置中的正极3的末端部，形成有p+型扩散区域3a和p-型区域11c。p-型区域11c的杂质浓度比p+型扩散区域3a的杂质浓度低，作为与p+型扩散区域3a相比电阻较高的区域，p-型区域11c以与p+型扩散区域3a相比进一步向下方凸出的方式形成。即，在二极管的正极3的末端部，配置有电阻相对较低的区域（p+型扩散区域3a）和较高的区域（p-型区域11c）。
由此，如图15所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b）分散为至少2处。通过使电流集中流入的部位分散，从而使得电场集中也得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
另外，在上述正极3的末端部形成有p-型区域11c，p-型区域11c对二极管的正向电压（VF）产生影响。所谓正向电压，是指流过正方向电流时的二极管的正极和负极间的电压降，如果使p-型区域11c的杂质浓度降低，则正向电压存在升高的倾向。
在上述半导体装置中，即使不过度降低p-型区域11c的杂质浓度，通过使p-型区域11c形成为从一个主表面贯入至比p+型扩散区域3a深的区域，从而也能够实现断开时的电流分散，同时抑制正向电压变高。
实施方式6
对本发明的实施方式6所涉及的具有二极管的电力用半导体装置进行说明。
如图16所示，正极3具有p+型扩散区域3a和p++型区域12c。p++型区域12c作为电阻相对较低的区域，形成在正极3的末端部。p++型区域12c以与p+型扩散区域3a相比进一步向下方凸出的方式，形成为从一个主表面贯入至比p+型扩散区域3a更深的区域。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同的部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管处于接通状态时，空穴从p+型扩散区域3a注入半导体衬底2的n型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置中的正极3的末端部，形成有p+型扩散区域3a和p++型区域12c。p++型区域12c的杂质浓度比p+型扩散区域3a的杂质浓度高，作为与p+型扩散区域3a相比电阻较低的区域，p++型区域12c以与p+型扩散区域3a相比进一步向下方凸出的方式，形成为从一个主表面贯入至比p+型扩散区域3a更深的区域。即，在二极管的正极3的末端部，配置有电阻相对较低的区域（p++型区域12c）和较高的区域（p+型扩散区域3a）。
由此，如图17所示，在二极管从接通状态变为断开状态时，正极3中使电流集中流入的部位（虚线框15a、15b）分散为至少2处。通过使电流集中流入的部位分散，从而使得电场集中也得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
另外，在上述正极的末端部形成有p++型区域12c，p++型区域12c对由反向恢复电流引起的反向恢复损耗（恢复损耗）产生影响。如果提高p++型区域12c的杂质浓度，则恢复损耗存在增加的倾向。
在上述半导体装置中，即使不过度提高p++型区域12c的杂质浓度，通过使p++型区域12c形成为从一个主表面贯入至比p+型扩散区域3a更深的区域，从而也能够实现断开时的电流分散，同时抑制恢复损耗增加。
实施方式7
对本发明的实施方式7所涉及的具有二极管的电力用半导体装置进行说明。
如图18所示，正极3具有p+型扩散区域3a和p-型区域11d。作为电阻相对较高的区域，在正极3的末端部形成有多个p-型区域11d。多个p-型区域11d配置为，各自由p+型扩散区域3a从配置有保护环4的一侧、和与配置有保护环4的一侧相反那一侧夹持。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同的部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管处于接通状态时，空穴从p+型扩散区域3a注入半导体衬底2的n型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置中的正极3的末端部，形成有p+型扩散区域3a和多个p-型区域11d。p-型区域11d的杂质浓度比p+型扩散区域3a的杂质浓度低，作为与p+型扩散区域3a相比电阻较高的区域，多个p-型区域11d形成为各自由p+型扩散区域3a夹持。即，在二极管的正极3的末端部，配置有电阻相对较低的区域（p+型扩散区域3a）和较高的多个区域（p-型区域11d）。
由此，如图19所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b、15c）分散为至少3处。通过使电流集中流入的部位进一步分散，从而使得电场集中进一步得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
实施方式8
对本发明的实施方式8所涉及的具有二极管的电力用半导体装置进行说明。
如图20所示，正极3具有p+型扩散区域3a和p++型区域12d。p++型区域12d作为电阻相对较低的区域，在正极3的末端部形成有多个。多个p++型区域12d配置为，各自由p+型扩散区域3a从配置有保护环4的一侧、和与配置有保护环4的一侧相反那一侧夹持。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同的部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管处于接通状态时，空穴从p+型扩散区域3a注入半导体衬底2的n型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置的正极的末端部，形成有p+型扩散区域3a和多个p++型区域12d。p++型区域12d的杂质浓度比p+型扩散区域3a的杂质浓度高，作为与p+型扩散区域3a相比电阻较低的区域，多个p++型区域12d形成为各自由p+型扩散区域3a夹持。即，在二极管的正极3的末端部，配置有电阻相对较高的区域（p+型扩散区域3a）和较低的多个区域（p++型区域12d）。
由此，如图21所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b、15c）分散为至少3处。通过使电流集中流入的部位进一步分散，从而使得电场集中也进一步得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
实施方式9
对本发明的实施方式9所涉及的具有二极管的电力用半导体装置进行说明。
如图22所示，正极3具有p+型扩散区域3a和p-型区域11e。p-型区域11e作为电阻相对较高的区域，在正极3中的末端部形成有多个。多个p-型区域11e以各自由p+型扩散区域3a从侧方和下方包围的方式，形成为从一个主表面贯入至比p+型扩散区域3a浅的区域。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同的部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管处于接通状态时，空穴从p+型扩散区域3a注入半导体衬底2的n型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置中的正极3的末端部，形成有p+型扩散区域3a和多个p-型区域11e。p-型区域11e的杂质浓度比p+型扩散区域3a的杂质浓度低，作为与p+型扩散区域3a相比电阻较高的区域，多个p-型区域11e形成为各自由p+型扩散区域3a从下方和侧方包围。即，在二极管的正极3的末端部，配置有电阻相对较低的区域（p+型扩散区域3a）和较高的多个区域（p-型区域11e）。
由此，如图23所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b、15c）分散为至少3处。通过使电流集中流入的部位进一步分散，从而使得电场的集中也进一步得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
实施方式10
对本发明的实施方式10所涉及的具有二极管的电力用半导体装置进行说明。
如图24所示，正极3具有p+型扩散区域3a和p++型区域12e。p++型区域12e作为电阻相对较低的区域，在正极3的末端部形成有多个。多个p++型区域12e以各自由p+型扩散区域3a从侧方和下方包围的方式，形成为从一个主表面贯入至比p+型扩散区域3a浅的区域。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同的部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管处于接通状态时，空穴从p+型扩散区域3a注入半导体衬底2的n型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置中的正极3的末端部，形成有p+型扩散区域3a和多个p++型区域12e。p++型区域12e的杂质浓度比p+型扩散区域3a的杂质浓度高，作为与p+型扩散区域3a相比电阻较低的区域，多个p++型区域12e形成为各自由p+型扩散区域3a从下方和侧方包围。即，在二极管的正极3的末端部，配置有电阻相对较低的多个区域（p++型区域12e）和较高的区域（p+型扩散区域3a）。
由此，如图25所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b、15c）分散为至少3处。通过使电流集中流入的部位进一步分散，从而使得电场集中也进一步得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
实施方式11
对本发明的实施方式11所涉及的具有二极管的电力用半导体装置进行说明。
如图26所示，正极3具有p+型扩散区域3a和p-型区域11f。p-型区域11f作为电阻相对较高的区域，在正极3的末端部形成有多个。多个p-型区域11f以与p+型扩散区域3a相比进一步向下方凸出的方式，形成为各自从一个主表面贯入至比p+型扩散区域3a深的区域。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同的部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管处于接通状态时，空穴从p+型扩散区域3a注入半导体衬底2的n型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置中的正极3的末端部，形成有p+型扩散区域3a和多个p-型区域11f。p-型区域11f的杂质浓度比p+型扩散区域3a的杂质浓度低，作为与p+型扩散区域3a相比电阻较高的区域，多个p-型区域11f各自形成为与p+型扩散区域3a相比进一步向下方凸出。即，在二极管的正极3的末端部，配置有电阻相对较低的区域（p+型扩散区域3a）和较高的多个区域（p-型区域11f）。
由此，如图27所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b、15c）分散为至少3处。通过使电流集中流入的部位进一步分散，从而使得电场集中进一步得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
实施方式12
对本发明的实施方式12所涉及的具有二极管的电力用半导体装置进行说明。
如图28所示，正极3具有p+型扩散区域3a和p++型区域12f。p++型区域12f作为电阻相对较低的区域，在正极3的末端部形成有多个。多个p++型区域12f以与p+型扩散区域3a相比进一步向下方凸出的方式，形成为各自从一个主表面贯入至比p+型扩散区域3a更深的区域。此外，其它结构由于与图1所示的半导体装置相同，所以对于相同的部件标注相同的标号，省略其说明。
下面，对上述半导体装置的动作进行简单说明。首先，在二极管处于接通状态时，空穴从p+型扩散区域3a注入半导体衬底2的n型区域（漂移层），并且，电子从n+型高浓度区域6a注入半导体衬底2的漂移层。另一方面，在从接通状态变为断开状态时，接通状态下积蓄在漂移层中的载流子中的电子从负极6排出、空穴从正极3排出，变为断开状态。
在上述半导体装置中的正极3的末端部，形成有p+型扩散区域3a和多个p++型区域12f。p++型区域12f的杂质浓度比p+型扩散区域3a的杂质浓度高，多个p++型区域12f分别形成为与p+型扩散区域3a相比进一步向下方凸出。即，在二极管的正极3的末端部，配置有电阻相对较低的多个区域（p++型区域12f）和较高的区域（p+型扩散区域3a）。
由此，如图29所示，在二极管从接通状态变为断开状态时，正极3中电流集中流入的部位（虚线框15a、15b、15c）分散为至少3处。通过使电流集中流入的部位进一步分散，从而使得电场集中也进一步得到缓和。其结果，可以抑制二极管的温度上升，可以防止破坏二极管。
此外，在上述的各实施方式中，对于在正极3的末端部处，p-型区域11a～11f或p++型区域12a～12f从半导体衬底的主表面贯入规定深度而形成的情况进行了说明，但只要在使二极管从接通状态变为断开状态时，能够使电流集中流入的部位分散即可，并不限于上述的各配置。
对本发明进行了详细说明，但这些仅用于例示，并不作为限定，应明确地理解发明的范围是由所附的权利要求书解释的。
本发明可以有效地用于具有二极管的电力用半导体装置。

Claims (10)

1.一种半导体装置，其具有：
第1导电型的半导体衬底，其具有彼此相对的第1主表面及第2主表面；
正极，其形成在所述半导体衬底的所述第1主表面侧；
保护环，其以与所述正极的外周隔开距离而包围所述正极的方式，形成在所述半导体衬底的所述第1主表面侧；以及
第1导电型的负极，其形成在所述半导体衬底的所述第2主表面侧，
所述正极在位于所述外周侧的末端部，具有杂质浓度相对较高的区域和杂质浓度相对较低的区域。
2.根据权利要求1所述的半导体装置，其中，
在所述正极的所述末端部，
作为所述杂质浓度相对较高的区域以及所述杂质浓度相对较低的区域中的一个区域，从所述半导体衬底的所述第1主表面以第1深度而形成具有第1杂质浓度的第2导电型的第1杂质区域，
作为所述杂质浓度相对较高的区域以及所述杂质浓度相对较低的区域中的另一个区域，从所述半导体衬底的所述第1主表面以第2深度，而形成具有与所述第1杂质浓度不同的第2杂质浓度的第2导电型的第2杂质区域。
3.根据权利要求2所述的半导体装置，其中，
所述第1深度和所述第2深度为相同的深度，
所述第2杂质区域以由所述第1杂质区域夹持的方式形成。
4.根据权利要求3所述的半导体装置，其中，
所述第2杂质区域形成有多个，
多个所述第2杂质区域在将所述正极和所述保护环连结的方向上彼此隔开距离而配置，
多个所述第2杂质区域以各自由所述第1杂质区域夹持的方式形成。
5.根据权利要求2所述的半导体装置，其中，
所述第2深度比所述第1深度浅，
所述第2杂质区域以由所述第1杂质区域从下方和侧方包围的方式形成。
6.根据权利要求5所述的半导体装置，其中，
所述第2杂质区域形成有多个，
多个所述第2杂质区域在将所述正极和所述保护环连结的方向上彼此隔开距离，
多个所述第2杂质区域以各自由所述第1杂质区域从下方和侧方包围的方式形成。
7.根据权利要求2所述的半导体装置，其中，
所述第2深度比所述第1深度深，
所述第2杂质区域以与所述第1杂质区域相比进一步向下方凸出的方式形成。
8.根据权利要求7所述的半导体装置，其中，
所述第2杂质区域形成有多个，
多个所述第2杂质区域在将所述正极和所述保护环连结的方向上彼此隔开距离而配置，
多个所述第2杂质区域各自以与所述第1杂质区域相比进一步向下方凸出的方式形成。
9.根据权利要求2所述的半导体装置，其中，
所述第2杂质浓度比所述第1杂质浓度低。
10.根据权利要求2所述的半导体装置，其中，
所述第2杂质浓度比所述第1杂质浓度高。
CN201310464808.0A 2012-10-02 2013-10-08 半导体装置 Active CN103715273B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012220488A JP6029411B2 (ja) 2012-10-02 2012-10-02 半導体装置
JP2012-220488 2012-10-02

Publications (2)

Publication Number Publication Date
CN103715273A true CN103715273A (zh) 2014-04-09
CN103715273B CN103715273B (zh) 2016-08-31

Family

ID=50276508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310464808.0A Active CN103715273B (zh) 2012-10-02 2013-10-08 半导体装置

Country Status (5)

Country Link
US (1) US9257541B2 (zh)
JP (1) JP6029411B2 (zh)
KR (1) KR101506527B1 (zh)
CN (1) CN103715273B (zh)
DE (1) DE102013219499B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549035A (zh) * 2015-09-16 2017-03-29 富士电机株式会社 半导体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104969359B (zh) * 2013-03-21 2017-10-17 富士电机株式会社 半导体装置
CN105103298B (zh) * 2013-03-31 2019-01-01 新电元工业株式会社 半导体装置
JP2015170667A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体装置
EP3012870A1 (en) * 2014-10-20 2016-04-27 ABB Technology AG Edge termination for high voltage semiconductor devices
JP6314905B2 (ja) * 2015-05-14 2018-04-25 三菱電機株式会社 電力半導体装置
JP7107284B2 (ja) * 2019-07-08 2022-07-27 株式会社デンソー 半導体装置とその製造方法
US20220157951A1 (en) * 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof
EP4152413A1 (en) * 2021-09-15 2023-03-22 Hitachi Energy Switzerland AG Power diode and method for producing a power diode

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221326A (ja) * 1994-02-07 1995-08-18 Fuji Electric Co Ltd プレーナ型半導体素子
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
US6177713B1 (en) * 1998-07-29 2001-01-23 Mitsubishi Denki Kabushiki Kaisha Free wheel diode for preventing destruction of a field limiting innermost circumferential layer
JP2001094095A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
US20030067033A1 (en) * 2001-07-17 2003-04-10 Kabushhiki Kaish Toshiba High withstand voltage semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3522887B2 (ja) 1995-04-20 2004-04-26 株式会社東芝 高耐圧半導体素子
JP2000114550A (ja) * 1998-10-06 2000-04-21 Hitachi Ltd ダイオード及び電力変換装置
JP4469584B2 (ja) * 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP2006173437A (ja) * 2004-12-17 2006-06-29 Toshiba Corp 半導体装置
JP5104166B2 (ja) 2007-09-27 2012-12-19 トヨタ自動車株式会社 ダイオード
US9640609B2 (en) * 2008-02-26 2017-05-02 Cree, Inc. Double guard ring edge termination for silicon carbide devices
JP4743447B2 (ja) 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221326A (ja) * 1994-02-07 1995-08-18 Fuji Electric Co Ltd プレーナ型半導体素子
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
US6177713B1 (en) * 1998-07-29 2001-01-23 Mitsubishi Denki Kabushiki Kaisha Free wheel diode for preventing destruction of a field limiting innermost circumferential layer
JP2001094095A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
US20030067033A1 (en) * 2001-07-17 2003-04-10 Kabushhiki Kaish Toshiba High withstand voltage semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106549035A (zh) * 2015-09-16 2017-03-29 富士电机株式会社 半导体装置
CN106549035B (zh) * 2015-09-16 2021-04-27 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
DE102013219499A1 (de) 2014-04-03
KR101506527B1 (ko) 2015-03-27
KR20140043668A (ko) 2014-04-10
JP6029411B2 (ja) 2016-11-24
JP2014075384A (ja) 2014-04-24
US9257541B2 (en) 2016-02-09
CN103715273B (zh) 2016-08-31
DE102013219499B4 (de) 2020-07-09
US20140091359A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
CN103715273A (zh) 半导体装置
CN104916670B (zh) 半导体装置
CN101587912B (zh) 半导体装置
JP4644730B2 (ja) 半導体装置及びそれを用いた電力変換装置
US9799648B2 (en) Semiconductor device
CN106796938B (zh) 半导体元件
TWI580169B (zh) Rectifier, rectifier configuration and generator for motorized vehicle
CN105321944B (zh) 半导体集成电路装置
JP5229288B2 (ja) 半導体装置およびその制御方法
CN101252129B (zh) 半导体装置
CN103426911A (zh) 半导体装置
US20230106654A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN104465646A (zh) 半导体装置
US9972675B1 (en) Power semiconductor device and method therefor
US20160013299A1 (en) Semiconductor device, drive device for semiconductor circuit, and power conversion device
KR101136782B1 (ko) 초접합 구조를 갖는 전력 반도체 소자
US9306045B2 (en) Semiconductor power device
CN111081705B (zh) 单片集成式半桥功率器件模块
CN102386231A (zh) 半导体装置
US20160013300A1 (en) Semiconductor device, drive device for semiconductor circuit, and power conversion device
KR101574319B1 (ko) 주입 효과를 이용한 전력 반도체 소자
JP6048003B2 (ja) Ｉｇｂｔとダイオードが同一半導体基板に形成されている半導体装置
US20230073864A1 (en) Semiconductor device and method for controlling semiconductor device
WO2014128839A1 (ja) 半導体装置およびそれを用いた電力変換装置
US9147757B2 (en) Power semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant