JP2000114550A - ダイオード及び電力変換装置 - Google Patents

Abstract

(57)【要約】 【課題】ダイオードの臨界ｄｉ／ｄｔを改善する。 【解決手段】アクティブ領域のうち、電極後退領域の不
純物面密度を、電極接触領域の不純物面密度よりも低く
する。 【効果】電極後退領域のキャリア濃度が小さくなり、リ
カバリー時のアクティブ領域端部への局所的な電流集中
がなくなり、高い臨界ｄｉ／ｄｔが得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダイオード及びダ
イオードを用いる電力変換装置に関する。

【０００２】

【従来の技術】ダイオードにおいては、順方向電流が流
れている状態から急激に逆方向電圧が印加されると、し
ばらくの間逆方向に電流が流れる。この逆方向電流はダ
イオードのリカバリー電流といわれる。リカバリー電流
のピーク値（Ｉｒｐ）は、順方向から逆方向状態に移行
するときの電流ｉの時間変化（ｄｉ／ｄｔ）が急激にな
るほど大きくなる。

【０００３】ダイオードはリカバリー時のｄｉ／ｄｔが
過大になると破壊する。一般的に、破壊に至るときのｄ
ｉ／ｄｔの値（以下、「臨界ｄｉ／ｄｔ」と記す）は大
きいことが要求される。プレーナ型ダイオードのリカバ
リー時の破壊は、主としてダイオード表面のターミネー
ション領域に隣接したｐｎ接合端部での局所的な電流集
中により引き起こされるため、電流集中を防止すればリ
カバリー時にダイオードが破壊しにくくなり、臨界ｄｉ
／ｄｔが向上する。

【０００４】このような電流集中を防止し、臨界ｄｉ／
ｄｔを向上する手段として、例えば特開平9−232597 号
公報に記載のように、ダイオード表面のアクティブ領域
全面で一方の半導体層に接触している主電極の端部を、
ダイオード表面のｐｎ接合端部から一定の距離だけ後退
させる技術がある。この場合、主電極と接触しない領域
は主電極に比べて抵抗が大きいので、ｐｎ接合部に隣接
するターミネーション領域へ注入されるキャリアの濃度
が低減する。このためリカバリー時の局所的な電流集中
が防止され、臨界ｄｉ／ｄｔが向上する。

【０００５】

【発明が解決しようとする課題】前述の従来技術により
臨界ｄｉ／ｄｔはある程度大きくできる。しかしなが
ら、ダイオードと共に使用されるスイッチング素子の高
性能化に伴い、さらに大きな臨界ｄｉ／ｄｔが要求され
ているが、従来技術には限界が有り要求に対応できな
い。

【０００６】本発明は、上記のような問題点を考慮して
なされたものであり、ダイオードの臨界ｄｉ／ｄｔの改
善及びそれによる電力変換装置の変換効率の向上やコス
ト低減を目的とする。

【０００７】

【課題を解決するための手段】本発明によるダイオード
は、ｐｎ接合を形成する第１半導体層及び第２半導体層
とを有し、それぞれに第１主電極及び第２主電極が接続
される。さらに、第２半導体層と第２主電極との接触領
域（以下「電極接触領域」と記す）と、第１半導体層と
第２半導体層とのｐｎ接合部との間の領域（以下「電極
後退領域」と記す）にある、第２半導体層の単位面積当
たりの不純物密度（以下「不純物面密度」と記す）を、電
極接触領域の不純物面密度より低くする。ここで不純物
面密度とは、ある領域の投影部に存在する第２半導体層
の不純物の総量を、その領域の面積で除したものであ
る。

【０００８】第２半導体層の電極後退領域の不純物面密
度を低くすると、隣接するターミネーション領域に注入
されるキャリアの量は低減する。このため、リカバリー
時に第２半導体層の端部における局所的な電流集中が防
止される。従って、リカバリー時にダイオードが破壊し
にくくなり、臨界ｄｉ／ｄｔが向上する。

【０００９】ＩＧＢＴなどのスイッチング素子と本発明
を実施したダイオードとからなる並列回路を有する電力
変換装置は、スイッチング素子をオン・オフするときに
ダイオードに流れる電流のｄｉ／ｄｔを少なくとも２５
００Ａ／μｓまで大きくすることができるという特徴を
有する。本特徴によれば、電力変換装置に必要なアノー
ドリアクトルを低減あるいは除去できる。また、本特徴
によりスナバ回路などの保護回路を小さくすることがで
きる。従って、電力変換装置の小型軽量化や変換効率の
向上が可能になる。

【００１０】なお、本発明によれば、スイッチング素子
とダイオードとの並列回路を内蔵する耐圧４０００Ｖ級
以上のモジュールを複数個有し、かつアノードリアクト
ルを備えない電力変換装置が実現できる。本電力変換装
置の構成は、電源電圧1500Ｖ程度以上の高電圧電源で使
用される大容量変換装置を小型軽量化する。

【００１１】

【発明の実施の形態】本実施例のダイオードは、オン状
態において電流が流れるアクティブ領域と、電圧阻止状
態において空乏層を広げ電界強度を緩和するためのター
ミネーション領域を有する。アクティブ領域において
は、低不純物濃度のｎ^- 導電型の半導体層１４の表面
に、オン状態においてキャリア（正孔）を注入するｐ型
半導体層（１１，１９）が設けられる。アクティブ領域
は、このｐ型半導体層（１１，１９）がアノード電極１
６と接触する電極接触領域と、電極接触領域とターミネ
ーション領域との間に位置しｐ型半導体層（１１，１
９）とアノード電極１６の間に絶縁膜１３（例えばＳｉ
Ｏ₂ ）が介在する電極後退領域とを有する。アノード電
極１６は、電極接触領域から絶縁膜１３上に延び、電極
後退領域におけるｐ型半導体層（１１，１９）とは絶縁
膜１３により絶縁され接触しない。すなわち、アノード
電極１６は、ｐ型半導体層の平面方向の端部において、
ｎ^- 導電型の半導体層１４とｐ型半導体層とのｐｎ接合
部よりも内側でｐ型半導体層と接触する。

【００１２】ｐ型半導体層（１１，１９）は、ｎ^- 導電
型の半導体層１４よりも高不純物濃度の複数のｐ⁺ 導電
型の半導体層１１と、ｐ⁺ 導電型の半導体層１１間に位
置しｐ⁺ 導電型の半導体層１１よりも不純物濃度が低く
接合深さが浅いｐ^- 導電型の半導体層１９とからなる。
電極接触領域におけるｐ型半導体層を高不純物濃度層ｐ
⁺ および低不純物濃度層ｐ^- により形成することによ
り、オン電圧をあまり増加させずにリカバリー電流を低
減しダイオードを高速化することができる。

【００１３】電極後退領域におけるｐ型半導体層は、そ
のターミネーション領域側の端部がｐ⁺ 導電型の半導体
層１１であり、その端部と電極接触領域との間がｐ^- 導
電型の半導体層１９である。電極後退領域におけるｐ型
半導体層の表面のほぼ全面がアノード電極１６と絶縁さ
れているので、オン状態において、電極後退領域におけ
るｐ型半導体層（１１，１９）からｎ^- 導電型の半導体
層１４内に注入されるキャリアの量は、電極接触領域に
おけるｐ型半導体層に比べて少ない。さらに、本実施例
においては、電極後退領域に低不純物濃度すなわち高抵
抗のｐ^- 導電型の半導体層１９が有るため、電極後退領
域におけるｐ型半導体層の端部のｐ⁺ 導電型の半導体層
１１のアノード電極との間の電気抵抗が大きくなるの
で、端部のｐ⁺ 導電型の半導体層１１からのキャリア注
入量がかなり抑えられる。

【００１４】なお、この端部におけるｐ⁺ 導電型の半導
体層１１は、リング状であり、電極接触領域におけるｐ
型半導体層（１１，１９）を囲んでいる。このリング状
のｐ⁺ 導電型の半導体層１１は、ターミネーション領域
においていわゆる電界制限リング（以下ＦＬＲ(Field L
imiting Ringの略）と記す）となる複数の同心リング状
のｐ⁺ 導電型の半導体層１１と同様に、電圧阻止状態に
おいて空乏層を広げる作用を持つ。また、ターミネーシ
ョン領域における電極接触領域及び電極後退領域の反対
側の外周部には、アクティブ領域及びターミネーション
領域におけるｐ⁺ 導電型の半導体層１１とｐ^- 導電型の
半導体層１９を囲むように、チャネルストッパとなるリ
ング状のｎ⁺ 層が設けられている。ＦＬＲ及びチャネル
ストッパには、これらの電位均等化のために、公知のダ
イオードのようにそれぞれ電極１８が接触する。ｎ^- 導
電型の半導体層１４においてｐ型半導体層(１１，１９)
形成面とは反対側の表面には、ｎ^- 導電型の半導体層１
４よりも高不純物濃度のｎ⁺ 導電型の半導体層１５が設
けられる。ｎ⁺ 導電型の半導体層１５の表面にはカソー
ド電極１７がオーミックに接触する。ｎ⁺ 導電型の半導
体層１５は、オン状態において、ｎ^- 導電型の半導体層
１４内にキャリア（電子）を注入する。オン状態におい
ては、ｎ⁺ 導電型の半導体層１５から注入された電子と
ｐ型半導体層（１１，１９）から注入された正孔によっ
て、ｎ^- 導電型の半導体層１４は導電率変調され低抵抗
化される。

【００１５】図１のダイオードにおいては、アノード電
極１６に正、カソード電極１７に負の電圧が印加される
ときがオン状態（順方向状態）である。このとき、ｐ⁺
導電型の半導体層１１及びｐ^- 導電型の半導体層１９か
ら正孔が、ｎ⁺ 導電型の半導体層１５から電子が同時に
注入され、ｎ^- 導電型の半導体層１４内は、キャリア濃
度が高まって高注入状態になる。そのため、ｎ^- 導電型
の半導体層１４が低抵抗化し、低い順方向電圧ＶＦが得
られる。これに対して、アノード電極１６に負，カソー
ド電極１７に正の電圧が印加されるとき、ダイオードは
逆方向状態であり、静的には阻止状態になる。しかし、
順方向状態から急激に逆方向状態の電圧が印加されたと
きは、ｎ^- 導電型の半導体層１４内に蓄えられたキャリ
アのうち、正孔がｐ⁺ 導電型の半導体層１１及びｐ^- 導
電型の半導体層１９へ排出され、電子がｎ⁺ 導電型の半
導体層１５へ排出される。このため、しばらくの間リカ
バリー電流が流れる。

【００１６】順方向状態から逆方向状態への電圧の反転
速度が速くなると、すなわちｄｉ／ｄｔが大きくなる
と、キャリアの排出速度が急激になるため、ｎ^- 導電型
の半導体層１４内で局所的な電流集中が発生する。本発
明者の検討によれば、ダイオードを破壊するような電流
集中は、アクティブ領域とターミネーション領域の境界
部で発生しやすい。本実施例は、アクティブ領域とター
ミネーション領域の境界となる電極後退領域の不純物面
密度を、ｐ^- 導電型の半導体層１９を設けて電極接触領
域の不純物面密度より低くし抵抗を大きくすることで、
電流集中を防止する。

【００１７】ここで、不純物面密度とは、アノード電極
側の面における単位面積当たりの、ｐ型半導体層（１
１，１９）を形成するｐ型不純物の総量である。すなわ
ち、単位面積当たりのｐ⁺ 導電型の半導体層１１及びｐ
^- 導電型の半導体層１９を形成するｐ型不純物の総量で
ある。本実施例では、電極接触領域と電極後退領域にお
いて、ｐ⁺ 導電型の半導体層１１及びｐ^- 導電型の半導
体層１９の接合深さ及び不純物濃度分布が同一である
が、電極後退領域におけるｐ^- 導電型の半導体層１９の
幅を電極接触領域におけるｐ^- 導電型の半導体層１９の
幅よりも広くすることにより、電極後退領域における不
純物面密度を電極接触領域よりも低くしている。すなわ
ち、本実施例においては、ｐ型半導体層（１１，１９）
とアノード電極１６の接触部の平面方向の端部と、ｐ型
半導体層の平面方向のターミネーション領域側端部との
間に位置するｐ型半導体層の不純物面密度を、アノード
部分の不純物面密度よりも低くしている。

【００１８】図２は、本発明者が、リカバリー時におけ
るダイオード内部での電流分布を検討した結果を示す。
図２（ａ）はリカバリー時の電流と電圧の波形を示し、
図２（ｂ）と図２（ｃ）はリカバリー電流のピーク値
（Ｉｒｐ）におけるダイオード内部での電流分布であ
る。図２（ｂ）は、図１の実施例である。また図２
（ｃ）は、電極後退領域にｐ^- 導電型の半導体層を設け
ていない従来ダイオードの場合である。なお、各場合と
も、耐圧は４０００Ｖ級，ｎ^- 導電型の半導体層１４の
不純物濃度は１.８×１０¹³cm^-3，同半導体層の厚さ
（接合ＪｌとＪ２間の距離)は５７０μｍである。リカ
バリー時のｄｉ／ｄｔは１５００Ａ／μｓである。

【００１９】本実施例のダイオードでは、アクティブ領
域とターミネーション領域の境界部での電流集中は認め
られず、一様な電流分布が得られている。これに対し
て、従来ダイオードでは、リカバリー時にアクティブ領
域とターミネーション領域の境界部に電流が集中してい
る。このように、実施例のダイオードの電流分布は、従
来とは全く異なっている。

【００２０】本実施例においては、電極接触領域と電極
後退領域のｐ⁺ 導電型の半導体層１１及びｐ^- 導電型の
半導体層１９の接合深さ及び不純物濃度分布を同一とし
た。しかし、必ずしも同一とする必要はなく、電極後退
領域における不純物面密度が電極接触領域よりも低けれ
ば、接合深さ及び不純物濃度分布が異なっていてもよ
い。なお、公知のように、不純物面密度はシート抵抗と
対応関係がある。公知の関係によれば、本実施例の場
合、電極後退領域におけるｐ型半導体層のシート抵抗は
電極接触領域よりも大きくなる。また、アノード電極１
６はｐ⁺ 導電型の半導体層１１とオーミックに接触する
が、ｐ^- 導電型の半導体層１９との接触は、オーミック
型及びショットキー型のいずれでもよい。さらに、以下
の各実施例でも同様であるが、各半導体層の導電型を反
転させても、本実施例の構成は同様の作用・効果があ
る。

【００２１】図３は、本発明の他の実施例を示す。本実
施例は、図１の電極後退領域全体にｐ導電型の半導体層
２０を配置したプレーナダイオードである。この半導体
層２０は、電極後退領域の不純物面密度が電極接触領域
のそれより低くなるように濃度を制御して形成される。
カソード電極側およびターミネーション領域は、図ｌの
実施例と同様の構造を有する。本構造によれば、電極後
退領域のキャリアの注入が、電極接触領域のキャリア注
入と比べて抑えられるため、リカバリー時にアクティブ
領域とターミネーション領域の境界部への電流集中が防
止され、高い臨界ｄｉ／ｄｔが得られる。本実施例にお
いては、電極後退領域におけるｐ型半導体層が全体同じ
接合深さであるので、局所的な電界集中が緩和され、耐
圧を向上することができる。

【００２２】図４は、本発明の別な実施例を示す。本実
施例は、図１の電極接触領域全体にｐ^- 導電型の半導体
層１９よりも高不純物濃度でアノード電極１６とオーミ
ックに接触する、ｐ⁺ 導電型の半導体層２１を配置した
ダイオードである。カソード電極側およびターミネーシ
ョン領域は、図ｌの実施例と同様の構造を有する。本構
造においても、電極後退領域のキャリアの注入が、電極
接触領域のキャリア注入より抑えられるため、リカバリ
ー時のアクティブ領域とターミネーション領域の境界部
への電流集中が防止され、高い臨界ｄｉ／ｄｔが得られ
る。本実施例においては、半導体層２１より電極接触領
域における正孔の注入量が増加する。このため、オン電
圧が低くなる。また、図５のように電極後退領域に複数
のｐ⁺ 半導体層２２とｐ⁺ 半導体層２２よりも低不純物
濃度で浅い接合のｐ^- 導電型の半導体層１９を交互に配
置してもよい。なお、この半導体層２２は、電極後退領
域の不純物面密度が電極接触領域のそれより低くなるよ
うに濃度を制御して形成される。本実施例においては、
図４の実施例と同様にオン電圧が低くなる。さらに、電
極後退領域において、ｐ^- 導電型の半導体層１９の幅
は、阻止状態において両側のｐ⁺ 層（２１，２２）から
広がる空乏層がピンチするような大きさに設定される。
このため、耐圧が向上する。

【００２３】図６は、本発明の他の実施例を示す。これ
は電極後退領域の投影部のｎ型半導体層（１４，２４）
の不純物面密度が、電極接触領域の投影部やターミネー
ション領域のｎ型半導体層（１４，１５）の不純物面密
度より低くなるように、カソード側にｎ⁺ 導電型の半導
体層１５よりも低不純物濃度で接合深さが浅いｎ^- 半導
体層２３を設けたダイオードである。本構造においても
リカバリー時のアクティブ領域とターミネーション領域
の境界部への電流集中が防止され、高い臨界ｄｉ／ｄｔ
が得られる。また、本実施例を前述のアノード側構造と
組み合わせてもよい。

【００２４】図７は、本発明の他の実施例を示す。本実
施例に於いては、電極接触領域と電極後退領域及びター
ミネーション領域の投影部におけるｎ^- 半導体層のキャ
リアライフタイムをそれぞれ制御するものである。具体
的には、電極接触領域投影部のライフタイムτ１より
も、電極後退領域投影部のライフタイムτ２を短くす
る。この時、電極後退領域ではキャリアの再結合が速く
なり、ｎ^- 半導体層１４の蓄積キャリアが減少する。よ
って、リカバリー時のアクティブ領域端部への電流集中
が防止され、高い臨界ｄｉ／ｄｔが得られる。また、タ
ーミネーション領域投影部のライフタイムτ３は、電極
後退領域投影部のライフタイムτ２と同じか、より短い
のが望ましい。

【００２５】以上、いくつかの実施例を示したが、本発
明において、ターミネーションの構造はここで示した実
施例の構造に限定されない。さらに、以上の実施例にお
いてｐ導電型とｎ導電型は逆になってもよい。

【００２６】図８は、本発明を実施したダイオードを使
用する電力変換装置の一例を示す。本実施例は、三相誘
導電動機駆動用のインバータ装置である。

【００２７】２個のスイッチング素子（例えばＩＧＢＴ
１１とＩＧＢＴ１２）が直列に接続されている。また、
それぞれのスイッチング素子にはフリーフォイールダイ
オードＤ_F が並列に接続されている。さらに、それぞれ
のスイッチング素子には、スイッチング時の急激な電圧
の上昇からスイッチング素子を保護するために、いわゆ
るスナバ回路Ｓが並列に接続されている。このスナバ回
路はスナバダイオードＤｓとスナバ抵抗Ｒｓの並列接続
回路にコンデンサＣｓを直列に接続したものである。各
相における２個のスイッチング素子の接続点は、それぞ
れ交流端子Ｔ３，Ｔ４，Ｔ５に接続される。各交流端子
に三相誘導電動機が接続される。上アーム側のスイッチ
ング素子のアノード端子は３個とも共通であり、直流端
子Ｔ１において直流電圧源の高電位側と接続されてい
る。下アーム側のスイッチング素子のカソード電極は３
個とも共通であり直流端子Ｔ２において直流電圧源の低
電位側と接続されている。本インバータ装置において
は、各スイッチング素子のスイッチングにより直流を交
流に変換することにより、三相誘導電動機を駆動する。
図９は、図８のインバータ装置の動作を説明するための
図である。図９（ａ）の回路は、図８の回路の中から一
相分を抜き出し、かつ上アームのスイッチング素子ＩＧ
ＢＴと下アームのフリーフォイールダイオードＤ_F を省
略して記載している。また、インダクタンスＬ_M は三相
誘導電動機のインダクタンス、Ｌｓは図８の例えばＬｓ
₁₁に相当する。

【００２８】図９（ａ）において、Ｄ_F は本発明を適用
したダイオードであり、これと直列に、スイッチング素
子ＩＧＢＴ，インダクタンスＬ_A ，直流電源Ｅ１が接続
されている。また、フリーフォイールダイオードＤ_F と
スイッチング素子ＩＧＢＴには、それぞれスナバ回路
が、スナバインダクタンスＬｓを介して並列に接続され
る。スナバ回路は、スナバ抵抗Ｒｓとスナバダイオード
Ｄｓからなる並列回路と、これにスナバコンデンサＣｓ
が直列に接続される。さらに、図９（ｂ）は、図９
（ａ）の回路の主要部分の電流・電圧波形を示す。電圧
と電流の記号は図９（ａ）中の記号と一致している。

【００２９】時刻ｔｌで、ゲート信号Ｖ_G に負の電圧を
印加してスイッチング素子ＩＧＢＴをオフ状態にする
と、ＩＧＢＴを流れる電流Ｉ_l は急激に減衰する。しか
し、主回路中のインダクタンスＬ_A と負荷のインダクタ
ンスであるＬ_M をも流れる電流は、急激に減少すること
ができない。Ｌ_M にはフリーフォイールダイオードＤ_F
が接続されているので、Ｌ_M を流れていた電流はフリー
フォイールダイオードを電流Ｉ_D として流れ続ける。こ
のとき電流Ｉ_D は順方向電流として流れるため、Ｌ_M の
主電極間の電圧はダイオードのオン電圧程度の数Ｖとい
う低い値になる。これに対し、主回路のインダクタンス
Ｌ_A を流れていた電流はＩＧＢＴによって急激に遮断さ
れるため、ＩＧＢＴのコレクタ電圧Ｖ_lGを増大させ、Ｉ
ＧＢＴに過大な電圧を発生させる。これを防止するため
に、図９（ａ）に示すようにスイッチング素子と並列に
スナバ回路を接続し、高電圧を制限する。

【００３０】次に、時刻ｔ２で、ゲート信号Ｖ_G に正の
電圧を印加するとＩＧＢＴはオン状態になり、フリーフ
ォイールダイオードを流れていた電流Ｉ_D は減少しはじ
め、ついには負の方向（カソード電極Ｋからアノード電
極Ａに向かう方向）にリカバリー電流が流れる。このリ
カバリー電流は、ダイオードの内部に蓄えられたキャリ
アによって流れるため、そのピーク値Ｉｒｐを過ぎた後
はキャリア量の低下とともに零に向かって電流の絶対値
が減少する。ダイオードのリカバリー電流は主回路イン
ダクタンスＬ_A にも流れるので、その絶対値の減少に伴
って、高電圧がダイオードに印加される。この場合も、
フリーフォイールダイオードと並列接続されたスナバ回
路が、ダイオードの主端子間に発生する高電圧を防止す
る。

【００３１】ところで、フリーフォィールダイオードの
電流が順方向から逆方向で変化する時間変化の大きさ、
すなわち図９（ｂ）に示すｄｉ／ｄｔは、主回路内に存
在するインダクタンスＬ_A とスイッチング素子ＩＧＢＴ
のスイッチング速度で決まる。

【００３２】図８，図９に示す回路においては、本発明
を実施したフリーフォイールダイオードが大きな臨界ｄ
ｉ／ｄｔを有しているので、主回路内のインダクタンス
Ｌ_Aを小さくできるとともに、スイッチング素子のスイ
ッチング連度を制限する必要がなくなる。従って、イン
バータ装置の電力損失の低減やスナバ回路の小型化さら
には高周波動作などが可能となる。

【００３３】たとえば、耐圧４ｋＶ程度のダイオードの
場合、従来のダイオードは約２００Ａ／μｓのｄｉ／ｄ
ｔで破壊するので、ｌ.５ｋＶ の電源電圧で動作させる
ときには、主回路には少なくとも７.５μＨ（＝１５０
０（Ｖ）／２００(Ａ／μｓ))以上のインダクタンスＬ
_A が必要である。一般に、フリーフォイールダイオード
およびＩＧＢＴを内蔵する耐圧４ｋＶ以上，電流数１０
０Ａから数１０００Ａのモジュールにより主回路を製作
すると、少なくとも主回路の配線長は１ｍ程度になる。
配線のインダクタンスは、通常１ｍでｌμＨ程度である
ことから、少なくとも６.５μＨ 程度のアノードリアク
トルを主回路に挿入することが必要である。これに対
し、本発明を実施した４ｋＶ級ダイオードは、２５００
Ａ／μｓ以上のｄｉ／ｄｔまで破壊することがないの
で、インダクタンスは０.６μＨ(＝1500（Ｖ）／２５０
０（Ａ／μｓ））まで小さくできる。この値は、主回路
配線のインダクタンス以下であり、主回路にアノードリ
アクトルを挿入する必要がなくなる。従って、インバー
タ装置を小型化することができる。また、主回路のイン
ダクタンスに蓄えられるエネルギーが小さくなるので、
高電圧の発生が抑制できる。従って、スナバ回路のコン
デンサ容量を小さくできる。

【００３４】なお、本発明を実施したダイオードは、フ
リーフォイールダイオードのみならず、スナバ回路のス
ナバダイオードとして使用しても良い。この場合スナバ
回路のインダクタンスＬｓの値を小さくできるなどの効
果が得られる。

【００３５】なお、本発明を実施したダイオードは、三
相電動機駆動用のインバータ装置のみならず、他のイン
バータ装置やコンバータ装置等、スイッチング素子とダ
イオードの並列回路を有し、スイッチング素子のオン・
オフスイッチングにより電力変換を行う各種の電力変換
装置に使用しても同様の効果がある。

【００３６】

【発明の効果】本発明によれば、大きな臨界ｄｉ／ｄｔ
を有するダイオードが得られる。また、本発明によるダ
イオードを電力変換装置に使用した場合、装置を小型化
できるとともに、過電圧の発生が抑制される。

【図面の簡単な説明】

【図１】本発明を実施したプレーナ型ダイオードの鳥瞰
図。

【図２】（ａ）はリカバリー時の電流・電圧波形、
（ｂ）及び（ｃ）はダイオード内部の電流分布。

【図３】本発明の別な実施例。

【図４】本発明の別な実施例。

【図５】本発明の別な実施例。

【図６】本発明の別な実施例。

【図７】本発明の別な実施例。

【図８】本発明を実施したダイオードを使用する電力変
換装置の一例。

【図９】図８のインバータ装置の動作を説明するための
図。

【符号の説明】

１１，１２，２１，２２…ｐ⁺ 導電型の半導体層、１３
…絶縁膜、１４，２３…ｎ^- 導電型の半導体層、１５…
ｎ⁺ 導電型の半導体層、１６…アノード電極、１７…カ
ソード電極、１８…再外周部の電極、１９…ｐ^- 導電型
の半導体層、２０…ｐ導電型の半導体層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 秀男 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 森 睦宏 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 5H740 BA11 BB05 BB09 BB10 MM03

Claims (6)

【特許請求の範囲】
1. 【請求項１】第１導電型の第１半導体層と、 第１半導体層内に設けられる第２導電型の第２半導体層
   と、 第１半導体層に電気的に接続される第１主電極と、 第２半導体層の平面方向の端部において、第１半導体層
   と第２半導体層との接合部よりも内側で第２半導体層と
   接触する第２主電極と、を有し、 第２半導体層と第２主電極の接触部の平面方向の端部
   と、第２半導体層の平面方向の端部との間に位置する第
   ２半導体層の第１の領域の不純物面密度を、第２半導体
   層の第２主電極と接触する第２の領域の不純物面密度よ
   りも低くすることを特徴とするダイオード。
2. 【請求項２】請求項１に記載のダイオードにおいて、前
   記第１の領域が、第２半導体層の平面方向の端部におけ
   る半導体層と、該半導体層よりも低不純物濃度で、かつ
   該半導体層と前記第２の領域との間に位置する半導体層
   とを有することを特徴とするダイオード。
3. 【請求項３】請求項１に記載のダイオードにおいて、第
   ２半導体層と第２主電極の接触部の平面方向の端部と第
   ２半導体層の平面方向の端部との間の領域の投影部の第
   １半導体層の不純物面密度を、第２半導体層と第２主電
   極が接触する領域の投影部の第１半導体層内の不純物面
   密度よりも低くすることを特徴とするダイオード。
4. 【請求項４】請求項１に記載のダイオードにおいて、第
   ２半導体層と第２主電極の接触部の平面方向の端部と第
   ２半導体層の平面方向の端部との間の領域の投影部にお
   ける第１半導体層の少数キャリアのライフタイムが、第
   ２半導体層と第２主電極が接触する領域の投影部におけ
   る第１半導体層の少数キャリアのライフタイムより短い
   ことを特徴とするダイオード。
5. 【請求項５】スイッチング素子とダイオードとの並列回
   路を有し、スイッチング素子のオン，オフスイッチング
   により電力変換を行う電力変換装置において、 該ダイオードは請求項１に記載のダイオードであって、 スイッチング素子をオン・オフするときにダイオードに
   流れる電流のｄｉ／ｄｔを少なくとも２５００Ａ／μｓ
   まで大きくすることができることを特徴とする電力変換
   装置。
6. 【請求項６】スイッチング素子とダイオードとの並列回
   路を内蔵する耐圧４ｋＶ級以上のモジュールを備え、 該ダイオードは請求項１に記載のダイオードであって、 アノードリアクトルを備えないことを特徴とする電力変
   換装置。