JP2007324539A - トレンチ型絶縁ゲート半導体装置 - Google Patents
トレンチ型絶縁ゲート半導体装置 Download PDFInfo
- Publication number
- JP2007324539A JP2007324539A JP2006156346A JP2006156346A JP2007324539A JP 2007324539 A JP2007324539 A JP 2007324539A JP 2006156346 A JP2006156346 A JP 2006156346A JP 2006156346 A JP2006156346 A JP 2006156346A JP 2007324539 A JP2007324539 A JP 2007324539A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- trench
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 239000012535 impurity Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000002344 surface layer Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 11
- 108091006146 Channels Proteins 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【構成】フローティング領域部分とエミッタ電極を導電接続するできるだけ小さい面積のコンタクト領域を設け、このコンタクト領域から低いオン電圧をキープするのに必要なシート抵抗分に相当する距離を隔てて、その先にフローティング領域部分よりも不純物濃度の高い不純物層を形成してトレンチ型絶縁ゲート半導体装置とする。
【選択図】 図1−1
Description
特許請求の範囲の請求項3記載の発明によれば、前記第五半導体領域がトレンチによって複数の領域に分割されている特許請求の範囲の請求項1に記載のトレンチ型絶縁ゲート半導体装置とすることが望ましい。
要するに、本発明は、フローティング領域部分とエミッタ電極を導電接続するできるだけ小さい面積のコンタクト領域を設け、このコンタクト領域から低いオン電圧をキープするのに必要なシート抵抗分に相当する距離を隔てて、その先にフローティング領域部分よりも不純物濃度の高い不純物層を形成することで、シート抵抗に大きな電流が流れることによるフローティング領域部分の電位上昇を最小限に抑え、かつ、低いオン電圧と低いミラー容量が得られるトレンチ型絶縁ゲート半導体装置を実現するものである。
図1−1〜図7は本発明にかかるトレンチ型絶縁ゲート半導体装置の平面図および断面図である。図9は本発明にかかるIGBTの抵抗値とピーク電流の低減率の、シミュレーションによる関係図である。図10は本発明にかかるIGBTの抵抗値とオン電圧の、シミュレーションによる関係図である。
2 チャネル層
2−1 チャネル領域
2−2 フローティング領域
2−3 p型高不純物領域
2−4 p+領域
3 n+型エミッタ領域
4 トレンチ
5 ゲート絶縁膜
6 導電性ポリシリコンゲート電極
7 エミッタ電極
8 層間絶縁膜
9 コレクタ電極
10 コレクタ層
11 コンタクト領域
12 ゲートランナー
13 アルミニウムゲート電極
14 抵抗
15 ポリシリコン。
Claims (3)
- 一導電型の半導体基板からなる第一半導体層と、該半導体基板の一方の主面層に形成される他導電型の第二半導体層と、半導体基板の他方の主面層に形成される他導電型の第三半導体層と、第ニ半導体層の表面層に選択的に形成される一導電型の第四半導体領域と、第四半導体領域の表面から第ニ半導体層を貫通し第一半導体層に達するトレンチと、第二半導体層の表面で、前記トレンチに挟まれる第二半導体層と第四半導体領域の両表面に共通に導電接触する第一電極と、前記トレンチ内に絶縁膜を介して設けられるポリシリコンゲート電極と、前記第二半導体層の表面で、前記第一電極とは層間絶縁膜を介して接する第五半導体領域と、前記第三半導体層の表面に導電接触する第二電極を備える絶縁ゲート型半導体装置において、前記第五半導体領域の不純物濃度より高濃度であって該領域の表面層に形成される同導電型の第六領域との間に、所定の大きさのシート抵抗機能を奏するような距離を保つコンタクト領域を、前記第五半導体領域表面の層間絶縁膜に形成して、前記第一電極と導電接続させる構造を備えることを特徴とするトレンチ型絶縁ゲート半導体装置。
- 前記第五半導体領域と第一電極のコンタクト領域の距離が少なくとも20μm以上であることを特徴とする請求項1に記載のトレンチ型絶縁ゲート半導体装置。
- 前記第五半導体領域がトレンチによって複数の領域に分割されていることを特徴とする請求項1に記載のトレンチ型絶縁ゲート半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006156346A JP5135719B2 (ja) | 2006-06-05 | 2006-06-05 | トレンチ型絶縁ゲート半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006156346A JP5135719B2 (ja) | 2006-06-05 | 2006-06-05 | トレンチ型絶縁ゲート半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007324539A true JP2007324539A (ja) | 2007-12-13 |
JP5135719B2 JP5135719B2 (ja) | 2013-02-06 |
Family
ID=38857029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006156346A Active JP5135719B2 (ja) | 2006-06-05 | 2006-06-05 | トレンチ型絶縁ゲート半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5135719B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206478A (ja) * | 2008-01-28 | 2009-09-10 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
CN105390537A (zh) * | 2015-11-10 | 2016-03-09 | 株洲南车时代电气股份有限公司 | 一种沟槽栅igbt及其制作方法 |
WO2016098409A1 (ja) * | 2014-12-19 | 2016-06-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2017501567A (ja) * | 2013-11-29 | 2017-01-12 | アーベーベー・テクノロジー・アーゲー | 絶縁ゲートバイポーラトランジスタ |
WO2017006711A1 (ja) * | 2015-07-07 | 2017-01-12 | 富士電機株式会社 | 半導体装置 |
JP2017063124A (ja) * | 2015-09-25 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2017212462A (ja) * | 2012-08-21 | 2017-11-30 | ローム株式会社 | 半導体装置 |
US9941395B2 (en) | 2011-11-28 | 2018-04-10 | Fuji Electric Co., Ltd. | Insulated gate semiconductor device and method for manufacturing the same |
JP2018157200A (ja) * | 2017-03-15 | 2018-10-04 | 富士電機株式会社 | 半導体装置 |
JP2019220722A (ja) * | 2019-10-02 | 2019-12-26 | 三菱電機株式会社 | 半導体素子 |
US10734376B2 (en) | 2016-07-21 | 2020-08-04 | Denso Corporation | Semiconductor device |
CN111725310A (zh) * | 2019-03-20 | 2020-09-29 | 株式会社东芝 | 半导体装置及半导体电路 |
US10923582B2 (en) | 2012-08-21 | 2021-02-16 | Rohm Co., Ltd. | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region |
CN113497133A (zh) * | 2020-03-19 | 2021-10-12 | 株式会社东芝 | 半导体装置以及半导体电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003101020A (ja) * | 2001-09-20 | 2003-04-04 | Fuji Electric Co Ltd | 半導体装置 |
JP2004039838A (ja) * | 2002-07-03 | 2004-02-05 | Renesas Technology Corp | トレンチゲート型半導体装置 |
JP2004153112A (ja) * | 2002-10-31 | 2004-05-27 | Toshiba Corp | 電力用半導体装置 |
US6777743B2 (en) * | 1998-05-19 | 2004-08-17 | Kabushiki Kaisha Toshiba | Insulating gate type semiconductor device |
-
2006
- 2006-06-05 JP JP2006156346A patent/JP5135719B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6777743B2 (en) * | 1998-05-19 | 2004-08-17 | Kabushiki Kaisha Toshiba | Insulating gate type semiconductor device |
JP2003101020A (ja) * | 2001-09-20 | 2003-04-04 | Fuji Electric Co Ltd | 半導体装置 |
JP2004039838A (ja) * | 2002-07-03 | 2004-02-05 | Renesas Technology Corp | トレンチゲート型半導体装置 |
JP2004153112A (ja) * | 2002-10-31 | 2004-05-27 | Toshiba Corp | 電力用半導体装置 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009206478A (ja) * | 2008-01-28 | 2009-09-10 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
US9941395B2 (en) | 2011-11-28 | 2018-04-10 | Fuji Electric Co., Ltd. | Insulated gate semiconductor device and method for manufacturing the same |
US10923582B2 (en) | 2012-08-21 | 2021-02-16 | Rohm Co., Ltd. | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region |
JP2017212462A (ja) * | 2012-08-21 | 2017-11-30 | ローム株式会社 | 半導体装置 |
JP2017501567A (ja) * | 2013-11-29 | 2017-01-12 | アーベーベー・テクノロジー・アーゲー | 絶縁ゲートバイポーラトランジスタ |
US10109726B2 (en) | 2014-12-19 | 2018-10-23 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
DE112015002120B4 (de) | 2014-12-19 | 2024-02-22 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren |
WO2016098409A1 (ja) * | 2014-12-19 | 2016-06-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JPWO2016098409A1 (ja) * | 2014-12-19 | 2017-04-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2017006711A1 (ja) * | 2015-07-07 | 2017-01-12 | 富士電機株式会社 | 半導体装置 |
JPWO2017006711A1 (ja) * | 2015-07-07 | 2017-11-02 | 富士電機株式会社 | 半導体装置 |
US10186608B2 (en) | 2015-07-07 | 2019-01-22 | Fuji Electric Co., Ltd. | Semiconductor apparatus |
JP2017063124A (ja) * | 2015-09-25 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN106558605A (zh) * | 2015-09-25 | 2017-04-05 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
CN105390537B (zh) * | 2015-11-10 | 2018-12-21 | 株洲南车时代电气股份有限公司 | 一种沟槽栅igbt及其制作方法 |
CN105390537A (zh) * | 2015-11-10 | 2016-03-09 | 株洲南车时代电气股份有限公司 | 一种沟槽栅igbt及其制作方法 |
US10734376B2 (en) | 2016-07-21 | 2020-08-04 | Denso Corporation | Semiconductor device |
JP2018157200A (ja) * | 2017-03-15 | 2018-10-04 | 富士電機株式会社 | 半導体装置 |
JP7020185B2 (ja) | 2017-03-15 | 2022-02-16 | 富士電機株式会社 | 半導体装置 |
US11532737B2 (en) | 2017-03-15 | 2022-12-20 | Fuji Electric Co., Ltd. | Semiconductor device |
CN111725310A (zh) * | 2019-03-20 | 2020-09-29 | 株式会社东芝 | 半导体装置及半导体电路 |
JP2019220722A (ja) * | 2019-10-02 | 2019-12-26 | 三菱電機株式会社 | 半導体素子 |
CN113497133A (zh) * | 2020-03-19 | 2021-10-12 | 株式会社东芝 | 半导体装置以及半导体电路 |
Also Published As
Publication number | Publication date |
---|---|
JP5135719B2 (ja) | 2013-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5135719B2 (ja) | トレンチ型絶縁ゲート半導体装置 | |
JP5340695B2 (ja) | トレンチゲート型絶縁ゲートバイポーラトランジスタ | |
JP6896673B2 (ja) | 半導体装置 | |
JP5900503B2 (ja) | 半導体装置 | |
JP6119577B2 (ja) | 半導体装置 | |
JP5218474B2 (ja) | 半導体装置 | |
JP4857566B2 (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
JP5011748B2 (ja) | 半導体装置 | |
WO2013136898A1 (ja) | 半導体装置 | |
JP5771984B2 (ja) | 半導体装置 | |
JP2000277726A (ja) | 高耐圧半導体素子 | |
JPH11345969A (ja) | 電力用半導体装置 | |
JP5821320B2 (ja) | ダイオード | |
JP5620421B2 (ja) | 半導体装置 | |
JP6496992B2 (ja) | 半導体装置 | |
JP7250473B2 (ja) | 半導体装置 | |
JP5412717B2 (ja) | トレンチ型絶縁ゲート半導体装置 | |
JP2013115223A (ja) | 半導体装置 | |
JP2008227238A (ja) | 半導体装置 | |
JP2023087117A (ja) | 半導体装置 | |
JP5200373B2 (ja) | 半導体装置 | |
JP2012124464A (ja) | ダイオード | |
US20070075376A1 (en) | Semiconductor device | |
JP2006049455A (ja) | トレンチ型絶縁ゲート半導体装置 | |
JP2019075502A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5135719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151122 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |