CN110462840B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110462840B
CN110462840B CN201880020162.8A CN201880020162A CN110462840B CN 110462840 B CN110462840 B CN 110462840B CN 201880020162 A CN201880020162 A CN 201880020162A CN 110462840 B CN110462840 B CN 110462840B
Authority
CN
China
Prior art keywords
metal layer
gate metal
semiconductor substrate
gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880020162.8A
Other languages
English (en)
Other versions
CN110462840A (zh
Inventor
内藤达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN110462840A publication Critical patent/CN110462840A/zh
Application granted granted Critical
Publication of CN110462840B publication Critical patent/CN110462840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，其具备：在半导体基板的上表面与下表面之间流通电流的有源部；设置在有源部的晶体管部；向晶体管部供给栅极电压的栅极金属层；与栅极金属层电连接的栅极焊盘；在半导体基板的上表面设置在有源部的上方的温度感测部；在半导体基板的上表面配置在有源部与半导体基板的外周端之间的外周区域的温度检测用焊盘；以及具有在半导体基板的上表面沿预先设定的长度方向延伸的长度部分并连接温度感测部与温度检测用焊盘的温度感测布线，在半导体基板的上表面，栅极焊盘配置在将温度感测布线的长度部分沿长度方向延伸到半导体基板的外周端的延伸区域以外的区域。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
以往，已知有绝缘栅双极型晶体管(IGBT)等半导体装置(例如，参照专利文献1和专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2017-103400号公报
专利文献2：日本特开2015-207736号公报
发明内容
技术问题
在半导体装置中优选防止耐久度的下降。
技术方案
在本发明的一个实施方式中，提供具备半导体基板的半导体装置。半导体装置可以具备设置在半导体基板并且在半导体基板的上表面与下表面之间流通电流的有源部。半导体装置可以具备设置在有源部的晶体管部。半导体装置可以具备与晶体管部电连接并且向晶体管部供给栅极电压的栅极金属层。半导体装置可以具备配置在半导体基板的上表面并且与栅极金属层电连接的栅极焊盘。半导体装置可以具备在半导体基板的上表面设置在有源部的上方的温度感测部。半导体装置可以具备在半导体基板的上表面配置在有源部与半导体基板的外周端之间的外周区域的温度检测用焊盘。半导体装置可以具备温度感测布线，所述温度感测布线具有在半导体基板的上表面沿预先设定的长度方向延伸的长度部分，并且将温度感测部与温度检测用焊盘连接。在半导体基板的上表面，栅极焊盘可以配置在延伸区域以外的区域，该延伸区域是将温度感测布线的长度部分沿长度方向延伸到半导体基板的外周端为止的区域。
栅极焊盘可以配置在外周区域。半导体装置可以具备设置在比栅极金属层更靠内侧的位置的金属的内侧电极。半导体装置可以具备一个以上的配置在外周区域并与内侧电极电连接的电压供给焊盘。在利用温度感测布线的长度部分和长度部分的延长线将外周区域两分而成的两个分割区域中，在同一个分割区域可以配置有栅极焊盘以及所有的电压供给焊盘
温度检测用焊盘可以配置在两个分割区域中的、与栅极焊盘和电压供给焊盘不同的分割区域。半导体装置可以具备设置在有源部并且沿着半导体基板的上表面的预先设定的排列方向与晶体管部交替地排列的二极管部。半导体装置可以具备与二极管部电连接并向二极管部供给虚设栅极电压的虚设栅极金属层。
栅极金属层可以被设置为在俯视半导体基板时包围有源部。虚设栅极金属层可以被设置为在俯视半导体基板时在栅极金属层的内侧包围有源部。
设置在与栅极焊盘相同的分割区域的电压供给焊盘中的一个电压供给焊盘可以是与虚设栅极金属层电连接的虚设栅极焊盘。内侧电极可以是发射电极，设置在与栅极焊盘相同的分割区域的电压供给焊盘中的一个电压供给焊盘可以是与发射电极电连接的开尔文焊盘。
栅极金属层可以具有：外侧栅极金属层，其配置在外周区域；以及内侧栅极金属层，其配置在有源部的上方并与外侧栅极金属层连接。半导体装置可以具备栅极流道，所述栅极流道在有源部设置在半导体基板的上方，一端与内侧栅极金属层连接，另一端与内侧栅极金属层或外侧栅极金属层连接，并且包含半导体材料。内侧电极可以具有在俯视半导体基板时以内侧栅极金属层和栅极流道为边界而分离地配置的第一区域和第二区域。内侧电极具有在栅极流道的上方连接第一区域和第二区域的连接区域。
虚设栅极金属层可以具有：外侧虚设栅极金属层，其配置在外周区域；以及内侧虚设栅极金属层，其配置在有源部的上方并与外侧虚设栅极金属层连接。半导体装置可以具备栅极流道，所述栅极流道在有源部设置在半导体基板的上方，一端与内侧虚设栅极金属层连接，另一端与内侧虚设栅极金属层或外侧虚设栅极金属层连接，并且包含半导体材料。内侧电极可以具有：第一区域和第二区域，其在俯视半导体基板时以内侧虚设栅极金属层和虚设栅极流道为边界而分离地配置；以及连接区域，其在虚设栅极流道的上方连接第一区域和第二区域。
温度感测布线的长度方向可以与排列方向一致。在俯视半导体基板时，温度感测部可以被夹在两个晶体管部之间。
半导体装置可以具备栅极流道，所述栅极流道在外周区域设置在有源部与电压供给焊盘之间的区域，两端与栅极金属层连接，并且包含半导体材料。在连结栅极流道的两端的方向上，从栅极金属层的与栅极流道的一端连接的一端起到栅极金属层的与栅极流道的另一端连接的一端为止的宽度可以大于与栅极流道的一端连接的栅极金属层的宽度。
栅极金属层的一部分可以沿着温度感测布线而设置。
在本发明的第二实施方式中，提供具备半导体基板的半导体装置。半导体装置可以具备设置在半导体基板并且在半导体基板的上表面与下表面之间流通电流的有源部。半导体装置可以具备设置在有源部的晶体管部。半导体装置可以具备与晶体管部电连接并且向晶体管部供给栅极电压的栅极金属层。半导体装置可以具备在半导体基板的上表面设置在有源部的上方的温度感测部。半导体装置可以具备在半导体基板的上表面配置在有源部与半导体基板的外周端之间的外周区域的温度检测用焊盘。半导体装置可以具备温度感测布线，其具有在半导体基板的上表面沿预先设定的长度方向延伸的长度部分，并将温度感测部与温度检测用焊盘连接。栅极金属层的一部分可以沿着温度感测布线而设置。
应予说明，上述发明概要并没有列举本发明的全部特征。另外，这些特征的子组合也将成为发明。
附图说明
图1a是示出本实施方式的半导体装置100的上表面的一例的图。
图1b是说明栅极焊盘55的配置的图。
图1c是说明半导体基板的上表面的各部件的宽度等的图。
图1d是在图1a中追加表示发射电极52的图。
图1e是示出晶体管部70和二极管部80的构造的一例的俯视图。
图2是示出比较例的半导体装置150。
图3是示出本实施方式的半导体装置100的上表面的另一例的图。
图4a是示出本实施方式的半导体装置100的上表面的另一例的图。
图4b是在图4a中追加表示发射电极52的图。
图4c是图4b的区域A的放大图。
图4d是进一步放大第一空隙17的附近的图。
图4e是示出图4d的a-a’截面的一例的图。
图4f是示出图4d的b-b’截面的一例的图。
图5a是示出本实施方式的半导体装置100的上表面的另一例的图。
图5b是示出第一空隙17和第二空隙19的附近的半导体基板10的上表面的图。
图5c是进一步放大第一空隙17和第二空隙19的附近的图。
图5d是示出图5c的c-c’截面的一例的图。
图5e是示出图5c的d-d’截面的一例的图。
图6是示出本实施方式的半导体装置100的上表面的另一例的图。
图7a是示出本实施方式的半导体装置200的上表面的一例的图。
图7b是在图7a中追加表示发射电极52的图。
图8a是示出本实施方式的半导体装置200的上表面的一例的图。
图8b是在图8a中追加表示发射电极52的图。
图9是示出本实施方式的半导体装置200的上表面的另一例的图。
图10是示出半导体装置200的其他构成例的俯视图。
图11是示出半导体装置200的其他构成例的俯视图。
图12是示出半导体装置200的其他构成例的俯视图。
图13是示出半导体装置200的其他构成例的俯视图。
图14是外侧栅极金属层50-1与内侧栅极金属层50-2的交叉部分的放大图。
图15是示出图14的e-e’截面的一例的图。
符号说明
10···半导体基板，11···阱区，12···发射极区，14···基区，15···接触区，17···第一空隙，18···漂移区，19···第二空隙，20···缓冲区，21···上表面，22···集电区，23···下表面，24···集电电极，30···虚设沟槽部，37···绝缘膜，38···层间绝缘膜，38-1···层间绝缘膜，38-2···层间绝缘膜，38-3···层间绝缘膜，40···栅极沟槽部，42···绝缘膜，44···导电部，46···分割部，49···接触孔，50···栅极金属层，50-1···外侧栅极金属层，50-2···内侧栅极金属层，50-a···部分，50-b···部分，50-c···部分，50-d···部分，51···虚设栅极金属层，51-1···外侧虚设栅极金属层，51-2···内侧虚设栅极金属层，51-3···内侧虚设栅极金属层，52···发射电极，52-1···第一区域，52-2···第二区域，52-3···第三区域，52-4···连接区域，53···栅极流道，54···虚设栅极流道，55···栅极焊盘，56···电压供给焊盘，56-1···虚设栅极焊盘，56-2···开尔文焊盘，58···电流感测焊盘，59···电流感测部，60···有源部，60-1···第一区域，60-2···第二区域，60-3···第三区域，61···外周区域，62···外周端，64···延伸区域，66···第一分割区域，68···第二分割区域，70···晶体管部，72···接触孔，74···接触孔，75···接触孔，76···接触孔，77···接触孔，79···间隙，80···二极管部，81···台面部，82···阴极区，89···布线，90···温度感测部，91···布线，92···温度感测布线，93···长度部分，94···温度检测用焊盘，96···检测部，97···栅极金属层，98···虚设栅极金属层，99···虚设栅极金属层，100···半导体装置，150···半导体装置，200···半导体装置。
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向、或半导体装置实际安装时向基板等安装的方向。
在本说明书中，有使用X轴、Y轴以及Z轴的直角坐标轴来说明技术性的事项的情况。在本说明书中，将与半导体基板的上表面平行的面设为XY面，将半导体基板的深度方向设为Z轴。
在各实施例中，虽然示出将第一导电型设为N型，将第二导电型设为P型的例子，但是也可以将第一导电型设为P型，将第二导电型设为N型。在该情况下，各实施例的基板、层、区域等的导电型分别为相反的极性。
图1a是示出本实施方式的半导体装置100的上表面的一例的图。本例的半导体装置100是具备晶体管部70和二极管部80的半导体芯片。晶体管部70包括IGBT等晶体管。二极管部80包括FWD(Free Wheel Diode：续流二极管)等二极管。
半导体装置100是在半导体基板10的上表面与下表面之间流通电流的纵型装置。作为一例，在图1e中对晶体管部70和二极管部80的构造进行说明。
如图1a所示，在半导体基板10设置有有源部60。有源部60是在将半导体装置100控制为导通状态的情况下在半导体基板10的上表面与下表面之间流通主电流的区域。即，从半导体基板10的上表面向下表面，或者从下表面向上表面，在半导体基板10的内部，沿深度方向流通电流的区域。在本说明书中，将晶体管部70和二极管部80分别称为元件部或元件区域。可以将设置有元件部的区域设为有源部60。应予说明，将在俯视半导体基板10时夹于两种元件部之间的区域也设为有源部60。在图1a的例中，夹于元件部之间并设置有虚设栅极金属层51的区域也包括在有源部60内。有源部60也能够设为在俯视半导体基板10时设置有发射电极的区域，以及，夹于发射电极之间的区域。在图1a的例子中，在晶体管部70和二极管部80的上方设置有发射电极。
在俯视半导体基板10时，将有源部60与半导体基板10的外周端62之间的区域设为外周区域61。在俯视半导体基板10时，外周区域61包围有源部60而设置。在外周区域61可以配置有一个以上用于利用电线等来连接半导体装置100与外部的装置的金属的焊盘。半导体装置100可以包围有源部60而在外周区域61具有边缘终端构造部。边缘终端构造部缓解半导体基板10的上表面侧的电场集中。边缘终端构造部具有例如护圈、场板、降低表面电场、以及将它们组合而得的构造。
在有源部60可以设置多个晶体管部70和二极管部80。在各个二极管部80，在半导体基板的下表面设置有N+阴极区82。如图1a的虚线的框所示，阴极区82可以设置在与外周区域61不接触的范围。本例的阴极区82设置在不与后述的栅极金属层50和虚设栅极金属层51接触的范围。晶体管部70和二极管部80可以沿Y轴方向交替地设置。在本说明书中，将晶体管部70和二极管部80交替地排列的方向称为排列方向(Y轴方向)。在有源部60的Y轴方向上的两端可以设置晶体管部70。晶体管部70和二极管部80可以分别沿X轴方向设置多个。在图1a的例子中，多个晶体管部70沿X轴方向排列，多个二极管部80沿X轴方向排列。在其他例子中，在X轴方向上，二极管部80可以设置在与晶体管部70重叠的位置。图1a示出如下一例：晶体管部70沿Y轴方向设置七个并沿X轴方向设置三个，二极管部80沿Y轴方向设置六个并沿X轴方向设置三个。
在本例的有源部60设置有分割部46。分割部46是在俯视半导体基板10时分割有源部60的区域。本例的分割部46在X轴方向上将有源部60分割为多个区域。分割部46可以在俯视半导体基板10时分割发射电极。分割部46可以是在X轴方向上具有宽度的区域。在本例中，在分割部46设置有虚设栅极金属层51和栅极流道53。
在被分割部46分割而得的有源部60的各个区域中，沿Y轴方向设置有多个晶体管部70和二极管部80。在图1a所示的例子中，在X轴方向上的不同的位置设置有两处分割部46。在该情况下，分割部46将有源部60在X轴方向上分为三份。
栅极金属层50可以设置为在俯视半导体基板10时包围有源部60。栅极金属层50与设置在有源部60外的栅极焊盘55电连接。栅极金属层50可以沿着半导体基板10的外周端62而形成。栅极焊盘55可以配置在栅极金属层50与有源部60之间。
栅极金属层50可以采用铝或铝-硅合金形成。栅极金属层50与晶体管部70电连，并且向晶体管部70供给栅极电压。
栅极流道53与栅极金属层50电连接，并且延伸到有源部60的上方。栅极流道53电连接栅极金属层50、以及在晶体管部70的栅极沟槽部40(参照图1e)的沟槽内设置的多晶硅等的导电部。
栅极流道53采用多晶硅等导电材料形成。栅极流道53的电阻率比栅极金属层50的电阻率高。在分别采用铝形成栅极金属层50，采用多晶硅形成栅极流道53的情况下，栅极流道53的电阻率比栅极金属层50的电阻率高两位数。
温度感测部90设置在有源部60的上方。温度感测部90在俯视半导体基板10时可以设置在有源部60的中央。温度感测部90检测有源部60的温度。温度感测部90可以是采用单结晶或多结晶的硅形成的pn型温度感测二极管。
在俯视半导体基板10时，温度感测布线92设置在有源部60的上方。温度感测布线92与温度感测部90连接。温度感测布线92从温度感测部90沿预先设定的方向延伸设置到外周区域61。温度感测布线92与在外周区域61设置的温度检测用焊盘94连接。温度感测布线92可以包括与pn型温度感测二极管的p型层电连接的阳极电极的布线89、以及与n型层电连接的阴极电极的布线91。虽然在图1a等各图中利用长方形的实线表示温度感测布线92，但是温度感测布线92也可以如在图1a中用虚线所表示的布线89、布线91那样地配置。布线89和布线91是温度感测布线92的具体展示的一例。
温度感测布线92在预先设定的长度方向(在本例中X轴方向)上具有长度部分93。温度感测布线92的长度方向是指，在从温度感测部90朝向外周区域61的方向设置的一条以上的直线部分中的、最长的直线部分延伸的方向。直线部分是指，在与半导体基板10的上表面平行的面上形成为直线状的部分。在图1a中，示出温度感测布线92的长度部分93，并省略其他的部分。长度部分93可以是在温度感测布线92中的、从温度感测部90伸出的直线部分。温度感测布线92的长度部分93可以设置在有源部60的Y轴方向中心。
温度检测用焊盘94包括温度检测用阴极焊盘94-1和温度检测用阳极焊盘94-2。从温度检测用阴极焊盘94-1流出的电流在温度感测布线92流通，并流向温度感测部90。温度感测部90输出基于温度检测结果的电流，该电流在温度感测布线92流通，并输入到温度检测用阳极焊盘94-2。检测部96作为温度感测部90的预备而设置。本例的检测部96设置在外周区域61。检测部96可以是采用多晶硅等形成的pn结的二极管。
本例的栅极金属层50具有配置在半导体基板10的Y轴方向上的两端，并沿X轴方向延伸的部分。本例的栅极流道53横穿有源部60的上方，并连接沿X轴方向延伸的两条栅极金属层50。栅极流道53可以配置在分割部46。另外，在外周区域61，栅极流道53也可以设置在栅极焊盘55等各焊盘与有源部60之间。在Y轴方向等上，栅极流道53可以配置在夹于栅极金属层50之间的区域。在该区域设置有发射电极、虚设栅极金属层51或者温度感测布线92等，并且有不能够设置栅极金属层50的情况。在设置有发射电极、虚设栅极金属层51或者温度感测布线92的区域中，栅极流道53可以配置在这些层的上方或者下方。其中，在栅极流道53与这些层之间设置有绝缘层。栅极流道53可以配置为连接两个栅极金属层50，该两个栅极金属层50配置在设置有发射电极、虚设栅极金属层51或者温度感测布线92的区域的两侧。设置于外周区域61的栅极流道53在俯视半导体基板10时可以与温度感测布线92交叉。该栅极流道53沿Y轴方向通过温度感测布线92的下方而设置。该栅极流道53的两端与栅极金属层50连接。
在俯视半导体基板10时，虚设栅极金属层51可以设置为在栅极金属层50的内侧包围有源部60。虚设栅极金属层51也可以设置在分割部46。虚设栅极金属层51是在俯视半导体基板10时配置在比栅极金属层50更靠内侧的内侧电极的一例。
半导体装置100在半导体基板10的上表面具备一个以上与内侧电极电连接的电压供给焊盘56。电压供给焊盘56设置在外周区域61。电压供给焊盘56可以通过设置在半导体基板10的上表面的金属而与内侧电极连接。在本例中，电压供给焊盘56包括虚设栅极焊盘56-1。虚设栅极焊盘56-1与虚设栅极金属层51电连。虚设栅极焊盘56-1可以与虚设栅极金属层51接触。
虚设栅极金属层51可以采用铝或铝-硅合金形成。虚设栅极金属层51与二极管部80电连接，并向二极管部80的虚设沟槽部30的导电部供给虚设栅极电压。虚设栅极金属层51也可以向晶体管部70的虚设沟槽部30供给虚设栅极电压。通过向虚设沟槽部30的导电部施加虚设栅极电压，从而能够进行测试绝缘膜42的绝缘性的筛选试验。
虚设栅极流道54将虚设栅极金属层51彼此连接。虚设栅极流道54采用例如添加了杂质的多晶硅等导电材料而形成。在俯视半导体基板10时，在X轴方向上，虚设栅极流道54可以设置在有源部60之外且栅极焊盘55与有源部60之间。在Y轴方向等上，虚设栅极流道54可以配置夹于虚设栅极金属层51之间的区域。在该区域设置有发射电极、栅极金属层50或者温度感测布线92等层，有不能设置虚设栅极金属层51的情况。在设置有发射电极、栅极金属层50或温度感测布线92的区域中，虚设栅极流道54可以配置在这些层的上方或者下方。其中，在虚设栅极流道54与这些层之间设置有绝缘层。虚设栅极流道54可以配置为连接两个虚设栅极金属层51，这两个虚设栅极金属层51配置在设置有发射电极、栅极金属层50或者温度感测布线92的区域的两侧。
电流感测部59检测流向栅极焊盘55的电流。电流感测焊盘58是用于检测流向电流感测部59的电流的焊盘。
在本例中，电压供给焊盘56还包括开尔文焊盘56-2。在俯视半导体基板10时，开尔文焊盘56-2与设置于有源部60的上方的发射电极连接。
图1b是说明栅极焊盘55的配置的图。在图1b中，省略了栅极金属层50和虚设栅极金属层51的阴影。另外，在图1b中，省略了检测部96。本例的栅极焊盘55在半导体基板10的上表面配置于外周区域61。在X轴方向上，栅极焊盘55可以设置在栅极金属层50与有源部60之间。
栅极焊盘55配置在延伸区域64以外的区域，该延伸区域64是将温度感测布线92的长度部分93沿温度感测布线92的长度方向(本例中X轴方向)延伸到半导体基板10的外周端62为止的区域。与延伸区域64的长度方向垂直的宽度方向上(本例中Y轴方向)的宽度与长度部分93的Y轴方向上的宽度相等。栅极焊盘55也不与延伸区域64局部重合。
温度感测布线92的延伸区域64与栅极焊盘55之间的距离L1可以在发射电极与栅极金属层50的间隔距离L2(在图1b中有源部60与栅极金属层50的间隔距离L2)以上。距离L1和距离L2都可以是延伸区域64的宽度方向上(本例中是Y轴方向)的距离。距离L1可以在温度感测布线92的宽度方向上的宽度L3以上。距离L1可以在后述的长度Wh’以下。
虚设栅极焊盘56-1以温度感测布线92的长度方向为基准，可以设置在与栅极焊盘55相反的一侧。即，在利用温度感测布线92的长度部分93和其延长线将外周区域61两分为两个分割区域(第一分割区域66、第二分割区域68)的情况下，虚设栅极焊盘56-1与栅极焊盘55可以设置在不同的分割区域。两个分割区域的边界线是通过温度感测布线92的长度部分93的宽度方向(在本例中是Y轴方向)的中心且与温度感测布线92的长度方向(在本例中是X轴方向)平行的线。其中，如后所述，可以将所有的电压供给焊盘56与栅极焊盘55配置在同一分割区域。
栅极焊盘55和电压供给焊盘56可以配置在俯视半导体基板10时的四个边中的任一边的外周区域61。栅极焊盘55和温度检测用焊盘94可以配置在俯视半导体基板10时的四个边中任一边的外周区域61。温度检测用焊盘94可以设置在与栅极焊盘55不同的分割区域(在本例中是第一分割区域66)。
图1c是说明半导体基板10的上表面的各部件的宽度等的图。宽度W1是构成半导体装置100的芯片的Y轴方向上的宽度。宽度W2是构成半导体装置100的芯片的X轴方向上的宽度。宽度W1与宽度W2可以相等。宽度W1和宽度W2作为一例是15mm。
宽度WI是晶体管部70的Y轴方向上的宽度。宽度WF是二极管部80的Y轴方向上的宽度。宽度Wh是晶体管部70和二极管部80的X轴方向上的宽度。宽度WI可以是宽度WF的2倍以上且5倍以下。宽度Wh可以是宽度WI的1.5倍以上且3倍以下。宽度WI作为一例是1500μm。宽度WF作为一例是500μm。宽度Wh作为一例是3100μm。
栅极金属层50具有沿着半导体基板10的端边并沿X轴方向延伸的部分50-a、以及从部分50-a沿Y轴方向突出的部分50-b。将部分50-a在Y轴方向上的宽度设为一定。部分50-b是连接有夹于有源部60与开尔文焊盘56-2之间而配置的栅极流道53-a的区域。部分50-b配置在外周区域61。宽度Wa是部分50-b的Y轴方向上的宽度。即，宽度Wa是连接有栅极流道53-a的部分的栅极金属层50的Y轴方向上的宽度中的、除部分50-a的一定宽度以外的宽度。
栅极金属层50具有从部分50-a沿Y轴方向突出的部分50-c。部分50-c与任意的焊盘在Y轴方向上相邻地配置。即，部分50-c是从部分50-a朝向任意的焊盘(在本例中是虚设栅极焊盘56-1)沿Y轴方向突出的区域。部分50-c配置在外周区域61。部分50-c可以在X轴方向上与部分50-b相连。宽度Wb是部分50-c的排列方向上的宽度。即，宽度Wb是与任意的焊盘在Y轴方向上相邻配置的栅极金属层50的Y轴方向上的宽度中的、除部分50-a的一定宽度以外的宽度。
栅极金属层50具有配置在有源部60与栅极焊盘55之间的外周区域61的部分50-d。部分50-d与栅极焊盘55连接。另外，部分50-d与栅极金属层50的其他部分分离而设置。本例的部分50-d通过栅极流道53-a与部分50-b连接。宽度Wc是栅极金属层50的部分50-c与部分50-d之间的Y轴方向上的距离。
宽度Wd是栅极金属层50的部分50-b与部分50-d之间的Y轴方向上的距离。在本例中，宽度Wd＜宽度Wc。即，栅极金属层50的部分50-b相比于部分50-c更向部分50-d侧突出。
在本例的半导体装置100中，宽度Wa可以是宽度Wb的1.2倍以上且1.5倍以下。另外，宽度Wd可以是宽度Wa的1.5倍以上且2.5倍以下。另外，宽度Wc可以是宽度Wb的2.5倍以上且3.5倍以下。在本例中，宽度Wb＜宽度Wd。
在本例的半导体装置100中，宽度Wa作为一例是2410μm。另外，宽度Wb作为一例是1770μm。另外，宽度Wc作为一例是5130μm。宽度Wd作为一例是4490μm。
本例的半导体装置100的栅极焊盘55配置在与图1b所示的延伸区域64不同的位置。因此，在栅极焊盘55与有源部60之间，能够配置电阻比栅极流道53的电阻低的栅极金属层50。因此，能够使供给到晶体管部70的栅极电压更均匀。因此，能够防止晶体管部70的关断耐久度下降。
图1d是在图1a中追加发射电极52来表示的图。在图1d中，利用粗线包围形成有发射电极52的区域。在图1d中，省略示出图1a所示的栅极流道53的一部分。在本例中，有源部60被分割部46分割为多个区域。本例的有源部60具有第一区域60-1、第二区域60-2以及第三区域60-3。本例的第一区域60-1是在X轴方向上最远离栅极焊盘55的区域，第三区域60-3是在X轴方向上最靠近栅极焊盘55的区域，第二区域60-2是配置在第一区域60-1和第二区域60-2之间的区域。
发射电极52被分割部46分割为多个区域。发射电极52的各个区域可以通过在发射电极52的上方形成的镀层或电线等彼此连接。本例的发射电极52具有第一区域52-1、第二区域52-2、以及第三区域52-3。第一区域52-1配置在有源部60的第一区域60-1的上方，第二区域52-2配置在有源部60的第二区域60-2的上方，第三区域52-3配置在有源部60的第三区域60-3的上方。如图1d所示，在有源部60的各区域，发射电极52设置在晶体管部70和二极管部80的上方。
有源部60的第二区域60-2具备温度感测部90和温度感测布线92。温度感测部90和温度感测布线92可以配置在第二区域60-2的Y轴方向上的中央。发射电极52的第二区域52-2在俯视时与温度感测部90和温度感测布线92分离而配置。发射电极52的第二区域52-2可以沿着温度感测部90和温度感测布线92的外周而配置。在第二区域52-2与温度感测部90、温度感测布线92之间可以设置有层间绝缘膜38。
发射电极52的第三区域52-3与设置于有源部60外的开尔文焊盘56-2电连接。本例的第三区域52-3具有延伸到开尔文焊盘56-2的部分。开尔文焊盘56-2是电压供给焊盘56的一例。有源部60的第三区域60-3被温度感测布线92在Y轴方向上割断。发射电极52的第三区域52-3也可以通过温度感测布线92分离。发射电极52的第三区域52-3与温度感测部90和温度感测布线92分离而配置。同样地，在栅极金属层50和虚设栅极金属层51中的任一者被温度感测部90和温度感测布线92割断的情况下，栅极金属层50和虚设栅极金属层51与温度感测部90和温度感测布线92分离而配置。
图1e是示出晶体管部70和二极管部80的构造的一例的俯视图。图1e示出分割部46附近的晶体管部70和二极管部80。作为一例，图1e对应于图1d的区域M。
应予说明，在与半导体基板10的下表面接触的区域中，选择性地形成有N+型的阴极区82。没有形成阴极区82的下表面侧的区域设置有P+型的集电区22(例如参照图4e)。在半导体基板10的下表面，可以配置由多个被集电区22包围的阴极区82。晶体管部70可以是在有源部60相对于半导体基板10的上表面而将集电区22垂直地投影而得的区域，也可以是规则地配置有包括发射极区12、接触区15以及沟槽部在内的预定的单位构成的区域。
另外，二极管部80可以是在有源部60相对于半导体基板10的上表面而将阴极区82垂直地投影而得的区域。在图1e中，利用单点划线表示设置有阴极区82的范围。阴极区82可以位于比接触孔49的分割部46侧(-X轴方向)端部更靠内侧(+X轴方向)的位置。
晶体管部70和二极管部80各自可以具备台面部81、以及多个沟槽部。台面部81是在相邻的两个沟槽部之间设置的半导体基板10的一部分的区域。台面部81是位于比沟槽部的底面更靠近半导体基板10的上表面的区域的半导体基板10的一部分。应予说明，在本说明书中，有将栅极沟槽部40和虚设沟槽部30统称为沟槽部的情况。栅极沟槽部40和虚设沟槽部30与图5d所示的沟槽型的栅极流道53相同地，具有在沟槽的内壁形成的氧化膜等绝缘膜42、以及在沟槽内部被绝缘膜覆盖的多晶硅等导电部44。
本例的晶体管部70具有栅极沟槽部40、以及虚设沟槽部30。晶体管部70的栅极沟槽部40和虚设沟槽部30可以沿X轴方向延伸，并且，可以在Y轴方向上交替地设置。
本例的二极管部80不具有栅极沟槽部40，而具有虚设沟槽部30。二极管部80的虚设沟槽部30也可以沿X轴方向延伸，并且，可以在Y轴方向上交替地设置多个。各沟槽部可以到达分割部46，也可以不到达分割部46。图1e所示的沟槽部没有到达分割部46。各沟槽部可以如图4c所示的虚设沟槽部30那样，端部呈U字形状。
虚设沟槽部30的导电部44通过设置于层间绝缘膜的接触孔31与发射电极电连接。栅极沟槽部40的导电部44通过设置于层间绝缘膜的接触孔76(例如参照图5b)，与栅极流道53或栅极金属层50电连接。
半导体基板10在晶体管部70可以具有N+型的发射极区12、P+型的接触区15、P-型的基区14以及P+型的阱区11。发射极区12、接触区15、基区14以及阱区11可以分别从半导体基板10的上表面设置到预定深度为止。在晶体管部70的台面部81，发射极区12和接触区15可以在X轴方向上交替地设置。其中，在晶体管部70的位于Y轴方向上的端部的台面部81，可以不设置发射极区12。
在本例中，N或P意味着各自的电子或空穴是多数载流子。另外，针对在N或P记载的+或-，+意味着相比于没有记载+的N或P来说载流子浓度更高，-意味着相比于没有记载-的N或P来说载流子浓度更低。
在晶体管部70的台面部81，基区14可以设置在发射极区12和接触区15的下方。另外，在俯视时，基区14也可以相对于沿X轴方向交替地设置的发射极区12和接触区15而设置在X轴方向上的两端部。相对于此，在位于晶体管部70与二极管部80的边界的台面部81，基区14设置在接触区15的下方。在俯视时，该基区14也可以设置在接触区15的X轴方向上的两端部。应予说明，阱区11可以设置在X轴方向上相邻的两个晶体管部70等的元件区域之间。
发射电极可以经由设置于层间绝缘膜的接触孔49而与发射极区12和接触区15电连接。另外，发射电极可以经由接触孔49，与位于晶体管部70与二极管部80的边界的台面部81的接触区15电连接。
半导体基板10在二极管部80可以具有接触区15、基区14以及阱区11。接触区15、基区14以及阱区11可以从半导体基板10的上表面设置到半导体基板10的内部。在二极管部80的台面部81，基区14和接触区15可以在X轴方向上交替地设置。
在二极管部80的台面部81，接触区15可以仅形成在接触孔49的X轴方向上的两端，该接触孔49形成在基区14的上表面。或者，接触区15可以与基区14在X轴方向上交替地设置。基区14也可以设置在接触区15的下方。另外，在沿X轴方向交替地设置的基区14和接触区15中，在X轴方向上的两端部可以配置基区14。阱区11可以设置在X轴方向上相邻的两个二极管部80之间。发射电极可以经由接触孔49与基区14和接触区15电连接。
如上所述，晶体管部70是如下区域：在半导体基板10的下表面设置有P型的集电区22(例如参照图4e)，并且，在半导体基板10的上表面规则地设置有N型的发射极区12等。集电区22与形成于半导体基板10的下表面的集电电极24(例如参照图4e)连接，发射极区12与形成于半导体基板10的上表面的发射电极52(例如参照图4c)连接。发射电极是在俯视半导体基板10时配置在比栅极金属层50更靠内侧的内侧电极的一例。
各晶体管部70可以从半导体基板10的下表面侧开始依次设置有P型的集电区22、N-型的漂移区18(例如参照图4e)、以及P-型的基区14(例如参照图4e)。在基区14的上表面侧分别选择性地设置有N+型的发射极区12和P+型的接触区15(例如参照图4c)。接触区15与发射电极连接。栅极沟槽部40和虚设沟槽部30从半导体基板10的上表面贯通基区14而设置到漂移区18。发射极区12与栅极沟槽部40接触而配置。栅极沟槽部40和虚设沟槽部30可以具有在半导体基板10的上表面沿预先设定的延伸方向延伸的直线部分。作为一例，延伸方向虽然是图1e所示的X轴方向，但是也可以是如Y轴方向那样的其他方向。
如上所述，二极管部80是在半导体基板10的下表面设置有N+型的阴极区82，并且，在半导体基板10的上表面整体或规则性地设置有P型的区域的区域。阴极区82与集电电极24连接。在二极管部80可以规则地设置有虚设沟槽部30。各二极管部80可以从半导体基板10的下表面侧开始依次设置有N+型的阴极区82、N型的漂移区18、以及P型的阳极区域(基区14)。在基区14的上表面侧可以选择性地设置有P+型的接触区15。
图2是示出比较例的半导体装置150的图。比较例的半导体装置150的栅极焊盘55配置在温度感测布线92的延伸方向上的延长区域上。因此，在栅极焊盘55的X轴方向正侧，不能配置电阻比栅极流道53的电阻低的栅极金属层50。因为在栅极焊盘55与有源部60之间设置有电阻率比栅极金属层50的电阻率高的栅极流道53，所以有供给到与该栅极流道53连接的晶体管部70的栅极电压降低的情况。
图3是示出本实施方式的半导体装置100的上表面的另一例的图。本例的半导体装置100是沿Y轴方向设置晶体管部70和二极管部80的长边的一例。与图1a所示的半导体装置100相比，晶体管部70和二极管部80的朝向相差90度。即，温度感测布线92的延伸方向(X轴方向)与晶体管部70和二极管部80的排列方向(X轴方向)是平行的。
温度感测部90可以沿Y轴方向与晶体管部70并列地设置。在与温度感测布线92的延伸方向垂直的方向(在本例中是Y轴方向)上，在温度感测部90或温度感测布线92、与虚设栅极金属层51或栅极金属层50之间，可以仅配置有晶体管部70或仅配置有二极管部80。因为晶体管部70占有源部60的面积的一半以上，所以与二极管部80的附近相比，有源部60的温度更取决于晶体管部70的附近的温度。因此，本例的半导体装置100能够更准确地检测有源部60的温度。
晶体管部70和二极管部80的Y轴方向上的宽度Wh’可以与图1a所示的半导体装置100中的晶体管部70和二极管部80的X轴方向上的宽度Wh不同。晶体管部70的X轴方向上的宽度WI’可以与图1a所示的半导体装置100中的晶体管部70的Y轴方向上的宽度WI不同。二极管部80的X轴方向上的宽度WF’可以与图1a所示的半导体装置100中的二极管部的Y轴方向上的宽度WF不同。
本例的栅极金属层50具有设置于外周区域61的外侧栅极金属层50-1、以及设置于有源部60的上方的内侧栅极金属层50-2。外侧栅极金属层50-1在俯视时包围有源部60。内侧栅极金属层50-2与外侧栅极金属层50-1连接。本例的内侧栅极金属层50-2被设置为在半导体基板的Y轴方向上的中央分割有源部60。另外，内侧栅极金属层50-2可以设置为在俯视时夹着温度感测布线92。例如，可以在X轴方向上从与温度感测布线92相反侧的外侧栅极金属层50-1开始，朝向温度感测布线92，设置有一条内侧栅极金属层50-2。内侧栅极金属层50-2沿X轴方向延伸到温度感测布线92(或者温度感测部90)的顶端的附近。内侧栅极金属层50-2被配置为，在温度感测布线92(或者温度感测部90)的顶端的附近分为两条，并且两条内侧栅极金属层50-2在Y轴方向上夹着温度感测布线92。在该情况下，内侧栅极金属层50-2作为分割部46而起作用。应予说明，虚设栅极金属层51可以被内侧栅极金属层50-2割断。与被割断的虚设栅极金属层51连接的虚设栅极流道54可以与内侧栅极金属层50-2重叠地设置。
栅极沟槽部和虚设沟槽部可以沿X轴方向排列。在该情况下，沟槽部沿Y轴方向延伸。另一方面，栅极沟槽部和虚设沟槽部可以沿Y轴方向排列。在该情况下，沟槽部沿X轴方向延伸。在本例中，沟槽部沿Y轴方向延伸。
在本例中，半导体装置的中央部的栅极金属层50的延伸方向(X轴方向)、温度感测布线92的延伸方向(X轴方向)、以及晶体管部70和二极管部80的排列方向(X轴方向)是平行的。
图4a是示出本实施方式的半导体装置100的上表面的另一例的图。本例的半导体装置100在虚设栅极焊盘56-1和开尔文焊盘56-2以温度感测布线92和其延长线为基准设置在与栅极焊盘55相同侧这一点上，与图1a所示的半导体装置100不同。即，在本例的半导体装置100中，所有的电压供给焊盘56都设置在与栅极焊盘55相同的分割区域(第二分割区域68)。
在本例的半导体装置100中，宽度Wa可以是宽度Wb的1.1倍以上且1.5倍以下。另外，宽度Wd可以是宽度Wa的0.5倍以上且1.0倍以下。另外，宽度Wc可以是宽度Wb的0.8倍以上且1.2倍以下。在本例中，宽度Wb＞宽度Wd。即，与温度感测布线92在下方交叉并沿Y轴方向设置的栅极流道53的Y轴方向上的长度比图1a所示的半导体装置100小。
在本例的半导体装置100中，宽度Wa作为一例是4040μm。另外，宽度Wb作为一例是3400μm。另外，宽度Wc作为一例是3500μm。宽度Wd作为一例是2860μm。
本例的半导体装置100的栅极焊盘55配置在与温度感测布线92的延伸方向分离的位置。另外，本例的半导体装置100的虚设栅极焊盘56-1和开尔文焊盘56-2以温度感测布线92和其延长线为基准设置在与栅极焊盘55相同的一侧。因此，能够使与温度感测布线92在下方交叉并沿Y轴方向设置的栅极流道53的Y轴方向上的长度比图1a所示的半导体装置100的小。
因为本例的半导体装置100能够使电阻比栅极金属层50高的栅极流道53的长度小于图1a所示的例子，所以与图1a所示的半导体装置100相比，能够使供给到晶体管部70的栅极电压更加均匀。因此，能够防止晶体管部70的耐久度降低。
另外，在本例的半导体装置100中，在设置于分割部46的虚设栅极金属层51设置有用于连接发射电极52的多个区域(52-1、52-2、52-3、参照图1d)的第一空隙17这一点上，也与图1a到图1e所示的半导体装置100不同。在其他的例子中，焊盘的配置与图1a到图1e的配置相同，在设置有第一空隙17这一点上，可以与图1a到图1e所示的半导体装置100不同。
在本例中，将虚设栅极金属层51中的、配置在外周区域61的部分设为外侧虚设栅极金属层51-1，并且将配置在有源部60的上方的部分设为内侧虚设栅极金属层51-2。外侧虚设栅极金属层51-1与虚设栅极焊盘56-1连接。内侧虚设栅极金属层51-2将外侧虚设栅极金属层51-1与虚设沟槽部30的导电部44连接。
在内侧虚设栅极金属层51-2设置有上述第一空隙17。在第一空隙17设置有虚设栅极流道54。虚设栅极流道54的两端分别与内侧虚设栅极金属层51-2连接。虚设栅极流道54的一端可以与外侧虚设栅极金属层51-1连接。
图4b是在图4a中追加发射电极52而表示的图。在图4b中，利用粗线包围在图4a中形成有发射电极52的区域。为了便于理解，省略表示图4a中的栅极流道53和虚设栅极流道54。发射电极52具有连接被分割的多个区域的连接区域52-4。连接区域52-4设置在图4a所示的第一空隙17。
图4c是图4b的区域A的放大图。图4c是半导体基板10的俯视图。在图4c中，利用粗虚线来表示发射电极52和内侧虚设栅极金属层51-2的轮廓。应予说明，虽然在半导体基板10的上方设置有层间绝缘膜，但是在图4c中省略。例如虽然在内侧虚设栅极金属层51-2和发射电极52与半导体基板10的上表面之间设置有层间绝缘膜，但是在图4c中省略。另外，在图4c中还省略设置在栅极流道53和虚设栅极流道54与半导体基板10之间设置的层间绝缘膜、以及设置在栅极流道53和虚设栅极流道54与发射电极52和内侧虚设栅极金属层51-2之间的层间绝缘膜。
如上所述，内侧虚设栅极金属层51-2沿Y轴方向延伸而设置。内侧虚设栅极金属层51-2具有第一空隙17。隔着第一空隙17的两个内侧虚设栅极金属层51-2通过采用多晶硅等导电材料形成的虚设栅极流道54而电连接。内侧虚设栅极金属层51-2与虚设栅极流道54通过在层间绝缘膜形成的接触孔74而电连接。虚设栅极流道54可以相对于一个第一空隙17而并列地设置多条。
发射电极52以内侧虚设栅极金属层51-2和虚设栅极流道54为边界而被分割为多个区域。在图4c的例子中，示出第一区域52-1和第二区域52-2。发射电极52具有沿X轴方向横穿虚设栅极流道54的上方，并且连接第一区域52-1和第二区域52-2的连接区域52-4。第一区域52-1、第二区域52-2以及连接区域52-4可以采用同一材料而形成为一体。
虚设栅极流道54可以是在半导体基板10的内部形成的沟槽型的流道。该情况的虚设栅极流道54可以与栅极沟槽部40同样地，具有在沟槽的内壁形成的绝缘膜42、以及被绝缘膜42覆盖的导电部44。图4c是虚设栅极流道54为沟槽型流道的情况。应予说明，在其他例子中，虚设栅极流道54可以是经由层间绝缘膜而设置在半导体基板10与内侧虚设栅极金属层51-2和连接区域52-4之间的多晶硅等布线。
通过这样的构造，能够利用金属的连接区域52-4来连接发射电极52的各区域。因此，能够使发射电极52中的电位均匀，并且，能够提高各区域间的导热性。另外，通过使发射电极52的连接区域52-4与虚设栅极流道54交叉为桥接状，从而能够利用连接区域52-4将分离的内侧虚设栅极金属层51-2电连接。
另外，栅极流道53也与虚设栅极流道54同样地，在第一空隙17与连接区域52-4交叉为桥接状。栅极流道53可以形成在与虚设栅极流道54同一高度的位置。由此，能够利用连接区域52-4连接发射电极52的各区域，并且也能够使栅极流道53沿Y轴方向延伸。栅极流道53可以是在半导体基板10的内部形成的沟槽型的通道。图4c是栅极流道53为沟槽型流道的情况。
在本例中，晶体管部70与二极管部80的边界是沿Y轴方向与直线形状的栅极沟槽部40相邻的U字形状的虚设沟槽部30。另外，对于隔着内侧虚设栅极金属层51-2而沿X轴方向对置的两个二极管部80来说，为了方便起见可以将U字形状的虚设沟槽部30的X轴方向上的端部分别称为二极管部80。应予说明，在图4c中，一侧的端部为U字形状的虚设沟槽部30的相反侧的端部也可以是U字形状。即，虚设沟槽部30在X轴方向上的两端可以具有U字的长圆形状。
本例的晶体管部70具有栅极沟槽部40、以及虚设沟槽部30。晶体管部70的栅极沟槽部40和虚设沟槽部30可以沿X轴方向延伸，并且，可以在Y轴方向上交替地设置。晶体管部70的栅极沟槽部40可以从在X轴方向上对置的一个晶体管部70延伸到另一个晶体管部70。虚设沟槽部30在阱区11的内部可以以直线状终止。晶体管部70的栅极沟槽部40可以在内侧虚设栅极金属层51-2的下方沿X轴方向横穿内侧虚设栅极金属层51-2。
应予说明，二极管部80的虚设沟槽部30可以不设置在沿X轴方向对置的两个二极管部80之间的至少一部分的区域。即，在沿X轴方向对置的两个二极管部80之间，虚设沟槽部30可以分离。其中，各个虚设沟槽部30的X轴方向上的顶端一直延伸到内侧虚设栅极金属层51-2的下方。各虚设沟槽部30的导电部44经由设置在层间绝缘膜的接触孔72与内侧虚设栅极金属层51-2电连接。
在本例中，二极管部80的虚设沟槽部30在X轴方向上的各端部成为U字形状。U字形状可以通过沿X轴方向平行的两个长度部与沿Y轴方向平行的一个宽度部构成。相对于内侧虚设栅极金属层51-2而位于X轴的正方向侧的二极管部80的虚设沟槽部30的端部可以构成正方向的U字形状，位于比内侧虚设栅极金属层51-2更靠X轴的负方向的二极管部80的虚设沟槽部30的端部可以构成反方向的U字形状。二极管部80的虚设沟槽部30可以具有将正方向的U字形状与反方向的U字形状的长度部分别接合的形状。
栅极沟槽部40和虚设沟槽部30可以分别设置在半导体基板10内。栅极沟槽部40的导电部44可以通过与沿着Y轴方向的沟槽型的栅极流道53正交而电连接。本例的栅极流道53在内侧虚设栅极金属层51-2的下方沿着内侧虚设栅极金属层51-2而设置。如上所述，栅极流道53的X轴方向上的宽度可以比内侧虚设栅极金属层51-2的X轴方向上的宽度小。
虚设沟槽部30的导电部44可以通过设置于层间绝缘膜的接触孔31与发射电极52电连接。应予说明，在图4c的例中，虽然二极管部80的虚设沟槽部30经由接触孔72与内侧虚设栅极金属层51-2连接，但是在其他例子中，晶体管部70的虚设沟槽部30也可以经由接触孔72与内侧虚设栅极金属层51-2连接。内侧虚设栅极金属层51-2可以设置在阱区11的上方。
除沟槽部的形状以外的晶体管部70和二极管部80的构造与图1c所示的晶体管部70和二极管部80相同。连接区域52-4的Y轴方向上的宽度可以比一个二极管部80的Y轴方向上的宽度小。连接区域52-4的宽度可以是二极管部80的宽度的3/4以下，也可以是1/2以下。例如，二极管部80的宽度是200μm，连接区域52-4的宽度是80μm。由此，通过使连接区域52-4的宽度小于二极管部80的宽度，从而与此对应地能够使内侧虚设栅极金属层51-2的Y轴方向上的长度变长。对应于此，能够缩短虚设栅极流道54的接触孔74间的距离。因此，能够减小接触孔74间的虚设栅极流道54的电阻值。
图4d是进一步放大第一空隙17的附近的图。在图4d中，将沿X轴方向横切发射电极52的连接区域52-4的截面称为a-a’截面。另外，将沿Y轴方向横切虚设栅极流道54的截面称为b-b’截面。
图4e示出图4d的a-a’截面的一例的图。在本例中，栅极流道53和虚设栅极流道54是沟槽型的流道。栅极流道53和虚设栅极流道54各自具有从半导体基板10的上表面21形成到半导体基板10的内部的沟槽、形成于沟槽内壁的绝缘膜42、以及被绝缘膜42覆盖的导电部44。每个栅极流道53和每个虚设栅极流道54的整体都形成于阱区11的内部。
栅极流道53和虚设栅极流道54分别沿Y轴方向延伸而设置。在半导体基板10的上表面21设置有层间绝缘膜38，连接区域52-4沿X轴方向延伸于层间绝缘膜38之上。
通过这样的构成，能够使栅极流道53和虚设栅极流道54与发射电极52的连接区域52-4交叉为桥接状。另外，通过将栅极流道53和虚设栅极流道54设为沟槽型的流道，从而能够使半导体基板10的上表面21的上侧的构造更平坦。
半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。
在层间绝缘膜38的上方，在X轴方向正侧设置有发射电极52的第一区域52-1，在X轴方向负侧设置有发射电极52的第二区域52-2。在夹于第一区域52-1和第二区域52-2之间的区域设置有连接区域52-4。
本例的半导体装置100在二极管部80，在上表面21设置有基区14。基区14作为一例是P-型。在由X轴方向正侧和负侧的、二极管部80夹持的区域中，在上表面21设置有形成得比基区14更深的阱区11。阱区11作为一例是P+型。
本例的半导体装置100在下表面23设置有集电区22。集电区22作为一例是P+型。集电区22在X轴方向上可以设置得比阱区11的宽度长。集电区22可以与整个二极管部80重叠。
在基区14和阱区11的下方设置有漂移区18。漂移区18作为一例是N-型。在漂移区18的下方设置有缓冲区20。缓冲区20作为一例是N+型。另外，在下表面23设置有集电电极24。
本例的半导体装置100在第一空隙17设置有连接发射电极52-1和发射电极52-2的连接区域52-4。另外，在第一空隙17设置有连接发射电极52-2和发射电极52-3的连接区域52-4。因此，与图1a所示的半导体装置100相比，能够使发射极电位更均匀。
图4f是示出图4d的b-b’截面的一例的图。虚设栅极流道54是设置在半导体基板10的内部的沟槽型的流道。在虚设栅极流道54与发射电极52的连接区域52-4之间形成有层间绝缘膜38。
虚设栅极流道54经由接触孔74与在Y轴方向上配置在第一空隙17的两侧的两个内侧虚设栅极金属层51-2电连接。另外，虚设栅极流道54沿Y轴方向横穿连接区域52-4的下方，连接区域52-4沿X轴方向横穿虚设栅极流道54的上方。通过这样的构造，能够确保内侧虚设栅极金属层51-2的电连接，并且能够利用金属来连接发射电极52的两个区域。
图5a是示出本实施方式的半导体装置100的上表面的另一例的图。本例的半导体装置100在具有沿着温度感测布线92设置的栅极金属层97这一点上，与图4a所示的半导体装置100不同。栅极金属层97可以采用与栅极金属层50相同的材料而形成为一体。另外，本例的栅极金属层50具有外侧栅极金属层50-1和内侧栅极金属层50-2。
外侧栅极金属层50-1是栅极金属层50中的、配置在外周区域61的部分。外侧栅极金属层50-1可以设置为在俯视半导体基板10时包围有源部60。内侧栅极金属层50-2配置在有源部60的上方。外侧栅极金属层50-1与栅极焊盘55连接。内侧栅极金属层50-2连接外侧栅极金属层50-1与栅极沟槽部40的导电部44。本例的内侧栅极金属层50-2沿Y轴方向延伸地设置。本例的内侧栅极金属层50-2在X轴方向上割断沿X轴方向延伸的外侧虚设栅极金属层51-1。另外，内侧栅极金属层50-2沿X轴方向割断内侧虚设栅极金属层51-2。即，内侧栅极金属层50-2沿X轴方向夹在两条内侧虚设栅极金属层51-2之间。
在内侧栅极金属层50-2设置有第二空隙19。即，内侧栅极金属层50-2在第二空隙19分离。第二空隙19设置在与第一空隙17在X轴方向上对置的位置。即，第二空隙19可以设置在与第一空隙17在Y轴方向上大致相同的位置。在第二空隙19设置有栅极流道53。栅极流道53可以与虚设栅极流道54相邻地配置在Y轴方向上大致相同的位置。
栅极流道53的两端分别与内侧栅极金属层50-2连接。栅极流道53的一端可以与外侧栅极金属层50-1连接。
在第一空隙17和第二空隙19设置有连接发射电极52的各区域的连接区域52-4。在第一空隙17和第二空隙19，通过使发射电极52的连接区域52-4与栅极流道53和虚设栅极流道54交叉为桥接状，从而能够确保内侧栅极金属层50-1的电连接、以及内侧虚设栅极金属层51-1的电连接，并且能够利用金属的连接区域52-4连接发射电极52的各区域。
应予说明，在俯视半导体基板10时与温度感测布线92交叉的栅极流道53和虚设栅极流道54沿Y轴方向贯穿温度感测布线92的下方，并连续地设置。
沿着温度感测布线92而设置的栅极金属层97可以设置为包围温度感测布线92的Y轴方向正侧和负侧、以及X轴方向正侧。栅极金属层97沿着与温度感测布线92的长度方向大致平行的方向而延伸，在俯视半导体基板10时，可以与从有源部60的外侧沿Y轴方向延伸到内侧的内侧栅极金属层50-2连接。
在俯视半导体基板10时，在栅极金属层97与温度感测布线92之间不设置其他的金属电极。其中，栅极金属层97与温度感测布线92分离而设置。在Y轴方向上隔着温度感测布线92的两条栅极金属层97可以与温度感测布线92的长度方向大致平行地延伸。在温度感测布线92(或者温度感测部90)的X轴方向上的顶端，两条栅极金属层97彼此连接。栅极金属层97的该连接部分可以与夹于两条内侧虚设栅极金属层51-2之间的内侧栅极金属层50-2连接。
对于本例的半导体装置100而言，因为电阻比栅极流道53的内侧栅极金属层50-2设置到有源部60的上方，并且，栅极金属层97沿着温度感测布线92而设置，所以与图4a所示的半导体装置100相比，能够使供给到晶体管部70的栅极电压均匀。因此，能够防止晶体管部70的耐久度降低。
在本例的半导体装置100中，宽度Wa可以是宽度Wb的1.5倍以上且2.5倍以下。另外，宽度Wd可以是宽度Wa的0.01倍以上且0.1倍以下。另外，宽度Wc可以是宽度Wb的0.8倍以上且1.2倍以下。在本例中，宽度Wb＞宽度Wd。即，与温度感测布线92在下方交叉并沿Y轴方向设置的栅极流道53的Y轴方向上的长度比图1a所示的半导体装置100的小。本例中的Wb/Wd比大于图4a所示的半导体装置100的Wb/Wd比。
在本例的半导体装置100中，宽度Wa作为一例是6650μm。另外，宽度Wb作为一例是3400μm。另外，宽度Wc作为一例是3500μm。宽度Wd作为一例是250μm。
本例的半导体装置100的栅极焊盘55配置在与延伸区域64不同的位置，并且虚设栅极焊盘56-1和开尔文焊盘56-2设置在与栅极焊盘55相同的分割区域(在本例中是第二分割区域68)。因此，能够使与温度感测布线92在下方交叉并沿Y轴方向设置的栅极流道53的Y轴方向上的长度比图1a所示的半导体装置100的小。
本例的半导体装置100能够使电阻比栅极金属层50高的栅极流道53的长度小于图1a所示的例子。即，在不设置栅极焊盘55的第一分割区域66，能够使设置在有源部60与温度检测用焊盘94之间的栅极金属层50-3沿Y轴方向延伸到温度感测布线92的附近。因此，能够经由金属的栅极金属层50-3向与温度检测用焊盘94对置的晶体管部70的栅极沟槽部40施加栅极电压。因此，与图1a所示的半导体装置100相比，能够使供给到晶体管部70的栅极电压更加均匀。因此，能够防止晶体管部70的耐久度降低。
图5b是示出第一空隙17和第二空隙19的附近的半导体基板10的上表面的图。本例的晶体管部70和二极管部80的构造与图4c所示的例子相同。
在图5b中，利用粗虚线表示发射电极52、内侧栅极金属层50-2以及内侧虚设栅极金属层51-2的外形。应予说明，虽然在半导体基板10的上方设置有层间绝缘膜，但是在图5b中省略。例如虽然在内侧栅极金属层50-2、内侧虚设栅极金属层51-2以及发射电极52与半导体基板10的上表面之间设置有层间绝缘膜，但是在图5b中省略。另外，在图5b中还省略设置在栅极流道53和虚设栅极流道54与半导体基板10之间设置的层间绝缘膜、以及设置在栅极流道53和虚设栅极流道54与发射电极52、内侧栅极金属层50-2以及内侧虚设栅极金属层51-2之间的层间绝缘膜。
如上所述，内侧栅极金属层50-2沿Y轴方向延伸而设置。内侧栅极金属层50-2可以经由接触孔76与晶体管部70的栅极沟槽部40电连接。内侧栅极金属层50-2具有第二空隙19。隔着第二空隙19的两个内侧栅极金属层50-2通过采用多晶硅等导电材料形成的栅极流道53而电连接。内侧栅极金属层50-2与栅极流道53通过形成于层间绝缘膜的接触孔74而电连接。
本例的发射电极52以内侧栅极金属层50-2和栅极流道53为边界而分离为多个区域。在图5b的例中，示出第一区域52-1和第二区域52-2。发射电极52具有沿X轴方向横穿栅极流道53的上方，并且连接第一区域52-1和第二区域52-2的连接区域52-4。第一区域52-1、第二区域52-2以及连接区域52-4采用同一材料而形成为一体。
应予说明，栅极流道53可以是经由层间绝缘膜设置在半导体基板10与内侧栅极金属层50-2和连接区域52-4之间的多晶硅等的布线。在其他例子中，栅极流道53可以是形成在半导体基板10的内部的沟槽型的流道。
在本例中，在X轴方向上隔着内侧栅极金属层50-2而设置有内侧虚设栅极金属层51-2。另外，在X轴方向上隔着栅极流道53而设置有虚设栅极流道54。每个内侧虚设栅极金属层51-2和每个虚设栅极流道54的构造与图4c所示的例子相同。
通过这样的构造，能够利用金属的连接区域52-4连接发射电极52的各区域。因此，能够使发射电极52中的电位均匀，并且，能够提高各区域间的导热性。另外，通过使发射电极52的连接区域52-4与栅极流道53和虚设栅极流道54交叉为桥接状，从而能够利用连接区域52-4电连接分离的内侧栅极金属层50-2，并且，能够利用连接区域52-4电连接分离的内侧虚设栅极金属层51-2。
图5c是进一步放大第一空隙17和第二空隙19的附近的图。在图5c中，将沿X轴方向横切发射电极52的连接区域52-4的截面设为c-c’截面。另外，将沿Y轴方向横切虚设栅极流道54的截面设为d-d’截面。
图5d是示出图5c的c-c’截面的图。在本例中，栅极流道53和虚设栅极流道54是沟槽型的流道。栅极流道53和虚设栅极流道54分别具有从半导体基板10的上表面21形成到半导体基板10的内部的沟槽、形成于沟槽内壁的绝缘膜42、以及被绝缘膜42覆盖的导电部44。每个栅极流道53和每个虚设栅极流道54的整体都形成于阱区11的内部。
栅极流道53和虚设栅极流道54分别沿Y轴方向延伸而设置。在半导体基板10的上表面21设置有层间绝缘膜38，连接区域52-4沿X轴方向延伸于层间绝缘膜38之上。
通过这样的构成，能够使栅极流道53和虚设栅极流道54与发射电极52的连接区域52-4交叉为桥接状。另外，通过将栅极流道53和虚设栅极流道54设为沟槽型的流道，从而能够使半导体基板10的上表面21的上侧的构造更平坦。
图5e是示出图5c的d-d’截面的图。如上所述，虚设栅极流道54是设置在半导体基板10的内部的沟槽型的通道。虚设栅极流道54经由接触孔74与在Y轴方向上配置在第一空隙17的两侧的两个内侧虚设栅极金属层51-2电连接。另外，虚设栅极流道54沿Y轴方向横穿连接区域52-4的下方，连接区域52-4沿X轴方向横穿虚设栅极流道54的上方。通过这样的构造，能够确保内侧虚设栅极金属层51-2的电连接，并且能够利用金属来连接发射电极52的两个区域。
图6是示出本实施方式的半导体装置100的上表面的另一例的图。本例的半导体装置100是沿Y轴方向设置晶体管部70和二极管部80的长边的一例。与图5a所示的半导体装置100相比，晶体管部70和二极管部80的朝向相差90度。
沿着温度感测布线92设置的栅极金属层97可以设置为包围温度感测布线92。在Y轴方向上隔着温度感测布线92的两条栅极金属层97沿着与温度感测布线92的延伸方向大致平行的方向延伸。栅极金属层97可以通过内侧栅极金属层50-2与外侧栅极金属层50-1电连接，该外侧栅极金属层50-1是在俯视半导体基板10时沿Y轴方向延伸的两条外侧栅极金属层50-1中的、配置在与温度感测布线92相反侧的金属层。
温度感测部90可以沿Y轴方向与晶体管部70并列地设置。即，在俯视半导体基板10时，温度感测部90夹在沿Y轴方向并列的两个晶体管部70之间。因为晶体管部70占有源部60的面积的一半以上，所以与二极管部80的附近相比，有源部60的温度更取决于晶体管部70的附近的温度。因此，本例的半导体装置100能够更准确地检测有源部60的温度。
图7a是示出本实施方式的半导体装置200的上表面的一例的图。半导体装置200的温度感测布线92的构造与半导体装置100的不同。本例的温度感测布线92具有温度感测布线92-1和温度感测布线92-2。温度感测布线92-1与温度感测部90连接并沿排列方向(Y轴方向)延伸而设置在有源部60内。温度感测布线92-2沿X轴方向延伸并连接温度感测布线92-1的端部和温度检测用焊盘94。温度感测布线92-1对应于沿着从温度感测部90朝向外周区域61的方向而设置的长度部分93(参照图1a)。温度感测布线92-2设置在外周区域61。温度检测用焊盘94可以是多个焊盘中的、设置在Y轴方向上最边缘的焊盘。
在温度感测布线92-1与元件区域(晶体管部70和二极管部80)之间可以设置有虚设栅极金属层98。在本例中，两条虚设栅极金属层98被设置为沿X轴方向隔着温度感测布线92-1。两条虚设栅极金属层98沿着温度感测布线92-1在Y轴方向上延伸而设置。两条虚设栅极金属层98在温度感测布线92-1的Y轴方向上的顶端的附近彼此连接。虚设栅极金属层98可以与沿Y轴方向延伸的虚设栅极金属层99连接。虚设栅极金属层98可以设置为在分割部46包围温度感测布线92-1。虚设栅极金属层99设置在X轴方向上相邻的元件区域之间。
虚设栅极金属层99连接虚设栅极金属层98和虚设栅极金属层51。虚设栅极金属层51沿X轴方向延伸而设置。虚设栅极金属层51设置在栅极金属层50与有源部60之间，并且与虚设栅极焊盘56-1连接。虚设栅极金属层98和虚设栅极金属层99采用与虚设栅极金属层51相同的材料而形成为一体。
在虚设栅极金属层98与元件区域之间可以设置有栅极金属层97。在本例中，两条栅极金属层97被设置为在X轴方向上隔着两条栅极金属层98和温度感测布线92-1。两条栅极金属层97中的、配置在与温度感测布线92-2相反侧的栅极金属层97-1可以沿Y轴方向横穿有源部60。与温度感测布线92-2配置在相同侧的栅极金属层97-2可以具有沿着温度感测布线92-2在X轴方向上延伸的部分。栅极金属层97-2还可以具有在有源部60与各焊盘之间沿Y轴方向延伸的部分。栅极金属层97-2可以经由这些部分与栅极焊盘55连接。另外，栅极金属层97-2可以沿着虚设栅极金属层99配置。本例的虚设栅极金属层99在X轴方向上夹在栅极金属层97-1和栅极金属层97-2之间。
本例的半导体装置200可以在有源部60设置多个晶体管部70和二极管部80。图7a示出如下一例：在温度感测部90等被分割部46分割的有源部60中的、与栅极焊盘55相反侧的有源部60，沿Y轴方向设置七个晶体管部70，并沿Y轴方向设置六个二极管部80。另外，示出如下一例：在与栅极焊盘55相同侧的有源部60，沿Y轴方向设置六个晶体管部70，并沿Y轴方向设置五个二极管部80。应予说明，相对于分割部46而与栅极焊盘55相同侧的有源部60的晶体管部70中的、离虚设栅极金属层51最近的晶体管部70的宽度由于虚设栅极金属层51的存在而设置得比其他的晶体管部70的宽度WI小。
温度感测部90设置在有源部60的上方。俯视温度感测部90时的长边可以设置为与晶体管部70和二极管部80的排列方向(在本例中是Y轴方向)平行。温度感测部90检测有源部60的温度。温度感测部90可以是采用硅形成的温度感测二极管。
栅极金属层50在俯视半导体基板10时可以设置为包围晶体管部70和二极管部80。栅极金属层50与设置在外周区域61的栅极焊盘55电连接。在俯视半导体基板10时，在X轴方向上，栅极焊盘55可以设置在沿Y轴方向延伸的两条栅极金属层50之间。
栅极金属层50可以采用铝或铝-硅合金形成。栅极金属层50与晶体管部70电连接，并且向晶体管部70供给栅极电压。
在俯视半导体基板10时，虚设栅极金属层51可以设置在栅极金属层50的内侧。在有源部60的上方，虚设栅极金属层51可以设置为包围沿Y轴方向延伸的温度感测布线92和栅极金属层50。虚设栅极金属层51与设置在有源部60外的虚设栅极焊盘56-1电连。
虚设栅极金属层51与二极管部80电连接，并且向二极管部80供给虚设栅极电压。虚设栅极金属层51可以采用铝或铝-硅合金形成。
本例的半导体装置200的温度感测布线92-2和温度检测用焊盘94配置在有源部60的外侧且配置在Y轴方向上的端部。另外，栅极金属层97-2和虚设栅极金属层98沿着温度感测布线92而设置。因此，可以不设置跨越温度感测布线92-2的栅极流道53和虚设栅极流道54。因此，与图1a所示的半导体装置100相比，能够使供给到晶体管部70的栅极电压更加均匀。因此能够防止晶体管部70的耐久度降低。
图7b是在图7a中追加发射电极52而表示的图。在图7b中，利用粗线包围形成有发射电极52的区域。在本例中，发射电极52被分割部46分割。
如图7b所示，发射电极52设置在晶体管部70和二极管部80的上方。发射电极52的第一区域52-1设置在X轴方向正侧的晶体管部70和二极管部80的上方。发射电极52的第二区域52-2设置在X轴方向负侧的晶体管部70和二极管部80的上方。发射电极52与设置在有源部60外的开尔文焊盘56-2电连接。应予说明，在本例中，发射电极52也可以具有连接第一区域52-1和第二区域52-2的连接区域52-4。在该情况下，例如虚设栅极金属层99、以及相对于虚设栅极金属层99沿X轴方向相邻配置的栅极金属层97可以具有空隙。
图8a是示出本实施方式的半导体装置200的上表面的另一例的图。本例的半导体装置200在温度感测布线92-1与元件区域之间设置有栅极金属层97，在栅极金属层97与元件区域之间设置有虚设栅极金属层98这两点上，与图7a所示的半导体装置200不同。
在本例中，温度感测部90、温度感测布线92以及温度检测用焊盘94的配置与图7a所示的例子相同。在本例中，包围温度感测布线92而配置栅极金属层97。另外，以在X轴方向上夹着温度感测布线92与栅极金属层97的方式配置两条虚设栅极金属层98。两条虚设栅极金属层98在温度感测布线92的顶端附近与虚设栅极金属层99连接。栅极金属层50可以具有沿着虚设栅极金属层99在Y轴方向上延伸的内侧栅极金属层50-2。在本例中，也能够使供给到晶体管部70的栅极电压均匀。因此，能够防止晶体管部70的耐久度降低。
图8b是在图8a中追加发射电极52而表示的图。在图8b中，利用粗线包围形成有发射电极52的区域。在本例中，发射电极52被分割部46分割。
如图8b所示，发射电极52设置在晶体管部70和二极管部80的上方。发射电极52的第一区域52-1设置在X轴方向正侧的晶体管部70和二极管部80的上方。发射电极52的第二区域52-2设置在X轴方向负侧的晶体管部70和二极管部80的上方。发射电极52与设置在有源部60外的开尔文焊盘56-2电连接。应予说明，在本例中，发射电极52也可以具有连接第一区域52-1和第二区域52-2的连接区域52-4。在该情况下，例如虚设栅极金属层99、以及相对于虚设栅极金属层99而沿X轴方向相邻地配置的内侧栅极金属层50-2可以具有空隙。
图9是示出本实施方式的半导体装置200的上表面的另一例的图。本例的半导体装置200在图8a所示的半导体装置200中不具有虚设栅极金属层51和虚设栅极焊盘56-1这一点上，与图8a所示的半导体装置200不同。本例的栅极金属层97与内侧栅极金属层50-2连接。本例的内侧栅极金属层50-2夹在两个元件区域(晶体管部70或二极管部80)之间而设置。内侧栅极金属层50-2在X轴方向上的位置可以与温度感测部90相同。
因为本例的半导体装置200不具有虚设栅极金属层51，所以能够将栅极金属层50设置为遍及比图8a所示的半导体装置200更大的面积。因此，与图8a所示的半导体装置200相比，能够使供给到晶体管部70的栅极电压更加均匀。因此，能够防止晶体管部70的耐久度降低。应予说明，本例的半导体装置200与图8b所示的半导体装置200同样地，发射电极52被分割部46分割而设置。
另外，因为本例的半导体装置200不具有虚设栅极金属层51，所以能够使晶体管部70和二极管部80的面积比图8a所示的半导体装置200的大。
图10是示出半导体装置200的其他构成例的俯视图。在本例的半导体装置200中，检测部96作为温度感测部90而起作用。本例的半导体装置200不具有有源部60内的温度感测部90和温度感测布线92。在外周区域61，检测部96设置在栅极焊盘55与温度检测用焊盘94之间。检测部96与温度检测用焊盘94通过具有导电性的布线与温度检测用焊盘94电连接。连接检测部96与温度检测用焊盘94的具有导电性的布线(不图示)可以是多晶硅。检测部96输出基于温度检测结果的电流。输出的电流在具有导电性的布线流通，并传导到温度检测用阳极焊盘94-2。
本例的栅极金属层50具有外侧栅极金属层50-2，所述外侧栅极金属层50-2通过有源部60与温度检测用焊盘94以及检测部96之间并且沿Y轴方向延伸到栅极焊盘55。因此，可以不设置跨过温度感测布线的栅极流道53。因此，能够使供给到晶体管部70的栅极电压均匀，并能够防止晶体管部70的耐久度降低。
本例的外侧虚设栅极金属层51-1从虚设栅极焊盘56-1沿X轴方向延伸。另外，在外侧虚设栅极金属层51-1的X轴方向上的顶端连接有沿Y轴方向延伸的内侧虚设栅极金属层51-2。本例的半导体装置200具有沿Y轴方向延伸的两条内侧栅极金属层50-2。两条内侧栅极金属层50-2以隔着内侧虚设栅极金属层51-2的方式配置。以内侧虚设栅极金属层51-2为基准而配置在与外侧虚设栅极金属层51-1相反侧的内侧栅极金属层50-2沿Y轴方向横穿整个有源部60而设置。配置在与外侧虚设栅极金属层51-1相同侧的内侧栅极金属层50-2从在Y轴方向上与外侧虚设栅极金属层51-1相反侧的外侧栅极金属层50-1开始，设置到与离外侧虚设栅极金属层51-1最近的晶体管部70对置的位置。其中，该内侧栅极金属层50-2不与外侧虚设栅极金属层51-1接触。
图11是示出半导体装置200的其他构成例的俯视图。本例的半导体装置200相对于图8a所示的半导体装置200还具备虚设栅极金属层99-2。其他构造与图8a所示的半导体装置200相同。
在本例中，虚设栅极金属层99-1和虚设栅极金属层99-2在X轴方向上隔着内侧栅极金属层50-2而配置。虚设栅极金属层99-2从虚设栅极金属层98开始，沿Y轴方向延伸设置到与离外侧栅极金属层50-1最近的晶体管部70对置的位置。其中，虚设栅极金属层99-2与外侧栅极金属层50-1不接触。根据本例，能够容易地将虚设栅极金属层与各晶体管部70连接。
图12是示出半导体装置200的其他构成例的俯视图。本例的半导体装置200相对于图10所示的半导体装置200的构成，其内侧栅极金属层50-2与内侧虚设栅极金属层51-2的构造不同。其他构造与图10所示的半导体装置200相同。
本例的半导体装置200具有沿Y轴方向延伸的两条内侧虚设栅极金属层51-2。各内侧虚设栅极金属层51-2在Y轴方向上从与配置在有源部60的一端的晶体管部70对置的位置开始，延伸到与配置在另一端的晶体管部70对置的位置。应予说明，在两条内侧虚设栅极金属层51-2中的、靠近外侧虚设栅极金属层51-1的内侧虚设栅极金属层51-2与外侧虚设栅极金属层51-1连接。另外，两条内侧虚设栅极金属层51-2通过沿X轴方向延伸的内侧虚设栅极金属层51-3而彼此连接。内侧虚设栅极金属层51-3可以在Y轴方向上配置在有源部60的中央。
内侧栅极金属层50-2夹在两条内侧虚设栅极金属层51-2之间而配置。内侧栅极金属层50-2被设置为沿Y轴方向横穿有源部60。其中，内侧栅极金属层50-2通过内侧虚设栅极金属层51-3而被割断。即，内侧栅极金属层50-2从外侧栅极金属层50-1延伸到内侧虚设栅极金属层51-3的附近。
图13是示出半导体装置200的其他构成例的俯视图。本例的半导体装置200相对于图10所示的半导体装置200的构成，其内侧栅极金属层50-2的构造不同。另外，本例的半导体装置200不具备虚设栅极焊盘56-1、以及虚设栅极金属层。其他构造与图10所示的半导体装置200相同。本例的内侧栅极金属层50-2沿Y轴方向横穿有源部60。内侧栅极金属层50-2可以在X轴方向上配置在有源部60的中央。
图14是外侧栅极金属层50-1与内侧栅极金属层50-2的交叉部分的放大图。在本例中，栅极流道53与外侧栅极金属层50-1和内侧栅极金属层50-2重叠地配置。本例的栅极流道53是配置在栅极金属层50与半导体基板10之间的多晶硅等的布线。本例的栅极流道53沿着栅极金属层50而配置。即，在栅极金属层50如T字那样地分支的情况下，栅极流道53也同样地分支地设置。在俯视时，本例的栅极流道53比栅极金属层50更向晶体管部70侧扩展地设置。栅极流道53与晶体管部70的栅极沟槽部40连接。
栅极流道53与栅极金属层50通过层间绝缘膜等而被绝缘。在层间绝缘膜设置有接触孔75和接触孔77。在接触孔75和接触孔77可以充填与栅极金属层50相同的导电材料，也可以填充钨等不同的导电材料。接触孔75连接栅极流道53与外侧栅极金属层50-1。接触孔77连接栅极流道53与内侧栅极金属层50-2。接触孔75和接触孔77可以分别平行地设置多条。
接触孔75和接触孔77沿着栅极金属层50而设置。其中，在栅极金属层50分支的部位，接触孔77不与接触孔75连接。即，在接触孔75与接触孔77之间设置有间隙79。在间隙79配置有层间绝缘膜等。
图15示出图14的e-e’截面的一例的图。e-e’截面是包括接触孔75的YZ面。在图15中，利用虚线表示将接触孔77投影到该截面的位置。
如上所述，在栅极金属层50与栅极流道53之间设置有层间绝缘膜38。通过设置在层间绝缘膜38的接触孔75和接触孔77，将栅极金属层50与栅极流道53连接。另外，在半导体基板10与栅极流道53之间设置有氧化膜等绝缘膜37。
本例的接触孔75沿X轴方向而具有长度。在与半导体基板10的上表面21平行的面，将与长度方向垂直的方向(本例中Y轴方向)上的接触孔75的宽度设为W1。宽度W1可以使用与半导体基板10的上表面21接触的位置处的接触孔75的宽度。另外，将接触孔75与接触孔77之间的最短距离设为宽度W2。宽度W2可以使用与半导体基板10的上表面21接触的位置的、接触孔75的端部与接触孔77的端部在Y轴方向上的距离。
宽度W2可以比宽度W1大。在利用掩模对抗蚀层进行图案成形时，有因对准偏离等而导致接触孔75与接触孔77连接的情况。若接触孔连接，则接触孔的宽度扩大。其结果是，栅极金属层50没有填满而与在与栅极流道53之间产生空隙，栅极金属层50不与栅极流道53接触。通过使宽度W2大于宽度W1，从而能够抑制栅极金属层50与栅极流道53之间的空隙的产生，并能够确保良好的电连接。
在俯视时，面对接触孔75的一侧的接触孔77的端部可以位于沿着长度方向的栅极金属层50-1的内部。位于间隙79的下部的栅极流道53与栅极金属层50-1局部地分离。栅极流道53由于电阻比栅极金属层高，所以若改变栅极的电位，则在位于间隙79的下部的栅极流道53产生微小的电位差。间隙79的下部的微小的电位差使隔着间隙79而彼此分离的任意两处的栅极沟槽部40中的、向各自的导电部44传递栅极信号的传递时间产生偏差。其结果是，有电流集中在关断没有完成的部分而引起关断破坏的情况。通过不使相当于间隙79的宽度W2不必要地增大，从而能够使在间隙79的下部产生的电位差足够小，并能够抑制关断破坏。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，在上述实施方式中能够追加多种变更或改良是显而易见的。根据权利要求书所记载的范围可知，追加了这样的变更或改良的方式也能够包括在本发明的技术范围内。
应当注意，权利要求书、说明书及附图中示出的装置、系统、程序及方法中的动作、过程、步骤和阶段等各处理的执行顺序只要未特别明示“早于”、“预先”等，另外，未在后续处理中使用之前的处理结果，则可以以任意顺序来实现。关于权利要求书、说明书及附图中的动作流程，即使为方便起见使用“首先”、“接下来”等进行了说明，也并不意味着必须以这一顺序来实施。

Claims (16)

1.一种半导体装置，其特征在于，具备：
半导体基板；
有源部，其设置在所述半导体基板，并且在所述半导体基板的上表面和下表面之间流通电流；
晶体管部，其设置在所述有源部；
栅极金属层，其与所述晶体管部电连接，并且向所述晶体管部供给栅极电压；
栅极焊盘，其配置在所述半导体基板的上表面，并且与所述栅极金属层电连接；
温度感测部，其在所述半导体基板的上表面，设置在所述有源部的上方；
温度检测用焊盘，其在所述半导体基板的上表面，配置在所述有源部与所述半导体基板的外周端之间的外周区域；
温度感测布线，其具有在所述半导体基板的上表面沿预先设定的长度方向延伸的长度部分，并且将所述温度感测部与所述温度检测用焊盘连接；
二极管部，其设置在所述有源部，并且沿着所述半导体基板的上表面的预先设定的排列方向与所述晶体管部交替地排列；以及
虚设栅极金属层，其与所述二极管部电连接，并向所述二极管部供给虚设栅极电压，
在所述半导体基板的上表面，所述栅极焊盘配置在延伸区域以外的区域，该延伸区域是将所述温度感测布线的所述长度部分沿所述长度方向延伸到所述半导体基板的外周端为止的区域。
2.根据权利要求1所述的半导体装置，其特征在于，
所述栅极焊盘配置在所述外周区域。
3.根据权利要求2所述的半导体装置，其特征在于，还具备：
金属的内侧电极，其设置在比所述栅极金属层更靠内侧的位置；以及
一个以上的电压供给焊盘，其配置在所述外周区域，并与所述内侧电极电连接，
在利用所述温度感测布线的所述长度部分和所述长度部分的延长线将所述外周区域两分而成的两个分割区域中，在同一个分割区域配置有所述栅极焊盘以及所有的所述电压供给焊盘。
4.根据权利要求3所述的半导体装置，其特征在于，
所述温度检测用焊盘配置在两个所述分割区域中的、与所述栅极焊盘和所述电压供给焊盘不同的所述分割区域。
5.根据权利要求4所述的半导体装置，其特征在于，
所述栅极金属层被设置为，在俯视所述半导体基板时包围所述有源部，
所述虚设栅极金属层被设置为，在俯视所述半导体基板时在所述栅极金属层的内侧包围所述有源部。
6.根据权利要求5所述的半导体装置，其特征在于，
设置在与所述栅极焊盘相同的所述分割区域的所述电压供给焊盘中的一个所述电压供给焊盘是与所述虚设栅极金属层电连接的虚设栅极焊盘。
7.根据权利要求5所述的半导体装置，其特征在于，
所述内侧电极是发射电极，
设置在与所述栅极焊盘相同的所述分割区域的所述电压供给焊盘中的一个所述电压供给焊盘是与所述发射电极电连接的开尔文焊盘。
8.根据权利要求6所述的半导体装置，其特征在于，
所述内侧电极是发射电极，
设置在与所述栅极焊盘相同的所述分割区域的所述电压供给焊盘中的一个所述电压供给焊盘是与所述发射电极电连接的开尔文焊盘。
9.一种半导体装置，其特征在于，具备：
半导体基板；
有源部，其设置在所述半导体基板，并且在所述半导体基板的上表面和下表面之间流通电流；
晶体管部，其设置在所述有源部；
栅极金属层，其与所述晶体管部电连接，并且向所述晶体管部供给栅极电压；
栅极焊盘，其配置在所述半导体基板的上表面，并且与所述栅极金属层电连接；
温度感测部，其在所述半导体基板的上表面，设置在所述有源部的上方；
温度检测用焊盘，其在所述半导体基板的上表面，配置在所述有源部与所述半导体基板的外周端之间的外周区域；
温度感测布线，其具有在所述半导体基板的上表面沿预先设定的长度方向延伸的长度部分，并且将所述温度感测部与所述温度检测用焊盘连接；
金属的内侧电极，其设置在比所述栅极金属层更靠内侧的位置；以及
一个以上的电压供给焊盘，其配置在所述外周区域，并与所述内侧电极电连接，
在所述半导体基板的上表面，所述栅极焊盘配置在延伸区域以外的区域，该延伸区域是将所述温度感测布线的所述长度部分沿所述长度方向延伸到所述半导体基板的外周端为止的区域，
所述栅极焊盘配置在所述外周区域，
在利用所述温度感测布线的所述长度部分和所述长度部分的延长线将所述外周区域两分而成的两个分割区域中，在同一个分割区域配置有所述栅极焊盘以及所有的所述电压供给焊盘，
所述栅极金属层具有：外侧栅极金属层，其配置在所述外周区域；以及内侧栅极金属层，其配置在所述有源部的上方且与所述外侧栅极金属层连接，
所述半导体装置还具备栅极流道，所述栅极流道在所述有源部设置在所述半导体基板的上方，一端与所述内侧栅极金属层连接，另一端与所述内侧栅极金属层或所述外侧栅极金属层连接，并且包含半导体材料，
所述内侧电极具有：
第一区域和第二区域，其在俯视所述半导体基板时以所述内侧栅极金属层和所述栅极流道为边界而分离地配置；以及
连接区域，其在所述栅极流道的上方，连接所述第一区域和所述第二区域。
10.根据权利要求5至8中任一项所述的半导体装置，其特征在于，
所述虚设栅极金属层具有：外侧虚设栅极金属层，其配置在所述外周区域；以及内侧虚设栅极金属层，其配置在所述有源部的上方且与所述外侧虚设栅极金属层连接，
所述半导体装置还具备虚设栅极流道，所述虚设栅极流道在所述有源部设置在所述半导体基板的上方，一端与所述内侧虚设栅极金属层连接，另一端与所述内侧虚设栅极金属层或所述外侧虚设栅极金属层连接，并且包含半导体材料，
所述内侧电极具有：
第一区域和第二区域，其在俯视所述半导体基板时以所述内侧虚设栅极金属层和所述虚设栅极流道为边界而分离地配置；以及
连接区域，其在所述虚设栅极流道的上方，连接所述第一区域和所述第二区域。
11.根据权利要求5至8中任一项所述的半导体装置，其特征在于，
所述温度感测布线的所述长度方向与所述排列方向一致。
12.根据权利要求5至8中任一项所述的半导体装置，其特征在于，
在俯视所述半导体基板时，所述温度感测部被夹在两个所述晶体管部之间。
13.一种半导体装置，其特征在于，具备：
半导体基板；
有源部，其设置在所述半导体基板，并且在所述半导体基板的上表面和下表面之间流通电流；
晶体管部，其设置在所述有源部；
栅极金属层，其与所述晶体管部电连接，并且向所述晶体管部供给栅极电压；
栅极焊盘，其配置在所述半导体基板的上表面，并且与所述栅极金属层电连接；
温度感测部，其在所述半导体基板的上表面，设置在所述有源部的上方；
温度检测用焊盘，其在所述半导体基板的上表面，配置在所述有源部与所述半导体基板的外周端之间的外周区域；
温度感测布线，其具有在所述半导体基板的上表面沿预先设定的长度方向延伸的长度部分，并且将所述温度感测部与所述温度检测用焊盘连接；
金属的内侧电极，其设置在比所述栅极金属层更靠内侧的位置；以及
一个以上的电压供给焊盘，其配置在所述外周区域，并与所述内侧电极电连接，
在所述半导体基板的上表面，所述栅极焊盘配置在延伸区域以外的区域，该延伸区域是将所述温度感测布线的所述长度部分沿所述长度方向延伸到所述半导体基板的外周端为止的区域，
所述栅极焊盘配置在所述外周区域，
在利用所述温度感测布线的所述长度部分和所述长度部分的延长线将所述外周区域两分而成的两个分割区域中，在同一个分割区域配置有所述栅极焊盘以及所有的所述电压供给焊盘，
所述半导体装置还具备栅极流道，所述栅极流道在所述外周区域设置在所述有源部与所述电压供给焊盘之间的区域，两端与所述栅极金属层连接，并且包含半导体材料，
在连结所述栅极流道的两端的方向上，从所述栅极金属层的与所述栅极流道的一端连接的一端起到所述栅极金属层的与所述栅极流道的另一端连接的一端为止的宽度大于与所述栅极流道的所述一端连接的所述栅极金属层的宽度。
14.根据权利要求1至8中任一项所述的半导体装置，其特征在于，
所述栅极金属层的一部分沿着所述温度感测布线而设置。
15.一种半导体装置，其特征在于，具备：
半导体基板；
有源部，其设置在所述半导体基板，并且在所述半导体基板的上表面与下表面之间流通电流；
晶体管部，其设置在所述有源部；
二极管部，其设置在所述有源部；
栅极金属层，其与所述晶体管部电连接，并且向所述晶体管部供给栅极电压；
温度感测部，其在所述半导体基板的上表面，设置在所述有源部的上方；
温度检测用焊盘，其在所述半导体基板的上表面，配置在所述有源部与所述半导体基板的外周端之间的外周区域；以及
温度感测布线，其具有在所述半导体基板的上表面沿预先设定的长度方向延伸的长度部分，并将所述温度感测部与所述温度检测用焊盘连接，
所述栅极金属层的一部分沿着所述温度感测布线而设置，在与所述温度感测布线的长度方向垂直的方向上，夹于所述温度感测布线与所述二极管部之间。
16.根据权利要求15所述的半导体装置，其特征在于，
所述晶体管部与所述二极管部沿着所述温度感测布线排列。
CN201880020162.8A 2017-10-18 2018-10-15 半导体装置 Active CN110462840B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017202228 2017-10-18
JP2017-202228 2017-10-18
PCT/JP2018/038353 WO2019078166A1 (ja) 2017-10-18 2018-10-15 半導体装置

Publications (2)

Publication Number Publication Date
CN110462840A CN110462840A (zh) 2019-11-15
CN110462840B true CN110462840B (zh) 2023-07-04

Family

ID=66174139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880020162.8A Active CN110462840B (zh) 2017-10-18 2018-10-15 半导体装置

Country Status (4)

Country Link
US (1) US11239355B2 (zh)
JP (1) JP6835243B2 (zh)
CN (1) CN110462840B (zh)
WO (1) WO2019078166A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7073773B2 (ja) * 2018-02-15 2022-05-24 富士電機株式会社 半導体装置
US10846458B2 (en) 2018-08-30 2020-11-24 Taiwan Semiconductor Manufacturing Company Ltd. Engineering change order cell structure having always-on transistor
JP7357000B2 (ja) * 2018-10-18 2023-10-05 ローム株式会社 半導体装置
CN111816652A (zh) * 2020-05-27 2020-10-23 华为技术有限公司 一种集成有温度传感器的igbt芯片
CN112768447A (zh) * 2021-01-11 2021-05-07 杭州士兰集昕微电子有限公司 逆导型绝缘栅双极型晶体管及其制造方法
CN117497574B (zh) * 2023-08-31 2024-05-14 海信家电集团股份有限公司 半导体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116962A (ja) * 2003-10-10 2005-04-28 Denso Corp パッケージ型半導体装置
JP2011066371A (ja) * 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置
JP2017147435A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6404591B2 (ja) 2014-04-23 2018-10-10 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置
US10529839B2 (en) * 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
CN106601710B (zh) * 2015-10-19 2021-01-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6686398B2 (ja) 2015-12-03 2020-04-22 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116962A (ja) * 2003-10-10 2005-04-28 Denso Corp パッケージ型半導体装置
JP2011066371A (ja) * 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法
CN107086217A (zh) * 2016-02-16 2017-08-22 富士电机株式会社 半导体装置
JP2017147435A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP6835243B2 (ja) 2021-02-24
WO2019078166A1 (ja) 2019-04-25
US20200035819A1 (en) 2020-01-30
JPWO2019078166A1 (ja) 2020-05-28
CN110462840A (zh) 2019-11-15
US11239355B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
CN110462840B (zh) 半导体装置
JP2022177294A (ja) 半導体装置
US10622350B2 (en) Semiconductor device
CN110622320B (zh) 半导体装置
US20220321118A1 (en) Semiconductor device
JP2010016103A (ja) 半導体装置
US11371891B2 (en) Semiconductor device, semiconductor package, semiconductor module, and semiconductor circuit device
US10128345B2 (en) Semiconductor device
KR20150033553A (ko) 반도체 장치
US11476249B2 (en) Semiconductor device
CN111052394B (zh) 半导体装置
JP7099017B2 (ja) 半導体装置
JP7225562B2 (ja) 半導体装置
CN112543993A (zh) 半导体装置
JP6746978B2 (ja) 半導体装置
US11245007B2 (en) Wide-bandgap semiconductor device including gate fingers between bond pads
CN112768518A (zh) 半导体管芯、半导体器件以及绝缘栅双极晶体管模块
US11545460B2 (en) Semiconductor device and method for manufacturing semiconductor device having first and second wires in different diameter
JP7052826B2 (ja) 半導体装置
US20240014206A1 (en) Semiconductor device
US20240203830A1 (en) Semiconductor device
US11855166B2 (en) Semiconductor device including sub-cell disposed at chip center
US20230420454A1 (en) Semiconductor device
CN115588669A (zh) 半导体装置
US20190252532A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant