JP2004055857A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004055857A JP2004055857A JP2002211902A JP2002211902A JP2004055857A JP 2004055857 A JP2004055857 A JP 2004055857A JP 2002211902 A JP2002211902 A JP 2002211902A JP 2002211902 A JP2002211902 A JP 2002211902A JP 2004055857 A JP2004055857 A JP 2004055857A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor device
- electron beam
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】電子線などの放射線を照射することによりライフタイム制御を施している半導体装置で、空乏層が形成されリーク電流が増加することを防止する。
【解決手段】半導体基板の一方の主表面に一個以上のpn接合を有する能動装置と、pn接合の表面にナイトライド膜を形成し、pn接合が形成された半導体層のライフタイムが電子線などの放射線により制御する半導体装置において、電子線照射によるダメージが形成されないナイトライド膜を設けた半導体装置を提供する。
【選択図】 図6
【解決手段】半導体基板の一方の主表面に一個以上のpn接合を有する能動装置と、pn接合の表面にナイトライド膜を形成し、pn接合が形成された半導体層のライフタイムが電子線などの放射線により制御する半導体装置において、電子線照射によるダメージが形成されないナイトライド膜を設けた半導体装置を提供する。
【選択図】 図6
Description
【0001】
【発明の属する技術分野】
本発明はpn接合を有する半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
モータドライブ等に用いられるワンチップインバータ素子は比較的に高電圧・大電流を制御する事を可能とした半導体装置であり、近年の省エネ指向によるエアコン室外機のインバータなどに適用されている。
【0003】
上記ワンチップインバータ素子は一つのチップに制御用のロジック回路,ゲート回路と、スイッチング素子としてトランジスタなどが形成されている。特に最近のワンチップインバータ素子ではスイッチング素子として絶縁ゲート型バイポーラトランジスタ(以下IGBTと称する)を用い、優れた電流・電圧特性を示すものが開発されている。
【0004】
従来の半導体装置を図13に示す。図13は、ワンチップインバータの表面に形成されたIGBT断面の一例を示したものである。半導体基体の主表面にn型エミッタ層3,p型チャネル層2,n型ベース層1,p型エミッタ層5が形成されている。
【0005】
図13では、n型エミッタ層3とコンタクトするように形成されたアルミ電極100,p型エミッタ層5とコンタクトするように形成されたアルミ電極101が設けられ、アルミ電極間に電圧を印加した状態でゲート電極8にゲート信号電圧を印加する事により、ゲート酸化膜7を解してp型チャネル層2の表面に反転層が形成され、オン状態へと移行する。また、ゲート電極8へのゲート信号電圧を遮断することによりオン状態からオフ状態へと移行する。特にオフ状態とはアルミ電極100とアルミ電極101間に印加された電圧によりn型ベース層内の接合に空乏層が形成された状態となる。
【0006】
特に、一表面側にn型エミッタ層3,p型エミッタ層5が形成される平面IGBTでは空乏層がp型チャネル層2とn型ベース層1との接合部に形成され、かつ一方の表面側酸化膜からなるゲート酸化膜7,PSG膜10を介して隣接するようにn型ベース層1中に形成される。
【0007】
一方、上記ワンチップインバータ装置のIGBTでは電気特性の改善からライフタイム制御が必要とされる。ライフタイム制御とは電流導通状態からオフ状態に移行する時に、素子のn型ベース層1内部に蓄積する電子・正孔の消滅を早くして、ライフタイムを短縮するために実施するものであり、効果としてはオフ状態への移行時の電力損失を低減するものである。
【0008】
通常、ライフタイム制御方法としては重金属拡散や放射線照射などがあげられる。上記のIGBTではライフタイムの制御性向上のため、放射線照射、特に電子線照射を用いてライフタイムをコントロールすることがなされている。特開
2001−177114号公報では、電子線照射はワンチップインバータ素子上にさまざまなロジック回路,スイッチング素子を形成後、最後のプロセスとして全面に電子線を照射するものである。
【0009】
一方、特開平07−161880号では、ワンチップインバータICの表面には保護膜としてプラズマ生成したシリコンナイトライド膜が形成されている。プラズマ生成したシリコンナイトライドは耐湿,耐圧,耐応力に優れた絶縁膜である。
【0010】
【発明が解決しようとする課題】
IGBTのライフタイム制御に電子線を用いた場合、IGBT素子がオフ状態においてn型エミッタ層とp型エミッタ層間でリーク電流パスが発生し、最大阻止電圧が低下し素子が破壊する現象が発生した。特に、阻止電圧の高いIGBT、すなわち半導体表面に隣接するn型ベース層の幅が大きい素子、またはn型ベース層のライフタイムが短い、すなわち電子線照射量の多い素子においてリーク電流増加の傾向が強くなる。
【0011】
本発明は上記課題を解決するためにされたものであり、ナイトライドのダメージ起因のリーク電流が小さいワンチップインバータICを得る事を可能としたものである。
【0012】
【課題を解決するための手段】
半導体基板の一方の主表面に一個以上のpn接合を有する能動装置と、pn接合の表面にナイトライド膜を形成し、pn接合が形成された半導体層のライフタイムが電子線などの放射線により制御する半導体装置において、電子線照射によるダメージが形成されないナイトライド膜を設けることにより達成される。
【0013】
【発明の実施の形態】
発明者が横型IGBTチップを用いて実験したところによると、n型ベース層のライフタイムを短縮するための電子線照射量と電圧阻止時のリーク電流には図9のような関係が有る事が明らかとなった。図1と共に説明する。図9は、横軸に電子線照射量を、縦軸にリーク電流を示したグラフである。実験ではn型ベース層の不純物濃度が1.2E14atom/cm3のチップを用い、最大阻止電圧の95%電圧におけるアルミ電極100,101間のリーク電流を調査した。その結果、電子線照射量が30kGy以上になるとリーク電流が増加し300kGy以上になると特に顕著になることが明らかとなった。
【0014】
一方、電子線照射量を400kGyに固定し、n型ベース層1の不純物濃度とアルミ電極100,101間のリーク電流の関係を調査した結果を図10に示す。不純物濃度が1.5E14atom/cm3以下となる基板を用いた場合に、リーク電流の増加率が高くなることが判明した。上記実験から、発明者は上記リーク電流の増加は、ライフタイム制御の電子線照射によりナイトライド膜にダメージが発生し、ダメージ部から可動イオンが発生したことによるものと推測した。すなわち、n型ベース層表面に隣接するナイトライド中にマイナス電荷をおびだ可動イオンが形成されるため、電界効果によりn型ベース層1の表面近傍のキャリアすなわち電子が排除され、空乏層が異常に形成され、リーク電流を増加させたものと推測した。
【0015】
本発明は、n型ベース層1表面のナイトライドの製造プロセスおよび可動イオン密度を制御することにより、リーク電流の増加を制御可能とするものである。
【0016】
以下、図面を用いて本発明について詳しく説明する。
【0017】
(実施例1)
図1は本発明のナイトライドをワンチップインバータICに形成されたIGBT
(図2のA−A′)の断面構造を示したものである。また、図2はチップの各層,電極などの位置関係を示したものであり、500,501,502はコンタクトホールを示す。
【0018】
図1において、能動装置として、1はn型半導体層からなるn型ベース層、
2はp型半導体層からなるp型チャネル層、3はn型半導体層からなるn型エミッタ層、4はn型半導体層からなるn型バッファ層、5はp型半導体層からなるp型エミッタ層である。さらに6はフィールド絶縁膜で、たとえば厚い半導体酸化膜(SiO2 )からなる。7は薄いゲート酸化膜である。8はp型チャネル層表面の電界コントロールのために形成されたゲート電極である。9はPSG(リン酸化物含有シリケートガラス)膜が形成されている。100はシリコン含有のアルミ電極であり、PSG膜9に形成されたCONTホールを通じてn型エミッタ層3,p型チャネル層2とオーミック接触している。また、101も同質のアルミ電極であり、PSG膜10に形成されてコンタクトホールを通じてp型エミッタ層5とオーミック接触している。そして最表面にはプラズマ分解により形成されたシリコンナイトライド膜(P−SIN)200が形成されている。
【0019】
なお、本実施例ではn型ベース層の不純物濃度は、1.2E14atom/cm3である。また、電子線照射量は400kGyである。
【0020】
図3に示すのは図2のB−B′の断面構造を示したものである。図1との相違点はPSG膜9にコンタクトホールが形成され、ゲート電極8と接触するようにアルミ電極102が形成されている事である。
【0021】
リーク電流低減の作用について説明する。電子線照射によるリーク電流の増加は前記のようにプラズマナイトライド中の可動イオン増加により生じる現象であるが、さらに詳細にIGBTパターンとの相関についても調査した結果、リーク電流は図2に示すA−A′断面部で生じる事が明らかとなった。
【0022】
図2のA−A′,B−B′部の断面構造に関してシミュレーションを実施した結果を図4,図7に示す。図4に示すようにアルミ電極100,101間に電圧を印加した場合の空乏層400の形成状態を示したものである。なお、図4に示す構造は従来の製造プロセスを用いて電子線照射を実施したものでありナイトライドに可動イオンが存在している。この場合、n型ベース層1の表面が空乏化したため空乏層がp型エミッタ層5の近傍まで到達するため、リーク電流パスが形成されてリーク電流が発生してしまう。
【0023】
ところが図7に示す構造では、同様な電子線照射を実施しているにも関わらず、n型ベース層1の表面にアルミ電極102が形成されている場合には、n型ベース層1表面の空乏層の発生を抑えることができ、リーク電流が発生しなかった。これは、ナイトライド膜200の下層に形成された導伝性のアルミ電極102があるためナイトライド膜200の可動イオンによる電界効果がn型ベース層1まで働かないことが判明した。
【0024】
そこで、本発明では図5に示す製造プロセスから、図6に示す製造プロセスに変更した。従来の製造プロセス図5では、P−SIN形成後に電子線照射を実施しているのに対し、本発明の製造プロセス図6ではアルミ電極100,101,102形成後、アルミニウムアロイ作業を実施後に電子線照射を実施し、続いてH2アニール,P−SIN形成へと変更し、n型ベース層上に形成されたナイトライドの電子線ダメージを低減することとした。
【0025】
図6の製造プロセスによる図8の製品についても同様のシミュレーションを実施した結果、n型ベース層表面に空乏層が形成されずリーク電流の増加が低減することが明らかとなった。
【0026】
図8はAL(アルミ)に覆われていないn型ベース層表面露出部分のナイトライドに電子線照射によるダメージ有無によるリーク電流有無を示したものである。すなわち、上記のIGBTのリーク電流を低減するためにナイトライドの電子線ダメージを低減する効果があることが判明した。
【0027】
図6のプロセスにより作製し、n型ベース層上1上のナイトライドを低ダメージにしたIGBTチップは、従来品に対しリーク電流が減少し耐圧が向上することを確認した。
【0028】
(実施例2)
図11に示すIGBTは実施例1のIGBTに改良を加えたものである第2の実施例である。実施例1との違いはアルミ電極100とアルミ電極102の間隔を7μm以下とすることを特徴とする。
【0029】
実際のIGBTチップではチップ完成後に特性評価を実施するが、特性NGのため再度電子線照射によりライフタイム制御を実施する機会がある。その際、上記のナイトライド膜中の可動イオンによりリーク電流が増加してしまう課題がある。本実施例は電子線時のリーク電流増加を最小限とすることを目的とする。
【0030】
図11に示すのは、上記課題を解決する為に、リーク電流防止手段としてアルミ電極100とアルミ電極102の間隔を規定する事により、ナイトライド中の可動イオンによる電界効果を最小限にしたものである。図12に示すのはアルミ電極100とアルミ電極102の間隔WGをパラメータとして作成したIGBTのリーク電流をプロットしたものである。なお、本構造では図6のプロセスであり完了後、再度電子線照射を実施している。その結果、アルミ間隔とリーク電流には図12に示す関係があることが判明した。これは、目明き間隔を7μm以上に拡大すると、目明き部のフィールドプレート効果が弱くなりリーク電流が増加するものである。上記のことからアルミ間隔WGを7μm以下とする事によりリーク電流を低減した半導体装置を得られる。
【0031】
なお、実施例1,2ではワンチップインバータICに組み込まれたIGBTを用いて本発明の効果に関して説明したが、本構造はMOSFET,IGBT、などのディスクリートデバイス、また制御回路との組合わせした装置には同様の効果を持つ。すなわち、高耐圧の素子においてベース層表面に形成されたナイトライド膜の分極によりリーク電流を生じる半導体装置にしても同様の効果がある。
【0032】
【発明の効果】
以上説明したように、本発明を適用する事により、半導体装置のリーク電流増加を防ぐことが可能となる。
【図面の簡単な説明】
【図1】半導体装置の断面図である。
【図2】半導体装置の平面図である。
【図3】半導体装置の断面図である。
【図4】半導体装置の断面図である。
【図5】従来の製造プロセスを示すフローチャートである。
【図6】本発明の製造プロセスを示すフローチャートである。
【図7】半導体装置の断面図である。
【図8】半導体装置の断面図である。
【図9】電子線照射量とリーク電流の関係を示すグラフである。
【図10】ベース層の不純物濃度とリーク電流の関係を示すグラフである。
【図11】半導体装置の平面図である。
【図12】エミッタ電極−ゲート電極間隔とリーク電流の関係を示すグラフである。
【図13】従来の半導体装置の断面図である。
【符号の説明】
1…n型ベース層、2…p型チャネル層、3…n型エミッタ層、4…n型バッファ層、5…p型エミッタ層、6…フィールド絶縁膜、7…ゲート酸化膜、8…ゲート電極、9,10…PSG膜、100,101,102…アルミ電極、200,300…ナイトライド膜、400…空乏層、500,501,502…コンタクトホール。
【発明の属する技術分野】
本発明はpn接合を有する半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
モータドライブ等に用いられるワンチップインバータ素子は比較的に高電圧・大電流を制御する事を可能とした半導体装置であり、近年の省エネ指向によるエアコン室外機のインバータなどに適用されている。
【0003】
上記ワンチップインバータ素子は一つのチップに制御用のロジック回路,ゲート回路と、スイッチング素子としてトランジスタなどが形成されている。特に最近のワンチップインバータ素子ではスイッチング素子として絶縁ゲート型バイポーラトランジスタ(以下IGBTと称する)を用い、優れた電流・電圧特性を示すものが開発されている。
【0004】
従来の半導体装置を図13に示す。図13は、ワンチップインバータの表面に形成されたIGBT断面の一例を示したものである。半導体基体の主表面にn型エミッタ層3,p型チャネル層2,n型ベース層1,p型エミッタ層5が形成されている。
【0005】
図13では、n型エミッタ層3とコンタクトするように形成されたアルミ電極100,p型エミッタ層5とコンタクトするように形成されたアルミ電極101が設けられ、アルミ電極間に電圧を印加した状態でゲート電極8にゲート信号電圧を印加する事により、ゲート酸化膜7を解してp型チャネル層2の表面に反転層が形成され、オン状態へと移行する。また、ゲート電極8へのゲート信号電圧を遮断することによりオン状態からオフ状態へと移行する。特にオフ状態とはアルミ電極100とアルミ電極101間に印加された電圧によりn型ベース層内の接合に空乏層が形成された状態となる。
【0006】
特に、一表面側にn型エミッタ層3,p型エミッタ層5が形成される平面IGBTでは空乏層がp型チャネル層2とn型ベース層1との接合部に形成され、かつ一方の表面側酸化膜からなるゲート酸化膜7,PSG膜10を介して隣接するようにn型ベース層1中に形成される。
【0007】
一方、上記ワンチップインバータ装置のIGBTでは電気特性の改善からライフタイム制御が必要とされる。ライフタイム制御とは電流導通状態からオフ状態に移行する時に、素子のn型ベース層1内部に蓄積する電子・正孔の消滅を早くして、ライフタイムを短縮するために実施するものであり、効果としてはオフ状態への移行時の電力損失を低減するものである。
【0008】
通常、ライフタイム制御方法としては重金属拡散や放射線照射などがあげられる。上記のIGBTではライフタイムの制御性向上のため、放射線照射、特に電子線照射を用いてライフタイムをコントロールすることがなされている。特開
2001−177114号公報では、電子線照射はワンチップインバータ素子上にさまざまなロジック回路,スイッチング素子を形成後、最後のプロセスとして全面に電子線を照射するものである。
【0009】
一方、特開平07−161880号では、ワンチップインバータICの表面には保護膜としてプラズマ生成したシリコンナイトライド膜が形成されている。プラズマ生成したシリコンナイトライドは耐湿,耐圧,耐応力に優れた絶縁膜である。
【0010】
【発明が解決しようとする課題】
IGBTのライフタイム制御に電子線を用いた場合、IGBT素子がオフ状態においてn型エミッタ層とp型エミッタ層間でリーク電流パスが発生し、最大阻止電圧が低下し素子が破壊する現象が発生した。特に、阻止電圧の高いIGBT、すなわち半導体表面に隣接するn型ベース層の幅が大きい素子、またはn型ベース層のライフタイムが短い、すなわち電子線照射量の多い素子においてリーク電流増加の傾向が強くなる。
【0011】
本発明は上記課題を解決するためにされたものであり、ナイトライドのダメージ起因のリーク電流が小さいワンチップインバータICを得る事を可能としたものである。
【0012】
【課題を解決するための手段】
半導体基板の一方の主表面に一個以上のpn接合を有する能動装置と、pn接合の表面にナイトライド膜を形成し、pn接合が形成された半導体層のライフタイムが電子線などの放射線により制御する半導体装置において、電子線照射によるダメージが形成されないナイトライド膜を設けることにより達成される。
【0013】
【発明の実施の形態】
発明者が横型IGBTチップを用いて実験したところによると、n型ベース層のライフタイムを短縮するための電子線照射量と電圧阻止時のリーク電流には図9のような関係が有る事が明らかとなった。図1と共に説明する。図9は、横軸に電子線照射量を、縦軸にリーク電流を示したグラフである。実験ではn型ベース層の不純物濃度が1.2E14atom/cm3のチップを用い、最大阻止電圧の95%電圧におけるアルミ電極100,101間のリーク電流を調査した。その結果、電子線照射量が30kGy以上になるとリーク電流が増加し300kGy以上になると特に顕著になることが明らかとなった。
【0014】
一方、電子線照射量を400kGyに固定し、n型ベース層1の不純物濃度とアルミ電極100,101間のリーク電流の関係を調査した結果を図10に示す。不純物濃度が1.5E14atom/cm3以下となる基板を用いた場合に、リーク電流の増加率が高くなることが判明した。上記実験から、発明者は上記リーク電流の増加は、ライフタイム制御の電子線照射によりナイトライド膜にダメージが発生し、ダメージ部から可動イオンが発生したことによるものと推測した。すなわち、n型ベース層表面に隣接するナイトライド中にマイナス電荷をおびだ可動イオンが形成されるため、電界効果によりn型ベース層1の表面近傍のキャリアすなわち電子が排除され、空乏層が異常に形成され、リーク電流を増加させたものと推測した。
【0015】
本発明は、n型ベース層1表面のナイトライドの製造プロセスおよび可動イオン密度を制御することにより、リーク電流の増加を制御可能とするものである。
【0016】
以下、図面を用いて本発明について詳しく説明する。
【0017】
(実施例1)
図1は本発明のナイトライドをワンチップインバータICに形成されたIGBT
(図2のA−A′)の断面構造を示したものである。また、図2はチップの各層,電極などの位置関係を示したものであり、500,501,502はコンタクトホールを示す。
【0018】
図1において、能動装置として、1はn型半導体層からなるn型ベース層、
2はp型半導体層からなるp型チャネル層、3はn型半導体層からなるn型エミッタ層、4はn型半導体層からなるn型バッファ層、5はp型半導体層からなるp型エミッタ層である。さらに6はフィールド絶縁膜で、たとえば厚い半導体酸化膜(SiO2 )からなる。7は薄いゲート酸化膜である。8はp型チャネル層表面の電界コントロールのために形成されたゲート電極である。9はPSG(リン酸化物含有シリケートガラス)膜が形成されている。100はシリコン含有のアルミ電極であり、PSG膜9に形成されたCONTホールを通じてn型エミッタ層3,p型チャネル層2とオーミック接触している。また、101も同質のアルミ電極であり、PSG膜10に形成されてコンタクトホールを通じてp型エミッタ層5とオーミック接触している。そして最表面にはプラズマ分解により形成されたシリコンナイトライド膜(P−SIN)200が形成されている。
【0019】
なお、本実施例ではn型ベース層の不純物濃度は、1.2E14atom/cm3である。また、電子線照射量は400kGyである。
【0020】
図3に示すのは図2のB−B′の断面構造を示したものである。図1との相違点はPSG膜9にコンタクトホールが形成され、ゲート電極8と接触するようにアルミ電極102が形成されている事である。
【0021】
リーク電流低減の作用について説明する。電子線照射によるリーク電流の増加は前記のようにプラズマナイトライド中の可動イオン増加により生じる現象であるが、さらに詳細にIGBTパターンとの相関についても調査した結果、リーク電流は図2に示すA−A′断面部で生じる事が明らかとなった。
【0022】
図2のA−A′,B−B′部の断面構造に関してシミュレーションを実施した結果を図4,図7に示す。図4に示すようにアルミ電極100,101間に電圧を印加した場合の空乏層400の形成状態を示したものである。なお、図4に示す構造は従来の製造プロセスを用いて電子線照射を実施したものでありナイトライドに可動イオンが存在している。この場合、n型ベース層1の表面が空乏化したため空乏層がp型エミッタ層5の近傍まで到達するため、リーク電流パスが形成されてリーク電流が発生してしまう。
【0023】
ところが図7に示す構造では、同様な電子線照射を実施しているにも関わらず、n型ベース層1の表面にアルミ電極102が形成されている場合には、n型ベース層1表面の空乏層の発生を抑えることができ、リーク電流が発生しなかった。これは、ナイトライド膜200の下層に形成された導伝性のアルミ電極102があるためナイトライド膜200の可動イオンによる電界効果がn型ベース層1まで働かないことが判明した。
【0024】
そこで、本発明では図5に示す製造プロセスから、図6に示す製造プロセスに変更した。従来の製造プロセス図5では、P−SIN形成後に電子線照射を実施しているのに対し、本発明の製造プロセス図6ではアルミ電極100,101,102形成後、アルミニウムアロイ作業を実施後に電子線照射を実施し、続いてH2アニール,P−SIN形成へと変更し、n型ベース層上に形成されたナイトライドの電子線ダメージを低減することとした。
【0025】
図6の製造プロセスによる図8の製品についても同様のシミュレーションを実施した結果、n型ベース層表面に空乏層が形成されずリーク電流の増加が低減することが明らかとなった。
【0026】
図8はAL(アルミ)に覆われていないn型ベース層表面露出部分のナイトライドに電子線照射によるダメージ有無によるリーク電流有無を示したものである。すなわち、上記のIGBTのリーク電流を低減するためにナイトライドの電子線ダメージを低減する効果があることが判明した。
【0027】
図6のプロセスにより作製し、n型ベース層上1上のナイトライドを低ダメージにしたIGBTチップは、従来品に対しリーク電流が減少し耐圧が向上することを確認した。
【0028】
(実施例2)
図11に示すIGBTは実施例1のIGBTに改良を加えたものである第2の実施例である。実施例1との違いはアルミ電極100とアルミ電極102の間隔を7μm以下とすることを特徴とする。
【0029】
実際のIGBTチップではチップ完成後に特性評価を実施するが、特性NGのため再度電子線照射によりライフタイム制御を実施する機会がある。その際、上記のナイトライド膜中の可動イオンによりリーク電流が増加してしまう課題がある。本実施例は電子線時のリーク電流増加を最小限とすることを目的とする。
【0030】
図11に示すのは、上記課題を解決する為に、リーク電流防止手段としてアルミ電極100とアルミ電極102の間隔を規定する事により、ナイトライド中の可動イオンによる電界効果を最小限にしたものである。図12に示すのはアルミ電極100とアルミ電極102の間隔WGをパラメータとして作成したIGBTのリーク電流をプロットしたものである。なお、本構造では図6のプロセスであり完了後、再度電子線照射を実施している。その結果、アルミ間隔とリーク電流には図12に示す関係があることが判明した。これは、目明き間隔を7μm以上に拡大すると、目明き部のフィールドプレート効果が弱くなりリーク電流が増加するものである。上記のことからアルミ間隔WGを7μm以下とする事によりリーク電流を低減した半導体装置を得られる。
【0031】
なお、実施例1,2ではワンチップインバータICに組み込まれたIGBTを用いて本発明の効果に関して説明したが、本構造はMOSFET,IGBT、などのディスクリートデバイス、また制御回路との組合わせした装置には同様の効果を持つ。すなわち、高耐圧の素子においてベース層表面に形成されたナイトライド膜の分極によりリーク電流を生じる半導体装置にしても同様の効果がある。
【0032】
【発明の効果】
以上説明したように、本発明を適用する事により、半導体装置のリーク電流増加を防ぐことが可能となる。
【図面の簡単な説明】
【図1】半導体装置の断面図である。
【図2】半導体装置の平面図である。
【図3】半導体装置の断面図である。
【図4】半導体装置の断面図である。
【図5】従来の製造プロセスを示すフローチャートである。
【図6】本発明の製造プロセスを示すフローチャートである。
【図7】半導体装置の断面図である。
【図8】半導体装置の断面図である。
【図9】電子線照射量とリーク電流の関係を示すグラフである。
【図10】ベース層の不純物濃度とリーク電流の関係を示すグラフである。
【図11】半導体装置の平面図である。
【図12】エミッタ電極−ゲート電極間隔とリーク電流の関係を示すグラフである。
【図13】従来の半導体装置の断面図である。
【符号の説明】
1…n型ベース層、2…p型チャネル層、3…n型エミッタ層、4…n型バッファ層、5…p型エミッタ層、6…フィールド絶縁膜、7…ゲート酸化膜、8…ゲート電極、9,10…PSG膜、100,101,102…アルミ電極、200,300…ナイトライド膜、400…空乏層、500,501,502…コンタクトホール。
Claims (5)
- 半導体基板の一方の主表面に一個以上のpn接合を有する能動装置と、電極と、前記pn接合の表面にナイトライド膜を備え、前記pn接合が形成された半導体層のライフタイムを電子線放射によって制御する半導体装置において、
電極を形成し、電極形成後にアルミニウムアロイ作業を実施し、アルミニウムアロイ作業実施後に電子線照射を実施し、電子線照射後にH2アニール,P−
SIN形成することを特徴とする半導体装置の製造方法。 - 電子線照射量が30kGy以上であることを特徴とする請求項1記載の半導体装置の製造方法。
- 半導体基板の不純物濃度を7×1013以上であって、1.5×1014 以下としたことを特徴とする請求項1乃至2記載の半導体装置の製造方法。
- 能動装置としてn型エミッタ層,p型チャネル層,n型ベース層,p型エミッタ層が形成され、前記n型エミッタ層に接するように形成された第一電極と、前記pチャネル層の表面に酸化膜を解して形成されたゲート電極と、前記ゲート電極と接触するように形成された第二電極が形成され、かつn型ベース層と相間絶縁膜を介して第一電極と第二電極が形成され、第一電極と第二電極の間隔が7
μm以下である事を特徴とする半導体装置。 - 半導体基板の不純物濃度を7×1013以上であって、1.5×1014 以下としたことを特徴とする請求項4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002211902A JP2004055857A (ja) | 2002-07-22 | 2002-07-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002211902A JP2004055857A (ja) | 2002-07-22 | 2002-07-22 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004055857A true JP2004055857A (ja) | 2004-02-19 |
Family
ID=31934971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002211902A Pending JP2004055857A (ja) | 2002-07-22 | 2002-07-22 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004055857A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194197A (ja) * | 2008-02-15 | 2009-08-27 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2018138756A1 (ja) * | 2017-01-24 | 2018-08-02 | 新電元工業株式会社 | 半導体装置の製造方法 |
KR20200006393A (ko) * | 2018-07-10 | 2020-01-20 | 한국과학기술원 | 방사선에 의한 반도체 손상 방지 방법 및 장치 |
-
2002
- 2002-07-22 JP JP2002211902A patent/JP2004055857A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194197A (ja) * | 2008-02-15 | 2009-08-27 | Panasonic Corp | 半導体装置及びその製造方法 |
WO2018138756A1 (ja) * | 2017-01-24 | 2018-08-02 | 新電元工業株式会社 | 半導体装置の製造方法 |
JP6376629B1 (ja) * | 2017-01-24 | 2018-08-22 | 新電元工業株式会社 | 半導体装置の製造方法 |
KR20200006393A (ko) * | 2018-07-10 | 2020-01-20 | 한국과학기술원 | 방사선에 의한 반도체 손상 방지 방법 및 장치 |
KR102240971B1 (ko) | 2018-07-10 | 2021-04-16 | 한국과학기술원 | 방사선에 의한 반도체 손상 방지 방법 및 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6078961B2 (ja) | 半導体装置の製造方法 | |
JP2510710B2 (ja) | 絶縁体基板上の半導体層に形成されたmos型電界効果トランジスタ | |
US7233031B2 (en) | Vertical power semiconductor component | |
EP2215659B1 (en) | Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method | |
JP5286706B2 (ja) | 電力用半導体装置とその製造方法 | |
US5851861A (en) | MIS semiconductor device having an LDD structure and a manufacturing method therefor | |
US20080246055A1 (en) | Semiconductor component including a monocrystalline semiconductor body and method | |
JP2001339063A (ja) | 半導体装置およびその製造方法 | |
JPH06510400A (ja) | プラチナでのライフタイム制御を有するigbtの製法とその装置 | |
JPH09121052A (ja) | 半導体装置およびその製造方法 | |
WO2014030457A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4653273B2 (ja) | 半導体装置、および、その製造方法 | |
US7759711B2 (en) | Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same | |
JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
JP4840551B2 (ja) | Mosトランジスタ | |
US20220351973A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2020031155A (ja) | 半導体装置 | |
JP5003598B2 (ja) | 半導体装置 | |
CN113809145B (zh) | 窄台面绝缘栅双极型晶体管器件及形成方法 | |
CN115295613B (zh) | 一种快恢复二极管结构及其制造方法 | |
JP2008177203A (ja) | 半導体デバイスの製造方法 | |
JP2004055857A (ja) | 半導体装置及びその製造方法 | |
JP3282550B2 (ja) | 半導体装置およびその製造方法 | |
US20110006339A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2000260778A (ja) | 半導体装置およびその製造方法 |