本実施の形態に係る半導体装置の製造方法は、抵抗率に変化が生じうる工程を経た半導体基板の所定の領域にイオン照射を行い、該所定の領域に周囲より抵抗の高い高抵抗層を形成する高抵抗層形成工程を有する。
ここで、抵抗率に変化が生じうる工程とは、例えば、ダイオードやトランジスタ等の素子の形成や配線(回路)の形成をする際に行われる種々の熱処理が挙げられる。熱処理としては、例えば、熱酸化、熱拡散、CVD、アニール等が挙げられる。これらの熱処理によっては基板が400℃以上になることもある。これらの処理を経た半導体基板は、仮にそれまでの抵抗率が高いものであっても、不純物の拡散等によって部分的に又は全体として抵抗率が低下しがちである。そのため、所望の高い抵抗率を製造工程の最後まで維持することが困難であるとともに、所定の領域の抵抗率を精度よく保証することも困難であった。
しかしながら、本実施の形態に係る製造方法は、半導体基板の抵抗率に変化が生じうる工程の後に、イオン照射により高抵抗層を所定の領域に形成している。そのため、高抵抗層形成工程より以前の処理によって抵抗率が変化していたとしても、所定の領域に精度よく高抵抗層を形成することができる。つまり、所望の抵抗率が保証された半導体装置を比較的容易に製造できる。
以下、本発明を実施するための形態について詳細に説明する。なお、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。また、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、製造方法を説明する際に示す各断面図において、半導体基板やその他の層の厚みや大きさは説明の便宜上のものであり、必ずしも実際の寸法や比率を示すものではない。
(イオン照射装置)
はじめに、半導体基板にイオン照射を行うイオン照射システムについて説明する。図1は、イオン照射システムの概略構成を模式的に示した図である。イオン照射システム10は、加速器12と、半導体ウェハを保持し搬送するウェハ搬送装置14と、加速器12から出射されたイオンビームをウェハ搬送装置14まで導くビーム輸送ダクト16と、を備える。
加速器12は、イオンを加速し、イオンビームとして外部へ出射する。加速器12としては、例えば、サイクロトロン方式やバンデグラフ方式の装置が用いられる。ウェハ搬送装置14は、複数の搬送プレート18を収容する収容部(不図示)と、搬送プレート18が搭載しているウェハにイオンビームが照射される照射チャンバ20と、収容部と照射チャンバ20との間で搬送プレート18を移動する移動機構22と、を備える。ビーム輸送ダクト16の途中には、内部を真空に維持する真空ポンプやビームの方向を補正する電磁コイル等が設けられている。
図2は、搬送プレートの一例を示す図である。搬送プレート18は、複数のウェハ24を搭載する搭載部26を有する。ウェハ24は、搭載部26に搭載された状態で所定の位置に保持される。移動機構22は、一つの搬送プレート18に搭載されている全てのウェハ24に順次イオンビームが照射され、イオン照射処理が終了すると、搬送用軸28の端部28aを搬送プレート18の端部に設けられている被係合部30に係合させ、搬送プレート18を収容部に戻す。そして、次の搬送プレート18を照射チャンバ20へ移動する。
図3は、イオンビームの照射イメージを模式的に示した図である。加速器12から出射したイオンビームBは、マグネット32の働きによりその方向が変化する。そして、イオンビームBでウェハ24の表面を順次走査することで、ウェハ24の所定の領域にイオン照射が行われ、高抵抗層34が形成される。なお、ウェハ24の照射面の前方には、イオンビームの加速エネルギーを調整するために、アルミ製のアブソーバ36が配設されている。アブソーバ36は、例えばアルミホイル等の金属箔が用いられる。
次に、高抵抗層34について説明する。図4は、高抵抗層が形成されているウェハの断面図を模式的に示した図である。図4に示すように、イオンビームBによりウェハ24の所定の深さに高抵抗層34が形成される。イオン照射により高抵抗層が形成されるメカニズムは、以下の通りと考えられる。
ウェハにイオン照射が行われると、イオンの加速エネルギーに応じた深さまでイオンが到達する。その際、到達した領域を含む近傍では格子欠陥が形成され、結晶の規則性(周期性)が乱れた状態となる。このような格子欠陥が多い領域では電子が散乱されやすくなり、電子の移動が阻害される。つまり、イオン照射により局所的な格子欠陥が生じた領域では、抵抗率が上昇することになる。
図5は、イオン照射後のシリコンウェハの表面からの深さと抵抗率との関係の一例を示すグラフである。ここで、測定したシリコンウェハは、CZ(Czochralski)法により作製されたN型のシリコン単結晶(基板抵抗率4Ω・cm)をスライスしたものである。なお、本実施の形態に係るウェハとしては、シリコン(Si)以外にも、炭化ケイ素(SiC))、窒化ガリウム(GaN)等を用いることができる。
このN型のCZシリコンウェハに、サイクロトロン加速器によりエネルギー23MeVで加速し、減速材(アルミホイル)を通過させてイオン打ち込み深さ9μmに調整した3He+イオンを、ドーズ量1.0E+13cm−2の照射量で照射した。
その結果、図5に示すように、抵抗率の深さ方向の変化は、深さが9.5ミクロンの位置でピーク抵抗率1000Ω・cmとなる山型の関数となっている。また、抵抗率がピークの半分となる半値幅は9.2μm前後である。ここでは、この半値幅に含まれる領域を高抵抗層34と称する。なお、高抵抗層34の定義は、必ずしもこれに限られず、周囲より抵抗率の高い所定の領域ということもできる。
なお、所定の領域に高抵抗層を形成するためには、イオン照射の加速エネルギーやイオン種、照射量を適宜選択して行うことで実現可能である。図6(a)は、抵抗率のピークの深さが異なる3つの高抵抗層のグラフを示す図、図6(b)は、半値幅の異なる3つの高抵抗層のグラフを示す図である。
図6(a)に示すように、例えばイオン照射の際のイオンの加速エネルギーを調整することで、高抵抗層が形成される深さを自由に設定できる。例えば、イオン照射を0.001MeV以上の加速エネルギーで行ってもよい。あるいは、0.1MeV以上の加速エネルギーで行ってもよい。また、イオン照射を100MeV以下の加速エネルギーで行ってもよい。あるいは、30MeV以下の加速エネルギーで行ってもよい。
また、図6(b)に示すように、例えばイオン照射に用いられるイオン種を適宜選択することで、半値幅の異なる高抵抗層を形成できる。イオン照射に用いられるイオン種は、H、He、B、C、N、O、Ne、Si、Ar、Kr、Xeからなる群より選択される少なくとも1種の原子がイオン化されたものが挙げられる。具体的には、例えば、1H+、2H+、3He2+、4He2+などが挙げられる。
このように、イオン照射システム10において、イオン種、加速エネルギー、イオン照射量(ビーム電流、照射時間)を調整することで、ウェハ中の所定の領域に形成する高抵抗層の位置や幅、抵抗率の大きさを適宜設定できる。
次に、高抵抗層を形成する工程を実行するのに適したタイミングについて説明する。前述の通り、半導体装置を製造する際の熱処理等によって半導体基板の抵抗率は変わりうる。
図7は、本実施の形態に係る半導体装置の製造方法の一例を示すフローチャートである。はじめに、用意されたシリコンウェハに種々の工程により素子を形成し(S10)、更に配線を形成する(S12)。この際、熱処理による不純物の拡散等により基板の抵抗率が低下する。そこで、本実施の形態では、これらの工程の後に、イオン照射により高抵抗層を形成する(S14)。このように、本実施の形態では、高抵抗層形成工程より前に、半導体基板への熱処理を伴う素子形成工程や配線(回路)形成工程を行っている。つまり、イオン照射による高抵抗層の形成を、抵抗率が変化する一因となる熱処理等の工程の後に行っている。これにより、所望の抵抗率が保証された半導体装置を製造できる。
高抵抗層が形成された半導体基板は、保護膜が形成され(S16)、裏面が研磨された(S18)後、後工程(S20)で処理されて半導体集積回路として完成する。後工程には、例えば、ウェハをダイシングして個片化する工程や、個片化されたチップと実装基板とをワイヤボンドで結線する工程や、チップを樹脂で封止する工程が含まれる。
後工程等の後に高抵抗層を形成することも可能であるが、素子や配線以外に種々の層や部材が半導体基板上に形成された状態でイオン照射を行うことになるため、イオン照射の照射条件の調整が難しくなる。また、個片化されたチップは、イオン照射の際の位置決めやハンドリングが難しくなる。そこで、高抵抗層を形成する工程より後に、抵抗率の変化が実質的に生じない保護膜形成、裏面研磨、後工程等を行うことで、前述のような問題が生じない。
次に、本実施の形態に係る製造方法により製造された半導体装置の特性の改善について説明する。図8(a)は、従来の半導体装置の一例を示す断面図、図8(b)は、本実施の形態に係る半導体装置の一例を示す断面図である。
通常、ICに使われるシリコン基板は、n型かp型の基板であり、抵抗率が数十Ωcmと小さいため、電気伝導率が高い。受信した電気信号は、インダクタなどの受信素子や寄生素子を介してシリコン基板内に入ると、シリコン基板の抵抗成分によりジュール熱となって消費され、信号損失が生じる。
そこで、基板の抵抗率を高めると信号損失(基板に流れる信号)が減少するためQ値が上昇する。換言すれば、Q値が高いほど信号損失が少なくなり、優れた特性を持つインダクタとなる。
そこで、インダクタが設けられている領域の下層の基板の抵抗率を上げることでインダクタのQ値を向上することができる。例えば、図8(a)に示す半導体装置100のように、高抵抗基板であるウェハ101の表面側にインダクタ形成領域102が設けられており、裏面側に素子形成領域104が設けられている。インダクタ形成領域102と素子形成領域104との間の中間領域106は、特段の処理が施されておらず、ウェハ当初の抵抗率に近い領域である。
半導体装置100において、素子形成領域104および中間領域106は、ともにウェハ当初の抵抗率に近い高い抵抗率を有する高抵抗層108である。つまり、トランジスタ等が形成される素子形成領域104の抵抗率は高いままである。このような抵抗率の高さに起因してIC(集積回路)でのラッチアップが発生しやすくなり、回路での誤作動が起きやすくなる。そのため、基板全体の抵抗率を高くすることはICにとっては好ましくない。
そこで、本実施の形態に係る半導体装置は、例えば図8(b)に示す構成を採用することで、ICにおける誤作動を低減できる。半導体装置60は、CZ法により作製されたウェハ62が用いられている。CZ法により作製されたウェハ62は、FZ法等により作製された高抵抗ウェハと比較して抵抗率が低く、安価である。
半導体装置60は、ウェハ62の表面側にインダクタ形成領域64が設けられており、裏面側に素子形成領域66が設けられている。インダクタ形成領域64と素子形成領域66との間の中間領域68は、前述したイオン照射により抵抗率が高められている高抵抗層70である。このようなイオン照射によって、ウェハ62全体の抵抗率を高めずに中間領域68を高抵抗層70にすることができる。つまり、高抵抗化が必要のない素子形成領域66の抵抗率を上げることなく、インダクタ形成領域64の下部に高抵抗層70を形成できるため、インダクタのQ値を向上しつつ、素子形成領域66における回路でのラッチアップの発生を抑制できる。
図9(a)は、半導体装置の他の例を示す上面図、図9(b)は、図9(a)に示す半導体装置のA−A断面図である。
半導体装置51は、ウェハ24の上部に、公知の技術によりデジタル回路52とアナログ回路54とが形成されている。図9(a)に示すように、デジタル回路52及びアナログ回路54の周囲には、本実施の形態に係るイオン照射により高抵抗層56が形成されている。また、図9(b)に示すように、デジタル回路52及びアナログ回路54の下部には、本実施の形態に係るイオン照射により高抵抗層58が形成されている。
これら高抵抗層56,58は、デジタル回路52から発生したノイズ(信号)がウェハ24内を伝搬することを抑制するノイズ遮断層として機能する。そのため、半導体装置51は、デジタル回路52から発生したノイズが水平・垂直の両方向で遮蔽されているため、アナログ回路54にデジタル回路52が発生したノイズが侵入することが抑制される。
(マスクを使用する高抵抗層形成工程)
図10(a)ないし図10(d)は、本発明のある実施の形態に係る半導体装置の製造方法の一例を示す。半導体装置は例えば、システムLSI、SOC(System On a Chip)、または集積回路(IC)である。この方法は、マスク212を使用して高抵抗層222を形成する工程を備える。マスク212は半導体基板200の裏面204に準備される。詳しくは後述するように、高抵抗層形成工程は、半導体基板200の裏面204にマスクパターン216を形成する工程と(図10(a)及び図10(b)参照)、半導体基板200の内部に高抵抗層222を形成するようにマスクパターン216及び半導体基板200にマスクパターン側からイオン照射をする工程と(図10(c)参照)、半導体基板200の裏面204からマスクパターン216を除去する工程と(図10(d)参照)、を備える。
ここで、半導体基板200は、低抵抗の半導体基板であり、基板抵抗率が例えば、10Ω・cm以下、50Ω・cm以下、100Ω・cm以下、500Ω・cm以下、または1000Ω・cm以下に調整されている。この半導体基板200に形成される高抵抗層222は、当該基板に高抵抗層222が形成される前の基板抵抗率よりも大きいピーク抵抗率(例えば図5参照)を有する。よって、高抵抗層222のピーク抵抗率は、例えば、10Ω・cmより大きく、50Ω・cmより大きく、100Ω・cmより大きく、500Ω・cmより大きく、または1000Ω・cmより大きい。
図10(a)ないし図10(d)には、半導体基板200の部分側断面図が示されている。図10(a)に示されるように、まず、半導体基板200(以下では単に、基板200ともいう)が準備される。基板200は、主面202と、その反対側の裏面204と、を備える。
以下の説明においては、主面202(または裏面204)に沿う基板200の面内方向を横方向(図において左右方向)と呼ぶことがある。また、主面202(または裏面204)に垂直な方向を、縦方向または深さ方向(図において上下方向)と呼ぶことがある。半導体基板200の縦方向に関して主面202に近いほうを上方と呼び、主面202から遠いほうを下方と呼ぶことがある。
主面202を含む基板表層部分に素子領域206が設けられている。よって、主面202はプロセス形成面と呼ぶこともできる。素子領域206は、素子及び/または配線層を含む回路領域である。素子領域206は半導体基板200の主面側で横方向に広がっており、縦方向にある深さを有する。素子領域206は、横方向位置によって異なる深さを有してもよい(例えば図11(b)参照)。
素子形成工程(図7のS10)が既に行われている場合には、素子領域206は少なくとも1つの回路素子(例えば、能動素子、または受動素子)を備える。素子領域206は、例えばRF−CMOSのインダクタを備えてもよい。素子領域206は、横方向に形成される電流経路を有するいわゆる横型の半導体素子を備えてもよい。素子領域206は少なくとも1つの電子回路(例えば、アナログ回路54、またはデジタル回路52(図9(a)及び図9(b)参照))を備えてもよい。素子形成工程(図7のS10)がまだ行われていない場合には、素子領域206は、以降の素子形成工程において素子が形成されるべき領域である。なお、図8(a)及び図8(b)に示されるように、もう1つの素子領域が基板の裏面に設けられていてもよい。
半導体基板200は、主面202と裏面204との間に基体208を備える。基体208は、素子領域206の機械的な支持を提供する。基体208は、主面202と裏面204との間に非素子部分210を備える。非素子部分210は、素子領域206の下方にあり、従って素子領域206と裏面204との間にある。
本実施形態に係る方法は、裏面204を平坦化する工程を備えてもよい。この平坦化工程は、半導体基板200の厚さを均一化するために、例えば裏面204を研磨することを含んでもよい。このようにして、イオンビーム224(図10(c)参照)の入射面である裏面204を、基準高さを有する基準面として用いることができる。したがって、イオンビーム224により形成される欠陥領域(すなわち、高抵抗層の抵抗率ピーク)を、裏面204を基準とする設計上の深さ位置に正確に合わせることができる。なお、例えば、高抵抗層の厳密な位置決めが要求されない場合や、裏面204の平坦度が例えば、本方法に先行して行われた他の処理によって保証されている場合には、この平坦化工程は行われなくてもよい。
図10(b)に示されるように、半導体基板200の裏面204にマスク212が形成される。マスク212は、凹部を有するマスクパターン216を備える。ここで、マスク212の凹部は開口部214であり、そのため開口部214において裏面204が露出されている。マスクパターン216は裏面204を覆っている。ある他の実施形態においては、マスク212の凹部はマスクパターン216よりも薄いマスク材料層を有してもよい。
マスクパターン216は、任意の材料で形成されていてもよく、例えば、金属またはレジストであってもよい。マスクパターン216が金属膜である場合には、マスクパターン216は湿式メッキまたは乾式メッキ(例えば真空蒸着)を含む任意の公知の成膜方法で形成される。このとき、開口部214に相当する基板200の表面はマスク材料の付着を避けるためにフィルムまたはテープなどの保護部材で被覆される。マスクパターン216がレジスト膜である場合には、マスクパターン216は任意の公知のレジスト塗布方法で形成される。
典型的には素子領域206の直下の必要領域218に高抵抗層222(図10(c)参照)を局所的に設けることが求められる。裏面204にマスク212を準備する場合には、この必要領域218に合わせて開口部214が形成される。マスクパターン216は、不要領域220に合わせて形成される。ここで、不要領域220は、文字通りに、高抵抗層222を設ける必要がない領域を意味してもよい。あるいは、不要領域220は、必要領域218のように素子領域206の直下に高抵抗層222を設けるのではなく、必要領域218における高抵抗層222とは縦方向に異なる位置に高抵抗層222を設けることが求められている領域を意味してもよい。
マスクパターン216はイオンビーム224を透過させるように形成されている。マスクパターン216の厚さは、不要領域220における高抵抗層222を、必要領域218における高抵抗層222に対して縦方向に所望の間隔を有する深さに形成するように定められている。マスクパターン216の厚さを調整することにより、イオンビーム224の基板200への入射面からイオンビーム224により形成される欠陥領域までの距離を制御することができる。したがって、マスクパターン216にイオンビーム224を照射することにより、不要領域220において所望の深さに高抵抗層222を形成することができる。このようにして、マスク212は、基板200の面内方向に関して異なる場所で高抵抗層222が異なる深さに形成されるように作製されている。
マスクパターン216の厚さを調整することに代えて、または厚さ調整に組み合わせて、マスクパターン216の材料が、高抵抗層222を所望の深さに形成するように定められていてもよい。このようにしても、横方向位置によって高抵抗層222を異なる深さに形成することができる。
あるいは、マスクパターン216は、イオンビーム224を遮蔽するようにマスクパターン216の厚さ及び/または材料が定められていてもよい。この場合、不要領域220には高抵抗層222は形成されない。ただし、本実施形態のようにイオン照射によって抵抗率の高い格子欠陥層を形成する場合にはイオンビーム224が高エネルギーのイオンを含むので、イオンビーム224を遮蔽するマスクパターン216を設計することは容易ではないかもしれない。
図10(c)に示されるように、マスク212側から基板200にイオン照射が行われる。開口部214にて露出された裏面204の部分とマスクパターン216とにイオンビーム224が照射され、特定の深さに格子欠陥を顕著に含む局所領域が形成される。こうして形成された格子欠陥層が周囲(例えば素子領域206)よりも抵抗率の高い高抵抗層222である。
イオンビーム224の照射条件は、開口部214(すなわち必要領域218)において所望の深さ(例えば素子領域206の直下)に高抵抗層222を形成するように定められている。イオンビーム224の照射条件は上述のように、例えば、イオン種、加速エネルギー、イオン照射量(ビーム電流、照射時間)を含む。本実施形態においては、イオンの加速エネルギーが、必要領域218における高抵抗層222の目標深さに合わせて予め調整されている。
こうして、高抵抗層222がイオン照射の結果として非素子部分210に形成される。具体的には、半導体基板200は、必要領域218において素子領域206の直下に第1高抵抗層226を備える。また、半導体基板200は、不要領域220において第1高抵抗層226よりも深い位置に第2高抵抗層228を備える。高抵抗層222は素子領域206の外側の非素子部分210に形成されているから、素子領域206の抵抗率はもとの低抵抗基板の抵抗率に保たれている。
第1高抵抗層226は、素子領域206に関連して使用される。例えば、第1高抵抗層226は、インダクタ形成領域64の下部に形成された高抵抗層70(図8(b)参照)に相当する。あるいは、第1高抵抗層226は、回路52、54の下部に形成された高抵抗層58(図9(b)参照)に相当する。一方、第2高抵抗層228は、非素子部分210に単に存在するにすぎず、使用されない。
したがって、本実施形態によると、マスク212を使用することにより、高抵抗層222を必要領域218に選択的に形成することができる。このように横方向に任意の場所に高抵抗層222を形成できるのみならず、マスクパターン216の厚さ及び/または材料を調整することにより、縦方向にも任意の場所に高抵抗層222を形成することができる。よって、半導体基板200において縦方向及び横方向の任意の場所に高抵抗層222を自在に配置することができる。
また、主面202(プロセス形成面)と反対側の裏面204にマスク212を準備してマスク側からイオン照射を行い、かつイオン照射により形成される欠陥領域を非素子部分210に留めているので、素子領域206へのイオン照射を避けることができる。素子または回路(例えばトランジスタ等の半導体素子やデジタル回路部分など)へのイオン照射をすることなく高抵抗層222を形成することができる。高エネルギーのイオンの衝突によって素子及び回路に生じ得る不測の損傷または劣化から、素子及び回路を保護することができる。
図10(d)に示されるように、本実施形態に係る方法は、イオン照射をする工程の後に、裏面204を研磨または研削してマスクパターン216を除去する工程をさらに備えてもよい。本実施形態においては裏面204は非素子部分210であるから、裏面204を研磨または研削することが許容される。このようにして、マスク212を簡単に取り除くことができる。半導体装置の製造方法は通例、基板200を規定の厚さまで薄くするために、裏面204を研磨または研削する工程を、後工程(図7のS20)に先行して(または後工程において)備える。こうした既存の工程をマスク除去に利用することによって、基板200の主面202に何ら影響を与えずに、かつ追加のコストを要せずに、マスク212を除去することができる。
図11(a)は、本発明のある実施の形態に係る半導体装置の製造方法の他の一例を示す。図11(a)に示すように、マスク212は主面202に準備されてもよい。この場合に図10に示す高抵抗層222と同じ構造を形成するには、開口部214及びマスクパターン216と必要領域218及び不要領域220との位置関係が反対になる。つまり、開口部214が不要領域220に形成され、マスクパターン216が必要領域218に形成される。イオン照射条件は、必要領域218にて所望の深さに高抵抗層222を形成するように定められている。開口部214において主面202が露出されているので、不要領域220における高抵抗層222は必要領域218よりも深くに形成される。なお、イオンビーム224は不要領域220において半導体基板200を貫通してもよい。
図11(b)は、本発明のある実施の形態に係る半導体装置の製造方法の更なる他の一例を示す。図11(b)においても図11(a)と同様に、マスク212は主面202に準備される。ただし、図11(a)においてはマスクパターン216をイオンビーム224が透過するのに対し、図11(b)に示すマスク212は、イオンビーム224を遮蔽するマスクパターン216を備える。よって、マスク212の開口部214が必要領域218に形成され、マスクパターン216が不要領域220に形成される。
さらに、図11(b)においては、素子領域206は、浅い側に配線層240を備え、深い側に素子形成領域242を備える。配線層240は必要領域218に、例えばインダクタ形成領域64(図8(b)参照)を備える。また、配線層240は不要領域220に、素子形成領域242の素子を互いに接続して回路を形成するための配線やインダクタ等を備える。素子形成領域242は例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子を備える。よって、図示されるように、素子領域206は、横方向位置によって異なる深さを有する。
イオン照射条件は、必要領域218にて配線層240の直下に高抵抗層222を形成するように定められている。必要領域218には開口部214が形成されているので、イオンビーム224が非素子部分210に照射され、配線層240の直下に高抵抗層222が形成される。不要領域220においてはマスクパターン216によってイオンビーム224が遮断され、高抵抗層222は形成されない。その結果、素子形成領域242に横方向に隣接する場所に高抵抗層222が選択的に形成される。このように、所望の場所に高抵抗層222を配置することができる。
マスク212を主面202に準備する場合には、マスク212は、主面202から取り外し可能に接触させられるように構成されていてもよい(例えば、図17参照)。あるいは、マスク212は、主面202からいくらかの隙間を空けて配置されてもよい。このようにすれば、素子領域206に大きな影響を与えることなくマスク212を基板200から取り除くことができる。
図12(a)、図13(a)、及び図14(a)は、本発明のある実施の形態に係る高抵抗層形成工程に使用されるマスクを例示する平面図であり、図12(b)、図13(b)、及び図14(b)は、図12(a)、図13(a)、及び図14(a)に示すマスクの断面図である。
図12(a)及び図12(b)に示されるマスク300は、例えば図8(b)に示される半導体装置60のようにインダクタの背後に高抵抗層を形成するために使用される。マスク300は、シリコン基板302の裏面側に形成される。マスク300は、いくつかの(図においては4つの)凹部304を有する金属膜306である。金属膜306は例えばアルミニウムである。金属膜306の厚さは例えば10μm〜50μm程度である。凹部304においてシリコン基板302の裏面が露出されている。凹部304は例えば一辺の長さが100μm〜500μm程度の長方形である。凹部304のそれぞれが個々のインダクタのための高抵抗層に対応するように形成されている。
図13(a)及び図13(b)に示されるマスク308は、例えば図9(a)及び図9(b)に示される半導体装置51のように、ある回路と他の回路とのアイソレーションのための高抵抗層56、58を形成するために使用される。マスク308は、シリコン基板310の裏面側に形成される。マスク308は、凹部312を有する金属膜314である。金属膜314の厚さ及び材料は例えば図12(a)及び図12(b)に示す金属膜306と同様であってもよい。凹部312においてシリコン基板310が露出されている。
凹部312は、ある回路領域316とそれに隣接する別の回路領域318との境界に沿って細長く延びている。回路領域316、318は図において破線で示す。凹部312によって、金属膜314は、一方の回路領域316を覆う部分と他方の回路領域318を覆う部分とに分離されている。凹部312の幅は、2つの回路領域316、318間の距離よりも狭い。凹部312の幅は例えば10μm〜250μm程度であり、回路領域316、318間の距離は例えば約300μmである。
図14(a)及び図14(b)に示されるマスク320は、図13(a)及び図13(b)に示されるマスク308と同様に、回路間のアイソレーションのための高抵抗層を形成するために使用される。マスク320は、シリコン基板322の裏面側に形成される。マスク320は、凹部324を有する金属膜326である。金属膜326の厚さ及び材料は例えば図12(a)及び図12(b)に示す金属膜306と同様であってもよい。凹部324においてシリコン基板322が露出されている。
凹部324は回路領域の外周に沿って矩形の環状に形成されている。凹部324によって、回路領域を覆う金属膜326の島状の部分がその外側で島状部分を包囲する金属膜326の部分から分離されている。凹部324の外周の一辺の長さは例えば300μm〜1000μm程度であり、凹部324の幅は例えば5μm〜50μm程度である。
ある実施形態においては、マスク300、308、320の凹部304、312、324は、凹部の深さ(すなわち金属膜の厚さ)が凹部の幅の2倍から3倍となるように形成されてもよい。凹部304、312、324がこうしたアスペクト比をとる場合、マスク300、308、320を既存の方法で形成することが容易であるという利点がある。
図15は、本発明のある実施の形態に係るイオン照射工程を説明するための図である。このイオン照射工程においては、素子領域206を囲むように高抵抗層222を形成するために、複数回のイオン照射が行われる。ここで、素子領域206は少なくとも1つの回路を備える。複数回のイオン照射が同一のマスク212を使用して異なるイオン照射条件で行われる。複数回のイオン照射によって、縦方向に異なる深さに形成される複数の高抵抗層222が横方向に接続される。
図15に示される半導体基板200においては、図10に示す半導体基板200とは異なり、非素子部分210の一部が主面202に達している。そのため、必要領域218に形成される第1高抵抗層226もまた主面202に達している。第1高抵抗層226は、素子領域206の外周に形成されている。また、不要領域220に形成される第2高抵抗層228は、素子領域206の背後に形成されている。
第2高抵抗層228は、非素子部分210に単に存在するのではなく、素子領域206をその外部からのノイズから遮蔽するために第1高抵抗層226と同様に使用される。したがって、必要領域218及び不要領域220はそれぞれ、第1必要領域及び第2必要領域と言い換えることもできる。よって、マスク212の開口部214は第1高抵抗層226に対応して第1必要領域218に形成され、マスクパターン216は第2高抵抗層228に対応して第2必要領域220に形成されている。
図15には、3回のイオン照射をする場合を例示する。各回のイオン照射は基板200の裏面204から行われる。同一のマスク212が使用されるので、複数回のイオン照射は連続的に順次行われる。各回のイオン照射におけるイオン加速エネルギーは、上方部分230、中間部分232、及び下方部分234が互いに縦方向に接続されるように、段階的に調整される。例えば、1回目のイオン照射で高抵抗層222の上方部分230が形成され、2回目のイオン照射で高抵抗層222の中間部分232が形成され、3回目のイオン照射で高抵抗層222の下方部分234が形成されている。この場合、イオン加速エネルギーは、1回目の照射が最大であり、2回目はそれより小さく、3回目は最小である。
3回目のイオン照射によって第1高抵抗層226が第2高抵抗層228の深さに達し、第1高抵抗層226と第2高抵抗層228とが横方向に接続されている。第1高抵抗層226と第2高抵抗層228との接続部分を符号230で図15に示す。このようにして、素子領域206の外周及び背後を囲む高抵抗層222が形成される。同一のマスク212を使用して高抵抗層222を形成することができるので、処理が容易である。
図16は、本発明のある実施の形態に係るイオン照射工程を説明するための図である。この場合、1回目のイオン照射により形成される高抵抗層Iと2回目のイオン照射により形成される高抵抗層IIとがそれぞれ別のマスクを用いて形成される。1回目のイオン照射は、素子領域206の外周と背後とに高抵抗層Iを形成する。ただし、外周の高抵抗層は背後の高抵抗層とつながっていない。1回目のマスクが除去され、2回目のマスクが形成される。2回目のイオン照射は、高抵抗層Iのそれら2つの部分を接続するように、素子領域206の外周において深い位置に高抵抗層IIを形成する。このようにして、素子領域206の外周及び背後を囲む高抵抗層222を形成することもできる。
なお、例えば図5及び図6(b)に示されるように半値幅の広いイオン種を用いる場合には縦方向に広い高抵抗層222を形成することができるので、1回のイオン照射で素子領域206の外周及び背後を囲む高抵抗層222が形成され得る。
本実施形態に係る半導体装置の製造方法においては、基板にマスクを適用してイオン照射をするというシンプルな方法で、既に形成されている素子に実質的に影響を与えることなく、必要な領域に高抵抗層を柔軟に配置することができる。特に、素子を囲む三次元構造をもつ高抵抗層を容易に形成することができる。従来の方法ではそうした構造を得るためには、素子分離のためのトレンチ作製や酸化膜の埋め込みなどを含む複雑な多段階のプロセスを必須としていたのに対し、本実施形態によると、簡便かつ低コストの高抵抗層形成方法が提供される。
以上、本発明を上述の実施の形態を参照して説明したが、本発明は上述の実施の形態に限定されるものではなく、実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて実施の形態におけるイオン照射システム、加速器、ウェハ搬送装置などにおいて各種の設計変更等の変形を実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。
上述の実施形態においては、マスク212は基板200の表面(すなわち主面202または裏面204)上に直に形成されているが、これに限られない。ある実施形態においては、基板200の表面とマスク212との間に中間層(例えばフィルム330、図17参照)が設けられていてもよい。この中間層は、基板200を保護するための層または膜であってもよい。あるいは、中間層は、基板200へのマスク材料(例えば金属)の密着性を高めるための層または膜であってもよい。中間層は基板200の表面全域に設けられていてもよいし、基板200の表面の一部(例えば、マスクパターン216に相当する領域)に設けられていてもよい。中間層は、マスク212が形成される基板200の片面だけではなく、基板200の両面に設けられていてもよい。
図17は、本発明のある実施の形態に係るマスク212を示す図である。マスク212は、基板200を保護しかつ基板200へのマスク材料(例えば金属)の密着性を高めるためのフィルム330を備える。フィルム330が基板200の素子領域206上に形成され、フィルム330上にマスクパターン216が形成されている。フィルム330は、基板200の表面から剥離可能なフィルムである。フィルム330は例えば、ポリイミドコーティングまたはラミネートである。したがって、フィルム330を基板200の表面から剥がすことにより、基板200からマスク212を容易に除去することができる。このようにフィルム330を介在させることにより、基板200の主面側を研磨または研削せずに、主面202からマスク212を除去することができる。
ある実施形態においては、半導体基板は、イオン照射をする工程の後に、非素子部分の第1区域において第1深さに第1高抵抗層を備え、第1区域と異なる非素子部分の第2区域において第1深さと異なる第2深さに第2高抵抗層を備えてもよい。イオン照射をする工程におけるイオン照射条件は、第1高抵抗層を第1深さに形成するよう定められていてもよい。マスクは、第1高抵抗層に対応する第1マスク領域と、第2高抵抗層に対応する第2マスク領域と、を備えてもよい。第1マスク領域においては半導体基板の主面または裏面が露出されていてもよい。第2マスク領域は、第2高抵抗層を第2深さに形成するようにマスク厚さ及び/またはマスク材料が定められていてもよい。
第1マスク領域は、マスクの開口部ではなく、マスク材料を有していてもよい。マスクは、第1マスク領域及び第2マスク領域とはマスク厚さ及び/またはマスク材料が異なる第3マスク領域を備えてもよい。各マスク領域の厚さは一定ではなく横方向に変化していてもよい。マスク領域の境界はマスク厚さの段差でなくてもよく、マスク領域の境界においてマスク厚さ及び/またはマスク材料が連続的に変化していてもよい。
ある実施形態においては、マスクを準備する工程に代えて、欠陥形成位置(例えば主面または裏面からの深さ)を調整するための領域を半導体基板の主面または裏面に形成する工程を備えてもよい。例えば、基板の主面または裏面に直に凹部を形成(例えば切削)することにより、マスクを使用する場合と同様に高抵抗層の選択的な形成を実現することも可能であろう。この場合、切削された凹部がマスクの開口部に相当し、残された凸部がマスクパターンに相当する。