JPH07335745A - 誘電体分離型半導体装置 - Google Patents
誘電体分離型半導体装置Info
- Publication number
- JPH07335745A JPH07335745A JP13148294A JP13148294A JPH07335745A JP H07335745 A JPH07335745 A JP H07335745A JP 13148294 A JP13148294 A JP 13148294A JP 13148294 A JP13148294 A JP 13148294A JP H07335745 A JPH07335745 A JP H07335745A
- Authority
- JP
- Japan
- Prior art keywords
- island
- region
- semiconductor device
- inter
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 島状素子領域間の電流の回り込みによる誤動
作を防止する。 【構成】 半導体支持基板５上に基板間絶縁層６を介し
て複数の島状素子領域８を形成し、隣接する島状素子領
域８間に島間分離領域９を形成して島状素子領域８を分
離した誘電体分離型半導体装置において、島間分離領域
９の下方の半導体支持基板５の領域に高抵抗領域１０を
設けた。 【効果】 隣接する島状素子領域間に流れる回り込み電
流を抑制することができる。
作を防止する。 【構成】 半導体支持基板５上に基板間絶縁層６を介し
て複数の島状素子領域８を形成し、隣接する島状素子領
域８間に島間分離領域９を形成して島状素子領域８を分
離した誘電体分離型半導体装置において、島間分離領域
９の下方の半導体支持基板５の領域に高抵抗領域１０を
設けた。 【効果】 隣接する島状素子領域間に流れる回り込み電
流を抑制することができる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の半導体素子を絶
縁層を介して一体に形成した誘電体分離型半導体装置に
関するものである。
縁層を介して一体に形成した誘電体分離型半導体装置に
関するものである。
【０００２】
【従来の技術】誘電体分離型半導体装置は、誘電体材料
で構成された絶縁層によって分離された複数の島状素子
領域を半導体支持基板上に一体に形成し、各島状素子領
域に半導体素子の各領域を形成した半導体装置である。
図９に基づいて誘電体分離型半導体装置の一例について
説明する。図９は、島状素子領域の形成が完了した状態
を示す断面図で、個々の半導体素子の各領域を形成する
前の状態を示したものである。図で、１は基台となる半
導体支持基板、２は誘電体材料で構成された基板間絶縁
層、３はその領域内に個々の半導体素子の各領域を形成
する島状素子領域、４は誘電体材料で構成され隣接する
島状素子領域３間を電気的に分離すると共に不純物の拡
散を防止する島間分離領域である。
で構成された絶縁層によって分離された複数の島状素子
領域を半導体支持基板上に一体に形成し、各島状素子領
域に半導体素子の各領域を形成した半導体装置である。
図９に基づいて誘電体分離型半導体装置の一例について
説明する。図９は、島状素子領域の形成が完了した状態
を示す断面図で、個々の半導体素子の各領域を形成する
前の状態を示したものである。図で、１は基台となる半
導体支持基板、２は誘電体材料で構成された基板間絶縁
層、３はその領域内に個々の半導体素子の各領域を形成
する島状素子領域、４は誘電体材料で構成され隣接する
島状素子領域３間を電気的に分離すると共に不純物の拡
散を防止する島間分離領域である。
【０００３】
【発明が解決しようとする課題】しかし、図９に示した
構造の誘電体分離型半導体装置では、島状素子領域３に
形成された半導体素子がスイッチング動作等を行った場
合、特に隣接した島状素子領域に形成されている半導体
素子同志が異なるモードで動作するときにおいては、基
板間絶縁層２及び半導体支持基板１を介して一方の半導
体素子から他方の半導体素子へ電流の回り込み（クロス
トーク）が生じ誤動作を引き起こすという問題点があっ
た。
構造の誘電体分離型半導体装置では、島状素子領域３に
形成された半導体素子がスイッチング動作等を行った場
合、特に隣接した島状素子領域に形成されている半導体
素子同志が異なるモードで動作するときにおいては、基
板間絶縁層２及び半導体支持基板１を介して一方の半導
体素子から他方の半導体素子へ電流の回り込み（クロス
トーク）が生じ誤動作を引き起こすという問題点があっ
た。
【０００４】本発明は上記問題点に鑑みなされたもの
で、その目的とするところは、電流の回り込みによる誤
動作を防止することができる誘電体分離型半導体装置の
構造を提供することにある。
で、その目的とするところは、電流の回り込みによる誤
動作を防止することができる誘電体分離型半導体装置の
構造を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の誘電体分離型半導体装置は、半導体
支持基板上に基板間絶縁層を介して複数の島状素子領域
を形成し、隣接する前記島状素子領域間に島間分離領域
を形成して前記島状素子領域を分離した誘電体分離型半
導体装置において、前記島間分離領域下方の前記半導体
支持基板の領域に高抵抗領域を設けたことを特徴とする
ものである。
め、請求項１記載の誘電体分離型半導体装置は、半導体
支持基板上に基板間絶縁層を介して複数の島状素子領域
を形成し、隣接する前記島状素子領域間に島間分離領域
を形成して前記島状素子領域を分離した誘電体分離型半
導体装置において、前記島間分離領域下方の前記半導体
支持基板の領域に高抵抗領域を設けたことを特徴とする
ものである。
【０００６】請求項２記載の誘電体分離型半導体装置
は、請求項１記載の誘電体分離型半導体装置で、前記高
抵抗領域が前記島間分離領域下方の前記基板間絶縁層近
傍に局在していることを特徴とするものである。
は、請求項１記載の誘電体分離型半導体装置で、前記高
抵抗領域が前記島間分離領域下方の前記基板間絶縁層近
傍に局在していることを特徴とするものである。
【０００７】請求項３記載の誘電体分離型半導体装置
は、請求項１記載の誘電体分離型半導体装置で、前記高
抵抗領域が前記島間分離領域の下方で、前記半導体支持
基板の上面から下面まで深さ方向に略一様に分布してい
ることを特徴とするものである。
は、請求項１記載の誘電体分離型半導体装置で、前記高
抵抗領域が前記島間分離領域の下方で、前記半導体支持
基板の上面から下面まで深さ方向に略一様に分布してい
ることを特徴とするものである。
【０００８】請求項４記載の誘電体分離型半導体装置
は、半導体支持基板上に基板間絶縁層を介して複数の島
状素子領域を形成し、隣接する前記島状素子領域間に島
間分離領域を形成して前記島状素子領域を分離した誘電
体分離型半導体装置において、前記基板間絶縁層の下方
に前記半導体支持基板の下面から溝を形成し、その溝と
溝上方の前記基板間絶縁層間の領域に高抵抗領域を設け
たことを特徴とするものである。
は、半導体支持基板上に基板間絶縁層を介して複数の島
状素子領域を形成し、隣接する前記島状素子領域間に島
間分離領域を形成して前記島状素子領域を分離した誘電
体分離型半導体装置において、前記基板間絶縁層の下方
に前記半導体支持基板の下面から溝を形成し、その溝と
溝上方の前記基板間絶縁層間の領域に高抵抗領域を設け
たことを特徴とするものである。
【０００９】請求項５記載の誘電体分離型半導体装置
は、請求項４記載の誘電体分離型半導体装置で、前記溝
が断面視略Ｖ字状に形成されていることを特徴とするも
のである。
は、請求項４記載の誘電体分離型半導体装置で、前記溝
が断面視略Ｖ字状に形成されていることを特徴とするも
のである。
【００１０】
【作用】本発明の誘電体分離型半導体装置は、半導体支
持基板側の回り込み電流の経路に注目して、島間分離領
域の下方位置の電流経路に高抵抗領域を設けたものであ
る。このように構成することにより、半導体支持基板側
の回り込み電流経路の総インピーダンスが増加し回り込
み電流が抑制され誤動作が回避されるのである。
持基板側の回り込み電流の経路に注目して、島間分離領
域の下方位置の電流経路に高抵抗領域を設けたものであ
る。このように構成することにより、半導体支持基板側
の回り込み電流経路の総インピーダンスが増加し回り込
み電流が抑制され誤動作が回避されるのである。
【００１１】
【実施例】以下、本発明に係る誘電体分離型半導体装置
の一実施例を図１に基づいて説明する。図１は、誘電体
分離型半導体装置の各領域の形成が完了した状態を示す
断面図であるが、島状素子領域に形成された半導体素子
の各領域については図示及び説明を省略する（以下、他
の実施例についても同様に省略する）。図１で、５は基
台となる半導体支持基板、６は誘電体材料を用いて半導
体支持基板５上に形成された基板間絶縁層、７は基板間
絶縁層６上に形成された半導体素子形成基板、８は半導
体素子形成基板７の領域に島状に形成され、その領域内
に半導体素子の各領域が形成される島状素子領域、９は
誘電体材料で構成され、隣接する島状素子領域８同志を
電気的に分離する島間分離領域である。
の一実施例を図１に基づいて説明する。図１は、誘電体
分離型半導体装置の各領域の形成が完了した状態を示す
断面図であるが、島状素子領域に形成された半導体素子
の各領域については図示及び説明を省略する（以下、他
の実施例についても同様に省略する）。図１で、５は基
台となる半導体支持基板、６は誘電体材料を用いて半導
体支持基板５上に形成された基板間絶縁層、７は基板間
絶縁層６上に形成された半導体素子形成基板、８は半導
体素子形成基板７の領域に島状に形成され、その領域内
に半導体素子の各領域が形成される島状素子領域、９は
誘電体材料で構成され、隣接する島状素子領域８同志を
電気的に分離する島間分離領域である。
【００１２】基板間絶縁層６及び島間分離領域９は島状
素子領域８間を電気的に分離すると共に各領域の不純物
の拡散を防止するものである。半導体素子形成基板７の
領域で、隣接する島状素子領域８間は島間分離領域９で
分離されている。また、半導体支持基板５の領域は、基
板間絶縁層６によって半導体素子形成基板７の領域と分
離されている。さらに、各島間分離領域９下方の半導体
支持基板５の領域で、基板間絶縁層６に近接する位置に
高抵抗領域１０が局所的に形成されている。
素子領域８間を電気的に分離すると共に各領域の不純物
の拡散を防止するものである。半導体素子形成基板７の
領域で、隣接する島状素子領域８間は島間分離領域９で
分離されている。また、半導体支持基板５の領域は、基
板間絶縁層６によって半導体素子形成基板７の領域と分
離されている。さらに、各島間分離領域９下方の半導体
支持基板５の領域で、基板間絶縁層６に近接する位置に
高抵抗領域１０が局所的に形成されている。
【００１３】このように構成することによって、島状素
子領域８間のインピーダンスを増加させることができる
ので、隣接する島状素子領域８に形成された半導体素子
同志が異なるモードで動作する場合に、基板間絶縁層６
及び半導体支持基板５を介して一方の半導体素子から他
方の半導体素子へ回り込む電流を抑制することができ誤
動作を防止することができる。また、島状素子領域８の
下方の半導体支持基板５の領域は、半導体素子動作中に
島状素子領域８で発生した熱の放熱経路となるが、島状
素子領域８の下方の半導体支持基板５の領域には高抵抗
領域１０を形成していないため、島状素子領域８から半
導体支持基板５への放熱特性が劣化することもない。
子領域８間のインピーダンスを増加させることができる
ので、隣接する島状素子領域８に形成された半導体素子
同志が異なるモードで動作する場合に、基板間絶縁層６
及び半導体支持基板５を介して一方の半導体素子から他
方の半導体素子へ回り込む電流を抑制することができ誤
動作を防止することができる。また、島状素子領域８の
下方の半導体支持基板５の領域は、半導体素子動作中に
島状素子領域８で発生した熱の放熱経路となるが、島状
素子領域８の下方の半導体支持基板５の領域には高抵抗
領域１０を形成していないため、島状素子領域８から半
導体支持基板５への放熱特性が劣化することもない。
【００１４】図２に図１に示した高抵抗領域１０の形成
方法の一実施例を示す。図２で、半導体素子形成基板７
の領域に島状素子領域８及び島間分離領域９及び半導体
素子の各領域（図示省略）を形成し、表面保護処理を施
した後、半導体支持基板５の下面側に遮蔽マスク１１を
あてる。ここで、遮蔽マスク１１には、島間分離領域９
下方の半導体支持基板５の下面が露出するようにマスク
開口部１１ａが設けられている。次に、半導体支持基板
５の下面側からプロトン、あるいは、ヘリウム等のイオ
ン種を照射する。これによって島間分離領域９の下方に
高抵抗領域１０が形成される。この時、イオン種が半導
体支持基板５の領域の基板間絶縁層６の近傍位置に達し
高抵抗領域１０が基板間絶縁層６の近傍位置に局在する
ようにイオン照射のエネルギーを設定する。
方法の一実施例を示す。図２で、半導体素子形成基板７
の領域に島状素子領域８及び島間分離領域９及び半導体
素子の各領域（図示省略）を形成し、表面保護処理を施
した後、半導体支持基板５の下面側に遮蔽マスク１１を
あてる。ここで、遮蔽マスク１１には、島間分離領域９
下方の半導体支持基板５の下面が露出するようにマスク
開口部１１ａが設けられている。次に、半導体支持基板
５の下面側からプロトン、あるいは、ヘリウム等のイオ
ン種を照射する。これによって島間分離領域９の下方に
高抵抗領域１０が形成される。この時、イオン種が半導
体支持基板５の領域の基板間絶縁層６の近傍位置に達し
高抵抗領域１０が基板間絶縁層６の近傍位置に局在する
ようにイオン照射のエネルギーを設定する。
【００１５】次に、本発明の誘電体分離型半導体装置の
異なる実施例を図３に基づいて説明する。但し、図１に
示した構成と同等構成については同符号を付し詳細な説
明を省略するものとする。図１に示した実施例では、高
抵抗領域１０は各島間分離領域９下方の半導体支持基板
５の領域で、基板間絶縁層６に近接する位置に局所的に
形成されていたが、図３に示す実施例では、各島間分離
領域９下方の半導体支持基板５の領域で、半導体支持基
板５の上面から下面まで深さ方向に略一様に分布するよ
うに高抵抗領域１２が形成されている。
異なる実施例を図３に基づいて説明する。但し、図１に
示した構成と同等構成については同符号を付し詳細な説
明を省略するものとする。図１に示した実施例では、高
抵抗領域１０は各島間分離領域９下方の半導体支持基板
５の領域で、基板間絶縁層６に近接する位置に局所的に
形成されていたが、図３に示す実施例では、各島間分離
領域９下方の半導体支持基板５の領域で、半導体支持基
板５の上面から下面まで深さ方向に略一様に分布するよ
うに高抵抗領域１２が形成されている。
【００１６】図４に基づいて図３に示した実施例の高抵
抗領域１２の形成方法の一実施例を説明する。まず、半
導体素子形成基板７の領域に島状素子領域８及び島間分
離領域９及び半導体素子の各領域（図示省略）を形成
し、表面保護処理を施した後、半導体支持基板５の下面
側に遮蔽マスク１１をあてる。ここで、遮蔽マスク１１
には、島間分離領域９下方の半導体支持基板５の下面が
露出するようにマスク開口部１１ａが設けられている。
次に、半導体支持基板５の下面側からプロトン、あるい
は、ヘリウム等のイオン種を用いてイオン照射を行う
が、１回のイオン照射で半導体支持基板５の下面から上
面に達する高抵抗領域１２を一度に形成できない場合に
は、数回に分けてイオン照射のエネルギーを変えながら
イオン照射を行って高抵抗領域１２を形成してもよい。
図１に示した実施例では、回り込み電流の主経路となる
部分を想定して、半導体支持基板５の基板間絶縁層６に
近接する部分にのみ高抵抗領域１０を形成し回り込み電
流を抑制するようにしたが、形成する半導体素子によっ
ては図４に示した実施例のように半導体支持基板５の下
面にまで達する高抵抗領域１２を形成してもよい。イオ
ン照射の後は、遮蔽マスク１１を取り払い、半導体支持
基板５の下面に裏面コンタクト（図示省略）を形成した
後、実装工程に送る。
抗領域１２の形成方法の一実施例を説明する。まず、半
導体素子形成基板７の領域に島状素子領域８及び島間分
離領域９及び半導体素子の各領域（図示省略）を形成
し、表面保護処理を施した後、半導体支持基板５の下面
側に遮蔽マスク１１をあてる。ここで、遮蔽マスク１１
には、島間分離領域９下方の半導体支持基板５の下面が
露出するようにマスク開口部１１ａが設けられている。
次に、半導体支持基板５の下面側からプロトン、あるい
は、ヘリウム等のイオン種を用いてイオン照射を行う
が、１回のイオン照射で半導体支持基板５の下面から上
面に達する高抵抗領域１２を一度に形成できない場合に
は、数回に分けてイオン照射のエネルギーを変えながら
イオン照射を行って高抵抗領域１２を形成してもよい。
図１に示した実施例では、回り込み電流の主経路となる
部分を想定して、半導体支持基板５の基板間絶縁層６に
近接する部分にのみ高抵抗領域１０を形成し回り込み電
流を抑制するようにしたが、形成する半導体素子によっ
ては図４に示した実施例のように半導体支持基板５の下
面にまで達する高抵抗領域１２を形成してもよい。イオ
ン照射の後は、遮蔽マスク１１を取り払い、半導体支持
基板５の下面に裏面コンタクト（図示省略）を形成した
後、実装工程に送る。
【００１７】次に、図５の断面図に基づいて本発明のさ
らに異なる実施例について説明する。但し、図３に示し
た構成と同等構成については同符号を付すこととし詳細
な説明を省略する。図５に示す実施例が、図３に示した
実施例と異なる点は、島間分離領域９下方の半導体支持
基板５の領域に、半導体支持基板５の下面側から所定位
置まで、溝幅が島間分離領域９の幅程度の断面視略矩形
状の溝１３が形成されている点と、その溝１３と基板間
絶縁層６間に高抵抗領域１４が形成されている点であ
る。このように溝１３を島間分離領域９と向かい合うよ
うな位置に形成し、イオン照射によりイオン照射誘起結
晶欠陥を作りだして、そのインピーダンスを高めた高抵
抗領域１４を溝１３の底面と基板間絶縁層６間に形成す
ることによって、隣接して形成されている半導体素子が
異なるモードで動作するときに半導体支持基板５を介し
て流れる回り込み電流を抑制でき誤動作の発生を防止す
ることができる。
らに異なる実施例について説明する。但し、図３に示し
た構成と同等構成については同符号を付すこととし詳細
な説明を省略する。図５に示す実施例が、図３に示した
実施例と異なる点は、島間分離領域９下方の半導体支持
基板５の領域に、半導体支持基板５の下面側から所定位
置まで、溝幅が島間分離領域９の幅程度の断面視略矩形
状の溝１３が形成されている点と、その溝１３と基板間
絶縁層６間に高抵抗領域１４が形成されている点であ
る。このように溝１３を島間分離領域９と向かい合うよ
うな位置に形成し、イオン照射によりイオン照射誘起結
晶欠陥を作りだして、そのインピーダンスを高めた高抵
抗領域１４を溝１３の底面と基板間絶縁層６間に形成す
ることによって、隣接して形成されている半導体素子が
異なるモードで動作するときに半導体支持基板５を介し
て流れる回り込み電流を抑制でき誤動作の発生を防止す
ることができる。
【００１８】図６に基づいて図５に示した実施例の製造
方法の一実施例を説明する。まず、（ａ）に示すよう
に、島間分離領域９下方の半導体支持基板５の領域に、
半導体支持基板５の下面側から所定深さの断面視略矩形
状の溝１３を形成する。次に、（ｂ）に示すように、半
導体支持基板５の下面側からプロトン、あるいは、ヘリ
ウム等のイオン種を用いてイオン照射を行う。この時、
溝１３の底面と基板間絶縁層６間にイオン種が達するよ
うにイオン照射のエネルギーを設定し、高抵抗領域１４
を形成する。イオン照射の後、溝１３を絶縁物で埋め戻
し、半導体支持基板５の下面側に裏面コンタクト（図示
省略）を形成した後、実装工程に送る。
方法の一実施例を説明する。まず、（ａ）に示すよう
に、島間分離領域９下方の半導体支持基板５の領域に、
半導体支持基板５の下面側から所定深さの断面視略矩形
状の溝１３を形成する。次に、（ｂ）に示すように、半
導体支持基板５の下面側からプロトン、あるいは、ヘリ
ウム等のイオン種を用いてイオン照射を行う。この時、
溝１３の底面と基板間絶縁層６間にイオン種が達するよ
うにイオン照射のエネルギーを設定し、高抵抗領域１４
を形成する。イオン照射の後、溝１３を絶縁物で埋め戻
し、半導体支持基板５の下面側に裏面コンタクト（図示
省略）を形成した後、実装工程に送る。
【００１９】次に、本発明のさらに異なる実施例につい
て図７に基づいて説明する。図７に示す実施例は、図６
に示した実施例に対して、島間分離領域９下方の半導体
支持基板５の領域に形成する溝の断面形状を略Ｖ字状と
したものである。図７に図６に示した実施例の製造方法
の一実施例を示す。まず、（ａ）に示すように、半導体
形成基板７に各領域（図示省略）を形成した後、島間分
離領域９の下方に、半導体支持基板５の下面側から異方
性エッチング等により所定深さのＶ字溝１５（溝）を形
成する。その後、（ｂ）に示すように、半導体支持基板
５の下面側からプロトン、あるいは、ヘリウム等のイオ
ン種を用いてイオン照射を行い、Ｖ字溝１５と基板間絶
縁層６間に高抵抗領域１６を形成する。イオン照射の後
は、Ｖ字溝１５を絶縁物で埋め戻し、半導体支持基板５
の下面側に裏面コンタクト（図示省略）を形成した後、
実装工程へ送る。
て図７に基づいて説明する。図７に示す実施例は、図６
に示した実施例に対して、島間分離領域９下方の半導体
支持基板５の領域に形成する溝の断面形状を略Ｖ字状と
したものである。図７に図６に示した実施例の製造方法
の一実施例を示す。まず、（ａ）に示すように、半導体
形成基板７に各領域（図示省略）を形成した後、島間分
離領域９の下方に、半導体支持基板５の下面側から異方
性エッチング等により所定深さのＶ字溝１５（溝）を形
成する。その後、（ｂ）に示すように、半導体支持基板
５の下面側からプロトン、あるいは、ヘリウム等のイオ
ン種を用いてイオン照射を行い、Ｖ字溝１５と基板間絶
縁層６間に高抵抗領域１６を形成する。イオン照射の後
は、Ｖ字溝１５を絶縁物で埋め戻し、半導体支持基板５
の下面側に裏面コンタクト（図示省略）を形成した後、
実装工程へ送る。
【００２０】なお、溝形状は実施例に限定されるもので
はない。
はない。
【００２１】
【発明の効果】以上のように、請求項１乃至請求項５記
載の誘電体分離型半導体装置によれば、島間分離領域下
方の半導体支持基板領域に高抵抗領域が形成されている
ので、隣接する島状素子領域間に流れる回り込み電流を
抑制することができ誤動作の発生を防止することができ
る。
載の誘電体分離型半導体装置によれば、島間分離領域下
方の半導体支持基板領域に高抵抗領域が形成されている
ので、隣接する島状素子領域間に流れる回り込み電流を
抑制することができ誤動作の発生を防止することができ
る。
【００２２】また、請求項１及び請求項３記載の誘電体
分離型半導体装置によれば、島状素子領域下方には高抵
抗領域が形成されていないので、島状素子領域から半導
体支持基板への放熱特性を劣化させることがない。
分離型半導体装置によれば、島状素子領域下方には高抵
抗領域が形成されていないので、島状素子領域から半導
体支持基板への放熱特性を劣化させることがない。
【図１】本発明に係る誘電体分離型半導体装置の一実施
例を示す断面図である。
例を示す断面図である。
【図２】本発明に係る誘電体分離型半導体装置の製造方
法の一実施例を示す断面図である。
法の一実施例を示す断面図である。
【図３】本発明に係る誘電体分離型半導体装置の異なる
実施例を示す断面図である。
実施例を示す断面図である。
【図４】本発明に係る誘電体分離型半導体装置の製造方
法の異なる実施例を示す断面図である。
法の異なる実施例を示す断面図である。
【図５】本発明に係る誘電体分離型半導体装置のさらに
異なる実施例を示す断面図である。
異なる実施例を示す断面図である。
【図６】本発明に係る誘電体分離型半導体装置の製造方
法のさらに異なる実施例を示す断面図である。
法のさらに異なる実施例を示す断面図である。
【図７】本発明に係る誘電体分離型半導体装置のさらに
異なる実施例を示す断面図である。
異なる実施例を示す断面図である。
【図８】本発明に係る誘電体分離型半導体装置の製造方
法のさらに異なる実施例を示す断面図である。
法のさらに異なる実施例を示す断面図である。
【図９】従来の誘電体分離型半導体装置の一例を示す断
面図である。
面図である。
５ 半導体支持基板 ６ 基板間絶縁層 ８ 島状素子領域 ９ 島間分離領域 １０，１２，１４，１６ 高抵抗領域 １３ 溝 １５ Ｖ字溝（溝）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 早崎 嘉城 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 白井 良史 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 高野 仁路 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (5)
- 【請求項１】 半導体支持基板上に基板間絶縁層を介し
て複数の島状素子領域を形成し、隣接する前記島状素子
領域間に島間分離領域を形成して前記島状素子領域を分
離した誘電体分離型半導体装置において、前記島間分離
領域下方の前記半導体支持基板の領域に高抵抗領域を設
けたことを特徴とする誘電体分離型半導体装置。 - 【請求項２】 前記高抵抗領域が前記島間分離領域下方
の前記基板間絶縁層近傍に局在していることを特徴とす
る請求項１記載の誘電体分離型半導体装置。 - 【請求項３】 前記高抵抗領域が前記島間分離領域の下
方で、前記半導体支持基板の上面から下面まで深さ方向
に略一様に分布していることを特徴とする請求項１記載
の誘電体分離型半導体装置。 - 【請求項４】 半導体支持基板上に基板間絶縁層を介し
て複数の島状素子領域を形成し、隣接する前記島状素子
領域間に島間分離領域を形成して前記島状素子領域を分
離した誘電体分離型半導体装置において、前記基板間絶
縁層の下方に前記半導体支持基板の下面から溝を形成
し、その溝と溝上方の前記基板間絶縁層間の領域に高抵
抗領域を設けたことを特徴とする誘電体分離型半導体装
置。 - 【請求項５】 前記溝が断面視略Ｖ字状に形成されてい
ることを特徴とする請求項４記載の誘電体分離型半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13148294A JPH07335745A (ja) | 1994-06-14 | 1994-06-14 | 誘電体分離型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13148294A JPH07335745A (ja) | 1994-06-14 | 1994-06-14 | 誘電体分離型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07335745A true JPH07335745A (ja) | 1995-12-22 |
Family
ID=15059015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13148294A Withdrawn JPH07335745A (ja) | 1994-06-14 | 1994-06-14 | 誘電体分離型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07335745A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134861A (ja) * | 2009-12-24 | 2011-07-07 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| JP2012517691A (ja) * | 2009-02-11 | 2012-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高次無線周波数高調波抑制領域を含む半導体オン・インシュレータ基板及び構造体 |
| WO2013157183A1 (ja) * | 2012-04-18 | 2013-10-24 | 住重試験検査株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP2013222893A (ja) * | 2012-04-18 | 2013-10-28 | Sumiju Shiken Kensa Kk | 半導体装置の製造方法 |
| JP2014120527A (ja) * | 2012-12-13 | 2014-06-30 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び半導体装置 |
| JP2017126764A (ja) * | 2017-03-01 | 2017-07-20 | 住重試験検査株式会社 | 半導体装置の製造方法 |
-
1994
- 1994-06-14 JP JP13148294A patent/JPH07335745A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012517691A (ja) * | 2009-02-11 | 2012-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高次無線周波数高調波抑制領域を含む半導体オン・インシュレータ基板及び構造体 |
| JP2011134861A (ja) * | 2009-12-24 | 2011-07-07 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| WO2013157183A1 (ja) * | 2012-04-18 | 2013-10-24 | 住重試験検査株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP2013222893A (ja) * | 2012-04-18 | 2013-10-28 | Sumiju Shiken Kensa Kk | 半導体装置の製造方法 |
| JP2014120527A (ja) * | 2012-12-13 | 2014-06-30 | Shi Exaination & Inspection Ltd | 半導体装置の製造方法、及び半導体装置 |
| JP2017126764A (ja) * | 2017-03-01 | 2017-07-20 | 住重試験検査株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617723A (en) | Method and device for creating an activatable conducting link in a semiconductor device | |
| JPH09230362A (ja) | 液晶表示装置 | |
| KR0159450B1 (ko) | 앤티퓨즈소자 | |
| JPH07335745A (ja) | 誘電体分離型半導体装置 | |
| GB2226699A (en) | Semiconductor device having dielectric breakdown protection | |
| US4942446A (en) | Semiconductor device for switching, and the manufacturing method therefor | |
| JPS6143475A (ja) | Ｍｏｓ型半導体装置 | |
| JP2006229026A (ja) | 薄膜トランジスタ素子およびその製造方法 | |
| JP3198761B2 (ja) | 半導体装置 | |
| JPH09232578A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS61182259A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JP2587570B2 (ja) | 多結晶シリコン薄膜トランジスタおよびその製造方法 | |
| JP2901507B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0821635B2 (ja) | Ｍｏｓトランジスタの導通状態の制御方法と、該方法を実施して得られる集積回路 | |
| JPH0850306A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPS61224317A (ja) | 導電性電極の製造方法 | |
| JP2804824B2 (ja) | 静電誘導半導体装置 | |
| JP2718973B2 (ja) | 半導体装置の製造方法 | |
| JPH065785A (ja) | スパイラルインダクタの製造方法 | |
| JP2709214B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2716592B2 (ja) | 化合物半導体における絶縁注入方法 | |
| JPS60170934A (ja) | 半導体装置の製造方法 | |
| JPH0555556A (ja) | 静電誘導サイリスタの製造方法 | |
| KR100340872B1 (ko) | 사이리스터 소자 및 그 제조방법 | |
| JP3304422B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |