CN102456565A - 一种预防在双应力氮化硅工艺中光阻失效的方法 - Google Patents

一种预防在双应力氮化硅工艺中光阻失效的方法 Download PDF

Info

Publication number
CN102456565A
CN102456565A CN2011102502808A CN201110250280A CN102456565A CN 102456565 A CN102456565 A CN 102456565A CN 2011102502808 A CN2011102502808 A CN 2011102502808A CN 201110250280 A CN201110250280 A CN 201110250280A CN 102456565 A CN102456565 A CN 102456565A
Authority
CN
China
Prior art keywords
silicon nitride
nitride film
photoresistance
silicon
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102502808A
Other languages
English (en)
Inventor
徐强
张文广
郑春生
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011102502808A priority Critical patent/CN102456565A/zh
Publication of CN102456565A publication Critical patent/CN102456565A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种预防在双应力氮化硅工艺中光阻失效的方法，在一衬底上形成有多个第一、第二半导体器件，在半导体器件的栅极及源极、漏极上沉积一层薄氧化物层，其中，包括以下步骤：在第一、第二半导体器件的薄氧化物层上沉积一层氮化硅薄膜层；在反应腔室内通入含氧气体进行处理，在高温环境下，所述含氧气体在所述氮化硅薄膜层的表面发生反应，去除氮化硅薄膜层表面游离的氮元素。在所述氮化硅薄膜层表面覆盖一层光刻胶，进行刻蚀。本发明利用含氧气体去除氮化硅薄膜中游离的氮元素，从而避免因此而造成的对后续光刻工艺中光阻失效现象的发生。

Description

一种预防在双应力氮化硅工艺中光阻失效的方法
技术领域
本发明涉及一种集成电路制造领域，尤其涉及一种预防在双应力氮化硅工艺中光阻失效的方法。
背景技术
随着集成电路特征线宽缩小到90nm以下，人们逐渐引入了高应力氮化硅技术来提高载流子的电迁移率。通过在N/PMOS上面淀积高拉和高压应力氮化硅作为通孔刻蚀停止层（Contact Etch Stop Layer，CESL）。
尤其是在65nm制程以下，为了同时提高N/PMOS的电迁移率，有时需要同时淀积高拉和高压应力氮化硅于不同的MOS上，这种技术称之为双应力层技术（Dual Stress Layer，DSL）。当采用DSL技术时，需要利用选择性刻蚀技术将位于PMOS上面的高拉应力氮化硅、以及NMOS上面的高压应力氮化硅去除。
但是由于光阻对于氮化硅薄膜中游离的N元素比较敏感，容易失效而导致光阻曝光效率下降，容易产生光阻残余等缺陷，最终导致光阻定义出的尺寸不一致而使得工艺达不到要求。
发明内容
针对上述存在的问题，本发明的目的是提供一种预防在双应力氮化硅工艺中光阻失效的方法。
本发明的目的是通过下述技术方案实现的：
一种预防在双应力氮化硅工艺中光阻失效的方法，在一衬底上形成有多个第一、第二半导体器件，在半导体器件的栅极及源极、漏极上沉积一层薄氧化物层，其中，包括以下步骤：
在第一、第二半导体器件的薄氧化物层上沉积一层氮化硅薄膜层；
在反应腔室内通入含氧气体进行处理，在高温环境下，所述含氧气体在所述氮化硅薄膜层的表面发生反应，去除氮化硅薄膜层表面游离的氮元素。
    在所述氮化硅薄膜层表面覆盖一层光刻胶，进行刻蚀；
上述的一种预防在双应力氮化硅工艺中光阻失效的方法，其中，所述第一半导体器件为PMOS器件，所述第二半导体为NMOS器件。
上述的一种预防在双应力氮化硅工艺中光阻失效的方法，其中，在所述第一半导体器件上沉积的所述氮化硅薄膜层为高压应力氮化硅薄膜层。
上述的一种预防在双应力氮化硅工艺中光阻失效的方法，其中，在所述第二半导体器件上沉积的所述氮化硅薄膜层为高拉应力氮化硅薄膜层。
上述的一种预防在双应力氮化硅工艺中光阻失效的方法，其中，所述反应腔室的温度为300℃-500℃。
上述的一种预防在双应力氮化硅工艺中光阻失效的方法，其中，所述反应腔室内的压强为30torr-100torr。
上述的一种预防在双应力氮化硅工艺中光阻失效的方法，其中，所述含氧气体为臭氧。
与已有技术相比，本发明的有益效果在于：
通过在反应腔室通入含氧气体，并在一定的条件下，使得含氧气体在氮化硅薄膜表面发生反应，含氧气体中的活性氧原子与氮化硅薄膜中发生反应，去除了氮化硅薄膜中游离的N元素，是的氮化硅薄膜成为一种性质接近与二氧化硅的薄膜，这样，既能够通过利用双应力氮化硅薄膜大大提高半导体器件的载流子的迁移率，又能够去除氮化硅薄膜中的游离氮元素，从而避免因此而造成的对后续光刻工艺中光阻失效现象的发生。
附图说明
图1A-1E是本发明的一种预防在双应力氮化硅工艺中光阻失效的方法的流程示意图。
具体实施方式
下面结合原理图和具体操作实施例对本发明作进一步说明。
如图1所示，本发明的一种预防在双应力氮化硅工艺中光阻失效的方法，其中，包括以下步骤：
如图1A所示，在一衬底1上形成有多个第一、第二半导体器件，并且分别在所述第一半导体器件2的栅极及其源极、漏极上沉积一层薄氧化物层41（仅在栅极上进行标示）和第二半导体器件3的栅极及其源极、漏极上沉积一层薄氧化物层42（仅在栅极上进行标示）。
其中，第一半导体器件2为一PMOS器件，第二半导体器件3为一NMOS器件。
如图1B所示，在第一半导体器件2即PMOS器件的薄氧化层41上沉积一层高压应力氮化硅薄膜层51，在第二半导体器件3即NMOS器件的薄氧化层42上及其衬底1上沉积一层高拉应力氮化硅薄膜层52。
在此步骤中，通过在不同类型的半导体器件上沉积不同应力的氮化硅薄膜，从而提高相应的半导体期间的迁移率，即通过在P型半导体器件上沉积压应力氮化硅薄膜，提高其空穴的迁移率，而通过在N型半导体器件上沉积拉应力氮化硅薄膜，从而能够提高电子的迁移率。
如图1C所示，在反应腔室内通入含氧气体6进行处理，并在高温环境下，通过含氧气体在氮化硅薄膜51、氮化硅薄膜52的表面发生反应，去除氮化硅薄膜层51和氮化硅薄膜52表面的氮离子。
在此步骤中，通过在反应腔室内通入一定量的含氧气体，例如10000sccm-20000sccm的臭氧，并且对反应腔室设置一定的处理条件，例如，温度在300℃-500℃，压强在30-100torr,反应时间为2s-100s等条件下，臭氧与氮化硅发生反应，其中一部分氧离子与硅离子结合生成二氧化硅，而另一部分氧离子与氮离子发生结合形成氮氧化物。
通过此种结合，可以防止由于光阻接触到多余的氮离子而产生的失效现象。
如图1D所示，在氮化硅薄膜层51和52的表面覆盖一层光刻胶71、72，并进行曝光、显影。
如图1E所示，先去除光刻胶71，在氮化硅薄膜层51的表面继续进行刻蚀；
在步骤中，通过臭氧处理后的氮化硅薄膜，减少了氮离子对光刻胶71的影响，从而可以很好的实现光刻胶的功能的同时，也能够很容易的完全去除光刻71。
以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何对该进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。

Claims (6)

1.一种预防在双应力氮化硅工艺中光阻失效的方法，在一衬底上形成有多个第一、第二半导体器件，在半导体器件的栅极及源极沉积一层薄氧化物层，其特征在于，包括以下步骤：
在所述第一、第二半导体器件的薄氧化物层上沉积一层氮化硅薄膜层；
在反应腔室内通入含氧气体进行处理，在高温环境下，所述含氧气体在所述氮化硅薄膜层的表面发生反应，去除所述氮化硅薄膜层表面游离的氮元素；
在所述氮化硅薄膜层表面覆盖一层光刻胶，进行刻蚀。
2.根据权利要求1所述的一种预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，所述第一半导体器件为PMOS器件，所述第二半导体为NMOS器件。
3.根据权利要求1所述的一种预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，在所述第二半导体器件上沉积的氮化物薄膜层为高拉应力氮化硅薄膜层。
4.根据权利要求1所述的一种预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，所述反应腔室的温度为300℃-500℃。
5.根据权利要求1所述的一种预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，所述反应腔室内的压强为30torr-100torr。
6.根据权利要求1所述的一种预防在双应力氮化硅工艺中光阻失效的方法，其特征在于，所述含氧气体为臭氧。
CN2011102502808A 2011-08-29 2011-08-29 一种预防在双应力氮化硅工艺中光阻失效的方法 Pending CN102456565A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102502808A CN102456565A (zh) 2011-08-29 2011-08-29 一种预防在双应力氮化硅工艺中光阻失效的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102502808A CN102456565A (zh) 2011-08-29 2011-08-29 一种预防在双应力氮化硅工艺中光阻失效的方法

Publications (1)

Publication Number Publication Date
CN102456565A true CN102456565A (zh) 2012-05-16

Family

ID=46039612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102502808A Pending CN102456565A (zh) 2011-08-29 2011-08-29 一种预防在双应力氮化硅工艺中光阻失效的方法

Country Status (1)

Country Link
CN (1) CN102456565A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931142A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102931141A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN104701166A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971882A (zh) * 2005-11-10 2007-05-30 国际商业机器公司 双应力记忆技术方法和相关半导体器件
CN101919045A (zh) * 2007-05-31 2010-12-15 格罗方德半导体公司 在半导体装置中通过使用在双应力衬层上方的额外层而获得的n沟道晶体管的增进的晶体管效能

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1971882A (zh) * 2005-11-10 2007-05-30 国际商业机器公司 双应力记忆技术方法和相关半导体器件
CN101919045A (zh) * 2007-05-31 2010-12-15 格罗方德半导体公司 在半导体装置中通过使用在双应力衬层上方的额外层而获得的n沟道晶体管的增进的晶体管效能

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931142A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN102931141A (zh) * 2012-11-12 2013-02-13 上海华力微电子有限公司 双应力薄膜的制造方法以及半导体器件
CN104701166A (zh) * 2013-12-04 2015-06-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN104701166B (zh) * 2013-12-04 2017-11-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Similar Documents

Publication Publication Date Title
CN104810368B (zh) Cmos晶体管及其形成方法
CN101685799A (zh) 半导体装置及其制造方法
CN103094214B (zh) 制作半导体器件的方法
US8822317B2 (en) Self-aligned III-V MOSFET diffusion regions and silicide-like alloy contact
WO2005083795A8 (ja) 半導体装置の製造方法及びプラズマ酸化処理方法
CN101197285A (zh) 半导体器件及其制造方法
CN102456565A (zh) 一种预防在双应力氮化硅工艺中光阻失效的方法
CN102097308A (zh) 一种侧墙回刻方法
CN103632976A (zh) 晶体管的形成方法
CN110634866B (zh) 一种cmos晶体管、cmos晶体管的制备方法及电子设备
CN103378003A (zh) 一种应力记忆技术的cmos器件制作方法
TW200419814A (en) Self-aligned gate and its forming method
CN102983104B (zh) Cmos晶体管的制作方法
JPWO2008117430A1 (ja) 半導体装置の製造方法、半導体装置
JP2008084970A (ja) 半導体装置及び半導体装置の製造方法
US7682890B2 (en) Method of fabricating semiconductor device
CN109950205B (zh) 半导体结构及其形成方法
JP2006093242A (ja) 半導体装置の製造方法
CN100499079C (zh) Cmos器件应力膜的形成方法
CN102054686B (zh) 形成cmos器件应力膜的方法
CN102097380B (zh) 互补型金属氧化物半导体结构的形成方法
CN105374734A (zh) 半导体结构的形成方法
CN105826263B (zh) 晶体管的形成方法
US20170207134A1 (en) Structures with thinned dielectric material
US20090286364A1 (en) Methods of low temperature oxidation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120516