CN105374734A - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成阻挡层，所述阻挡层内化学键能大于衬底内化学键键能；对所述表面具有阻挡层的衬底进行氧化处理，在所述衬底表面形成界面层，所述界面层位于衬底和阻挡层之间；刻蚀去除所述阻挡层，暴露出界面层表面。本发明通过在衬底表面形成阻挡层，降低氧化处理中氧与衬底表面接触的速率，从而提高氧化处理的氧化温度，以形成高质量的界面层，进而提高半导体结构的电学性能和可靠性。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。

背景技术

集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体制作领域中，最具挑战性的是如何解决半导体器件漏电流大的问题。

半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，并使用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。

尽管高k金属栅极的引入一定程度上能够减小半导体器件的漏电流，但是，由于半导体器件的形成工艺难以控制，形成的半导体器件漏电流大以及可靠性差的问题仍然存在。

发明内容

本发明解决的问题是如何形成厚度较薄且质量高的界面层，从而提高半导体结构的电学性能以及可靠性。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；

在所述衬底表面形成阻挡层，所述阻挡层内化学键能大于衬底内化学键键能；对所述表面具有阻挡层的衬底进行氧化处理，在所述衬底表面形成界面层，所述界面层位于衬底和阻挡层之间；刻蚀去除所述阻挡层，暴露出界面层表面。

可选的，所述氧化处理的氧化温度为900度至1200度。

可选的，采用快速热氧化、炉内热氧化、臭氧氧化或原位现场水汽生成氧化进行所述氧化处理。

可选的，所述氧化处理中的氧经过阻挡层扩散到达衬底表面。

可选的，所述快速热氧化工艺的工艺参数为：氧化温度为900度至1200度，在含氧氛围下进行，所述含氧氛围为O₂，O₂流量为200sccm至20000sccm，氧化时长为10秒至120秒。

可选的，所述界面层的材料为氧化硅。

可选的，所述界面层的厚度为1埃至50埃。

可选的，所述阻挡层的材料为SiN、GeO₂、HfO₂或Al₂O₂。

可选的，采用原子层沉积工艺、化学气相沉积工艺或炉内热反应工艺形成所述阻挡层。

可选的，所述阻挡层的材料为SiN时，采用原子层沉积工艺形成所述阻挡层的工艺参数为：反应气体包括硅源气体和氮源气体，其中，硅源气体为SiH₄或SiH₂Cl₂，氮源气体为NH₃，硅源气体流量为20sccm至2000sccm，氮源气体流量为20sccm至2000sccm，反应腔室温度为300度至500度，反应腔室压强为0.2托至50托。

可选的，所述阻挡层的厚度为3埃至300埃。

可选的，刻蚀工艺对所述阻挡层的刻蚀速率大于对界面层的刻蚀速率。

可选的，还包括步骤：在所述界面层表面依次形成栅介质膜以及位于栅介质膜表面的牺牲膜；图形化所述牺牲膜以及栅介质膜，在所述衬底表面形成伪栅极结构，所述伪栅极结构包括：位于衬底表面的界面层、位于界面层表面的栅介质层、位于栅介质层表面的牺牲层；在所述伪栅极结构两侧的衬底内形成掺杂区；在所述衬底表面形成层间介质层，且所述层间介质层顶部与伪栅极结构顶部齐平；刻蚀去除所述牺牲层形成凹槽；形成填充满所述凹槽的栅电极层，所述栅电极层、栅介质层以及界面层构成栅极结构。

可选的，还包括步骤：在所述界面层表面依次形成栅介质膜以及位于栅介质膜表面的栅电极膜；图形化所述栅电极膜以及栅介质膜，在所述衬底表面形成栅极结构，所述栅结构包括：位于衬底表面的界面层、位于界面层表面的栅介质层、位于栅介质层表面的栅电极层；在所述栅极结构两侧的衬底内形成掺杂区；在所述衬底表面形成层间介质层，且所述层间介质层顶部与栅极结构顶部齐平。

可选的，所述栅介质层的材料为相对介电常数大于氧化硅的相对介电常数的材料。

可选的，所述栅介质层的材料为HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。

可选的，所述栅电极层为单层结构或叠层结构，所述栅电极层为单层结构时，所述栅电极层为位于栅介质层表面的金属体层；所述栅电极层为叠层结构时，所述栅电极层包括：位于栅介质层表面的扩散阻挡层、位于扩散阻挡层表面的功函数层、以及位于功函数层表面的金属体层。

可选的，所述扩散阻挡层和功函数层的材料为TiN、TaN、TiAlN、TaAlN、TaSiN或TiSiN。

可选的，所述金属体层的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或WSi。

可选的，所述牺牲层的材料为多晶硅或掺杂的多晶硅。

与现有技术相比，本发明的技术方案具有以下优点：

本发明实施例中在衬底表面形成界面层之前，在衬底表面形成阻挡层；对所述表面具有阻挡层的衬底进行氧化处理，在衬底表面形成界面层，所述界面层位于衬底和阻挡层之间。由于阻挡层内化学键键能大于衬底内化学键键能，所述氧化处理对衬底表面的氧化速率远大于对阻挡层的氧化速率，所述氧化处理对阻挡层几乎不会造成氧化，且氧化处理中的氧经由阻挡层后才扩散至衬底表面，大大的降低了氧化处理中氧与衬底表面接触的速率；由于与现有技术相比，氧化处理中的氧与衬底表面接触的速率降低了，因此本发明实施例中氧化处理的氧化温度可以比现有技术的氧化温度更高，从而提高了形成的界面层的性能，例如，界面层的致密性得到提高，界面层与衬底之间的界面性能好，减小了界面缺陷，从而防止半导体结构中产生漏电流，提高半导体结构的电学性能以及可靠性。

进一步，所述氧化处理的氧化温度为900度至1200度，在900度至1200度的高温下进行氧化处理时，能显著的提高形成的界面层的质量。

更进一步，若阻挡层的厚度过薄，形成阻挡层的工艺难度大且不易形成厚度均匀性高的阻挡层，且氧化处理中的氧与衬底表面接触的速率仍较大；若阻挡层的厚度过厚，氧化处理中的氧较难扩散通过所阻挡层，到达衬底表面的氧含量过少。因此本实施例中所述阻挡层的厚度为3埃至300埃，提高阻挡层厚度均匀性，且使氧化处理中的氧的扩散路径长度适中，进一步提高形成的界面层的质量，进一步提高半导体结构的电学性能以及可靠性。

附图说明

图1至图9为本发明一实施例提供的半导体结构形成过程的剖面结构示意图；

图10至图13为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。

具体实施方式

由背景技术可知，现有技术形成的半导体器件存在漏电流大、可靠性差的问题。

针对半导体器件的形成方法进行研究发现，为了解决半导体器件中存在漏电流的问题，采用高k栅介质层替代传统的栅介质层，其中，高k栅介质层的材料为相对介电常数大于SiO₂相对介电常数的材料，传统的栅介质层的材料为SiO₂。考虑到高k栅介质层与衬底之间会产生界面态，所述界面态会引发费米钉扎效应(FermiPinningEffect)，因此通常在衬底和高k栅介质层之间形成界面层(ILLayer，InterfaceLayer)，以避免产生费米钉扎效应。

为了提高衬底与界面层之间的界面性能，尽可能的减少衬底与界面层之间的缺陷，通常采用热氧化工艺氧化部分厚度的衬底以形成界面层。若形成的界面层的厚度过厚，则不利于减小半导体器件的等效栅介质层厚度，因此界面层的厚度较薄，例如，形成的界面层的厚度为5埃至20埃。当在衬底表面形成的界面层厚度较薄时，热氧化工艺的氧化速率难以控制，为此采用氧化温度较低的热氧化工艺来氧化衬底以形成界面层，所述氧化温度为600度左右，例如550度、600度或650度。

然而，当热氧化工艺的氧化温度较低时，会严重影响形成的界面层的质量，例如，界面层的致密性变差，界面层与衬底之间的界面性能较差，使得界面层与衬底之间具有界面缺陷。界面层的质量差是导致半导体结构中出现漏电流以及可靠性变差的主要原因之一。

为此，本发明提供一种半导体结构的形成方法，提供衬底；在所述衬底表面形成阻挡层，所述阻挡层内化学键键能大于衬底内化学键键能；对所述表面具有阻挡层的衬底进行氧化处理，在衬底表面形成界面层；刻蚀去除所述阻挡层，暴露出界面层表面。本发明实施例氧化处理过程中的氧经由阻挡层后才扩散到达衬底表面，大大的降低了氧化处理工艺对衬底表面的氧化速率，因此能够显著的提高氧化处理的氧化温度，从而提高形成的界面层的质量，例如，界面层的致密性得到提高，界面层与衬底之间的界面性能得到提高，从而提高半导体结构的电学性能和可靠性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图9为本发明一实施例提供的半导体结构形成过程的剖面结构示意图。

请参考图1，提供衬底200。

所述衬底200的材料为硅、锗、锗化硅、碳化硅或砷化镓；所述衬底200的材料为单晶硅、多晶硅、非晶硅或绝缘体上的硅。

所述衬底200内还可以形成有半导体器件，例如，NMOS晶体管、PMOS晶体管、CMOS晶体管、电容器或电阻器。

本实施例中，所述衬底200为硅衬底。

请继续参考图1，在所述衬底200表面形成阻挡层201，且阻挡层201内化学键键能大于衬底200内化学键键能。

本实施例中，在形成所述阻挡层201之前，还包括步骤：对所述衬底200表面进行清洗处理，提高衬底200表面的洁净度，为形成高质量的阻挡层201做准备。

所述阻挡层201的作用在于：后续在对衬底200表面进行氧化处理时，氧化处理中的氧需要经由阻挡层201后才扩散至衬底200表面，能够减小氧化处理氧化衬底200表面的速率，氧化速率的降低有利于形成质量较高的界面层。并且，由于衬底200表面具有阻挡层201，与现有技术相比本实施例后续氧化处理的氧化速率降低了，因此能够有效的控制后续形成的界面层的厚度，从而形成厚度较薄的界面层。同时，由于本实施例后续的氧化处理氧化衬底200表面的氧化速率降低了，因此可以提高后续氧化处理的氧化温度，从而提高后续形成的界面层的致密性，提高形成的界面层的质量。

由于后续在形成界面层后，会刻蚀去除所述阻挡层201，为了尽量减小所述刻蚀工艺对界面层表面造成刻蚀损伤，要求刻蚀工艺对阻挡层201的刻蚀速率大于对界面层的刻蚀速率；同时，还要求在后续的氧化处理过程中，氧化处理工艺对阻挡层201造成的氧化程度小甚至不发生氧化。

综合上述因素考虑，本实施例中所述阻挡层201的材料为SiN、GeO₂、HfO₂或Al₂O₂。由于Si-N键键能、Ge-O键键能、Hf-O键键能、Al-O键键能均比Si-Si键键能大，因此后续的氧化处理过程难以对阻挡层201造成氧化。

若阻挡层201的厚度过厚，后续的氧化处理过程中氧扩散到达衬底200表面的扩散路径过长，会造成到达衬底200表面的氧含量过低，对衬底200表面的氧化速率过低，造成形成的界面层的厚度过薄；若阻挡层201的厚度过薄，后续的氧化处理过程中氧扩散到达衬底200表面的扩散路径过短，会造成到达衬底200表面的氧含量过高，对衬底200表面的氧化速率过快，造成形成的界面层的厚度过厚。

为此，本实施例中，所述阻挡层201的厚度为3埃至300埃，使得后续的氧化处理过程中的氧扩散到达衬底200表面的扩散路径适当，提高后续形成的界面层的质量。

采用原子层沉积工艺(ALD)、化学气相沉积工艺(CVD)或炉内热反应工艺(furnace)形成所述阻挡层201。

本实施例中，采用原子层沉积工艺形成所述阻挡层201，提高形成的阻挡层201的厚度均匀性，从而提高后续形成的氧化层的厚度均匀性。

作为一个具体实施例，所述阻挡层201的材料为氮化硅，采用原子层沉积工艺形成所述阻挡层201的工艺参数为：反应气体包括硅源气体和氮源气体，其中，硅源气体为SiH₄或SiCl₂H₂，氮源气体为NH₃，硅源气体流量为20sccm至2000sccm，氮源气体流量为20sccm至2000sccm，反应腔室温度为300度至500度，反应腔室压强为0.2托至50托。

请参考图2，对所述表面具有阻挡层201的衬底200表面进行氧化处理202，在所述衬底200表面形成界面层203，所述界面层203位于衬底200和阻挡层201之间。

本实施例中，由于在衬底200表面形成有阻挡层201，氧化处理202中的氧需要经过阻挡层201扩散到达衬底200表面，避免氧化处理202中氧与衬底200表面直接接触，从而减小了氧化处理202对衬底200表面的氧化速度。由于氧化处理202对衬底200表面的氧化速度降低了，本实施例中氧化处理202的氧化温度可以较高，而氧化处理202的氧化温度越高，形成的界面层203的致密性越好，界面层203与衬底200间的界面性能越好，越有利于提高半导体结构的电学性能。

作为一个具体实施例，所述氧化处理202的氧化温度为900度至1200度。

现有技术中氧化处理中的氧与衬底表面直接接触，因此氧化处理对衬底表面的氧化速度较快；在氧化处理的氧化速度较快的情况下，若氧化处理的氧化温度较高，则很容易造成形成的界面层的厚度过厚。为了避免形成的界面层过厚，现有技术中氧化处理温度一般的比较低(氧化温度为600度左右)，形成的界面层的质量比较差，主要体现在界面层的致密性差，且界面层与衬底间的界面性能差。

采用快速热氧化(RTO，RapidThermalOxide)、炉内热氧化(Furnace)、臭氧氧化(Ozone)、紫外臭氧氧化(UVO，Ultraviolet/Ozone)、或原位现场水汽生成氧化(ISSG，In-situSteamGeneration)进行所述氧化处理202。

作为一个实施例，所述氧化处理202的工艺为快速热氧化，所述快速热氧化的工艺参数为：氧化温度为900度至1200度，在含氧氛围下进行，所述含氧氛围为O₂，O₂流量为200sccm至2000sccm，氧化时长为10秒至120秒。

形成的界面层203的厚度为1埃至50埃，满足半导体结构对界面层203厚度的要求。且由于氧化温度较高(为900度至1200度)，使得形成的界面层203的性能好，例如，界面层203的致密性高，且界面层203与衬底200之间的界面性能好，界面层203与衬底200之间的界面缺陷少，提高形成的半导体结构的电学性能以及可靠性。

作为另一实施例，所述氧化处理202的工艺为炉内热氧化，所述炉内热氧化的工艺参数为：氧化温度为900度至1200度，在含氧氛围下进行，所述含氧氛围为O₂，O₂流量为20sccm至2000sccm，氧化时长为5分至20分。

作为其他实施例，所述氧化处理202的工艺为紫外臭氧氧化，所述紫外臭氧氧化的工艺参数为：紫外波长为200纳米至400纳米，O₃流量为20sccm至2000sccm，氧化温度为900度至1200度。

本实施例中，所述阻挡层201的材料为SiN，衬底200的材料为硅，由于Si-N键的键长比Si-Si键的键长短，因此Si-N键的键能比Si-Si键的键能大的多，所述氧化处理202在氧化衬底200表面时，对阻挡层201的氧化速率很低甚至不会对阻挡层201造成氧化，保持阻挡层201的材料性能不变，使得后续在刻蚀去除阻挡层201时，所述刻蚀工艺不会对界面层203造成刻蚀损伤。

请参考图3，刻蚀去除所述阻挡层201(请参考图2)，暴露出界面层203表面，且刻蚀工艺对阻挡层201的刻蚀速率大于对界面层203的刻蚀速率。

采用湿法刻蚀工艺或干法刻蚀工艺，刻蚀去除所述阻挡层201。为了避免所述刻蚀工艺对界面层203表面造成不良影响，要求刻蚀工艺对界面层203的刻蚀速率低甚至对界面层203不会造成刻蚀。

作为一个实施例，所述阻挡层201的材料为氮化硅，采用湿法刻蚀工艺刻蚀去除所述阻挡层201，所述湿法刻蚀工艺的刻蚀液体为磷酸溶液，其中，磷酸质量百分比为65％至85％，溶液温度为80度至200度。

请参考图4，在所述界面层203表面依次形成栅介质膜204以及位于栅介质膜204表面的牺牲膜205。

本实施例以先形成栅介质层后形成栅电极层(highkfirstmetalgatelast)为例做示范性说明。

后续在图形化所述栅介质膜204后形成栅介质层，在图形化所述牺牲膜205后形成牺牲层。

所述栅介质膜204的材料为高k介质材料，即，所述栅介质膜204的材料为相对介电常数大于氧化硅的相对介电常数的材料。所述栅介质膜204的材料为HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。

所述牺牲膜205的材料为多晶硅或掺杂的多晶硅。

在形成栅介质膜204之后形成牺牲膜205之前，还可以包括步骤：在所述栅介质膜204表面形成阻挡膜。后续图形化所述阻挡膜后形成阻挡层，所述阻挡层后续起到保护栅介质层的作用，防止后续刻蚀去除牺牲层的工艺对栅介质层造成刻蚀损伤。所述阻挡膜的材料为Ti、Ta、TiN或TaN。

本实施例中，所述栅介质膜204的材料为HfO₂，所述牺牲膜205的材料为多晶硅。

请参考图5，图形化所述牺牲膜205以及栅介质膜204，在所述衬底200表面形成伪栅极结构，所伪栅极结构包括：位于衬底200表面的界面层203、位于界面层203表面的栅介质层214以及位于栅介质层214表面的牺牲层215。

作为一个具体实施例，形成所述伪栅极结构的工艺步骤包括：在所述牺牲膜205表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述牺牲膜205以及栅介质膜204，形成伪栅极结构，所述伪栅极结构包括：界面层203、位于界面层表面的栅介质层214以及位于栅介质层214表面的牺牲层215；去除所述图形化的光刻胶层。

所述栅介质层214的材料与栅介质膜204的材料相同，所述牺牲层215的材料与牺牲膜205的材料相同。

本实施例中，在图形化牺牲膜205以及栅介质膜204后，继续图形化所述界面层203，使界面层203仅位于栅介质层214正下方，暴露出伪栅极结构两侧衬底200表面。

在其他实施例中，也可以不图形化所述界面层，使界面层覆盖于整个衬底表面，在后续形成掺杂区时，所述界面层起到保护衬底表面的作用，防止形成掺杂区的工艺对衬底表面造成离子注入损伤。

请参考图6，对所述伪栅极结构两侧的衬底200进行掺杂处理，形成掺杂区206。

所述掺杂区206的掺杂离子为N型离子或P型离子。当形成的半导体结构为NMOS器件时，所述掺杂区206的掺杂离子为N型离子，N型离子为磷、砷或锑；当形成的半导体结构为PMOS器件时，所述掺杂区206的掺杂离子为P型离子，P型离子为硼、镓或铟。

采用离子注入工艺进行所述掺杂处理，作为一个具体实施例，所述离子注入工艺的工艺参数为：注入离子为硼，离子注入能量为1kev至50kev，离子注入剂量为1E16atom/cm²至5E20atom/cm²。

所述掺杂区206包括轻掺杂区和重掺杂区，在形成轻掺杂区之后形成重掺杂区之前，还可以在栅介质层214以及牺牲层215侧壁表面形成侧墙，以所述侧墙为掩膜，对衬底200进行离子注入工艺以形成重掺杂区。

在形成所述掺杂区206后，还包括步骤：对所述衬底200进行退火处理，激活掺杂区206内的掺杂离子，且修复掺杂处理对衬底200造成的晶格损伤。作为一个具体实施例，所述退火处理的工艺参数为：退火温度为800度至1000度，退火时长为10秒至120秒。

请参考图7，在所述衬底200表面形成层间介质层207，且所述层间介质层207顶部与伪栅极结构顶部齐平。

所述层间介质层207的材料为氧化硅、含碳氧化物或氮氧化硅。

所述层间介质层207的形成方法为化学气相沉积法、原子层沉积法或物理气相沉积等。作为一个实施例，形成所述层间介质层207的工艺步骤包括：在所述衬底200表面形成层间介质层膜，且所述层间介质膜顶部表面高于伪栅极结构顶部表面；采用化学机械研磨(CMP)方法研磨层间介质膜至露出伪栅极结构顶部表面，形成层间介质层207，且层间介质层207顶部与伪栅极结构顶部齐平。

本实施例中，所述层间介质层207的材料为氧化硅，形成所述层间介质层207的方法为化学气相沉积法。

本实施例中，在形成层间介质层207之前，还包括步骤：在衬底200表面以及伪栅极结构侧壁表面形成接触刻蚀停止层，在后续刻蚀层间介质层207暴露出掺杂区206表面时，所述接触刻蚀停止层起到刻蚀停止作用，防止刻蚀工艺对掺杂区206造成不必要的刻蚀。所述接触刻蚀停止层的材料为氮化硅。

请参考图8，刻蚀去除所述牺牲层215(请参考图7)，形成凹槽208。

本实施例中所述牺牲层215的材料为多晶硅或掺杂的多晶硅。

采用干法刻蚀工艺刻蚀去除所述牺牲层215。

请参考图9，形成填充满所述凹槽208(请参考图8)的栅电极层209。

所述栅电极层209为单层结构或叠层结构。所述栅电极层209为单层结构时，所述栅电极层209为位于栅介质层214表面的金属体层。所述栅电极层209为叠层结构时，所述栅电极层209包括：位于栅介质层214表面的扩散阻挡层、位于扩散阻挡层表面的功函数层、位于功函数层表面的金属体层。

所述扩散阻挡层能阻挡金属体层中的离子扩散至层间介质层207或栅介质层214中，提高半导体器件的稳定性。所述扩散阻挡层的材料为TiN、TaN、TiAlN、TaAlN、TaSiN或TiSiN。

所述功函数层用于改善功函数，以提高半导体结构的驱动性能。所述功函数层的材料为Ti或Ta的金属氮化物、金属硅氮化物或金属铝氮化物。具体的，所述功函数层的材料为TiN、TaN、TaSiN、TiSiN、TaAlN或TiAlN。

所述金属体层的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或WSi。

所述栅电极层209、栅介质层214以及界面层203构成栅极结构。本实施例在形成掺杂区206之后形成栅电极层209，避免栅电极层209经历形成掺杂区206的退火工艺，从而避免栅电极层209受到退火处理工艺的不良影响，使栅电极层209保持较高的质量，提高半导体结构的电学性能。

在其他实施例中，还可以采用先栅介质层先栅电极层(即，highkfirstandmetalgatefirst)的工艺，形成所述半导体结构。

图10至图13为本发明另一实施例提供的半导体结构形成过程的剖面结构示意图。

请参考图10，提供衬底300；在所述衬底300表面形成阻挡层301，且阻挡层301内化学键键能大于衬底300内化学键键能；对所述表面具有阻挡层301的衬底300表面进行氧化处理302，在所述衬底300表面形成界面层303，所述界面层303位于衬底300和阻挡层301之间。

有关衬底300、阻挡层301、氧化处理302以及界面层303的描述可参考前述实施例的说明，在此不再赘述。

与现有技术相比，本实施例中氧化处理302中的氧经由阻挡层301后才扩散至衬底300表面，当需要形成的界面层303的厚度较薄时，氧化处理302的氧化温度较现有技术的氧化处理氧化温度更高，因此本实施例形成的界面层303的性能更好，界面层303的致密性更高，且界面层303与衬底300之间的界面性能更好。

作为一个具体实施例，所述界面层303的材料为氧化硅，所述界面层303的厚度为4埃至20埃。

请参考图11，去除所述阻挡层301(请参考图10)，暴露出界面层303表面；在所述界面层303表面依次形成栅介质膜以及位于栅介质膜表面的栅电极膜；图形化所述栅电极膜以及栅介质膜，在所述衬底300表面形成栅极结构，所述栅极结构包括：位于衬底300表面的界面层303、位于界面层303表面的栅介质层314、位于栅介质层314表面的栅电极层309。

所述栅介质层314的材料为高k材料，所述栅介质层314的材料为HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。所述栅电极层309为单层结构或叠层结构。

有关栅介质层314、栅电极层309的描述可参考前述实施例中栅介质层214、栅电极层209的描述，在此不再赘述。

本实施例在图形化栅电极膜以及栅介质膜后，对界面层303进行了图形化，使得界面层303仅位于栅介质层314正下方。在其他实施例中，也可以只对栅电极膜以及栅介质膜进行图形化，使界面层覆盖于整个衬底表面。

请参考图12，对所述栅极结构两侧的衬底300进行掺杂处理，形成掺杂区306。

所述掺杂区306的掺杂离子为N型离子或P型离子，其中，所述N型离子为磷、砷或锑，所述P型离子为硼、镓或铟。

本实施例以形成半导体结构为NMOS器件为例做示范性说明，采用离子注入工艺进行所述掺杂处理，所述离子注入工艺的工艺参数为：注入离子为磷，离子注入能量为10kev至100kev，离子注入剂量为5E17atom/cm²至5E21atom/cm²。

在形成所述掺杂区306后，对衬底300进行退火处理，激活掺杂区306内的掺杂离子，且修复掺杂处理对衬底300造成的晶格损伤。

请参考图13，在所述衬底300表面形成层间介质层307，且所述层间介质层307顶部与栅极结构顶部齐平。

有关层间介质层307的描述可参考前述实施例的说明，在此不再赘述。

本实施例中，由于形成界面层303的氧化处理温度高，使得形成的界面层303具有更好的性能，例如，界面层303的致密性更好，界面层303与衬底300之间的界面性能更好，防止由于界面层303性能差而造成半导体结构中产生漏电流的问题，优化半导体结构的电学性能以及可靠性。

综上，本发明提供的半导体结构的形成方法的技术方案具有以下优点：

首先，在衬底表面形成界面层之前在衬底表面形成阻挡层；对所述表面具有阻挡层的衬底进行氧化处理，在衬底表面形成界面层，所述界面层位于衬底和阻挡层之间。由于阻挡层内化学键键能大于衬底内化学键键能，所述氧化处理对衬底表面的氧化速率远大于对阻挡层的氧化速率，所述氧化处理对阻挡层几乎不会造成氧化，且氧化处理中的氧经由阻挡层后才扩散至衬底表面，大大的降低了氧化处理中氧与衬底表面接触的速率；由于与现有技术相比，氧化处理中的氧与衬底表面接触的速率降低了，因此本发明实施例中氧化处理的氧化温度可以比现有技术的氧化温度更高，从而提高了形成的界面层的性能，例如，界面层的致密性得到提高，界面层与衬底之间的界面性能好，减小了界面缺陷，从而防止半导体结构中产生漏电流，提高半导体结构的电学性能以及可靠性。

其次，所述氧化处理的氧化温度为900度至1200度，在900度至1200度的高温下进行氧化处理时，能显著的提高形成的界面层的质量。

再次，若阻挡层的厚度过薄，形成阻挡层的工艺难度大且不易形成厚度均匀性高的阻挡层，且氧化处理中的氧与衬底表面接触的速率仍较大；若阻挡层的厚度过厚，氧化处理中的氧较难扩散通过所阻挡层，到达衬底表面的氧含量过少。因此本实施例中所述阻挡层的厚度为3埃至300埃，提高阻挡层厚度均匀性，且使氧化处理中的氧的扩散路径长度适中，进一步提高形成的界面层的质量，进一步提高半导体结构的电学性能以及可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底；

在所述衬底表面形成阻挡层，所述阻挡层内化学键能大于衬底内化学键键能；

对所述表面具有阻挡层的衬底进行氧化处理，在所述衬底表面形成界面层，所述界面层位于衬底和阻挡层之间；

刻蚀去除所述阻挡层，暴露出界面层表面。

2.如权利要求1所述半导体结构的形成方法，其特征在于，所述氧化处理的氧化温度为900度至1200度。

3.如权利要求2所述半导体结构的形成方法，其特征在于，采用快速热氧化、炉内热氧化、臭氧氧化或原位现场水汽生成氧化进行所述氧化处理。

4.如权利要求3所述半导体结构的形成方法，其特征在于，所述氧化处理中的氧经过阻挡层扩散到达衬底表面。

5.如权利要求3所述半导体结构的形成方法，其特征在于，所述快速热氧化工艺的工艺参数为：氧化温度为900度至1200度，在含氧氛围下进行，所述含氧氛围为O₂，O₂流量为200sccm至20000sccm，氧化时长为10秒至120秒。

6.如权利要求1所述半导体结构的形成方法，其特征在于，所述界面层的材料为氧化硅。

7.如权利要求1所述半导体结构的形成方法，其特征在于，所述界面层的厚度为1埃至50埃。

8.如权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的材料为SiN、GeO₂、HfO₂或Al₂O₂。

9.如权利要求8所述半导体结构的形成方法，其特征在于，采用原子层沉积工艺、化学气相沉积工艺或炉内热反应工艺形成所述阻挡层。

10.如权利要求9所述半导体结构的形成方法，其特征在于，所述阻挡层的材料为SiN时，采用原子层沉积工艺形成所述阻挡层的工艺参数为：反应气体包括硅源气体和氮源气体，其中，硅源气体为SiH₄或SiH₂Cl₂，氮源气体为NH₃，硅源气体流量为20sccm至2000sccm，氮源气体流量为20sccm至2000sccm，反应腔室温度为300度至500度，反应腔室压强为0.2托至50托。

11.如权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的厚度为3埃至300埃。

12.如权利要求1所述半导体结构的形成方法，其特征在于，刻蚀工艺对所述阻挡层的刻蚀速率大于对界面层的刻蚀速率。

13.如权利要求1所述半导体结构的形成方法，其特征在于，还包括步骤：在所述界面层表面依次形成栅介质膜以及位于栅介质膜表面的牺牲膜；图形化所述牺牲膜以及栅介质膜，在所述衬底表面形成伪栅极结构，所述伪栅极结构包括：位于衬底表面的界面层、位于界面层表面的栅介质层、位于栅介质层表面的牺牲层；在所述伪栅极结构两侧的衬底内形成掺杂区；在所述衬底表面形成层间介质层，且所述层间介质层顶部与伪栅极结构顶部齐平；刻蚀去除所述牺牲层形成凹槽；形成填充满所述凹槽的栅电极层，所述栅电极层、栅介质层以及界面层构成栅极结构。

14.如权利要求1所述半导体结构的形成方法，其特征在于，还包括步骤：在所述界面层表面依次形成栅介质膜以及位于栅介质膜表面的栅电极膜；图形化所述栅电极膜以及栅介质膜，在所述衬底表面形成栅极结构，所述栅结构包括：位于衬底表面的界面层、位于界面层表面的栅介质层、位于栅介质层表面的栅电极层；在所述栅极结构两侧的衬底内形成掺杂区；在所述衬底表面形成层间介质层，且所述层间介质层顶部与栅极结构顶部齐平。

15.如权利要求13或14所述半导体结构的形成方法，其特征在于，所述栅介质层的材料为相对介电常数大于氧化硅的相对介电常数的材料。

16.如权利要求15所述半导体结构的形成方法，其特征在于，所述栅介质层的材料为HfO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO₂或Al₂O₃。

17.如权利要求13或14所述半导体结构的形成方法，其特征在于，所述栅电极层为单层结构或叠层结构，所述栅电极层为单层结构时，所述栅电极层为位于栅介质层表面的金属体层；所述栅电极层为叠层结构时，所述栅电极层包括：位于栅介质层表面的扩散阻挡层、位于扩散阻挡层表面的功函数层、以及位于功函数层表面的金属体层。

18.如权利要求17所述半导体结构的形成方法，其特征在于，所述扩散阻挡层和功函数层的材料为TiN、TaN、TiAlN、TaAlN、TaSiN或TiSiN。

19.如权利要求17所述半导体结构的形成方法，其特征在于，所述金属体层的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或WSi。

20.如权利要求13所述半导体结构的形成方法，其特征在于，所述牺牲层的材料为多晶硅或掺杂的多晶硅。