CN110233134A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110233134A
CN110233134A CN201810179055.1A CN201810179055A CN110233134A CN 110233134 A CN110233134 A CN 110233134A CN 201810179055 A CN201810179055 A CN 201810179055A CN 110233134 A CN110233134 A CN 110233134A
Authority
CN
China
Prior art keywords
layer
semiconductor structure
thickness
oxide layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810179055.1A
Other languages
English (en)
Other versions
CN110233134B (zh
Inventor
何有丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810179055.1A priority Critical patent/CN110233134B/zh
Publication of CN110233134A publication Critical patent/CN110233134A/zh
Application granted granted Critical
Publication of CN110233134B publication Critical patent/CN110233134B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，所述半导体结构形成方法包括：提供基底，所述基底上具有介质层，所述介质层内具有贯穿所述介质层厚度的开口；在所述开口底部形成第一氧化层；在所述第一氧化层上形成牺牲层，在形成所述牺牲层的过程中，对位于所述第一氧化层底部的部分厚度基底进行氧化处理，使所述第一氧化层转变为第二氧化层，所述第二氧化层材料与所述第一氧化层材料相同，且所述第二氧化层厚度大于所述第一氧化层厚度；去除所述牺牲层。本发明能够有效降低漏电流，改善半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着集成电路特征尺寸持续减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极之间的距离也随之缩短，导致栅极对沟道的控制能力变差，短沟道效应(SCE：short-channel effects)更容易发生。
鳍式场效应晶体管(FinFET)在抑制短沟道效应方面具有突出的表现，FinFET的栅极至少可以从两侧对鳍部进行控制，因而与平面MOSFET相比，FinFET的栅极对沟道的控制能力更强，能够很好的抑制短沟道效应。
但是，现有技术中半导体结构的性能仍有待提高。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够有效降低漏电流，改善半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构形成方法，包括：提供基底，所述基底上具有介质层，所述介质层内具有贯穿所述介质层厚度的开口；在所述开口底部形成第一氧化层；在所述第一氧化层上形成牺牲层，在形成所述牺牲层的过程中，对位于所述第一氧化层底部的部分厚度基底进行氧化处理，使所述第一氧化层转变为第二氧化层，所述第二氧化层材料与所述第一氧化层材料相同，且所述第二氧化层厚度大于所述第一氧化层厚度；去除所述牺牲层。
可选的，形成所述第一氧化层后，形成所述牺牲层前，形成方法还包括：在所述第一氧化层上形成保护膜；形成所述牺牲层的过程包括：在所述保护膜表面形成所述牺牲层。
可选的，所述牺牲层的材料为非晶硅；形成所述保护膜后，去除所述牺牲层前，形成方法还包括：对所述保护膜进行退火处理，使所述保护膜与所述牺牲层发生反应，将所述保护膜转化为掺有硅元素的保护层。
可选的，所述保护膜的厚度为
可选的，所述第二氧化层厚度与所述第一氧化层厚度的差值为
可选的，形成所述牺牲层的工艺气体包括氧源气体。
可选的，所述氧源气体为氧气或臭氧。
可选的，形成所述牺牲层的工艺参数包括：温度为300℃至600℃，气压为0.1Torr至50Torr，工艺气体包括SiH4或Si2H6，所述SiH4或Si2H6的气体流量为0.1slm至10slm，所述工艺气体通入时间为10s至3600s。
可选的，所述氧源气体在形成所述牺牲层的工艺气体中的气体浓度为10ppm～100ppm。
可选的，所述牺牲层的材料为非晶硅或非晶碳。
可选的，所述牺牲层的厚度为
可选的，所述第一氧化层的材料为氧化硅、氧化锗或含有氧元素的锗化硅。
可选的，所述第一氧化层的厚度为
可选的，采用化学氧化方法形成所述第一氧化层。
可选的，所述化学氧化方法包括：采用氨水和双氧水的混合溶液对开口露出的所述基底表面进行浸润处理，浸润处理的反应温度为22℃～27℃，氨水和双氧水的体积比为1:1～1:50。
可选的，去除所述牺牲层后，形成方法还包括：在所述掺有硅元素的保护层表面形成填充满所述开口的金属栅。
可选的，形成所述第一氧化层后，形成所述保护膜前，形成方法还包括：形成覆盖所述第一氧化层表面的高k栅介质层。
可选的，所述高k栅介质层的厚度为
可选的，所述基底包括输入输出区域和核心区域，在所述核心区域内形成所述开口。
相应的，本发明还提供一种半导体结构，包括：基底，所述基底上具有介质层，所述介质层内具有贯穿所述介质层厚度的开口；位于所述开口底部的氧化层；位于所述氧化层上的牺牲层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构形成方法的技术方案中，在开口底部形成第一氧化层；在所述第一氧化层上形成牺牲层，在形成所述牺牲层的过程中，对位于所述第一氧化层底部的部分厚度基底进行氧化处理，使所述第一氧化层转变为第二氧化层。后续形成的半导体结构的反型层厚度与氧化层厚度有关，所述氧化层厚度越大，所述反型层厚度越大。由于所述第二氧化层厚度大于所述第一氧化层厚度，因而形成所述第二氧化层有利于增加所述反型层的厚度，使所述反型层的厚度达到目标值，有助于降低漏电流，改善半导体结构的性能。
可选方案中，形成所述第一氧化层后，形成所述牺牲层前，形成方法还包括：在所述第一氧化层上形成保护膜；形成所述牺牲层的过程包括：在所述保护膜表面形成所述牺牲层。后续所述保护膜与所述牺牲层反应形成掺有硅元素的保护层，以防止后续形成的金属栅材料内的金属元素扩散进入第二氧化层；借助形成所述牺牲层的过程，对部分厚度基底进行氧化处理，无需增加额外的工艺步骤即能够形成符合要求的第二氧化层；此外，由于所述牺牲层后续会被去除，因此即使所述氧化处理工艺造成所述牺牲层材料内含有少量氧元素杂质，对后续形成的半导体结构的性能的影响仍可忽略不计。
可选方案中，所述第二氧化层厚度与所述第一氧化层厚度的差值为一方面，相较于所述第一氧化层，所述第二氧化层厚度大，相应的，后续形成的半导体结构的反型层厚度增加，有助于使所述反型层厚度达到目标值，从而降低漏电流，改善半导体结构的性能；另一方面，所述差值在合适范围内，有助于避免形成所述第二氧化层的工艺环境导致所述牺牲层被过度氧化。
可选方案中，所述氧源气体在形成所述牺牲层的工艺气体中的气体浓度为10ppm～100ppm，所述气体浓度适当，一方面，有助于所述氧源气体扩散至位于第一氧化层底部的基底位置处，从而有利于对部分厚度所述基底进行氧化处理；另一方面，能够防止所述牺牲层被所述氧源气体过度氧化，避免后续保护膜与部分厚度牺牲层难以发生反应形成掺有硅元素的保护层。
可选方案中，形成所述牺牲层的工艺温度为300℃～600℃，一方面，所述工艺温度满足所述氧化处理对于温度的要求，从而可保证所述氧化处理的进行；另一方面，有助于避免源漏掺杂区发生应力释放。
可选方案中，所述牺牲层的厚度为所述牺牲层的厚度适当，以使得形成所述牺牲层的工艺时间适当，从而避免所述牺牲层在氧化处理过程中被过度氧化。
可选方案中，所述保护膜的厚度为所述保护膜的厚度适当，一方面，有利于保证所述保护膜对所述第二氧化层的保护效果，从而避免所述第二氧化层受到损伤或污染；另一方面，所述保护膜对后续氧化处理工艺的工艺气体的阻挡作用适当，有助于所述第一氧化层转变为厚度适当的第二氧化层，进而使反型层厚度符合目标值；另外，有助于后续形成厚度适当的掺有硅元素的保护层，从而可避免后续形成的金属栅内的金属元素扩散进入所述第二氧化层。
可选方案中，所述高k栅介质层的厚度为所述高k栅介质层的厚度适当，一方面，保证所述高k栅介质层具有良好的抗击穿特性；另一方面，使所述高k栅介质层对后续氧化处理工艺的工艺气体的阻挡作用弱，有利于所述工艺气体经所述高k栅介质层扩散至位于第一氧化层底部的基底位置处，进而有助于第一氧化层转变为第二氧化层。
附图说明
图1至图5是本发明半导体结构形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，现有半导体结构的性能仍有待提高。
现结合一种半导体结构的形成方法进行分析，形成半导体结构的工艺步骤主要包括：提供基底，所述基底上具有介质层，所述介质层内具有贯穿所述介质层厚度的开口，所述开口两侧的所述基底内具有源漏掺杂区；采用化学氧化方法在所述开口底部形成氧化层；在所述氧化层表面形成高k栅介质层；形成所述高k栅介质层后，形成填充满所述开口的金属栅。
上述方法形成的半导体结构的性能差，分析其原因在于：所述半导体结构的反型层厚度与所述氧化层厚度有关，所述氧化层的厚度越小，所述反型层的厚度越小。受所述化学氧化方法限制，形成的所述氧化层的厚度小，造成所述反型层厚度小于或等于比反型层厚度的目标值小导致半导体结构的漏电流大，因而半导体结构的性能差。
为此，本发明提供一种半导体结构形成方法，包括：在开口底部形成第一氧化层；在所述第一氧化层上形成牺牲层，在形成所述牺牲层的过程中，对位于所述第一氧化层底部的部分厚度基底进行氧化处理，使所述第一氧化层转变为第二氧化层，所述第二氧化层材料与所述第一氧化层材料相同，且所述第二氧化层厚度大于所述第一氧化层厚度。
所述第二氧化层厚度大于所述第一氧化层厚度，有利于增加形成的半导体结构的反型层厚度，使所述反型层厚度达到目标值，从而降低漏电流，改善半导体结构的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图5为本发明一实施例提供的半导体结构形成过程的结构示意图。
参考图1，提供基底100，所述基底100上具有介质层110，所述介质层110内具有贯穿所述介质层110厚度的开口210。
本实施例中，所述基底100包括输入输出区域(图中未示出)和核心区域(图中未示出)，在所述核心区域内形成所述开口210，且所述开口210露出部分所述基底100表面。
本实施例中，所述核心区域包括NMOS区域Ⅰ和PMOS区域Ⅱ，所述NMOS区域Ⅰ上具有一个或多个所述开口210，所述PMOS区域Ⅱ上具有一个或多个所述开口210。
以形成的半导体结构为鳍式场效应管为例，所述基底100包括：衬底101、凸出于所述衬底101的鳍部102以及位于所述衬底101上的隔离层103，所述隔离层103覆盖所述鳍部102的部分侧壁表面。在其他实施例中，所述基底还可以为平面基底。
所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底101还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；本实施例中，所述衬底101为硅衬底。
本实施例中，所述鳍部102的材料与所述衬底101材料相同，也为硅。在其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述隔离层103的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层103的材料为氮氧化硅。
本实施例中，所述介质层110的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。
形成所述介质层110及开口210的工艺步骤包括：在所述隔离层103上形成覆盖所述鳍部102表面的伪栅氧化膜(图中未示出)；在所述伪栅氧化膜上形成横跨鳍部102的伪栅(图中未示出)，所述伪栅露出部分所述伪栅氧化膜顶部；去除所述伪栅露出的所述伪栅氧化膜，剩余所述伪栅氧化膜形成伪栅氧化层(图中未示出)；在所述隔离层103上形成介质层110，所述介质层110覆盖所述伪栅侧壁；去除所述伪栅，形成凹槽(图中未示出)，所述凹槽包括位于所述核心区域的第一凹槽和位于所述输入输出区域的第二凹槽，且所述凹槽露出所述伪栅氧化层；在第二凹槽露出的伪栅氧化层表面形成填充满所述第二凹槽的光刻胶层，所述光刻胶层露出所述第一凹槽；形成所述光刻胶层后，去除第一凹槽露出的所述伪栅氧化层，在所述核心区域内形成所述开口210。
本实施例中，形成所述伪栅后，且在形成所述介质层110前，还包括：在所述伪栅两侧的所述鳍部102内形成源漏掺杂区。
所述源漏掺杂区包括第一源漏掺杂区121和第二源漏掺杂区122；其中，所述第一源漏掺杂区121位于所述NMOS区域I上的伪栅两侧鳍部102内，所述第二源漏掺杂区122位于所述PMOS区域Ⅱ上的伪栅两侧鳍部102内。
本实施例中，形成所述伪栅后，且在形成所述源漏掺杂区前，还包括：在所述伪栅侧壁上形成侧墙104。
在去除所述伪栅的过程中，所述侧墙104可保护所述介质层110侧壁，避免所述介质层110侧壁受到刻蚀。去除所述伪栅后，保留所述侧墙104。
本实施例中，所述侧墙104的材料为碳氮化硅，在其他实施例中，所述侧墙的材料还可以为氮化硅、碳化硅、碳氮氧化硅、氮氧化硅。
参考图2，在所述开口210(参考图1)底部形成第一氧化层130。
后续形成覆盖所述第一氧化层130表面的高k栅介质层，所述第一氧化层130能够改善所述高k栅介质层的界面基础，从而可提高所述高k栅介质层与所述鳍部102的结合能力。
本实施例中，所述第一氧化层130的材料为氧化硅。在其他实施例中，所述第一氧化层的材料还可以为氧化锗或含有氧元素的锗化硅。
本实施例中，采用化学氧化方法形成所述第一氧化层130。所述化学氧化方法包括：采用氨水和双氧水的混合溶液对开口210(参考图1)露出的所述基底100表面进行浸润处理，浸润处理的反应温度为22℃～27℃，氨水和双氧水的体积比为1:1～1:50。
相较于其他形成第一氧化层130的方法，例如热氧化工艺，所述化学氧化方法的工艺温度低，能够避免所述源漏掺杂区发生应力释放。若采用热氧化工艺形成所述第一氧化层，所述热氧化工艺的工艺温度高，容易造成所述源漏掺杂区发生应力释放，进而导致所述源漏掺杂区对沟道难以产生适当的应力。
若所述第一氧化层130的厚度过小，相应的，后续形成的第二氧化层厚度与所述第一氧化层130厚度的差值大，导致后续对部分厚度基底100进行氧化处理的时间过长，或使得氧源气体的气体浓度过高，且由于所述氧化处理在形成牺牲层的过程中进行，因而所述牺牲层容易被全部氧化，影响后续形成掺有硅元素的保护层。若所述第一氧化层130的厚度过大，则需要延长所述化学氧化方法的工艺时间，所述化学氧化方法的工艺时间过长，所述开口210内容易有所述氨水和双氧水的混合溶液的残留，影响后续形成的高k栅介质层及保护膜的形成质量。本实施例中，所述第一氧化层130的厚度为
参考图3，在所述第一氧化层130(参考图2)上形成牺牲层160，在形成所述牺牲层160的过程中，对位于所述第一氧化层130底部的部分厚度基底100进行氧化处理，使所述第一氧化层130转变为第二氧化层131，所述第二氧化层131材料与所述第一氧化层130材料相同，且所述第二氧化层131厚度大于所述第一氧化层130厚度。
本实施例中，形成所述牺牲层160前，还包括：形成覆盖所述第一氧化层130表面的高k栅介质层140；在所述高k栅介质层140表面形成保护膜150，在所述保护膜150表面形成所述牺牲层160。
所述高k栅介质层140的材料为高k介质材料(介电常数大于3.9)。本实施例中，所述高k栅介质层140的材料为HfO2；在其他实施例中，所述高k栅介质层的材料还可以为HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或ZrO2。
本实施例中，所述高k栅介质层140除覆盖所述第一氧化层130表面外，还覆盖所述介质层110顶部，另外，所述高k栅介质层140还覆盖所述侧墙104顶部及侧壁。
若所述高k栅介质层140的厚度过小，所述高k栅介质层140的抗击穿特性差；若所述高k栅介质层140的厚度过大，形成所述牺牲层160的工艺气体包括氧源气体，所述高k栅介质层140对通入的氧源气体的阻挡作用强，所述氧源气体经所述高k栅介质层140扩散至基底100位置的难度大，影响对基底100进行所述氧化处理。本实施例中，所述高k栅介质层140的厚度为
本实施例中，所述保护膜150的材料为氮化钛。在其他实施例中，所述保护膜的材料还可以为氮化钽。
所述保护膜150的作用包括以下几个方面：一方面，在形成所述牺牲层160的过程中，所述保护膜150对通入的氧源气体具有阻挡效果，从而可避免所述氧源气体的气体浓度过大导致形成的第二氧化层131的厚度过大，有助于使后续形成的半导体结构的反型层厚度符合目标值。另一方面，所述保护膜能够保护所述第二氧化层131及高k栅介质层140，防止所述第二氧化层131及高k栅介质层140在形成半导体结构的后续工艺中受到损伤或污染。此外，后续对所述保护膜150进行退火处理，使所述保护膜150与部分厚度所述牺牲层160发生反应形成掺有硅元素的保护层，从而能够防止后续形成的金属栅材料内的金属元素扩散进入所述第二氧化层131及高k栅介质层140。
若所述保护膜150的厚度过小，所述保护膜150对所述高k栅介质层140和第二氧化层131的保护作用弱，导致形成半导体结构的后续工艺中，所述高k栅介质层140和第二氧化层131容易受到损伤或污染，造成所述高k栅介质层及第二氧化层131的质量差；另外，所述保护膜150的厚度过小，则造成后续形成的掺有硅元素的保护层的厚度过小，影响所述掺有硅元素的保护层对后续形成的金属栅内的金属元素的阻挡效果，导致高k栅介质层140和第二氧化层131内掺有金属杂质，进而造成第二氧化层131与鳍部102间的界面特性差，致使载流子迁移率低。若所述保护膜150的厚度过大，在形成所述牺牲层160的过程中，所述保护膜150对通入的氧源气体的阻挡作用强，所述氧源气体难以经所述保护膜150扩散至位于第一氧化层130底部的基底100位置处，影响所述第二氧化层131的形成。本实施例中，所述保护膜150的厚度为
所述牺牲层160起到的作用具有两方面：一方面，后续对所述保护膜150进行退火处理，使所述保护膜150与所述牺牲层160发生反应形成掺有硅元素的保护层，相较于所述保护膜150，所述掺有硅元素的保护层对后续形成的金属栅材料内的金属元素的阻挡作用强，有助于防止所述金属元素扩散进入所述高k栅介质层140和第二氧化层131。另一方面，在形成所述牺牲层160的过程中通入氧源气体，使所述第一氧化层130转变为第二氧化层131，有利于增加后续形成的半导体结构的反型层厚度，使所述反型层厚度达到目标值；所述牺牲层160具有与所述保护膜150反应形成所述掺有硅元素的保护层的作用，借助形成所述牺牲层160的过程，对部分厚度基底100进行氧化处理，无需增加额外的工艺步骤即能够形成符合要求的第二氧化层131，节省了工艺时间；另外，由于所述牺牲层160后续会被去除，因此即使通入所述氧源气体造成所述牺牲层160材料内含有少量氧元素杂质，对后续形成的半导体结构的性能的影响仍然小，可忽略不计。
本实施例中，所述牺牲层160的材料为非晶硅。在其他实施例中，所述牺牲层的材料还可以为非晶碳。
本实施例中，采用低压化学气相沉积工艺(LPCVD)形成所述牺牲层160。在其他实施例中，还可以采用原子层沉积工艺(ALD)、等离子体增强化学气相沉积工艺(PECVD)或高深宽比化学气相沉积工艺(HARP)形成所述牺牲层。
形成所述牺牲层160的工艺气体包括氧源气体。本实施例中，所述氧源气体为氧气。在其他实施例中，所述氧源气体还可以为臭氧。
若所述氧源气体在形成所述牺牲层160的工艺气体中的气体浓度过高，所述牺牲层160被氧化的程度严重，导致后续难以形成所述掺有硅元素的保护层；若所述氧源气体在形成所述牺牲层160的工艺气体中的气体浓度过低，所述氧源气体扩散至位于第一氧化层130底部的基底100位置的难度大，致使第一氧化层130(参考图2)难以转变为第二氧化层131。本实施例中，所述氧源气体在形成所述牺牲层160的工艺气体中的气体浓度为10ppm～100ppm。
若形成所述牺牲层160的工艺温度过高，所述源漏掺杂区容易发生应力释放，致使所述源漏掺杂区难以对沟道产生适当的应力。若形成所述牺牲层160的工艺温度过低，所述氧源气体难以与位于第一氧化层130底部的部分厚度基底100发生氧化反应，导致第二氧化层131的厚度过小，甚至所述第一氧化层130未转变为第二氧化层131。本实施例中，形成所述牺牲层160的工艺温度为300℃～600℃。
具体的，形成所述牺牲层160的工艺参数包括：温度为300℃至600℃，气压为0.1Torr至50Torr，工艺气体包括SiH4或Si2H6，所述SiH4或Si2H6的气体流量为0.1slm至10slm，所述工艺气体通入时间为10s至3600s。
若所述牺牲层160的厚度过大，则形成所述牺牲层160的工艺时间过长，所述氧源气体容易与所述牺牲层160反应，导致所述牺牲层160被氧化的程度严重，影响后续所述保护膜150转变为掺有硅元素的保护层。若所述牺牲层160的厚度过小，则造成所述牺牲层160的材料过少，后续对所述保护膜150进行退火处理，导致转变为掺有硅元素的保护层的厚度过小，影响所述掺有硅元素的保护层对后续形成的金属栅内的金属元素的阻挡作用。本实施例中，所述牺牲层160的厚度为
本实施例中，所述第二氧化层131的材料为氧化硅。在其他实施例中，所述第二氧化层的材料还可以为氧化锗或含有氧元素的锗化硅。
若所述第二氧化层131厚度与所述第一氧化层130厚度的差值过小，影响所述第二氧化层131对后续形成的半导体结构的反型层厚度的提升效果，使所述反型层难以达到目标值，导致半导体结构的漏电流大，影响半导体结构的性能。若所述第二氧化层131厚度与所述第一氧化层130厚度的差值过大，相应的，所述氧源气体的气体浓度过大，或形成所述牺牲层160的工艺时间过长，所述牺牲层160容易被过度氧化，导致后续对所述保护膜150进行退火处理，所述保护膜150难以转变为掺有硅元素的保护层。本实施例中，所述第二氧化层131厚度与所述第一氧化层130厚度的差值为
参考图4，去除所述牺牲层160。
本实施例中，去除所述牺牲层160前，还包括：对所述保护膜150(参考图3)进行退火处理，使所述保护膜150与所述牺牲层160发生反应，将所述保护膜150转化为掺有硅元素的保护层151。
后续形成填充满所述开口210(参考图1)的金属栅，相较于所述保护膜150，所述掺有硅元素的保护层151对所述金属栅内金属元素的阻挡作用强，有助于避免所述金属元素扩散进入所述高k栅介质层140及所述第二氧化层131。
本实施例中，所述掺有硅元素的保护层151的材料为氮化钛硅。。
若所述掺有硅元素的保护层151的厚度过小，影响所述掺有硅元素的保护层151对后续形成的金属栅内的金属元素的阻挡效果，所述金属元素容易经所述掺有硅元素的保护层151扩散至所述高k栅介质层140及所述第二氧化层131内，导致后续形成的半导体结构的高k栅介质层140和第二氧化层131的质量差，并造成所述第二氧化层131与鳍部103间的界面特性差，致使半导体结构的载流子迁移率低。若所述掺有硅元素的保护层151的厚度过大，相应的，进行所述退火处理前，所述牺牲层160厚度过大，导致形成所述牺牲层160的工艺时间过长，又由于形成所述牺牲层160的工艺气体包括氧源气体，因而形成所述牺牲层160的工艺时间过长容易导致所述牺牲层160被所述氧源气体过度氧化。本实施例中，所述掺有硅元素的保护层151的厚度为
若所述退火处理的退火温度过低，难以触发所述保护膜150与部分厚度所述牺牲层160的发生的硅化反应，导致所述掺有硅元素的保护层151的形成质量差，甚至导致所述掺有硅元素的保护层151无法形成；若所述退火处理的退火温度过高，所述源漏掺杂区容易发生应力释放，造成所述源漏掺杂区对沟道施加的应力超出范围。本实施例中，所述退火处理的退火温度为700℃～1000℃。
本实施例中，采用湿法刻蚀工艺去除所述牺牲层160；所述湿法刻蚀工艺的工艺参数包括：刻蚀溶液包括氨水或氢氧化四甲基铵，所述氢氧化四甲基铵的体积百分比浓度为1.5％～5％，刻蚀溶液的温度为20℃～80℃，刻蚀时间为50s～500s。在其他实施例中，还可以采用干法刻蚀工艺去除所述牺牲层。参考图5，形成填充满所述开口210(参考图1)的金属栅170。
形成所述金属栅170的工艺步骤包括：在所述掺有硅元素的保护层151表面形成填充满所述开口210(参考图1)的金属膜(图中未示出)，所述金属膜顶部高于所述介质层110顶部；去除高于所述介质层110顶部的金属膜，剩余所述金属膜作为所述金属栅170。
本实施例中，去除高于所述介质层110顶部的金属膜的过程中，还包括：去除高于所述介质层110顶部的所述掺有硅元素的保护层151及所述高k栅介质层140。
所述金属栅170的材料为Cu、W、Al或Ag。本实施例中，所述金属栅170的材料为Al。
所述掺有硅元素的保护层151位于所述金属栅170与所述高k栅介质层140之间，所述掺有硅元素的保护层151能够起到防止所述金属栅170内的金属元素扩散进入所述高k栅介质层140和第二氧化层131的作用，有利于提高所述高k栅介质层140和第二氧化层131的质量，并且有助于保证所述第二氧化层131与鳍部102间的界面特性良好，有利于提高载流子迁移率。
综上，在开口210底部形成第一氧化层130；在所述第一氧化层130上形成牺牲层160，在形成所述牺牲层160的过程中，对位于所述第一氧化层130底部的部分厚度基底100进行氧化处理，使所述第一氧化层130转变为第二氧化层131。半导体结构的反型层厚度与氧化层厚度有关，所述氧化层厚度越大，所述反型层厚度越大。由于所述第二氧化层131厚度大于所述第一氧化层130厚度，因而形成所述第二氧化层131有利于增加所述反型层的厚度，使所述反型层的厚度达到目标值，有助于降低漏电流，改善半导体结构的性能。
参照图3，本发明还提供一种采用上述形成方法获得的半导体结构，所述半导体结构包括：基底100，所述基底100上具有介质层110，所述介质层110内具有贯穿所述介质层110厚度的开口；位于所述开口底部的氧化层131；位于所述氧化层131上的牺牲层160。
所述基底100包括：衬底101、凸出于所述衬底101的鳍部102以及位于所述衬底101上的隔离层103，所述隔离层103覆盖所述鳍部102的部分侧壁表面。
本实施例中，所述氧化层131的材料为氧化硅。在其他实施例中，所述氧化层的材料还可以为氧化锗或含有氧元素的锗化硅。
本实施例中，所述氧化层131的厚度为所述氧化层131的厚度适当，有利于使所述半导体结构的反型层厚度适当，从而可减少半导体结构的漏电流。
本实施例中，所述氧化层131和所述牺牲层160间还具有：覆盖所述氧化层131表面的高k栅介质层140以及位于所述高k栅介质层140顶部的保护膜150，所述牺牲层160覆盖所述保护膜150表面。
本实施例中，所述高k栅介质层140除覆盖所述氧化层131表面外，还覆盖所述介质层110顶部；所述保护膜150覆盖所述高k栅介质层140表面，又由于所述牺牲层160覆盖所述保护膜150表面，因而部分所述牺牲层160顶部高于所述介质层110顶部。
本实施例中，所述高k栅介质层140的厚度为
所述保护膜150能够起到保护所述高k栅介质层140及氧化层131的作用，从而避免所述高k栅介质层140及氧化层131表面受到污染或损伤。
本实施例中，所述保护膜150的材料为氮化钛。在其他实施例中，所述保护膜的材料还可以为氮化钽。
本实施例中，所述保护膜150的厚度为
本实施例中，所述牺牲层160的材料为非晶硅。在其他实施例中，所述牺牲层的材料还可以为非晶碳。
本实施例中，所述牺牲层160的厚度为
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构形成方法，其特征在于，包括：
提供基底，所述基底上具有介质层，所述介质层内具有贯穿所述介质层厚度的开口；
在所述开口底部形成第一氧化层；
在所述第一氧化层上形成牺牲层，在形成所述牺牲层的过程中，对位于所述第一氧化层底部的部分厚度基底进行氧化处理，使所述第一氧化层转变为第二氧化层，所述第二氧化层材料与所述第一氧化层材料相同，且所述第二氧化层厚度大于所述第一氧化层厚度；
去除所述牺牲层。
2.如权利要求1所述的半导体结构形成方法，其特征在于，形成所述第一氧化层后，形成所述牺牲层前，还包括：在所述第一氧化层上形成保护膜；
形成所述牺牲层的过程包括：在所述保护膜表面形成所述牺牲层。
3.如权利要求2所述的半导体结构形成方法，其特征在于，所述牺牲层的材料为非晶硅；形成所述保护膜后，去除所述牺牲层前，还包括：对所述保护膜进行退火处理，使所述保护膜与所述牺牲层发生反应，将所述保护膜转化为掺有硅元素的保护层。
4.如权利要求2所述的半导体结构形成方法，其特征在于，所述保护膜的厚度为
5.如权利要求1所述的半导体结构形成方法，其特征在于，所述第二氧化层厚度与所述第一氧化层厚度的差值为
6.如权利要求1所述的半导体结构形成方法，其特征在于，形成所述牺牲层的工艺气体包括氧源气体。
7.如权利要求6所述的半导体结构形成方法，其特征在于，所述氧源气体为氧气或臭氧。
8.如权利要求或7所述的半导体结构形成方法，其特征在于，形成所述牺牲层的工艺参数包括：温度为300℃至600℃，气压为0.1Torr至50Torr，工艺气体包括SiH4或Si2H6，所述SiH4或Si2H6的气体流量为0.1slm至10slm，所述工艺气体通入时间为10s至3600s。
9.如权利要求6所述的半导体结构形成方法，其特征在于，所述氧源气体在形成所述牺牲层的工艺气体中的气体浓度为10ppm～100ppm。
10.如权利要求1所述的半导体结构形成方法，其特征在于，所述牺牲层的材料为非晶硅或非晶碳。
11.如权利要求1所述的半导体结构形成方法，其特征在于，所述牺牲层的厚度为
12.如权利要求1所述的半导体结构形成方法，其特征在于，所述第一氧化层的材料为氧化硅、氧化锗或含有氧元素的锗化硅。
13.如权利要求1所述的半导体结构形成方法，其特征在于，所述第一氧化层的厚度为
14.如权利要求1所述的半导体结构形成方法，其特征在于，采用化学氧化方法形成所述第一氧化层。
15.如权利要求14所述的半导体结构形成方法，其特征在于，所述化学氧化方法包括：采用氨水和双氧水的混合溶液对开口露出的所述基底表面进行浸润处理，浸润处理的反应温度为22℃～27℃，氨水和双氧水的体积比为1:1～1:50。
16.如权利要求3所述的半导体结构形成方法，其特征在于，去除所述牺牲层后，还包括：在所述掺有硅元素的保护层表面形成填充满所述开口的金属栅。
17.如权利要求2所述的半导体结构形成方法，其特征在于，形成所述第一氧化层后，形成所述保护膜前，还包括：形成覆盖所述第一氧化层表面的高k栅介质层。
18.如权利要求17所述的半导体结构形成方法，其特征在于，所述高k栅介质层的厚度为
19.如权利要求1所述的半导体结构形成方法，其特征在于，所述基底包括输入输出区域和核心区域，在所述核心区域内形成所述开口。
20.一种半导体结构，其特征在于，包括：
基底，所述基底上具有介质层，所述介质层内具有贯穿所述介质层厚度的开口；
位于所述开口底部的氧化层；
位于所述氧化层上的牺牲层。
CN201810179055.1A 2018-03-05 2018-03-05 半导体结构及其形成方法 Active CN110233134B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810179055.1A CN110233134B (zh) 2018-03-05 2018-03-05 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810179055.1A CN110233134B (zh) 2018-03-05 2018-03-05 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN110233134A true CN110233134A (zh) 2019-09-13
CN110233134B CN110233134B (zh) 2021-07-13

Family

ID=67862024

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810179055.1A Active CN110233134B (zh) 2018-03-05 2018-03-05 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110233134B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012630A (zh) * 2023-09-27 2023-11-07 之江实验室 基于双氧水氧化的场效应晶体管栅极电介质的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507338B2 (en) * 2011-08-08 2013-08-13 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
CN105374734A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106653605A (zh) * 2015-11-04 2017-05-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107437562A (zh) * 2016-05-27 2017-12-05 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507338B2 (en) * 2011-08-08 2013-08-13 United Microelectronics Corp. Semiconductor structure and fabricating method thereof
CN105374734A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN106653605A (zh) * 2015-11-04 2017-05-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107437562A (zh) * 2016-05-27 2017-12-05 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012630A (zh) * 2023-09-27 2023-11-07 之江实验室 基于双氧水氧化的场效应晶体管栅极电介质的制备方法

Also Published As

Publication number Publication date
CN110233134B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
US10229975B2 (en) Fabrication of silicon-germanium fin structure having silicon-rich outer surface
CN103022102B (zh) 用于超薄界面介电层的多层清除金属栅极堆叠件
US10707134B2 (en) Fin field-effect transistor and fabrication method thereof
JP2012524413A (ja) 金属Ｈｉｇｈ−ｋＦＥＴのためのデュアル金属およびデュアル誘電体集積
CN102110650A (zh) 一种半导体器件及其制造方法
CN107968118A (zh) 鳍式场效应管及其形成方法
US20150303062A1 (en) Method Of Forming A Singe Metal That Performs N and P Work Functions In High-K/Metal Gate Devices
CN104916542A (zh) 半导体器件的结构及其制造方法
WO2011079582A1 (zh) 具有改善的载流子迁移率的nmosfet的制造方法
CN103531539B (zh) Cmos管的形成方法
EP3282485A1 (en) Semiconductor device and fabrication method thereof
CN103681337B (zh) 鳍式场效应晶体管及其形成方法
CN105789275A (zh) 具有包括突出底部的栅极间隔件的半导体器件结构及其形成方法
CN102487015A (zh) 一种半导体结构及其制造方法
CN107346783A (zh) 半导体结构及其制造方法
CN102299077B (zh) 一种半导体器件及其制造方法
CN102142373B (zh) 一种半导体器件的制造方法
CN108074813A (zh) 半导体结构及其形成方法
CN110233134A (zh) 半导体结构及其形成方法
CN114514597A (zh) 环绕式栅极输入/输出工程
CN108281477A (zh) 鳍式场效应管及其形成方法
CN103794482B (zh) 金属栅极的形成方法
JP2009071232A (ja) 半導体装置及びその製造方法
CN109671673A (zh) 半导体结构及其形成方法
JP2022027707A (ja) 半導体デバイス及びその形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant