CN107968118A - 鳍式场效应管及其形成方法 - Google Patents

鳍式场效应管及其形成方法 Download PDF

Info

Publication number
CN107968118A
CN107968118A CN201610911374.8A CN201610911374A CN107968118A CN 107968118 A CN107968118 A CN 107968118A CN 201610911374 A CN201610911374 A CN 201610911374A CN 107968118 A CN107968118 A CN 107968118A
Authority
CN
China
Prior art keywords
layer
fin
side wall
grid
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610911374.8A
Other languages
English (en)
Other versions
CN107968118B (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610911374.8A priority Critical patent/CN107968118B/zh
Priority to US15/785,071 priority patent/US10297511B2/en
Priority to EP17196527.0A priority patent/EP3312884A1/en
Publication of CN107968118A publication Critical patent/CN107968118A/zh
Priority to US16/379,052 priority patent/US20190237368A1/en
Application granted granted Critical
Publication of CN107968118B publication Critical patent/CN107968118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一种鳍式场效应管及其形成方法，形成方法包括：在源漏掺杂区、侧墙以及栅极结构顶部上形成金属层；对所述金属层进行反应退火处理，使得位于所述源漏掺杂区上的金属层发生化学反应转化为金属接触层；在进行所述反应退火处理之后，去除未发生化学反应的金属层；在所述金属接触层、侧墙以及栅极结构上形成介质层，所述介质层顶部高于栅极结构顶部；刻蚀所述介质层形成贯穿所述介质层的通孔，且所述通孔暴露出部分金属接触层表面；形成填充满所述通孔的导电插塞。本发明形成的金属接触层位于源漏掺杂区整个表面，从而降低了形成的鳍式场效应管的接触电阻，改善了形成的鳍式场效应管的电学性能。

Description

鳍式场效应管及其形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种鳍式场效应管及其形成方法。
背景技术
随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如器件漏源区的表面电阻和接触电阻相应增加，导致器件的响应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。
为了降低器件漏源掺杂区的接触电阻，引入了金属硅化物的工艺方法，所述金属硅化物具有较低的电阻率，可以显著减小漏源极的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低器件源极和漏极的表面电阻和接触电阻，从而减少电阻电容延迟时间(RC延迟)。
现有的自对准金属硅化物技术中，常采用硅化镍作为金属硅化物。由于利用所述硅化镍形成的金属硅化物具有较小的接触电阻、较小的硅消耗、容易达到较窄的线宽，因此，硅化镍被视为一种较为理想的金属硅化物。
随着半导体器件由平面器件向鳍式场效应管方向的发展，采用现有的金属硅化物技术形成的鳍式场效应管，其接触电阻已难以满足器件性能需求，因此亟需寻求新的鳍式场效应管的形成方法，以降低鳍式场效应管的接触电阻，提高鳍式场效应管的运行速度。
发明内容
本发明解决的问题是提供一种鳍式场效应管及其形成方法，改善形成的鳍式场效应管的电学性能，降低鳍式场效应管的接触电阻。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供衬底以及凸出于所述衬底上的鳍部，所述衬底上还具有覆盖鳍部部分侧壁的隔离结构，且所述隔离结构顶部低于鳍部顶部；其中，所述隔离结构上还具有横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁，所述栅极结构侧壁上形成有侧墙，且所述栅极结构两侧的鳍部内形成有源漏掺杂区；在所述源漏掺杂区、侧墙以及栅极结构顶部上形成金属层；对所述金属层进行反应退火处理，位于所述源漏掺杂区上的金属层发生化学反应转化为金属接触层；在进行所述反应退火处理之后，去除未发生化学反应的金属层；在所述金属接触层、侧墙以及栅极结构上形成介质层，所述介质层顶部高于栅极结构顶部；刻蚀所述介质层形成贯穿所述介质层的通孔，且所述通孔暴露出部分金属接触层表面；形成填充满所述通孔的导电插塞
可选的，所述金属层的材料为Ni、W、Ti、Ta、Pt、Co中的一种或多种。
可选的，所述反应退火处理采用的工艺为激光退火，所述激光退火的退火温度为800℃～880℃。
可选的，采用湿法刻蚀工艺，去除未发生化学反应的金属层。
可选的，所述栅极结构为金属栅极，且先形成所述源漏掺杂区后形成所述栅极结构。
可选的，形成所述栅极结构以及源漏掺杂区的工艺步骤包括：在所述隔离结构上形成横跨所述鳍部的伪栅，且所述伪栅覆盖所述鳍部的部分顶部和侧壁，所述伪栅侧壁上形成有侧墙；在所述伪栅两侧的鳍部内形成所述源漏掺杂区；在所述源漏掺杂区以及伪栅侧壁上形成伪介质层，且所述伪介质层暴露出所述伪栅顶部；刻蚀去除所述伪栅，在所述伪介质层内形成凹槽；在所述凹槽底部和侧壁上形成高k栅介质层；在所述高k栅介质层上形成填充满所述凹槽的栅电极层。
可选的，在形成所述栅电极层之后、形成金属层之前，去除所述伪介质层，暴露出所述源漏掺杂区表面。
可选的，在去除所述伪介质层之前，还包括：刻蚀去除部分厚度的栅电极层；在所述刻蚀后的栅电极层上形成盖帽层。
可选的，在形成所述金属层的工艺步骤中，所述栅极结构顶部上的金属层位于所述盖帽层上；且在所述去除未发生化学反应的金属层的工艺步骤中，包括去除位于所述盖帽层上的金属层。
可选的，所述盖帽层的厚度为5埃～35埃。
可选的，所述盖帽层的材料为氮化硅或氮化硼。
可选的，在形成所述高k栅介质层之后、形成所述导电层之前，还对所述高k栅介质层进行修复退火处理，且所述修复退火处理的退火温度高于所述反应退火处理的退火温度。
可选的，所述栅极结构为金属栅极，且先形成所述栅极结构后形成所述源漏掺杂区；在形成所述金属层之前，还在所述栅极结构顶部形成盖帽层；且在去除未发生化学反应的金属层的步骤中，还去除位于所述盖帽层上的金属层。
可选的，所述栅极结构为多晶硅栅极，且先形成所述栅极结构后形成所述源漏掺杂区；在所述反应退火处理过程中，位于所述栅极结构顶部上的金属层发生化学反应转化为栅极金属接触层。
可选的，在形成所述金属层之后、进行所述退火处理之前，还包括，在所述金属层上形成保护层；在进行所述退火处理之后，还去除所述保护层。
可选的，形成的所述鳍式场效应管为NMOS器件、PMOS器件或者CMOS器件。
可选的，所述介质层包括第一介质层以及位于所述第一介质层上的第二介质层，且所述第一介质层的致密度大于第二介质层的致密度；形成所述介质层的步骤包括：采用高密度等离子沉积工艺形成所述第一介质层，且所述第一介质层顶部与所述栅极结构顶部齐平；采用等离子体增强正硅酸乙脂沉积工艺，在所述第一介质层上形成第二介质层。
可选的，形成所述源漏掺杂区的工艺步骤包括：刻蚀位于所述侧墙两侧的部分厚度的鳍部，在所述鳍部内形成开口；形成填充满所述开口的应力层，在形成所述应力层的过程中采用原位掺杂处理形成所述源漏掺杂区；或者，在形成所述应力层之后，对所述应力层进行掺杂处理形成所述源漏掺杂区。
可选的，在形成所述应力层之前，还在所述鳍部顶部和侧壁形成掩膜层；在形成所述开口的工艺过程中，刻蚀去除部分掩膜层；且在所述反应退火处理过程中，位于鳍部顶部和侧壁上的掩膜层作为反应阻挡层。
本发明还提供一种鳍式场效应管，包括：衬底以及凸出于所述衬底上的鳍部，所述衬底上还具有覆盖鳍部部分侧壁的隔离结构，且所述隔离结构顶部低于鳍部顶部；位于所述隔离结构上且横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁，所述栅极结构侧壁上具有侧墙；位于所述栅极结构两侧的鳍部内的源漏掺杂区；位于所述源漏掺杂区整个表面的金属接触层；位于所述金属接触层、侧墙以及栅极结构上的介质层，所述介质层顶部高于所述栅极结构顶部；贯穿所述介质层的通孔，且所述通孔暴露出部分金属接触层表面；填充满所述通孔的导电插塞。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应管的形成方法的技术方案中，在形成源漏掺杂区以及栅极结构之后，直接在源漏掺杂区、侧墙以及栅极结构顶部上形成金属层；对所述金属层进行反应退火处理，使得位于源漏掺杂区上的金属层发生化学反应转化为金属接触层，因此本发明形成的金属接触层位于所述源漏掺杂区的整个表面；然后形成介质层以及贯穿所述介质层的通孔，所述通孔暴露出部分金属接触层表面；形成填充满所述通孔的导电插塞。由于形成的金属接触层位于所述源漏掺杂区整个表面，所述金属接触层的表面面积大，从而使得金属接触层起到的降低接触电阻的效果好，提高形成的鳍式场效应管的电学性能。
可选方案中，所述栅极结构为金属栅极时，则形成所述金属层之前，刻蚀去除部分后的栅电极层，且在刻蚀后的栅电极层上形成盖帽层；在去除未发生化学反应的金属层工艺步骤中，所述盖帽层起到保护栅电极层的作用，避免对栅电极层造成刻蚀损伤。
附图说明
图1为一种鳍式场效应管的结构示意图；
图2至图16为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的鳍式场效应管的接触电阻大，其运行速率有待提高。
现结合一种鳍式场效应管形成方法进行分析，结合参考图1，图1为一种鳍式场效应管的结构示意图，以形成的鳍式场效应管为CMOS管为例，所述鳍式场效应管的形成过程包括：提供衬底10以及凸出于所述衬底10上的鳍部11，所述衬底10上还具有隔离结构12，所述隔离结构12覆盖鳍部11部分顶部，所述衬底10包括PMOS区域以及NMOS区域；在所述隔离结构12上形成横跨PMOS区域鳍部11的第一栅极结构21，在所述隔离结构12上形成横跨NMOS区域鳍部11的第二栅极结构22；在所述第一栅极结构21侧壁以及第二栅极结构侧壁22上形成侧墙13；在所述第一栅极结构21两侧的PMOS区域鳍部11内形成第一源漏掺杂区31；在所述第二栅极结构22两侧的NMOS区域鳍部11内形成第二源漏掺杂区32；在所述第一源漏掺杂区31、第二源漏掺杂区31、隔离结构12、第一栅极结构21以及第二栅极结构22上形成介质层14，所述介质层14顶部高于所述第一栅极结构21顶部；刻蚀所述介质层14形成暴露出所述第一源漏掺杂区31以及第二源漏掺杂区32的通孔，且所述通孔底部分别暴露出部分第一源漏掺杂区31表面以及部分第二源漏掺杂区32表面；在所述通孔底部暴露出的第一源漏掺杂区31表面以及第二源漏掺杂区32表面形成金属接触层16；在所述金属接触层16上形成填充满所述通孔的导电插塞15。
上述形成方法中，为避免刻蚀形成通孔的工艺过程中暴露出第一栅极结构21或者第二栅极结构22，通常形成的通孔宽度尺寸较小，所述通孔底部暴露出部分第一源漏掺杂区31表面以及部分第二源漏掺杂区32表面，使得形成的金属接触层16仅位于部分第一源漏掺杂区31表面以及部分第二源漏掺杂区32表面。因此所述金属接触层16起到的降低鳍式场效应管的接触电阻的效果有限。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供衬底以及凸出于所述衬底上的鳍部，所述衬底上还具有覆盖鳍部部分侧壁的隔离结构，且所述隔离结构顶部低于鳍部顶部；其中，所述隔离结构上还具有横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁，所述栅极结构侧壁上形成有侧墙，且所述栅极结构两侧的鳍部内形成有源漏掺杂区；在所述源漏掺杂区、侧墙以及栅极结构顶部上形成金属层；对所述金属层进行反应退火处理，使得位于所述源漏掺杂区上的金属层发生化学反应转化为金属接触层；在进行所述反应退火处理之后，去除未发生化学反应的金属层；在所述金属接触层、侧墙以及栅极结构上形成介质层，所述介质层顶部高于栅极结构顶部；刻蚀所述介质层形成贯穿所述介质层的通孔，且所述通孔暴露出部分金属接触层表面；形成填充满所述通孔的导电插塞。
本发明在形成接触插塞之前，先在所述源漏掺杂区上形成金属接触层，使得形成的金属接触层位于源漏掺杂区整个表面上，从而增加了形成的金属接触层的面积，减小了形成的鳍式场效应管的接触电阻，提高了鳍式场效应管的运行速率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图16为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
本实施例中，所述鳍式场效应管的形成方法包括：提供衬底以及凸出于所述衬底上的鳍部，所述衬底上还具有覆盖鳍部部分侧壁的隔离结构，且所述隔离结构顶部低于鳍部顶部；其中，所述隔离结构上还具有横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁，所述栅极结构侧壁上形成有侧墙，且所述栅极结构两侧的鳍部内形成有源漏掺杂区。
以下将所述栅极结构为金属栅极，且先形成所述源漏掺杂区后形成所述栅极结构作为示例，对鳍式场效应管的形成过程进行详细说明。
参考图2，提供衬底101以及凸出于所述衬底101上的鳍部102，所述衬底101上还具有覆盖鳍部102部分侧壁的隔离结构103。
以形成的鳍式场效应管为CMOS器件为例，所述衬底101包括NMOS区域I和PMOS区域II，所述NMOS区域I为形成NMOS管提供工艺平台，所述PMOS区域II为形成PMOS管提供工艺平台。在另一实施例中，所述衬底还能够仅包括PMOS区域或NMOS区域，相应形成的鳍式场效应管为PMOS管或NMOS管。
所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底101还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部102的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底101为硅衬底，所述鳍部102的材料为硅。
本实施例中，形成所述衬底101、鳍部102的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形层；以所述图形层为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底101，位于衬底101表面的凸起作为鳍部102。
所述隔离结构103起到电隔离相邻鳍部102的作用，所述隔离结构103的材料为绝缘材料，例如为氧化硅、氮化硅、氮氧化硅或碳氮氧化硅。本实施例中，所述隔离结构103的材料为氧化硅。
继续参考图2，在所述隔离结构103上形成横跨所述鳍部102的伪栅(dummy gate)，且所述伪栅覆盖鳍部102的部分顶部和侧壁。
本实施例中，形成所述伪栅的工艺步骤包括：在所述NMOS区域I的隔离结构103上形成横跨所述NMOS区域I鳍部102的第一伪栅110；在所述PMOS区域II的隔离结构103上形成横跨所述PMOS区域II鳍部102的第二伪栅120。
后续会去除所述第一伪栅110，在所述第一伪栅110所在的位置重新形成第一栅极结构；且还会去除所述第二伪栅120，在所述第二伪栅120所在的位置重新形成第二栅极结构。所述第一伪栅110为单层结构或叠层结构，所述第一伪栅110包括伪栅层；或者所述第一伪栅10包括伪氧化层以及位于伪氧化层表面的伪栅层，其中，伪栅层的材料为多晶硅或无定形碳，所述伪氧化层的材料为氧化硅或氮氧化硅。
本实施例中，形成所述第一伪栅110以及第二伪栅120的工艺步骤包括：在所述隔离结构103表面形成伪栅膜，所述伪栅膜横跨鳍部102，且覆盖鳍部102顶部表面和侧壁表面；在所述伪栅膜表面形成硬掩膜层104，所述硬掩膜层104定义出待形成的第一伪栅110和第二伪栅120的图形；以所述硬掩膜层104为掩膜，图形化所述伪栅膜，在所述NMOS区域I隔离结构103表面形成第一伪栅110，在所述PMOS区域II隔离结构103表面形成第二伪栅120。
本实施例中，保留位于第一伪栅110顶部表面以及第二伪栅120顶部表面的硬掩膜层104，使得所述硬掩膜层104在后续工艺过程中相应对第一伪栅110以及第二伪栅120顶部起到保护作用，防止第一伪栅110顶部位置或者第二伪栅120顶部位置下降，从而保证后续形成的第一栅极结构顶部位置以及第二栅极结构顶部位置符合工艺需求。所述硬掩膜层104的材料为氮化硅、氮氧化硅、碳化硅或氮化硼。
本实施例中，还在所述伪栅侧壁上形成侧墙，以所述侧墙包括偏移侧墙以及位于偏移侧墙侧壁上的掩膜侧墙为例，以下将对所述侧墙的形成步骤进行详细说明。
参考图3，在所述伪栅侧壁上形成偏移侧墙105。
后续在形成第一栅极结构以及第二栅极结构后，所述偏移侧墙105相应的位于所述第一栅极结构侧壁以及第二栅极结构侧壁上。
本实施例中，在所述第一伪栅110侧壁表面以及第二伪栅120侧壁表面形成偏移侧墙105。由于后续会刻蚀去除位于第一伪栅110两侧的部分厚度的鳍部102，且刻蚀去除位于第二伪栅120两侧的部分厚度的鳍部102，为此，为了节约工艺成本减小工艺步骤，所述偏移侧墙105除位于伪栅侧壁表面外，还位于鳍部102侧壁、伪栅顶部以及隔离结构103上。具体的，在所述鳍部102顶部和侧壁表面、隔离结构103表面、第一伪栅110顶部和侧壁表面、以及第二伪栅120顶部和侧壁表面形成所述偏移侧墙105。
采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述偏移侧墙105；所述偏移侧墙105的材料为氧化硅、氮化硅或氮氧化硅。
本实施例中，采用化学气相沉积工艺形成所述偏移侧墙105，所述偏移侧墙105的材料为氮化硅。所述偏移侧墙105的厚度为2nm～3nm。
在其他实施例中，所述偏移侧墙还可以仅覆盖于第一伪栅和第二伪栅侧壁表面，具体的，形成所述偏移侧墙的工艺步骤包括：形成覆盖所述伪栅顶部和侧壁表面、以及隔离结构表面的偏移侧墙膜；采用无掩膜刻蚀工艺回刻蚀所述偏移侧墙膜，刻蚀去除位于伪栅顶部表面、以及隔离结构表面的偏移侧墙膜，形成覆盖所述第一伪栅侧壁表面和第二伪栅侧壁表面的偏移侧墙，所述偏移侧墙还覆盖鳍部侧壁表面。
在形成所述偏移侧墙105之后，还包括步骤：对所述第一伪栅110两侧的NMOS区域I鳍部102进行第一轻掺杂处理，在所述偏移侧墙105两侧的NMOS区域I鳍部102内形成第一轻掺杂源漏区，所述第一轻掺杂处理的掺杂离子为N型离子；对所述第二伪栅120两侧的PMOS区域II鳍部102进行第二轻掺杂处理，在所述偏移侧墙105两侧的PMOS区域II鳍部102内形成第二轻掺杂源漏区，所述第二轻掺杂处理的掺杂离子为P型离子；接着，对所述鳍部102进行热退火处理。其中，所述第一轻源漏掺杂区用于作为NMOS区域I的LDD(Light dopeddrain)结构，第二轻源漏掺杂区用于作为PMOS区域II的LDD结构。
需要说明的是，在其他实施例中，当无需在鳍式场效应管中形成LDD结构时，则可以省略前述形成偏移侧墙的工艺步骤，相应后续在栅极结构侧壁表面形成的侧墙为单层结构。
参考图4，在所述隔离结构103上、偏移侧墙105上以及伪栅顶部上形成掩膜层106。
本实施例中，所述掩膜层106覆盖于偏移侧墙105表面。在其他实施例中，所述偏移侧墙仅覆盖第一伪栅侧壁表面和第二伪栅侧壁表面时，则所述掩膜层覆盖于鳍部表面、隔离结构表面、伪栅顶部表面以及偏移侧墙表面。
所述掩膜层106的作用包括；后续在刻蚀NMOS区域I部分厚度的鳍部102时，所述掩膜层106作为掩膜，使得形成的第一开口与前述形成的第一轻掺杂源漏区之间具有一定距离，避免第一轻掺杂区被完全刻蚀去除；并且，后续刻蚀NMOS区域I的掩膜层106形成掩膜侧墙，所述掩膜侧墙作为形成第一源漏掺杂区的掩膜。后续在刻蚀PMOS区域II部分厚度的鳍部102时，所述掩膜层106作为掩膜，使得形成的第二开口与前述形成的第二轻掺杂源漏区之间具有一定距离，避免第二轻掺杂源漏区被完全刻蚀去除；并且，后续刻蚀PMOS区域II的掩膜层106形成掩膜侧墙，所述掩膜侧墙作为形成第二源漏掺杂区的掩膜。
此外，位于所述鳍部102侧壁上以及部分鳍部102顶部上的掩膜层106还将作为后续反应退火处理过程中的反应阻挡层(silicide block layer)，避免后续形成的金属层与不期望形成金属接触层的鳍部102发生化学反应。
所述掩膜层106的材料与鳍部102的材料不同；所述掩膜层106的材料为氧化硅、氮化硅或氮氧化硅。由于后续会以掩膜层106为掩膜对鳍部102进行刻蚀，为了使相应形成的掩膜侧墙对第一栅极结构110和第二栅极结构120具有足够的保护作用，且氮化硅材料具有致密度较高的优点，因此所述掩膜层106的材料包括氮化硅。所述掩膜层106可以为氮化硅层的单层结构，所述掩膜层106还可以为包括由氮化硅层的叠层结构，例如为ONO(oxide-nitride-oxide)结构。
本实施例中，所述掩膜层106的材料为氮化硅，所述掩膜层106的厚度为3nm～6nm。
后续的工艺步骤包括：在所述伪栅两侧的鳍部102内形成源漏掺杂区。具体地，在所述NMOS区域I的鳍部102内形成第一源漏掺杂区；在所述PMOS区域II的鳍部102内形成第二源漏掺杂区。本实施例中，以先形成所述第二源漏掺杂区后形成所述第一源漏掺杂区作为示例，在其他实施例中，还可以先形成所述第一源漏掺杂区后形成所述第二源漏掺杂区。
参考图5，刻蚀位于第二伪栅120两侧的PMOS区域II部分厚度鳍部102，在所述PMOS区域II鳍部102内形成第一开口201。
本实施例中，在刻蚀形成所述第一开口201之前，还刻蚀位于PMOS区域II的掩膜层106，形成覆盖第二区域II偏移侧墙105侧壁的掩膜侧墙116。所述掩膜侧墙116的厚度为3nm～6nm。
在刻蚀形成所述第一开口201之后，位于所述PMOS区域II部分鳍部102顶部以及侧壁上的掩膜层106被保留，所述掩膜层106在后续形成第一应力层的过程中起到避免不必要的外延生长的作用；且在后续的反应退火处理中，所述PMOS区域II部分鳍部102顶部以及侧壁上的掩膜层106还起到SAB(silicide block)的作用。
具体的，形成所述第一开口201的工艺步骤包括：形成覆盖NMOS区域I的第一图形层107，所述第一图形层107还覆盖部分PMOS区域II的掩膜层106，且暴露出位于第二伪栅120两侧的部分掩膜层106表面；以所述第一图形层107为掩膜，刻蚀所述第二伪栅120两侧的掩膜层106形成掩膜侧墙116，接着刻蚀所述掩膜侧墙116两侧的部分厚度的鳍部102，形成所述第一开口201。
在一个具体实施例中，采用各向异性刻蚀工艺刻蚀去除部分厚度的鳍部102，所述各向异性刻蚀工艺为反应离子刻蚀，所述反应离子刻蚀工艺的工艺参数为：反应气体包括CF4、SF6和Ar，CF4流量为50sccm至100sccm，SF6流量为10sccm至100sccm，Ar流量为100sccm至300sccm，源功率为50瓦至1000瓦，偏置功率为50瓦至250瓦，腔室压强为50毫托至200毫托，腔室温度为20度至90度。
本实施例中，所述第一开口201的深度为10nm～40nm。
在形成所述第一开口201之后，去除所述第一图形层107。本实施例中，所述第一图形层107的材料为光刻胶，采用湿法去胶或灰化工艺去除所述第一图形层107。
参考图6，在所述第二伪栅120两侧的PMOS区域II鳍部102内形成第二源漏掺杂区211。
形成所述第二源漏掺杂区211的工艺步骤包括：形成填充满所述第一开口201(参考图5)的第一应力层(未标示)；在形成所述第一应力层的过程中进行原位掺杂处理，在掩膜侧墙116两侧的PMOS区域II鳍部102内形成第二源掺杂区211；或者，在形成第一应力层之后，对所述第一应力层进行掺杂处理，在所述掩膜侧墙两侧的PMOS区域鳍部内形成第二源漏掺杂区211。
本实施例中，所述第一应力层的材料为SiGe、SiB或SiGeB。所述第一应力层为PMOS区域II的沟道区提供压应力作用，从而提高PMOS区域II载流子迁移率。本实施例中，采用选择性外延工艺形成所述第一应力层。
在其他实施例中，还可以在形成第一应力层之后，对所述第一应力层进行掺杂处理，在所述掩膜侧墙两侧的PMOS区域鳍部内形成第二源漏掺杂区。
本实施例中，所述第二伪栅120侧壁的侧墙包括偏移侧墙105以及位于偏移侧墙105侧壁上的掩膜侧墙116。在其他实施例中，所述第二伪栅侧壁的侧墙还可以仅包括掩膜侧墙。
在形成所述第一应力层之后，还可以对所述第一应力层顶部表面进行氧化处理，在所述第一应力层表面形成氧化层。
参考图7，刻蚀位于第一伪栅110两侧的NMOS区域I部分厚度的鳍部102，在所述NMOS区域I鳍部102内形成第二开口202。
在刻蚀形成所述第二开口202之前，刻蚀位于NMOS区域I的掩膜层106，形成覆盖NMOS区域I的偏移侧墙105侧壁表面的掩膜侧墙116。
在刻蚀形成所述第二开口202之后，位于所述NMOS区域I部分鳍部102顶部和侧壁上的掩膜层106被保留，所述掩膜层106在后续形成第二应力层的工艺过程中起到避免不必要的外延生长的作用；且在后续的反应退火处理中，所述NMOS区域I部分鳍部102顶部以及侧壁上的掩膜层106还起到SAB(silicide block)的作用。
形成所述第二开口202的工艺步骤包括：形成覆盖PMOS区域II的第二图形层108，所述第二图形层108还覆盖部分第一区域I的掩膜层106，且暴露出位于第一伪栅110两侧的部分掩膜层106表面；以所述第二图形层108为掩膜，刻蚀所述第一伪栅110两侧的掩膜层106形成掩膜侧墙116，继续刻蚀位于掩膜侧墙116两侧的部分厚度的鳍部102，形成所述第二开口202；接着，去除所述第二图形层108。
参考图8，在所述第一伪栅110两侧的NMOS区域I鳍部102内形成第一源漏掺杂区212。
形成所述第一源漏掺杂区212的工艺步骤包括：形成填充满所述第二开口202(参考图7)的第二应力层(未标示)；在形成所述第二应力层的过程中进行原位掺杂处理，在掩膜侧墙116两侧的NMOS区域I鳍部102内形成第一源漏掺杂区212；或者，在形成所述第二应力层之后，对所述第二应力层进行掺杂处理，形成所述第一源漏掺杂区212。
本实施例中，所述第二应力层的材料为SiCP、SiC或SiP。所述第二应力层为NMOS区域I的沟道区提供拉应力作用，从而提高NMOS区域I载流子迁移率。本实施例中，采用选择性外延工艺形成所述第二应力层。
本实施例中，所述第一伪栅110侧壁的侧墙包括偏移侧墙105以及位于偏移侧墙105侧壁上的掩膜侧墙116。在其他实施例中，所述第一伪栅侧壁上的侧墙还可以仅包括掩膜侧墙。
在形成所述第二应力层之后，还可以对所述第二应力层顶部表面进行氧化处理，在所述第二应力层表面形成氧化层。
参考图9，在所述源漏掺杂区以及伪栅侧壁上形成伪介质层301，且所述伪介质层301暴露出所述伪栅顶部。
本实施例中，在所述第一源漏掺杂区211、第二源漏掺杂区212、掩膜侧墙116、掩膜层106、第一伪栅110以及第二伪栅120上形成所述伪介质层301。
所述伪介质层301的材料与所述鳍部102、第一伪栅110、第二伪栅120、第一应力层以及第二应力层的材料不同。本实施例中，所述伪介质层301的材料为氧化硅。
所述伪介质层301的顶部与所述第一伪栅110顶部以及第二伪栅120顶部齐平。形成所述伪介质层301的工艺步骤包括：在所述第一应力层、第二应力层、掩膜侧墙116、掩膜层106以及硬掩膜层104(参考图8)上形成伪介质膜，且所述伪介质膜顶部高于所述第一伪栅110顶部以及第二伪栅120顶部；对所述伪介质膜顶部表面进行平坦化处理，去除高于所述第一伪栅110顶部以及第二伪栅120顶部的伪介质膜，且还去除所述硬掩膜层104，形成所述伪介质层301。
参考图10，刻蚀去除所述伪栅，在所述伪介质层301内形成凹槽；在所述凹槽底部和侧壁上形成高k栅介质层；在所述高k栅介质层上形成填充满所述凹槽的栅电极层。
本实施例中，刻蚀去除所述第一伪栅110(参考图9)，在所述PMOS区域I的伪介质层301内形成第一凹槽；且还刻蚀去除所述第二伪栅120(参考图9)，在所述NMOS区域II的伪介质层301内形成第二凹槽。
其中，位于所述第一凹槽内的高k栅介质层以及栅电极层构成第一栅极结构210，所述第一栅极结构210位于所述PMOS区域I的隔离结构103上，横跨所述PMOS区域I的鳍部102，且覆盖PMOS区域I鳍部102部分顶部和侧壁；位于所述第二凹槽内的高k栅介质层以及栅电极层构成第二栅极结构220，所述第二栅极结构220位于所述NMOS区域II的隔离结构103上，横跨所述NMOS区域II的鳍部102，且覆盖NMOS区域II鳍部102部分顶部和侧壁。
此外，所述第一栅极结构210侧壁上具有侧墙，所述侧墙包括偏移侧墙105以及掩膜侧墙116；所述第二栅极结构220侧壁上具有侧墙，所述侧墙包括偏移侧墙105以及掩膜侧墙116。
所述高k栅介质层的材料为高k栅介质材料，其中，高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的栅介质材料，所述高k栅介质层的材料为HfO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO2或Al2O3。所述栅电极层的材料为Cu、Al或W。
需要说明的是，在形成所述高k栅介质层之后、形成所述栅电极层之前，还包括，对所述高k栅介质层进行修复退火处理，且所述修复退火处理的退火温度高于后续进行的反应退火处理的退火温度。
需要说明的是，在其他实施例中，所述高k栅介质层与所述栅电极层之间还可以形成功函数层，用于调节NMOS管或者PMOS管的阈值电压。
参考图11，刻蚀去除部分厚度的栅电极层；在所述刻蚀后的栅电极层上形成盖帽层302。
后续会在第一栅极结构210顶部以及第二栅极结构220顶部沉积金属层，进行反应退火处理，且去除未发生化学反应的金属层；为了避免去除所述未发生化学反应的金属层对第一栅极结构210或者第二栅极结构220造成刻蚀损伤，在所述第一栅极结构210顶部与金属层之间、以及第二栅极结构220顶部与金属层之间形成所述盖帽层302。
本实施例中，形成所述盖帽层302的工艺步骤包括：采用无掩膜刻蚀工艺，刻蚀去除部分厚度的栅电极层；在所述伪介质层301以及刻蚀后的栅电极层上形成盖帽膜，且所述盖帽膜顶部高于所述伪介质层301顶部；研磨去除高于所述伪介质层301顶部的盖帽膜，形成所述盖帽层302。
所述盖帽层302的材料与所述伪介质层301的材料不同，且所述盖帽层302的材料不与后续形成的金属层发生化学反应。为此，本实施例中，所述盖帽层302的材料为氮化硅。在其他实施例中，所述盖帽层302的材料还可以为氮化硼。
所述盖帽层302的厚度不宜过薄，也不宜过厚。如果所述盖帽层302的厚度过薄，则后续在去除伪介质层301的工艺过程中容易将盖帽层302刻蚀去除；如果所述盖帽层302的厚度过厚，则栅电极层被刻蚀去除的量过多，对第一栅极结构110以及第二栅极结构120的电学性能产生不利影响。
为此，本实施例中，所述盖帽层302的厚度为5埃～35埃。
参考图12，去除所述伪介质层301(参考图11)，暴露出所述源漏掺杂区表面。
本实施例中，去除所述伪介质层301，暴露出所述第一源漏掺杂区212表面以及第二源漏掺杂区211表面。
采用湿法刻蚀工艺，刻蚀去除所述伪介质层301。本实施例中，所述伪介质层301的材料为氧化硅，采用氢氟酸溶液，刻蚀去除所述伪介质层301。
参考图13，在所述源漏掺杂区、侧墙以及栅极结构顶部上形成金属层303。
具体地，在所述第一源漏掺杂区212、第二源漏掺杂区211、侧墙、第一栅极结构210顶部以及第二栅极结构220顶部上形成所述金属层303。
本实施例中，所述金属层303还位于所述掩膜层106上，所述掩膜层106在后续的反应退火处理过程中起到SAB的作用。且在形成所述金属层303的工艺步骤中，所述栅极结构顶部上的金属层303位于所述盖帽层302上。
所述金属层303的材料为Ni、W、Ti、Ta、Pt、Co的单金属或合金。所述金属层303的形成工艺为物理气相沉积、金属溅射或原子层沉积。
所述金属层303用于为后续形成金属接触层提供金属原子，金属层303的材料后续与源漏掺杂区的材料发生化学反应形成金属接触层；金属层303的材料为Ni时，后续进行化学反应消耗的源漏掺杂区的材料量少、且形成的金属接触层的线宽窄，且工艺成本较低。
本实施例中，所述金属层303的材料为Ni，厚度为50埃至200埃，采用物理气相沉积工艺形成所述金属层303。
本实施例中，为了防止金属层303的材料被环境中的O2所氧化，在形成金属层303之后，在金属层303表面形成保护层，所述保护层使得金属层303与O2隔绝开；所述保护层材料为Ti、Ta、TiN或TaN。
参考图14，对所述金属层303(参考图13)进行反应退火处理，位于所述源漏掺杂区上的金属层303发生化学反应转化为金属接触层305；在进行所述反应退火处理后，去除未发生化学反应的金属层303。
所述金属接触层305用于降低所述鳍式场效应管的接触电阻。本实施例中，所述金属层303的材料为Ni，所述鳍部102的材料为Si，相应的，所述金属接触层305的材料为硅化镍。在其他实施例中，所述金属层的材料为Ti，所述鳍部的材料为Si，相应的，所述金属接触层的材料为硅化钛。
由于所述金属层303覆盖所述第一源漏掺杂区212整个表面以及所述第二源漏掺杂区211整个表面，因此在所述反应退火处理后形成的金属接触层305位于所述第一源漏掺杂区212整个表面以及第二源漏掺杂区211整个表面。与金属接触层仅位于第一源漏掺杂区部分表面以及第二源漏掺杂区部分表面的技术方案相比，本实施例中在形成所述金属接触层305之后，所述鳍式场效应管的接触电阻更小，从而提高所述鳍式场效应管的运行速率。
在所述反应退火处理过程中，所述金属层303的材料与所述源漏掺杂区的材料发生化学反应。本实施例中，所述源漏掺杂区中包括大量硅原子，相应的所述化学反应为硅化反应。
在所述反应退火处理过程中，所述金属层303不会与所述盖帽层302发生化学反应；并且，位于所述鳍部102侧壁上以及部分顶部上的掩膜层106起到SAB作用，从而避免所述鳍部102与所述金属层303发生化学反应，避免在鳍部102不期望区域形成金属接触层。
采用激光退火、尖峰退火或者毫秒退火进行所述反应退火处理。本实施例中，采用激光退火进行所述反应退火处理，所述反应退火处理的退火温度不宜过低，也不宜过高。如果所述反应退火处理的退火温度过低，则形成的金属接触层305的硅化程度较低，所述金属接触层305的电阻率高；如果所述反应退火处理的退火温度过高，则所述金属接触层305在高温下性能发生变化，形成的金属接触层305的质量差。
为此，本实施例中，采用激光退火工艺进行所述反应退火处理，退火温度为800℃～880℃，例如为800℃、850℃、880℃。
本实施例中，在形成所述第一栅极结构210以及第二栅极结构220之后形成所述金属接触层305，其好处在于：避免了形成第一栅极结构210以及第二栅极结构220的工艺对金属接触层305造成不良影响。由于在形成第一栅极结构210以及第二栅极结构220中的高k栅介质层后，会对所述高k栅介质层进行修复退火处理，且所述修复退火处理的退火温度高于所述反应退火处理的退火温度；若在形成高k栅介质层之前形成所述金属接触层305，则在所述修复退火处理过程中所述金属接触层305将被破坏，造成金属接触层305的性能低下。
在形成所述金属接触层305之后，去除未发生化学反应的金属层303。在去除所述未发生化学反应的金属层303的工艺步骤中，包括去除位于所述盖帽层302上的金属层303，还包括去除位于所述掩膜层106上的金属层303。
采用湿法刻蚀工艺，刻蚀去除所述未发生化学反应的金属层303之前，还去除所述保护层304。所述湿法刻蚀工艺的刻蚀液体为硫酸和双氧水的混合溶液。
在去除所述未发生化学反应的金属层303的工艺过程中，由于所述栅电极层顶部受到所述盖帽层302的保护作用，从而防止栅电极层暴露在刻蚀去除所述金属层303的刻蚀环境中，避免对栅电极层造成不必要的刻蚀损伤。
参考图15，在所述金属接触层305、侧墙以及栅极结构上形成介质层，所述介质层顶部高于栅极结构顶部。
本实施例中，在所述金属接触层305、掩膜侧墙116、掩膜层106、第一栅极结构210以及第二栅极结构220上形成介质层。
为了在保证所述介质层具有良好的性能且减少形成介质层所需的工艺时长，本实施例中，所述介质层包括：第一介质层306以及位于所述第一介质层306上的第二介质层307，且所述第一介质层306的致密度大于所述第二介质层307的致密度；形成所述介质层的工艺步骤包括：采用高密度等离子沉积工艺形成所述第一介质层306，且所述第一介质层306顶部与所述第一栅极结构210顶部以及第二栅极结构220顶部齐平；采用等离子体增强正硅酸乙酯(PETEOS)沉积工艺，在所述第一介质层306上形成第二介质层307。
本实施例中，由于所述第一栅极结构210顶部以及第二栅极结构220顶部还形成有盖帽层302，相应形成的所述第一介质层306顶部与所述盖帽层302顶部齐平。
在形成所述第一介质层306的工艺步骤中，沉积的第一介质层306高于栅极结构顶部，且还会对高于栅极结构顶部的第一介质层306进行化学机械研磨处理。由于所述第一介质层306的致密度高，因此在所述化学机械研磨处理过程中所述第一介质层306不易发生变形，从而保证所述第一介质层306具有良好的质量。同时，由于等离子体增强正硅酸乙酯沉积工艺的沉积速率快，因此使得形成第二介质层307所需的工艺时长短。
参考图16，刻蚀所述介质层形成贯穿所述介质层的通孔，且所述通孔暴露出部分金属接触层305表面；形成填充满所述通孔的导电插塞308。
所述通孔暴露出部分金属接触层305表面，可以有效的防止形成的导电插塞308与第一栅极结构210或者第二栅极结构220发生电连接。
形成所述通孔的工艺步骤包括：在所述介质层顶部形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述第二介质层307以及第一介质层306，直至暴露出金属接触层305部分表面，形成所述导电插塞308；去除所述图形化的光刻胶层。
所述导电插塞308的材料包括铜、铝或钨。本实施例中，所述导电插塞308的材料为钨。形成所述导电插塞308的工艺步骤包括：形成填充满所述通孔的导电膜，所述导电膜还位于介质层顶部上；采用平坦化工艺，去除高于所述介质层顶部的导电膜，形成填充满所述通孔的导电插塞308。
本实施例中，由于形成的金属接触层305位于所述源漏掺杂区整个表面上，形成与所述金属接触层305部分表面相接触的导电插塞308，所述金属接触层305的表面面积大于所述导电插塞308底部面积，因此本实施例形成的鳍式场效应管的接触电阻小，使得形成的鳍式场效应管的运行速率快。
需要说明的是，本实施例中，以所述栅极结构为金属栅极，且先形成所述源漏掺杂区后形成所述栅极结构作为示例；在其他实施例中，所述栅极结构为金属栅极时，还可以先形成所述栅极结构后形成所述源漏掺杂区；且为了保护所述栅极结构中的栅电极层，在形成所述金属层之前，还在所述栅极结构顶部形成盖帽层；且在去除未发生化学反应的金属层的工艺步骤中，还去除位于所述盖帽层上的金属层。具体地，所述栅极结构为金属栅极，且先形成所述源漏掺杂区后形成所述栅极结构时，所述鳍式场效应管的形成步骤包括：提供衬底以及凸出于所述衬底上的鳍部，所述衬底上还具有覆盖鳍部部分侧壁的隔离结构，且所述隔离结构顶部低于鳍部顶部；在所述隔离结构上形成横跨所述鳍部的栅极结构，且所述栅极结构为金属栅极，所述栅极结构覆盖鳍部的部分顶部和侧壁；在所述栅极结构侧壁形成侧墙；在所述栅极结构两侧的鳍部内形成源漏掺杂区；在所述栅极结构顶部形成盖帽层，为了减少工艺复杂度，在形成所述栅极结构的工艺步骤中形成所述盖帽层；在所述源漏掺杂区、盖帽层上以及侧墙上形成金属层；进行所述反应退火处理，在所述源漏掺杂区上形成金属接触层；在形成所述金属接触层之后，去除未发生化学反应的金属层；进行所述形成介质层以及导电插塞的工艺步骤。
还需要说明的是，在其他实施例中，所述栅极结构还可以为多晶硅栅极，且先形成所述栅极结构后形成所述源漏掺杂区；在所述反应退火处理过程中，位于所述栅极结构顶部上的金属层发生化学反应转化为栅极金属接触层。
相应的，本发明实施例还提供一种采用上述形成方法形成的鳍式场效应管，参考图16，所述鳍式场效应管包括：
衬底101以及凸出于所述衬底101上的鳍部102，所述衬底101上还具有覆盖鳍部102部分侧壁的隔离结构103，且所述隔离结构103顶部低于鳍部102顶部；
位于所述隔离结构103上且横跨所述鳍部102的栅极结构，所述栅极结构覆盖鳍部102的部分顶部和侧壁，所述栅极结构102侧壁上具有侧墙；
位于所述栅极结构两侧的鳍部内的源漏掺杂区；
位于所述源漏掺杂区整个表面的金属接触层305；
位于所述金属接触层305、侧墙以及栅极结构上的介质层，所述介质层顶部高于所述栅极结构顶部；
贯穿所述介质层的通孔，且所述通孔暴露出部分金属接触层305表面；
填充满所述通孔的导电插塞308。
有关所述栅极结构、源漏掺杂区以及介质层的详细描述可参考前述实施例的相应说明，在此不再赘述。
由于所述通孔的宽度尺寸较小，使得导电插塞308与第一栅极结构210以及第二栅极结构220之间的距离较远，防止导电插塞308与所述第一栅极结构210以及第二栅极结构220发生不必要的电连接。
并且，由于所述金属接触层305位于第一源漏掺杂区212整个表面以及第二源漏掺杂区211的整个表面，使得所述金属接触层305起到的降低鳍式场效应管接触电阻的效果好，从而有效的改善鳍式场效应管的电学性能，提高鳍式场效应管的运行速率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供衬底以及凸出于所述衬底上的鳍部，所述衬底上还具有覆盖鳍部部分侧壁的隔离结构，且所述隔离结构顶部低于鳍部顶部；其中，所述隔离结构上还具有横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁，所述栅极结构侧壁上形成有侧墙，且所述栅极结构两侧的鳍部内形成有源漏掺杂区；
在所述源漏掺杂区、侧墙以及栅极结构顶部上形成金属层；
对所述金属层进行反应退火处理，使得位于所述源漏掺杂区上的金属层发生化学反应转化为金属接触层；
在进行所述反应退火处理之后，去除未发生化学反应的金属层；
在所述金属接触层、侧墙以及栅极结构上形成介质层，所述介质层顶部高于栅极结构顶部；
刻蚀所述介质层形成贯穿所述介质层的通孔，且所述通孔暴露出部分金属接触层表面；
形成填充满所述通孔的导电插塞。
2.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述金属层的材料为Ni、W、Ti、Ta、Pt、Co中的一种或多种。
3.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述反应退火处理采用的工艺为激光退火，所述激光退火的退火温度为800℃～880℃。
4.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用湿法刻蚀工艺，去除未发生化学反应的金属层。
5.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述栅极结构为金属栅极，且先形成所述源漏掺杂区后形成所述栅极结构。
6.如权利要求5所述的鳍式场效应管的形成方法，其特征在于，形成所述栅极结构以及源漏掺杂区的工艺步骤包括：
在所述隔离结构上形成横跨所述鳍部的伪栅，且所述伪栅覆盖所述鳍部的部分顶部和侧壁，所述伪栅侧壁上形成有侧墙；
在所述伪栅两侧的鳍部内形成所述源漏掺杂区；
在所述源漏掺杂区以及伪栅侧壁上形成伪介质层，且所述伪介质层暴露出所述伪栅顶部；
刻蚀去除所述伪栅，在所述伪介质层内形成凹槽；
在所述凹槽底部和侧壁上形成高k栅介质层；
在所述高k栅介质层上形成填充满所述凹槽的栅电极层。
7.如权利要求6所述的鳍式场效应管的形成方法，其特征在于，在形成所述栅电极层之后、形成金属层之前，去除所述伪介质层，暴露出所述源漏掺杂区表面。
8.如权利要求7所述的鳍式场效应管的形成方法，其特征在于，在去除所述伪介质层之前，还包括：刻蚀去除部分厚度的栅电极层；在所述刻蚀后的栅电极层上形成盖帽层。
9.如权利要求8所述的鳍式场效应管的形成方法，其特征在于，在形成所述金属层的工艺步骤中，所述栅极结构顶部上的金属层位于所述盖帽层上；且在所述去除未发生化学反应的金属层的工艺步骤中，包括去除位于所述盖帽层上的金属层。
10.如权利要求8所述的鳍式场效应管的形成方法，其特征在于，所述盖帽层的厚度为5埃～35埃。
11.如权利要求8所述的鳍式场效应管的形成方法，其特征在于，所述盖帽层的材料为氮化硅或氮化硼。
12.如权利要求6所述的鳍式场效应管的形成方法，其特征在于，在形成所述高k栅介质层之后、形成所述导电层之前，还对所述高k栅介质层进行修复退火处理，且所述修复退火处理的退火温度高于所述反应退火处理的退火温度。
13.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述栅极结构为金属栅极，且先形成所述栅极结构后形成所述源漏掺杂区；在形成所述金属层之前，还在所述栅极结构顶部形成盖帽层；且在去除未发生化学反应的金属层的步骤中，还去除位于所述盖帽层上的金属层。
14.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述栅极结构为多晶硅栅极，且先形成所述栅极结构后形成所述源漏掺杂区；在所述反应退火处理过程中，位于所述栅极结构顶部上的金属层发生化学反应转化为栅极金属接触层。
15.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，在形成所述金属层之后、进行所述退火处理之前，还包括，在所述金属层上形成保护层；在进行所述退火处理之后，还去除所述保护层。
16.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，形成的所述鳍式场效应管为NMOS器件、PMOS器件或者CMOS器件。
17.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述介质层包括第一介质层以及位于所述第一介质层上的第二介质层，且所述第一介质层的致密度大于第二介质层的致密度；形成所述介质层的步骤包括：
采用高密度等离子沉积工艺形成所述第一介质层，且所述第一介质层顶部与所述栅极结构顶部齐平；
采用等离子体增强正硅酸乙脂沉积工艺，在所述第一介质层上形成第二介质层。
18.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，形成所述源漏掺杂区的工艺步骤包括：刻蚀位于所述侧墙两侧的部分厚度的鳍部，在所述鳍部内形成开口；形成填充满所述开口的应力层，在形成所述应力层的过程中采用原位掺杂处理形成所述源漏掺杂区；或者，在形成所述应力层之后，对所述应力层进行掺杂处理形成所述源漏掺杂区。
19.如权利要求18所述的鳍式场效应管的形成方法，其特征在于，在形成所述应力层之前，还在所述鳍部顶部和侧壁形成掩膜层；在形成所述开口的工艺过程中，刻蚀去除部分掩膜层；且在所述反应退火处理过程中，位于鳍部顶部和侧壁上的掩膜层作为反应阻挡层。
20.一种鳍式场效应管，其特征在于，包括：
衬底以及凸出于所述衬底上的鳍部，所述衬底上还具有覆盖鳍部部分侧壁的隔离结构，且所述隔离结构顶部低于鳍部顶部；
位于所述隔离结构上且横跨所述鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁，所述栅极结构侧壁上具有侧墙；
位于所述栅极结构两侧的鳍部内的源漏掺杂区；
位于所述源漏掺杂区整个表面的金属接触层；
位于所述金属接触层、侧墙以及栅极结构上的介质层，所述介质层顶部高于所述栅极结构顶部；
贯穿所述介质层的通孔，且所述通孔暴露出部分金属接触层表面；
填充满所述通孔的导电插塞。
CN201610911374.8A 2016-10-19 2016-10-19 鳍式场效应管及其形成方法 Active CN107968118B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610911374.8A CN107968118B (zh) 2016-10-19 2016-10-19 鳍式场效应管及其形成方法
US15/785,071 US10297511B2 (en) 2016-10-19 2017-10-16 Fin-FET device and fabrication method thereof
EP17196527.0A EP3312884A1 (en) 2016-10-19 2017-10-16 Fin-fet devices and fabrication methods thereof
US16/379,052 US20190237368A1 (en) 2016-10-19 2019-04-09 Fin-fet devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610911374.8A CN107968118B (zh) 2016-10-19 2016-10-19 鳍式场效应管及其形成方法

Publications (2)

Publication Number Publication Date
CN107968118A true CN107968118A (zh) 2018-04-27
CN107968118B CN107968118B (zh) 2020-10-09

Family

ID=60119884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610911374.8A Active CN107968118B (zh) 2016-10-19 2016-10-19 鳍式场效应管及其形成方法

Country Status (3)

Country Link
US (2) US10297511B2 (zh)
EP (1) EP3312884A1 (zh)
CN (1) CN107968118B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346409A (zh) * 2018-10-31 2019-02-15 中国科学院微电子研究所 半导体器件与其制作方法
CN110534433A (zh) * 2018-05-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110571142A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(北京)有限公司 鳍式场效应管及其制备方法
CN110634798A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111199949A (zh) * 2018-11-20 2020-05-26 南亚科技股份有限公司 半导体装置及其制造方法
CN113764340A (zh) * 2020-06-05 2021-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782443A (zh) * 2021-08-31 2021-12-10 上海华力集成电路制造有限公司 一种半导体器件及其形成方法
CN113782434A (zh) * 2021-08-12 2021-12-10 上海华力集成电路制造有限公司 一种减小FinFET标准单元面积的方法及其形成的器件
CN113838932A (zh) * 2020-06-23 2021-12-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110517989A (zh) * 2018-05-21 2019-11-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10529860B2 (en) * 2018-05-31 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for FinFET device with contact over dielectric gate
US10840342B2 (en) * 2018-08-14 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming source/drain contacts in field-effect transistors
US10818768B1 (en) * 2019-05-30 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming metal cap layers to improve performance of semiconductor structure
US11646377B2 (en) * 2020-08-21 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11908910B2 (en) * 2020-10-27 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having embedded conductive line and method of fabricating thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134506A1 (en) * 2011-11-29 2013-05-30 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of same
CN103996711A (zh) * 2013-01-24 2014-08-20 三星电子株式会社 半导体器件及其制造方法
US20160020301A1 (en) * 2014-07-21 2016-01-21 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices
CN105470305A (zh) * 2014-09-29 2016-04-06 三星电子株式会社 具有源极/漏极的半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086024A (ja) 2003-09-09 2005-03-31 Toshiba Corp 半導体装置及びその製造方法
US7425500B2 (en) * 2006-03-31 2008-09-16 Intel Corporation Uniform silicide metal on epitaxially grown source and drain regions of three-dimensional transistors
US7777284B2 (en) * 2007-05-28 2010-08-17 United Microelectronics Corp. Metal-oxide-semiconductor transistor and method of forming the same
US8975672B2 (en) * 2011-11-09 2015-03-10 United Microelectronics Corp. Metal oxide semiconductor transistor and manufacturing method thereof
US8766319B2 (en) * 2012-04-26 2014-07-01 United Microelectronics Corp. Semiconductor device with ultra thin silicide layer
US8647937B2 (en) * 2012-06-26 2014-02-11 Globalfoundries Singapore Pte. Ltd. Deep depleted channel MOSFET with minimized dopant fluctuation and diffusion levels
US8624324B1 (en) * 2012-08-10 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting through vias to devices
US20140106529A1 (en) 2012-10-16 2014-04-17 Stmicroelectronics (Crolles 2) Sas Finfet device with silicided source-drain regions and method of making same using a two step anneal
CN104900593B (zh) * 2014-03-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
US9443769B2 (en) * 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US9496283B1 (en) * 2015-08-10 2016-11-15 Stmicroelectronics, Inc. Transistor with self-aligned source and drain contacts and method of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134506A1 (en) * 2011-11-29 2013-05-30 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of same
CN103996711A (zh) * 2013-01-24 2014-08-20 三星电子株式会社 半导体器件及其制造方法
US20160020301A1 (en) * 2014-07-21 2016-01-21 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices
CN105470305A (zh) * 2014-09-29 2016-04-06 三星电子株式会社 具有源极/漏极的半导体器件及其制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534433A (zh) * 2018-05-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110534433B (zh) * 2018-05-25 2023-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110571142A (zh) * 2018-06-05 2019-12-13 中芯国际集成电路制造(北京)有限公司 鳍式场效应管及其制备方法
CN110571142B (zh) * 2018-06-05 2022-02-01 中芯国际集成电路制造(北京)有限公司 鳍式场效应管及其制备方法
CN110634798A (zh) * 2018-06-25 2019-12-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109346409A (zh) * 2018-10-31 2019-02-15 中国科学院微电子研究所 半导体器件与其制作方法
CN111199949B (zh) * 2018-11-20 2021-12-17 南亚科技股份有限公司 半导体装置及其制造方法
US11094795B2 (en) 2018-11-20 2021-08-17 Nanya Technology Corporation Semiconductor device and method for manufacturing the same
US11569369B2 (en) 2018-11-20 2023-01-31 Nanya Technology Corporation Method for manufacturing a semiconductor device
CN111199949A (zh) * 2018-11-20 2020-05-26 南亚科技股份有限公司 半导体装置及其制造方法
CN113764340A (zh) * 2020-06-05 2021-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113838932A (zh) * 2020-06-23 2021-12-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113838932B (zh) * 2020-06-23 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782434A (zh) * 2021-08-12 2021-12-10 上海华力集成电路制造有限公司 一种减小FinFET标准单元面积的方法及其形成的器件
CN113782443A (zh) * 2021-08-31 2021-12-10 上海华力集成电路制造有限公司 一种半导体器件及其形成方法

Also Published As

Publication number Publication date
CN107968118B (zh) 2020-10-09
US10297511B2 (en) 2019-05-21
EP3312884A1 (en) 2018-04-25
US20180108575A1 (en) 2018-04-19
US20190237368A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
CN107968118A (zh) 鳍式场效应管及其形成方法
KR102106958B1 (ko) 반도체 디바이스 및 방법
US11721763B2 (en) Semiconductor device and manufacturing method thereof
TWI673871B (zh) 整合富含鍺之ｐ－ｍｏｓ源極／汲極接觸之技術
US10541238B2 (en) FinFET and fabrication method thereof
CN104821277B (zh) 晶体管的形成方法
CN108074820A (zh) 半导体器件及其形成方法
CN106158747B (zh) 半导体结构及其形成方法
US11430891B2 (en) Gate all around structure with additional silicon layer and method for forming the same
US11276609B2 (en) Semiconductor structure and method for forming the same, and a transistor
CN106611711A (zh) 半导体器件的形成方法
CN107591438A (zh) 半导体器件及其形成方法
US11017999B2 (en) Method and structure for forming bulk FinFET with uniform channel height
CN110718465B (zh) 半导体结构及其形成方法
CN107346730B (zh) 改善半导体器件性能的方法
CN202721108U (zh) 一种半导体结构
US20230223452A1 (en) Semiconductor structure and forming method thereof
CN106206306B (zh) 鳍式场效应晶体管及其形成方法
CN113745113B (zh) 半导体器件及其形成方法
CN113327857B (zh) 半导体结构及其形成方法
CN109994418A (zh) 半导体结构及其形成方法
CN103632946B (zh) 全硅化物金属栅的形成方法
US20230420455A1 (en) Semiconductor device and manufacturing method thereof
CN116978935A (zh) 半导体结构及其形成方法
CN114068704A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant