CN103632946B - 全硅化物金属栅的形成方法 - Google Patents
全硅化物金属栅的形成方法 Download PDFInfo
- Publication number
- CN103632946B CN103632946B CN201210313464.9A CN201210313464A CN103632946B CN 103632946 B CN103632946 B CN 103632946B CN 201210313464 A CN201210313464 A CN 201210313464A CN 103632946 B CN103632946 B CN 103632946B
- Authority
- CN
- China
- Prior art keywords
- full
- silicide metal
- gate
- area
- metal gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 161
- 239000002184 metal Substances 0.000 title claims abstract description 158
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 104
- 238000000034 method Methods 0.000 title claims abstract description 90
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 230000008569 process Effects 0.000 claims abstract description 34
- 238000000137 annealing Methods 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 12
- WURBVZBTWMNKQT-UHFFFAOYSA-N 1-(4-chlorophenoxy)-3,3-dimethyl-1-(1,2,4-triazol-1-yl)butan-2-one Chemical compound C1=NC=NN1C(C(=O)C(C)(C)C)OC1=CC=C(Cl)C=C1 WURBVZBTWMNKQT-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 229910005883 NiSi Inorganic materials 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 238000004151 rapid thermal annealing Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种全硅化物金属栅的形成方法，包括：提供衬底，所述衬底具有第一区域和第二区域，第一区域表面具有第一栅电极，所述第二区域表面具有第二栅电极，所述衬底表面还具有与第一栅电极顶面和第二栅电极顶面齐平的介质层；刻蚀第一区域的介质层，暴露出第一栅电极的部分侧壁；沉积金属层，所述金属层覆盖第一栅电极的顶面和侧壁、第二栅电极的顶面以及介质层表面；退火处理第一栅电极和第二栅电极，分别形成第一全硅化物金属栅和第二全硅化物金属栅，所述第一全硅化物金属栅的金属含量和第二全硅化物金属栅中金属含量不同。所述全硅化物金属栅的形成方法能够在衬底上一次形成多个具有不同功函数的全硅化物金属栅，工艺步骤简单。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种全硅化物金属栅的形成方法。
背景技术
在超高速MOS大规模集成电路中为降低源/漏电极和栅极的薄膜电阻和寄生电阻，采用了自对准硅化物（salicide）工艺。在自对准技术中，在由形成于半导体衬底上的杂质扩散层构成的MOSFET的源、漏区域和由多晶硅构成的栅极上，形成金属与半导体例如硅（Si）的反应生成物即金属硅化物。在MOS器件中，经常采用金属硅化物来得到良好的低电阻接触。金属硅化物可以用来提供位于金属线和衬底接触区域之间的接触面，例如多晶硅栅极、硅衬底上的源极和漏极。
全硅化物(FUSI)金属栅具有功函数调制范围大、与CMOS工艺兼容性好等优点，而被认为是很有发展前景的一种金属栅技术。由于每种金属对应于在MOS器件中都会有独特的功函数，所述功函数是影响器件阈值电压的关键材料参数。所述功函数是指将固相原子中电子从费米能级移动到价带所需的能级。理想地，在NMOS区域中金属栅的费米能级值在硅的导带附近，而在PMOS区域中的金属栅的费米能级值在硅的价带附近。因此，现有技术通常使用含有不同金属的双金属栅极。
请参考公开号为US6846734B2的美国专利文件中，介绍了一种形成双金属栅的方法，为具有不同阈值电压的PMOS和NMOS晶体管形成了全硅化物金属栅。但是这种方法工艺非常复杂，其中多次的沉积和刻蚀工艺会影响产品的性能。
发明内容
本发明解决的问题是提供一种全硅化物金属栅的形成方法，所述方法工艺步骤简单，可以在衬底上一次形成多个具有不同功函数的全硅化物金属栅。
为解决上述问题，本发明提供了一种全硅化物金属栅的形成方法，包括：提供衬底，所述衬底具有第一区域和第二区域，第一区域表面具有第一栅电极，所述第二区域表面具有第二栅电极，所述衬底表面还具有与第一栅电极顶面和第二栅电极顶面齐平的介质层；刻蚀第一区域的介质层，暴露出第一栅电极的部分侧壁；在衬底表面沉积金属层，所述金属层覆盖第一栅电极的顶面和侧壁、第二栅电极的顶面以及介质层表面；退火处理第一栅电极和第二栅电极，分别形成第一全硅化物金属栅和第二全硅化物金属栅，所述第一全硅化物金属栅的金属含量和第二全硅化物金属栅中金属含量不同。
优选的，所述第一栅电极和第二栅电极的材料为多晶硅，所述介质层的材料包括SiO2或SiON。
优选的，所述第一栅电极和衬底之间具有栅介质层，所述第二栅极和衬底之间具有栅介质层，所述栅介质层的材料是SiON、SiO2或高K介质。
优选的，所述第一栅电极为第一MOS器件的栅电极，所述第二栅电极为第二MOS器件的栅电极。
优选的，在刻蚀第一区域的介质层之前，在衬底表面形成覆盖层，所述覆盖层覆盖第二区域。
优选的，还包括：刻蚀第二区域的介质层，暴露出第二栅电极的部分侧壁；且暴露出的第二栅电极的侧壁面积与暴露出的第一栅电极的侧壁面积大小不同。
优选的，所述暴露出的第二栅极的侧壁面积大于暴露出的第一栅电极侧壁面积或者暴露出的第一栅极的侧壁面积大于暴露出的第二栅电极的侧壁面积。
优选的，在刻蚀第二区域的介质层之前，在衬底表面形成覆盖层，所述覆盖层覆盖第一区域。
优选的，所述第一栅电极侧壁具有侧墙，所述第二栅电极侧壁具有侧墙；所述侧墙材料是SiON、SiO2、SiCN或BN。
优选的，刻蚀第一区域介质层的同时也刻蚀第一栅极侧壁的侧墙。
优选的，刻蚀第二区域介质层的同时也刻蚀第二栅极侧壁的侧墙。
优选的，所述覆盖层的材料是光刻胶。
优选的，所述金属层包括Ni、Ta、Ti、W、Co、Pt或Pd中的一种或一种以上金属元素。
优选的，所述金属层包括NiPt层以及覆盖在NiPt层上的TiN层，所述金属层形成工艺是物理气相沉积，NiPt层的厚度范围是TiN层的厚度范围是
优选的，所述第一全硅化物金属栅材料包括NiSi、Ni2Si或Ni3Si，Ni与Si的摩尔比例大于1.5:1；所述第二全硅化物金属栅材料为NiSi，Ni与Si的摩尔比例为1:1。
优选的，沉积金属层之前去除所述覆盖层。
优选的，所述退火处理包括：进行第一次快速热退火，所述第一次快速热退火发生在N2、He或Ar气体环境中，温度范围为200℃~300℃，退火时间30秒~150秒；进行第二次快速热退火，所述第二次快速热退火发生在N2、He或Ar气体环境中，温度为800℃~900℃，退火时间5秒~15秒。
优选的，在第一次和第二次热退火之间，去除金属层。
优选的，在形成第一全硅化金属栅和第二全硅化物金属栅之后去除衬底表面的介质层。
优选的，去除刻蚀后剩余的侧墙，并且在衬底表面形成新的侧墙，所述侧墙覆盖第一全硅化物金属栅和第二全硅化物金属栅侧壁，所述侧墙材料是SiON、SiO2、SiCN或BN。
与现有技术相比，本发明具有以下优点：
本发明的技术方案，在具有第一栅极和第二栅极的衬底上形成全硅化物金属栅，步骤简单，能够一次形成一个或多个具有不同功函数的全硅化物金属栅。本发明利用覆盖层限定不被刻蚀的区域，通过刻蚀未被覆盖区域的介质层使衬底上的栅电极分别暴露出不同大小的侧壁面积。在衬底第二区域的第二栅电极表面形成覆盖层之后刻蚀未被覆盖的第一区域的介质层，暴露出第一栅电极的部分侧壁。去除覆盖层之后，在衬底表面覆盖金属层，通过退火处理所述第一栅电极和第二栅电极，形成第一全硅化物金属栅和第二全硅化物金属栅。其中，由于第一栅电极的部分侧壁暴露，在沉积金属层之后，第一栅电极与金属层的接触面为部分侧壁和顶面，而第二栅电极的接触面仅为顶面，所以第一栅电极与金属层的接触面积大于第二栅电极与金属层的接触面积。对两个栅电极进行同时退火处理，在这个过程中，与金属层接触面积较大的第一栅电极中扩散进入的金属原子数目大于第二栅电极中扩散进入的金属原子数目，所以退火处理结束后，形成的第一全硅化物金属栅中金属原子的比例大于第二全硅化物金属栅中金属原子的比例。
进一步的，本发明的技术方案可以通过调整暴露出的第一栅电极的侧壁面积大小来调节所形成的第一全硅化物金属栅的功函数。调节第一栅电极侧壁暴露面积的同时也相应改变了第一栅电极与后期形成的金属层的接触面积，从而在退火处理后形成的第一全硅化物金属栅中的金属比例也会相应改变，从而调整全硅化物金属栅的功函数。
进一步的，本发明的技术方案也同时可以调整形成的第二全硅化物金属栅的功函数。将第一区域表面形成覆盖层之后刻蚀第二区域的介质层，暴露出第二栅电极的部分侧壁。通过调整暴露的侧壁面积，同样可以调整最终形成的第二全硅化物金属栅的功函数。
本发明的技术方案，可以根据实际电路中不同器件对于功函数的不同要求，分别调整各个区域栅电极侧壁的暴露面积之后，通过同时的退火工艺形成满足要求的具有不同功函数的全硅化物金属栅。这就并且避免了现有技术中制作含有不同金属的全硅化物金属栅电极需要进行多次的沉积和刻蚀步骤，减少了刻蚀工艺对产品的损伤，使得最终形成的产品良品率高，性能稳定。
附图说明
图1至图11是本发明形成全硅化物金属栅极的剖面示意图。
具体实施方式
如背景技术中所述，现有技术中为了满足NMOS和PMOS对于功函数的不同要求，通常使用含有不同金属的双金属栅极。这种方法需要对NMOS和PMOS分别采用两种不同的金属，工艺复杂，需要进行多次的沉积刻蚀工艺，容易对器件造成刻蚀损伤，影响器件的性能。
研究发现，通过调整全硅化物中金属与硅的摩尔比例，可以调节全硅化物金属栅的功函数，从而得到对NMOS和PMOS都适合的阈值电压。
为此，本发明的实施例公开了一种全硅化物金属栅的形成方法，所述方法工艺步骤简单，同时在衬底的不同区域上分别形成功函数符合器件要求的全硅化物金属栅。
下面结合附图，通过具体实施例，对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明的可实施方式的一部分，而不是其全部。根据这些实施例，本领域的普通技术人员在无需创造性劳动的前提下可获得的所有其它实施方式，都属于本发明的保护范围。
请参考图1，提供衬底100，所述衬底100具有第一区域110和第二区域120，且衬底还具有隔离结构103、102和101，在所述衬底100表面形成有栅介质层300，在栅介质层300表面形成有栅电极层400。
本实施例中，所述衬底100的材料是硅。在本发明的其他实施例中，衬底100也可以是本领域技术人员公知的半导体衬底类型，例如砷化镓、锗化硅或绝缘体上硅。所述衬底100为后续工艺提供了平台。所述衬底上具有第一区域110和第二区域120，在后续工艺中，将在两个区域形成不同的半导体器件。
本实施例中，隔离结构103、102和101的形成工艺是浅沟道隔离（STI）。利用光刻技术在衬底100表面形成图形化硬掩膜层结构，所述硬掩膜结构包括氧化硅层及覆盖在氧化硅层之上的氮化硅层。利用离子刻蚀工艺将硬掩膜层未覆盖的区域刻蚀出沟槽后采用高压CVD工艺沉积SiO2填充沟槽，之后再通过化学机械研磨去除掩膜层表面的SiO2，以氮化硅层为终止层，形成平坦表面；最后去除氮化硅层。采用上述工艺形成了隔离结构103、102和101。在本发明的其他实施例中，也可以通过局部场氧化工艺形成所述隔离结构103、102和101。所述局部场氧化工艺为本领域技术人员的公知技术，在此不作详述。本发明的其他实施例中，在形成隔离结构之前，可以在第一区域110形成N型掺杂阱，在第二区域120形成P型掺杂阱。
所述栅介质层300形成于衬底100和隔离结构103、102和101的表面。形成所述栅介质层300的工艺可以是化学气相沉积（CVD）、物理气相沉积（PVD）、原子层沉积（ALD）或其他本领域技术人员公知的其他工艺。所述栅介质层的材料可以是SiON、SiO2或者高K介质，本发明的实施例中采用的栅介质层材料为高K介质，包括HfO2、ZrO2或者HfSiO2等本领域技术人员公知的高K材料。
所述栅电极层400材料为多晶硅。
请参考图2，在衬底100的第一区域110形成具有栅极结构210的PMOS结构，在衬底100的第二区域120形成具有栅极结构220的NMOS结构。
所述栅极结构210和栅极结构220的形成工艺是反应离子刻蚀。在栅极层400（如图1所示）表面形成硬掩膜层之后，再在所述硬掩膜层表面形成图形化光刻胶层，以所述光刻胶层为掩膜刻蚀所述硬掩膜层。然后以硬掩膜层作为掩膜通过反应离子刻蚀工艺依次刻蚀栅电极层400（如图1所示）和栅介质层300（如图1所示），形成PMOS和NMOS的栅极结构210和220。所述PMOS的栅极结构210包括衬底100表面的栅介质层211和栅介质层211表面的第一栅电极212。所述NMOS的栅极结构220包括衬底100表面的栅介质层221和栅介质层221表面的第二栅电极222。所述第一栅电极212和第二栅电极222的顶面齐平。在本发明的其他实施例中，也可以在第一区域110形成NMOS，在第二区域120形成PMOS，或者在两个区域形成其他的器件结构。
本实施例中，在形成栅极结构之后，在栅极结构210侧壁以及衬底表面形成侧墙213和214，在栅极结构220侧壁以及衬底表面形成侧墙223和224。所述侧墙的材料包括SiON、SiO2、SiCN或BN。在后续的工艺中，通过调节所述侧墙来调整全硅化物中金属的摩尔比例。
在形成所述栅极结构之后，还可以在栅极结构210和220两侧的半导体衬底内形成源极区和漏极区（未示出），并在源极区和漏极区内形成金属硅化物层。第一区域110的源极区和漏极区具有金属硅化物层111和112，第二区域120的源极区和漏极区具有金属硅化物层121和122。本实施例中，所述金属硅化物层111、112和121、122的材料是NiSi，在本发明其他的实施例中也可以是TiSi2等其他金属硅化物。
形成所述侧墙、源极区、漏极区和金属硅化物层的工艺和步骤均为本领域技术人员的公知技术，在此不作详细叙述。
请参考图3，在衬底上形成介质层200。
所述介质层200的沉积工艺可以是化学气相沉积（CVD），所述介质层的材料包括SiO2或SiON。所述介质层高度与栅极结构210和220齐平，并且暴露出第一栅电极212和第二栅电极222的顶面。
请参考图4，在衬底表面形成覆盖第二区域的覆盖层300。
具体的，所述覆盖层300覆盖衬底的第二区域120及所述第二区域120上形成的NMOS结构以及介质层200的部分，不影响第一区域110以及在所述第一区域110区域形成的PMOS结构。所述覆盖层300的材料为光刻胶，容易在后续工艺中被去除。在本发明的其他实施例中，也可以采用氮化硅等材料，后续再通过刻蚀工艺去除。
以所述覆盖层300作为掩膜层，在后续刻蚀工艺中保护所覆盖的栅极结构220。所述覆盖层300作为掩膜层，限定了不被刻蚀的区域。
请参考图5，刻蚀衬底上未被覆盖的第一区域110的介质层200以及侧墙213（如图4所述）和214（如图4所述），暴露出第一栅电极212的部分侧壁。
具体的，本实施例采用湿法刻蚀工艺刻蚀未被覆盖的介质层200和PMOS的侧墙，本实施中所述侧墙213（如图4所述）和214（如图4所述）被刻蚀后形成的侧墙213a和214a的高度大于刻蚀后的介质层的高度。在本发明的其他实施例中，也可以采用其他合适的干法刻蚀、湿法刻蚀或两者结合的方法。本实施例中，介质层200与侧墙213（如图4所述）和214（如图4所述）选取不同的材料，所以在刻蚀过程中具有不同的刻蚀速率。采用湿法刻蚀的过程中，通过选取合适的刻蚀溶液，使得侧墙的刻蚀速率低于介质层的刻蚀速率，并且不会对栅电极212造成损伤。刻蚀完成后，形成的侧墙213a和214a的高度大于所述区域110表面的介质层厚度，暴露出第一栅电极212的部分侧壁，栅电极212没有变化。在本发明的其他实施例中，所述暴露的侧壁面积可以根据实际电路中需要的功函数大小作相应的调整。在本发明的其他实施例中，也可以首先选择只能对介质层进行刻蚀的溶液，将介质层刻蚀到一定厚度之后，再用另一种只能对侧墙材料进行刻蚀的刻蚀溶液将侧墙刻蚀到与介质层相同的高度。之后在对介质层进行刻蚀，暴露出部分未被刻蚀的侧墙。通过调节侧墙213a和214a的高度可以调节第一栅电极212暴露的表面积。
请参考图6，去除覆盖层300。
具体的在对第一区域110的介质层进行刻蚀并形成侧墙213a和214a之后，去除掉覆盖层300，本实施例中覆盖层为光刻胶，所以可以直接采用灰化工艺去除。本发明的其他实施例中，采用氮化硅等材料，需要在第一区域110表面覆盖光刻胶作为刻蚀阻挡层后，对第二区域120的覆盖层进行刻蚀去除，然后再采用灰化工艺去除掉区域110上的光刻胶层。
请参考图7，在衬底表面沉积金属层500，所述金属层500覆盖于介质层220及栅极结构210和220的表面。
具体的，所述金属层500的材料包括Ni、Ta、Ti、W、Co、Pt或Pd中的一种或一种以上金属元素。本发明的实施例中，所述金属层包括NiPt层和沉积在NiPt层上的TiN层，以形成镍基的全硅化物。由于镍没有线宽效应，具有较低的硅消耗和热预算以及较低的接触电阻，镍硅化物可以是Ni2Si、NiSi或NiSi2中的任何一种或者任意两种或三种的组合。所以镍基的全硅化物被广泛应用于NMOS和PMOS中的全硅化物金属栅。通过控制全硅化物金属栅中Ni的成分比例，可以调节全硅化物金属栅的功函数，从而得到对NMOS和PMOS都适合的阈值电压。
其中TiN层起到覆盖保护的作用，防止NiPt层在退火过程中氧化。而NiPt与Si反应形成硅化物，这里使用的NiPt与纯Ni相比，掺杂少量的Pt，所形成的NiSi更加稳定，可以有效减少器件的漏电流，形成性能良好的器件。
本实施例中，所述金属层500形成工艺是物理气相沉积（PVD）。其中NiPt层的厚度范围是TiN层的厚度范围是
请参考图8，退火处理第一栅电极212（如图7所示）和第二栅电极222（如图7所示），分别形成第一全硅化物金属栅212a和第二全硅化物金属栅222a，所述第一全硅化物金属栅的金属含量和第二全硅化物金属栅中金属含量不同。
具体的，本实施例中采用的退火工艺是快速退火工艺（RTA），RTA工艺的优点是热均匀度好并且减小了工艺所需的热预算。镍硅化物的反应过程是通过镍原子的扩散完成的，因此不会有源漏和栅极之间的短路。本实施例包括第一次退火工艺和第二次退火工艺，在两次退火过程之间去除金属层500（如图7所示），所述两次退火均在在N2、He或Ar气体环境中进行。第一次快速热退火工艺，退火温度范围为200℃~300℃，退火时间30秒~150秒。在第一次的低温退火状态下，首先栅极材料的多晶硅部分反应生成高阻的Ni2Si。由于第一栅电极212（如图7所示）与金属层的接触面为侧面和顶面，而第二栅电极222（如图7所示）与金属层的接触面仅为顶面，所以第一栅电极212与金属层的接触面积大于第二栅电极222与金属层的接触面积，有更多的镍原子会扩散进入第一栅电极212中，与更多的硅产生反应。所以第一次退火之后第一栅电极212中Ni2Si的比例远大于栅极222中Ni2Si的比例。随后利用湿法刻蚀的方法，去除金属层500（如图7所示），包括未反应的NiPt层和TiN层。再进行第二次快速热退火工艺，退火温度为800℃~900℃，退火时间5秒~15秒。第二次退火过程中，温度比第一次退火的温度更高。栅电极中的镍原子继续扩散，随着温度的升高，栅电极材料出现低阻的NiSi。由于第一栅电极212中镍金属的比例较大，最终形成的栅极材料中包括NiSi、Ni2Si或Ni3Si中的一种或多种物质，而第二栅电极222中由于Ni的含量较低，最终形成的栅极材料为单相的NiSi。在两次退火之后，最终形成了第一全硅化物金属栅电极212a和第二全硅化物金属栅电极222a。在第一全硅化物金属栅电极212a中，Ni与Si的摩尔比大于1.5:1；在第二全硅化物金属栅电极222a中，Ni与Si的摩尔比为1:1。全硅化物中，不同的金属比例会形成不同的功函数，所以本实施例中形成的全硅化物金属栅极212a与222a具有不同的功函数，两者的功函数差为0.5eV~0.8eV。在本发明的实施例中，可以通过调整侧墙213a和214a的高度来调整第一栅电极212与金属层500的接触面积，从而调整最终形成的212a中金属的比例来调整全硅化物金属栅电极212a和222a之间的功函数差。
在本发明的其他实施例中，也可以再利用本实施例中的方法调整形成的第二全硅化物金属栅的功函数。将第一区域110表面形成覆盖层之后刻蚀第二区域120的介质层，暴露出第二栅电极222的部分侧壁。通过调整暴露的侧壁面积，同样可以调整最终形成的第二全硅化物金属栅的功函数。
在本发明的其他实施例中，衬底上具有一个或多个栅电极，分别暴露其中的一个或多个栅电极的侧壁，分别调整栅电极侧壁的暴露面积，最终可以形成一个或多个具有不同功函数的全硅化物金属栅。
请参考图9，去除介质层200（图8所示）。
在形成全硅化金属栅极之后，将介质层200去除，暴露出衬底100以及栅极结构210和220。
请参考图10，去除栅极结构210的侧墙213a和214a（如图9所示）以及栅极结构220的侧墙223和224（如图9所示）。
在本发明的实施例中，可以根据后续工艺步骤的需要去除原有的侧墙213a、214a、223和224，在栅极结构表面形成新的侧墙或其他结构。
请参考图11，形成栅极结构210的侧墙213b和214b以及栅极结构220的侧墙223b和224b。
本发明的实施例通过刻蚀介质层和侧墙的方法，暴露出栅电极的侧壁，通过调整不同栅电极与金属层的接触面积，从而调整形成的全硅化物金属栅中金属的比例。暴露出的栅电极侧壁面积大的，最终形成的全硅化物金属栅中金属的比例也较大。在调整好侧壁暴露面积的一个或多个栅电极表面沉积金属层，通过退火处理，同时形成具有不同功函数的全硅化物金属栅，步骤简单。与分别形成多个含有不同金属的全硅化物金属栅相比，减少了沉积和刻蚀的工艺次数，并且降低了多次刻蚀工艺对器件表面的损伤，能够提高器件性能的稳定性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (18)
1.一种全硅化物金属栅的形成方法，其特征在于，包括：
提供衬底，所述衬底具有第一区域和第二区域，第一区域表面具有第一栅电极，所述第二区域表面具有第二栅电极，所述衬底表面还具有与第一栅电极顶面和第二栅电极顶面齐平的介质层；
刻蚀第一区域的介质层，暴露出第一栅电极的部分侧壁；
刻蚀第二区域的介质层，暴露出第二栅电极的部分侧壁，且暴露出的第二栅电极的侧壁面积与暴露出的第一栅电极的侧壁面积大小不同；
在衬底表面沉积金属层，所述金属层覆盖第一栅电极的顶面和侧壁、第二栅电极的顶面和侧壁以及介质层表面；
退火处理第一栅电极和第二栅电极，分别形成第一全硅化物金属栅和第二全硅化物金属栅，所述第一全硅化物金属栅的金属含量和第二全硅化物金属栅中金属含量不同。
2.根据权利要求1所述的全硅化物金属栅的形成方法，其特征在于，所述第一栅电极和第二栅电极的材料为多晶硅，所述介质层的材料包括SiO2或SiON。
3.根据权利要求1所述的全硅化物金属栅的形成方法，其特征在于，所述第一栅电极和衬底之间具有栅介质层，所述第二栅极和衬底之间具有栅介质层，所述栅介质层的材料是SiON、SiO2或高K介质。
4.根据权利要求1所述的全硅化物金属栅的形成方法，其特征在于，所述第一栅电极为第一MOS器件的栅电极，所述第二栅电极为第二MOS器件的栅电极。
5.根据权利要求1所述的全硅化物金属栅的形成方法，其特征在于，还包括：在刻蚀第一区域的介质层之前，在衬底表面形成覆盖层，所述覆盖层覆盖第二区域。
6.根据权利要求1所述的全硅化物金属栅的形成方法，其特征在于，还包括：在刻蚀第二区域的介质层之前，在衬底表面形成覆盖层，所述覆盖层覆盖第一区域。
7.根据权利要求1所述的全硅化物金属栅的形成方法，其特征在于，所述第一栅电极侧壁具有侧墙，所述第二栅电极侧壁具有侧墙；所述侧墙材料是SiON、SiO2、SiCN或BN。
8.根据权利要求7所述的全硅化物金属栅的形成方法，其特征在于，刻蚀第一区域介质层的同时也刻蚀第一栅极侧壁的侧墙。
9.根据权利要求7所述的全硅化物金属栅的形成方法，其特征在于，刻蚀第二区域介质层的同时也刻蚀第二栅极侧壁的侧墙。
10.根据权利要求5或6所述的全硅化物金属栅的形成方法，其特征在于，所述覆盖层的材料是光刻胶。
11.根据权利要求1所述的全硅化物金属栅的形成方法，其特征在于，所述金属层包括Ni、Ta、Ti、W、Co、Pt或Pd中的一种或一种以上金属元素。
12.根据权利要求1所述的全硅化物金属栅的形成方法，其特征在于，所述金属层包括NiPt层以及覆盖在NiPt层上的TiN层，所述金属层形成工艺是物理气相沉积，NiPt层的厚度范围是TiN层的厚度范围是
13.根据权利要求12所述的全硅化物金属栅的形成方法，其特征在于，所述第一全硅化物金属栅材料包括NiSi、Ni2Si或Ni3Si，Ni与Si的摩尔比例大于1.5:1；所述第二全硅化物金属栅电极材料为NiSi，Ni与Si的摩尔比例为1:1。
14.根据权利要求5或6述的全硅化物金属栅的形成方法，其特征在于，沉积金属层之前去除所述覆盖层。
15.根据权利要求1所述的全硅化物金属栅的形成方法，其特征在于，所述退火处理包括：进行第一次快速热退火，所述第一次快速热退火发生在N2、He或Ar气体环境中，温度范围为200℃～300℃，退火时间30秒～150秒；进行第二次快速热退火，所述第二次快速热退火发生在N2、He或Ar气体环境中，温度为800℃～900℃，退火时间5秒～15秒。
16.根据权利要求15所述的全硅化物金属栅的形成方法，其特征在于，在第一次和第二次热退火之间，去除金属层。
17.根据权利要求1所述的全硅化物金属栅的形成方法，其特征在于，还包括，在形成第一全硅化金属栅和第二全硅化物金属栅之后去除衬底表面的介质层。
18.根据权利要求8或9的全硅化物金属栅的形成方法，其特征在于，还包括，去除刻蚀后剩余的侧墙，并且在衬底表面形成新的侧墙，所述侧墙覆盖第一全硅化物金属栅和第二全硅化物金属栅侧壁，所述侧墙材料是SiON、SiO2、SiCN或BN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210313464.9A CN103632946B (zh) | 2012-08-29 | 2012-08-29 | 全硅化物金属栅的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210313464.9A CN103632946B (zh) | 2012-08-29 | 2012-08-29 | 全硅化物金属栅的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103632946A CN103632946A (zh) | 2014-03-12 |
| CN103632946B true CN103632946B (zh) | 2016-03-16 |
Family
ID=50213853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210313464.9A Active CN103632946B (zh) | 2012-08-29 | 2012-08-29 | 全硅化物金属栅的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103632946B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157576A (zh) * | 2014-08-26 | 2014-11-19 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864178B1 (en) * | 2002-07-25 | 2005-03-08 | Dongbu Electronics Co., Ltd. | Method of making a MOS transistor |
| CN101170127A (zh) * | 2006-10-23 | 2008-04-30 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173347A (ja) * | 2005-12-20 | 2007-07-05 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
2012
- 2012-08-29 CN CN201210313464.9A patent/CN103632946B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864178B1 (en) * | 2002-07-25 | 2005-03-08 | Dongbu Electronics Co., Ltd. | Method of making a MOS transistor |
| CN101170127A (zh) * | 2006-10-23 | 2008-04-30 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103632946A (zh) | 2014-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101027107B1 (ko) | 완전 변환된 반도체 금속 합금에 의한 금속 게이트ｍｏｓｆｅｔ | |
| US8836038B2 (en) | CMOS dual metal gate semiconductor device | |
| CN101661957B (zh) | 具有掺杂导电金属氧化物作为栅电极的cmos器件结构和方法 | |
| US8642471B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US9384986B2 (en) | Dual-metal gate CMOS devices and method for manufacturing the same | |
| US8377784B2 (en) | Method for fabricating a semiconductor device | |
| US20070296052A1 (en) | Methods of forming silicide regions and resulting MOS devices | |
| JP5157450B2 (ja) | 半導体装置およびその製造方法 | |
| CN107968118A (zh) | 鳍式场效应管及其形成方法 | |
| US8178939B2 (en) | Interfacial barrier for work function modification of high performance CMOS devices | |
| KR20070085699A (ko) | Ｃｍｏｓ 소자의 자기 정렬된 이중 전규화물화 게이트 형성방법 | |
| CN103107091A (zh) | 一种半导体结构及其制造方法 | |
| JP2006344836A (ja) | 半導体装置及びその製造方法 | |
| WO2012071843A1 (zh) | 一种半导体结构及其制造方法 | |
| KR100722936B1 (ko) | 모스 전계효과 트랜지스터 및 그 제조방법 | |
| CN102655094B (zh) | 一种半导体结构及其制造方法 | |
| US9218975B2 (en) | Methods of forming a replacement gate structure having a gate electrode comprised of a deposited intermetallic compound material | |
| JP2006108355A (ja) | 半導体装置およびその製造方法 | |
| CN102683210B (zh) | 一种半导体结构及其制造方法 | |
| CN103632946B (zh) | 全硅化物金属栅的形成方法 | |
| CN102931066A (zh) | 金属栅堆叠结构的制作方法 | |
| CN108231584A (zh) | 环栅纳米线场效应晶体管及其制备方法 | |
| CN103094085B (zh) | Cmos形成方法 | |
| TWI490949B (zh) | 具有金屬閘極之電晶體及其製作方法 | |
| CN107591367A (zh) | 半导体结构的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |