CN104157576A - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN104157576A CN104157576A CN201410425331.XA CN201410425331A CN104157576A CN 104157576 A CN104157576 A CN 104157576A CN 201410425331 A CN201410425331 A CN 201410425331A CN 104157576 A CN104157576 A CN 104157576A
- Authority
- CN
- China
- Prior art keywords
- silicide layer
- metal silicide
- material layers
- gate material
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 110
- 239000002184 metal Substances 0.000 claims abstract description 110
- 239000000463 material Substances 0.000 claims abstract description 98
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 81
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000000243 solution Substances 0.000 claims description 9
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 6
- 229910021352 titanium disilicide Inorganic materials 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 3
- 230000008901 benefit Effects 0.000 abstract description 3
- 239000010936 titanium Substances 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 238000002955 isolation Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种半导体器件及其形成方法，其中半导体器件的形成方法包括：提供衬底；在所述衬底上形成栅极材料层；使所述栅极材料层的至少一部分转变为金属硅化物层；在至少部分栅极材料转变为金属硅化物层的步骤之后，刻蚀部分所述栅极材料层以形成栅极。所述半导体器件包括：衬底以及设于衬底中的源极和漏极，所述栅极结构还包括栅极结构，所述栅极结构包括栅极材料层以及位于所述栅极材料层表面的金属硅化物层，所述金属硅化物层由部分栅极材料层转变得到。本发明的有益效果在于，包括金属硅化物层的栅极具有较小的电阻值，进而在一定程度上减小了形成的半导体器件的功率消耗。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种半导体器件及其形成方法。
背景技术
通常的半导体器件包括衬底以及位于衬底表面的栅极结构，在栅极结构两侧的衬底中还形成有源极和漏极。
随着半导体器件的特征尺寸逐渐减小，市场对半导体器件的各方面要求相应的增长。例如：减小半导体器件的功率消耗。
因此，如何减小半导体器件的功率消耗，成为本领域技术人员亟待解决的技术问题。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以减小半导体器件的功率消耗。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括:
提供衬底；
在所述衬底上形成栅极材料层；
使所述栅极材料层的至少一部分转变为金属硅化物层；
在至少部分栅极材料转变为金属硅化物层的步骤之后，刻蚀部分所述栅极材料层以形成栅极。
可选的，使所述栅极材料层的至少一部分转变为金属硅化物层的步骤包括：
在所述栅极材料层的表面形成金属层；
对所述栅极材料层以及所述金属层进行第一热处理，使至少一部分金属层与栅极材料层反应，以形成所述金属硅化物层。
可选的，采用第一快速热退火工艺对所述栅极材料层以及所述金属层进行所述第一热处理，并使第一快速热退火工艺的退火温度在600～700摄氏度的范围内。
可选的，在第一热处理的步骤之后，使栅极材料层转变为金属硅化物层的步骤还包括：
在至少部分栅极材料转变为金属硅化物层的步骤之后，进行清洗以去除未反应的金属。
可选的，采用NH4OH溶液与H2O2溶液的混合溶液，和H2SO4溶液对所述部分转变为金属硅化物层的栅极材料层进行清洗。
可选的，清洗的步骤之后，使栅极材料层转变为金属硅化物层的步骤还包括：对所述部分转变为金属硅化物层的栅极材料层进行第二热处理。
可选的，第二热处理的步骤包括：采用第二快速热退火工艺对所述部分转变为金属硅化物层的栅极材料层进行第二热处理，并使第二快速热退火工艺的退火温度高于第一快速热退火工艺的退火温度。
此外，本发明还提供一种半导体器件，包括衬底以及设于衬底中的源极和漏极，所述半导体器件还包括：
位于衬底上的栅极结构，所述栅极结构包括栅极材料层以及位于所述栅极材料层表面的金属硅化物层，所述金属硅化物层由部分栅极材料层转变得到。
可选的，所述金属硅化物层为二硅化钨或者二硅化钛金属硅化物层。
可选的，所述栅极材料层的材料为多晶硅。
与现有技术相比，本发明的技术方案具有以下优点：
在所述衬底上形成栅极材料层，并使所述栅极材料层的至少一部分转变为金属硅化物层(polycide)，然后再刻蚀部分栅极材料以形成栅极，也就是说，形成的栅极的至少一部分为金属硅化物层材料的栅极。由于金属硅化物层的电阻值小于半导体材料，相对于现有的半导体材料的栅极，本发明至少部分为金属硅化物层的金属硅化物层栅极具有相对较小的电阻值，进而可以在一定程度上减小形成的半导体器件的功率消耗。
附图说明
图1至图7是本发明半导体器件的形成方法一实施例中各个步骤的结构示意图。
具体实施方式
随着半导体产业的发展，半导体器件的功率消耗需变得更低以顺应市场需求，减小栅极电阻是降低半导体器件的功耗的方法之一。
为了减小半导体器件的功率，本发明提供一种半导体器件的形成方法，包括以下步骤：提供衬底；在所述衬底上形成栅极材料层；使所述栅极材料层的至少一部分转变为金属硅化物层；在至少部分栅极材料转变为金属硅化物层的步骤之后，刻蚀部分所述栅极材料层以形成栅极。
通过上述步骤，使形成的栅极材料层的至少一部分转变为金属硅化物层(polycide)，然后刻蚀栅极材料层以形成栅极。由于金属硅化物层的电阻值小于现有技术中的半导体材料的电阻值，进而能够在整体上减小栅极的电阻值，通过降低栅极电阻金属硅化物层可以在一定程度上减小半导体器件的功率消耗。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
本实施例以形成平面功率MOSFET(Plannar Power MOSFET)器件的栅极为例。
首先参考图1，提供衬底100。在本实施例中，采用外延的方式形成所述衬底100。但是本发明对此不作任何限定。
在本实施例中，所述衬底100上还形成有栅极介质层101以及隔离结构102。在本实施例中，所述栅极介质层101以及隔离结构102的材料均为二氧化硅，但是此处为现有技术，本发明对此出也不作限定。
继续参考图1，在所述栅极介质层101上形成栅极材料层110。所述栅极材料层110用于在后续的步骤中被刻蚀进而形成平面功率MOSFET器件的栅极。
在本实施例中，所述栅极材料层110的材料为多晶硅(poly)。
然后，本发明使所述栅极材料层110的至少一部分转变为金属硅化物层，这样在后续步骤中经过刻蚀后形成的栅极的至少一部分也相应的为金属硅化物层，如前文所述，金属硅化物层的电阻值小于半导体材料的电阻值，因而有利于减小形成的平面功率MOSFET器件的功率消耗。
具体的，在本实施例中，使所述栅极材料层110的至少一部分转变为金属硅化物层包括以下步骤：
参考图2，在所述栅极材料层110上形成金属层200。所述金属层200用于在后续步骤中与所述栅极材料层110的至少一部分反应以形成所述金属硅化物层。
在本实施例中，所述金属层200的材料为钛(Ti)。钛可以在后续的步骤中与所述多晶硅材料的栅极材料层110反应形成二硅化钛(TiSi2)，所二硅化钛为金属硅化物层的一种。
但是需要说明的是，本发明对所述金属层200的材料并不作限定，所述金属层200的材料还可以是钨(W)，用于形成二硅化钨(WSi2)材料的金属硅化物层。
在本实施例中，可以采用溅射沉积的方式，在所述栅极材料层110上形成钛的金属层200。这种沉积方式通常适用于金属材料的沉积，并且沉积厚度容易控制，形成的金属层200也比较均匀。
但是本发明对是否必须采用溅射沉积不作限定，在本发明的其他实施例中也可以采用其他方式形成所述金属层200。
结合参考图3，对所述栅极材料层110以及所述金属层200进行第一热处理，使栅极材料层110的至少部分栅极材料与金属层200反应以形成金属硅化物层120，也就是使至少部分多晶硅材料与钛金属反应，进而形成二硅化钛(TiSi2)的金属硅化物层120。
在本实施例中，所述栅极材料层110的一部分转化为所述金属硅化物层120。但是在本发明的其他实施例中，也可以是全部的栅极材料层110均转化为金属硅化物层。
具体的，在本实施例中，可以采用第一快速热退火工艺(Rapid ThermalAnneal,RTA)的方式对所述栅极材料层110以及所述金属层200进行第一热处理。这种方式作用时间短，能够降低对半导体器件其他部分的影响。
进一步，在本实施例中，可以使所述第一快速热退火工艺的退火温度在600～700摄氏度的范围内。在此温度范围内能够有足够的温度使多晶硅与钛反应形成所述金属硅化物层120，同时也不至于过高导致对半导体器件的其他部分造成影响。
但是需要说明的是，以上温度数值范围仅为本实施例的一个示例，在实际操作中，可以根据实际情况对退火温度做出相应的调整。
在本实施例中，在经过所述第一快速热退火工艺之后，还包括以下步骤：对所述金属硅化物层120的表面进行清洗，这样做的目的在于，在上述的第一快速热退火工艺结束后，大部分的金属层200已经与栅极材料层110反应形成金属硅化物层120，但是仍然可能有部分金属层200未反应，对所述栅极材料层110进行清洗可以去除金属硅化物层120表面残留的金属。
在本实施例中，由于所述金属层为钛金属层，可以采用采用NH4OH溶液与H2O2溶液的混合溶液，和H2SO4溶液对所述金属硅化物层120进行清洗。但是上述的清洗试剂仅为本实施例针对钛金属层所采用，在具体操作时，应当根据实际情况，例如金属层的材料进行选择。
在本实施例中，在清洗的步骤之后，还包括以下步骤：
对所述部分转变为金属硅化物层的栅极进行第二热处理。其目的在于进一步降低上述的第一热处理之后形成的金属硅化物层120的电阻，因为在经过第一热处理形成金属硅化物层之后，所述金属硅化物层120的阻相可能仍然较高，主要原因可能是部分金属进入多晶硅后，还未与多晶硅相结合。本步骤的第二热处理能够使这些未完全反应结合的金属与多晶硅相结合，进而使原本较高阻相的金属硅化物层变为相对较低阻相的金属硅化物层。
在本实施例中，所述第二热处理可以采用第二快速热退火工艺。与上述的第一快速热退火工艺的原理相似，快速热退火工艺作用时间短，能够降低对半导体器件其他部分的影响。
进一步，可以使本步骤的第二快速热退火工艺的退火温度高于上述第一快速热退火工艺的退火温度，这样有利于使所述未反应的金属与多晶硅结合，进而进一步降低金属硅化物层的栅极的电阻。
具体的，由于本实施例中第一快速热退火工艺的退火温度在600～700摄氏度的范围内，所以可以使所述第二快速热退火工艺的退火温度在750～850摄氏度的范围内。
但是需要说明的是，上述参数仅为本实施例的一个示例，所述第二快速热退火工艺的退火温度可以根据实际情况进行相应的调整。参考图4至图7，在本实施例中，在形成所述金属硅化物层120之后，还包括以下步骤：
首先参考图4，在所述金属硅化物层120上形成隔绝层300，所述隔绝层300作为后续形成导电插塞时的刻蚀接触层。
在本实施例中，可以采用四乙基硅酸盐(TEOS)作为形成所述隔绝层300的反应物。但是本发明对此不作任何限定。
参考图5，在这之后，刻蚀部分所述隔绝层300、金属硅化物层120、栅极材料层110以及栅极介质层101，剩余的栅极材料层110以及金属硅化物层120作为所述平面功率MOSFET的栅极，同时形成露出衬底100的开口50。所述开口50用于在后续步骤中作为对衬底进行阱掺杂等工艺的工艺窗口。
如前文所述，金属硅化物层的电阻值相对半导体材料更小，也就是说所述栅极相对于现有技术中的半导体材料的栅极电阻值相对较小，进而整个平面功率MOSFET器件的功率消耗也能够在一定程度上变小。
继续参考图6，在本实施例中，在形成栅极之后还包括以下步骤：
在所述栅极(包括栅极材料层110、金属硅化物层120)以及栅极介质层101的侧壁形成侧墙103(spacer)。
在形成所述侧墙103之后，在所述衬底100中形成阱层131(well)，并在衬底中形成平面功率MOSFET器件的源极130。此时，衬底100的底部140(也就是图中衬底100的底端)为所述平面功率MOSFET器件的漏极。
参考图7，本实施例在形成平面功率MOSFET器件的源极130、漏极140后，在所述源极130上形成导电插塞104，并在所述导电插塞104与源极130之间形成接触层(图中未示出)。
在本实施例中，所述接触层的材料为钛或者氮化钛，所述接触层主要用于降低所述导电插塞的接触电阻。
在本实施例中，可以形成金属材料的导电插塞。此处为现有技术，本发明对此不作任何限定，也不再赘述。
此外，本发明还提供一种半导体器件，本实施例中的半导体器件为平面功率MOSFET器件，具体可以参考图7所示，所述半导体器件包括衬底100以及设于衬底100中的源极130和漏极(位于衬底100的底部140)，所述半导体器件还包括：
位于衬底100上的栅极结构，所述栅极结构包括栅极材料层1101以及位于所述栅极材料层110表面的金属硅化物层120，所述金属硅化物层由部分栅极材料层转变得到。
本实施例中的栅极结构包括栅极材料层110以及金属硅化物层120。由于金属硅化物层120的电阻值小于半导体材料的电阻值，因而整个栅极结构的电阻小于现有技术中半导体材料的栅极结构，进而可以达到进而减小整个半导体器件功率消耗的目的，整个MOSFET器件的功率消耗也能够在一定程度上变小。
本实施例中，所述栅极材料层110为半导体材料层，具体地，所述栅极材料层110为多晶硅。所述金属硅化物层120位于半导体材料层上，并与所述半导体材料层相接触。
在本实施例中，所述栅极材料层110为硅，所述金属硅化物层120的材料为二硅化钨(WSi2)。但是本发明对所述金属硅化物层120的材料并不作限定，所述金属硅化物层120还可以是二硅化钛等其他金属硅化物层材料。此外需要说明的是，所述半导体器件但不限于由上述的形成方法得到。
需要说明的是，上述实施例以平面功率MOSFET进行说明，但是本发明对此不作限制，本发明的技术方案还适用于鳍式场效应晶体管(FinFET，FinField-Effect Transistor)。本领域技术人员可以根据上述实施里进行相应地修改、变形和替换。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种半导体器件的形成方法，其特征在于，包括:
提供衬底；
在所述衬底上形成栅极材料层；
使所述栅极材料层的至少一部分转变为金属硅化物层；
在至少部分栅极材料转变为金属硅化物层的步骤之后，刻蚀部分所述栅极材料层以形成栅极。
2.如权利要求1所述的形成方法，其特征在于，使所述栅极材料层的至少一部分转变为金属硅化物层的步骤包括：
在所述栅极材料层的表面形成金属层；
对所述栅极材料层以及所述金属层进行第一热处理，使至少一部分金属层与栅极材料层反应，以形成所述金属硅化物层。
3.如权利要求2所述的形成方法，其特征在于，采用第一快速热退火工艺对所述栅极材料层以及所述金属层进行所述第一热处理，并使第一快速热退火工艺的退火温度在600～700摄氏度的范围内。
4.如权利要求2所述的形成方法，其特征在于，在第一热处理的步骤之后，使栅极材料层转变为金属硅化物层的步骤还包括：
在至少部分栅极材料转变为金属硅化物层的步骤之后，进行清洗以去除未反应的金属。
5.如权利要求4所述的形成方法，其特征在于，采用NH4OH溶液与H2O2溶液的混合溶液，和H2SO4溶液对所述部分转变为金属硅化物层的栅极材料层进行清洗。
6.如权利要求4所述的形成方法，其特征在于，清洗的步骤之后，使栅极材料层转变为金属硅化物层的步骤还包括：对所述部分转变为金属硅化物层的栅极材料层进行第二热处理。
7.如权利要求6所述的形成方法，其特征在于，第二热处理的步骤包括：采用第二快速热退火工艺对所述部分转变为金属硅化物层的栅极材料层进行第二热处理，并使第二快速热退火工艺的退火温度高于第一快速热退火工艺的退火温度。
8.一种半导体器件，包括衬底以及设于衬底中的源极和漏极，其特征在于，所述半导体器件还包括：
位于衬底上的栅极结构，所述栅极结构包括栅极材料层以及位于所述栅极材料层表面的金属硅化物层，所述金属硅化物层由部分栅极材料层转变得到。
9.如权利要求8所述的半导体器件，其特征在于，所述金属硅化物层为二硅化钨或者二硅化钛金属硅化物层。
10.如权利要求8所述的半导体器件，其特征在于，所述栅极材料层的材料为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410425331.XA CN104157576A (zh) | 2014-08-26 | 2014-08-26 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410425331.XA CN104157576A (zh) | 2014-08-26 | 2014-08-26 | 半导体器件及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104157576A true CN104157576A (zh) | 2014-11-19 |
Family
ID=51883050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410425331.XA Pending CN104157576A (zh) | 2014-08-26 | 2014-08-26 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104157576A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107677386A (zh) * | 2016-08-02 | 2018-02-09 | 中芯国际集成电路制造(上海)有限公司 | 用于温度测量的半导体结构和温度测量方法 |
| CN111199949A (zh) * | 2018-11-20 | 2020-05-26 | 南亚科技股份有限公司 | 半导体装置及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613654B1 (en) * | 1999-01-29 | 2003-09-02 | Micron Technology Inc | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers |
| US20050023620A1 (en) * | 1997-08-22 | 2005-02-03 | Micron Technology, Inc. | Titanium silicide boride gate electrode |
| US20070141839A1 (en) * | 2005-12-16 | 2007-06-21 | Dongbu Electronics Co., Ltd. | Method for fabricating fully silicided gate |
| US20090159994A1 (en) * | 2007-12-21 | 2009-06-25 | Park Young Tack | Semiconductor device and method of manufacturing the same |
| KR20100080161A (ko) * | 2008-12-31 | 2010-07-08 | 주식회사 동부하이텍 | 반도체소자 및 그 제조방법 |
| CN102263033A (zh) * | 2007-07-03 | 2011-11-30 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| CN103632946A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 全硅化物金属栅的形成方法 |
-
2014
- 2014-08-26 CN CN201410425331.XA patent/CN104157576A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050023620A1 (en) * | 1997-08-22 | 2005-02-03 | Micron Technology, Inc. | Titanium silicide boride gate electrode |
| US6613654B1 (en) * | 1999-01-29 | 2003-09-02 | Micron Technology Inc | Fabrication of semiconductor devices with transition metal boride films as diffusion barriers |
| US20070141839A1 (en) * | 2005-12-16 | 2007-06-21 | Dongbu Electronics Co., Ltd. | Method for fabricating fully silicided gate |
| CN102263033A (zh) * | 2007-07-03 | 2011-11-30 | 瑞萨电子株式会社 | 半导体器件的制造方法 |
| US20090159994A1 (en) * | 2007-12-21 | 2009-06-25 | Park Young Tack | Semiconductor device and method of manufacturing the same |
| KR20100080161A (ko) * | 2008-12-31 | 2010-07-08 | 주식회사 동부하이텍 | 반도체소자 및 그 제조방법 |
| CN103632946A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 全硅化物金属栅的形成方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107677386A (zh) * | 2016-08-02 | 2018-02-09 | 中芯国际集成电路制造(上海)有限公司 | 用于温度测量的半导体结构和温度测量方法 |
| CN111199949A (zh) * | 2018-11-20 | 2020-05-26 | 南亚科技股份有限公司 | 半导体装置及其制造方法 |
| US11094795B2 (en) | 2018-11-20 | 2021-08-17 | Nanya Technology Corporation | Semiconductor device and method for manufacturing the same |
| CN111199949B (zh) * | 2018-11-20 | 2021-12-17 | 南亚科技股份有限公司 | 半导体装置及其制造方法 |
| US11569369B2 (en) | 2018-11-20 | 2023-01-31 | Nanya Technology Corporation | Method for manufacturing a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8153492B2 (en) | Self-aligned V-channel MOSFET | |
| US20150079751A1 (en) | Fin field effect transistor with merged metal semiconductor alloy regions | |
| US20140027865A1 (en) | Mosfet gate and source/drain contact metallization | |
| CN102544098B (zh) | Mos晶体管及其形成方法 | |
| WO2011054009A2 (en) | Semiconductor device | |
| JP6926212B2 (ja) | ディープソースコンタクトを備えたパワーｍｏｓｆｅｔ | |
| CN108878529A (zh) | 半导体器件及其制造方法 | |
| CN104752205A (zh) | 半导体器件及其形成方法 | |
| CN104157576A (zh) | 半导体器件及其形成方法 | |
| US8829587B2 (en) | Flash memory device and manufacturing method of the same | |
| US7109116B1 (en) | Method for reducing dendrite formation in nickel silicon salicide processes | |
| CN105990341B (zh) | 半导体结构及其形成方法 | |
| CN102856179A (zh) | 半导体器件的形成方法 | |
| US8962431B2 (en) | Methods of forming metal silicide-comprising material and methods of forming metal silicide-comprising contacts | |
| US20120156873A1 (en) | Method for restricting lateral encroachment of metal silicide into channel region | |
| CN100590800C (zh) | 金属硅化物接触层的制造方法 | |
| US10651174B2 (en) | FinFET structure and fabricating method of gate structure | |
| CN104183488A (zh) | 一种FinFET半导体器件及其制备方法 | |
| KR101536174B1 (ko) | 산소 확산을 억제할 수 있는 반도체 소자 제조 방법 | |
| CN102468146B (zh) | 金属栅极的形成方法 | |
| CN102569048B (zh) | 自对准金属硅化物的形成方法 | |
| CN105990138A (zh) | 晶体管及其形成方法 | |
| CN104143515A (zh) | Mos晶体管的形成方法 | |
| CN104900662A (zh) | 半导体器件及其形成方法 | |
| CN106206306A (zh) | 鳍式场效应晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141119 |