CN102544098B - Mos晶体管及其形成方法 - Google Patents

Mos晶体管及其形成方法 Download PDF

Info

Publication number
CN102544098B
CN102544098B CN201010618284.2A CN201010618284A CN102544098B CN 102544098 B CN102544098 B CN 102544098B CN 201010618284 A CN201010618284 A CN 201010618284A CN 102544098 B CN102544098 B CN 102544098B
Authority
CN
China
Prior art keywords
side wall
semiconductor substrate
mos transistor
dielectric layer
sacrificial metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010618284.2A
Other languages
English (en)
Other versions
CN102544098A (zh
Inventor
钟汇才
梁擎擎
杨达
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010618284.2A priority Critical patent/CN102544098B/zh
Priority to PCT/CN2011/070695 priority patent/WO2012088779A1/zh
Priority to US13/143,591 priority patent/US8420492B2/en
Publication of CN102544098A publication Critical patent/CN102544098A/zh
Application granted granted Critical
Publication of CN102544098B publication Critical patent/CN102544098B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种MOS晶体管及其形成方法，所述MOS晶体管包括：半导体衬底；位于所述半导体衬底上的栅堆叠结构，所述栅堆叠结构包括依次位于所述半导体衬底上的栅介质层和栅电极；源区和漏区，位于所述栅堆叠结构两侧的半导体衬底中；牺牲金属侧墙，位于所述栅堆叠结构的侧壁，且具有张应力或压应力。本发明有利于降低等效氧化层厚度，增强器件一致性，提高载流子迁移率，增强器件性能。

Description

MOS晶体管及其形成方法
技术领域
本发明涉及半导体器件及半导体制造领域，特别涉及一种MOS晶体管及其形成方法。
背景技术
MOS晶体管的制造工艺包括前栅工艺(Gate-First)和后栅工艺(Gate-Last)。在32nm及其以下工艺节点中，具有低等效氧化物厚度(EOT，Equivalent Oxide Thickness)的高k材料的栅介质层和金属栅电极相结合的栅堆叠结构受到了广泛的应用。
由于自然氧化等因素，在高介电常数(高k)材料的栅介质层和半导体衬底之间通常会存在界面氧化层，界面氧化层本身的厚度约为因而使得使用高k材料和金属栅的MOS晶体管的栅介质层的等效氧化层厚度很难减小至1nm以下，阻碍了器件尺寸的进一步减小。
为了获得更小的等效氧化层厚度，现有技术采用置于高k材料的栅介质层和金属栅电极之间的牺牲金属层来去除界面氧化层中的氧元素，以降低栅堆叠结构的等效氧化层厚度，所述牺牲金属层的厚度一般采用钛(Ti)、钽(Ta)等。
图1示出了现有技术的一种MOS晶体管的剖面结构示意图。如图1所示，包括：半导体衬底10；形成在所述半导体衬底10中的隔离结构11，所述隔离结构11可以是浅沟槽隔离结构(STI，Shallow Trench Isolation)；形成在所述半导体衬底10上的栅堆叠结构12，所述栅堆叠结构12包括依次形成在半导体衬底10上的栅介质层12a、牺牲金属层12b和栅电极12c，所述栅介质层12a的材料为高k材料，所述牺牲金属层12b的材料为钛、钽等，所述栅电极12c的材料为金属及导电材料；形成在所述栅堆叠结构12两侧的半导体衬底10中的源区13和漏区14。此外，所述栅介质层12a下方以及半导体衬底10的表面还形成有界面氧化层10a。在经过退火及其他热工艺步骤之后，牺牲金属层12b将吸收并去除所述界面氧化层10a和栅介质层12a中的氧元素，从而降低整个MOS晶体管的栅介质层的等效氧化层厚度。
但是，上述方法中，牺牲金属层12b在吸收去除氧元素之后转变为金属氧化物，成为介质材料，因而也需计算至所述MOS晶体管的栅介质层的等效氧化层厚度中，导致等效氧化层厚度增加；此外，牺牲金属层12b可能并未完全转变为金属氧化物，如界面氧化层10a中的氧元素不足以使牺牲氧化层12b完全转变为绝缘的金属氧化物，导致不同器件之间的功函数(work function)和等效氧化物厚度都不同，使得不同器件之间的阈值电压等性能参数的一致性(uniformity)较差。而且上述方法并不能对MOS晶体管产生应力，无法提高载流子迁移率等器件性能。
发明内容
本发明解决的问题是现有技术无法有效的降低等效氧化层厚度、器件性能的一致性较差、无法提高器件性能的问题。
为解决上述问题，本发明提供了一种MOS晶体管，包括：
半导体衬底；
位于所述半导体衬底上的栅堆叠结构，所述栅堆叠结构包括依次位于所述半导体衬底上的栅介质层和栅电极；
源区和漏区，位于所述栅堆叠结构两侧的半导体衬底中；
还包括：
牺牲金属侧墙，位于所述栅堆叠结构的侧壁，且具有张应力或压应力。
可选的，所述MOS晶体管为NMOS晶体管，所述牺牲金属侧墙具有张应力。
可选的，所述牺牲金属侧墙的材料为铝、铬、锆或它们的氧化物。
可选的，所述MOS晶体管为PMOS晶体管，所述牺牲金属侧墙具有压应力。
可选的，所述牺牲金属侧墙的材料为铝、钽或锆或它们的氧化物。
可选的，所述MOS晶体管还包括：
L型侧墙，位于所述牺牲金属侧墙与所述栅堆叠结构和半导体衬底之间。
可选的，所述MOS晶体管还包括：
介质侧墙，位于所述半导体衬底上、所述牺牲金属侧墙的外围侧壁上。
可选的，所述MOS晶体管还包括：
L型侧墙，位于所述介质侧墙和所述牺牲金属侧墙之间，以及所述牺牲金属侧墙和半导体衬底之间。
为解决上述问题，本发明提供了一种MOS晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成栅堆叠结构，所述栅堆叠结构包括依次位于所述半导体衬底上的栅介质层和栅电极；
在所述栅堆叠结构的侧壁上形成牺牲金属侧墙，所述牺牲金属侧墙具有张应力或压应力；
在所述栅堆叠结构两侧的半导体衬底中形成源区和漏区。
可选的，所述在所述栅堆叠结构的侧壁上形成牺牲金属侧墙包括：
形成金属层，覆盖所述半导体衬底的表面和所述栅堆叠结构的表面和侧壁；
对所述金属层进行各向异性刻蚀，去除所述半导体衬底表面和栅堆叠结构表面的金属层，在所述栅堆叠结构的侧壁上形成所述牺牲金属侧墙。
可选的，在形成所述金属层之前还包括：
形成隔离介质层，覆盖所述半导体衬底的表面和栅堆叠结构的表面和侧壁，所述金属层形成于所述隔离介质层之上；
在对所述金属层进行各向异性刻蚀之后，还包括：
对所述隔离介质层进行各向异性刻蚀，去除所述栅堆叠结构和半导体衬底表面的隔离介质层，在所述牺牲金属侧墙与栅堆叠结构和半导体衬底之间形成L型侧墙。
可选的，所述MOS晶体管为NMOS晶体管，所述金属层具有张应力。
可选的，所述金属层的材料为铝、铬、锆。
可选的，所述MOS晶体管为PMOS晶体管，所述金属层具有压应力。
可选的，所述金属层的材料为铝、钽或锆。
可选的，在形成所述牺牲金属侧墙之后，形成所述源区和漏区之前，所述MOS晶体管的形成方法还包括：
在所述半导体衬底上、所述牺牲金属侧墙的外围侧壁上形成介质侧墙。
本发明还提供了一种MOS晶体管的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口，所述开口底部暴露出所述半导体衬底，所述开口两侧的半导体衬底中形成有源区和漏区；
在所述开口的侧壁上形成牺牲金属侧墙，所述牺牲金属侧墙具有张应力或压应力；
形成栅介质层，覆盖所述牺牲金属侧墙和所述开口底部的半导体衬底；
在所述开口中填充栅电极。
可选的，所述在所述开口的侧壁上形成牺牲金属侧墙包括：
形成金属层，覆盖所述介质层的表面和所述开口的底部和侧壁；
对所述金属层进行各向异性刻蚀，去除所述介质层表面和开口底部的金属层，在所述开口侧壁上形成所述牺牲金属侧墙。
可选的，所述MOS晶体管为NMOS晶体管，所述金属层具有张应力。
可选的，所述金属层的材料为铝、铬、锆。
可选的，所述MOS晶体管为PMOS晶体管，所述金属层具有压应力。
可选的，所述金属层的材料为铝、钽或锆。
可选的，在形成所述金属层之前，所述MOS晶体管的形成方法还包括：
形成隔离介质层，覆盖所述介质层的表面和所述开口的底部和侧壁，所述金属层形成于所述隔离介质层之上；
在对所述金属层进行各向异性刻蚀形成所述牺牲金属侧墙之后，还包括：
对所述隔离介质层进行刻蚀，去除所述介质层表面和开口底部的隔离介质层，在所述牺牲金属侧墙与所述介质层和半导体衬底之间形成L型侧墙。
与现有技术相比，本发明的技术方案有如下优点：
本技术方案在栅堆叠结构的侧壁上形成牺牲金属侧墙，以吸收和去除栅堆叠结构中的氧元素，避免了现有技术可能导致等效氧化层厚度增加、器件性能的一致性较差的问题。而且本技术方案的牺牲金属侧墙还具有应力，有利于提高MOS晶体管的载流子迁移率，改善器件性能。
进一步的，本技术方案可以同时适用于前栅工艺和后栅工艺，便于工艺集成，工业可用性强。
附图说明
图1是现有技术的一种MOS晶体管的剖面图；
图2是本发明MOS晶体管的形成方法的第一实施例的流程示意图；
图3至图9是本发明MOS晶体管的形成方法的第一实施例的中间结构的剖面图；
图10是本发明MOS晶体管的形成方法的第二实施例的流程示意图；
图11至图16是本发明MOS晶体管的形成方法的第二实施例的中间结构的剖面图。
具体实施方式
现有技术中的MOS晶体管中，为了达到较小的等效氧化层厚度，在栅介质层和栅电极之间形成牺牲金属层，以吸收和去除界面氧化层以及栅介质层中的氧元素，但是所述牺牲金属层吸收氧元素被氧化后形成金属氧化物介质层，不仅导致等效氧化层厚度增加，而且会影响MOS晶体管的功函数。
本技术方案在栅堆叠结构的侧壁上形成牺牲金属侧墙，以吸收和去除栅堆叠结构中的氧元素，避免了现有技术可能导致等效氧化层厚度增加、器件性能的一致性较差的问题。而且本技术方案的牺牲金属侧墙还具有应力，有利于提高MOS晶体管的载流子迁移率，改善器件性能。
进一步的，本技术方案可以同时适用于前栅工艺和后栅工艺，便于工艺集成，工业可用性强。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
第一实施例
图2示出了本发明的MOS晶体管的形成方法的第一实施例的流程示意图，第一实施例采用前栅工艺，如图2所示，包括：
步骤S21，提供半导体衬底；
步骤S22，在所述半导体衬底上形成栅堆叠结构，所述栅堆叠结构包括依次位于所述半导体衬底上的栅介质层和栅电极；
步骤S23，在所述栅堆叠结构的侧壁上形成牺牲金属侧墙，所述牺牲金属侧墙具有张应力或压应力；
步骤S24，在所述栅堆叠结构两侧的半导体衬底中形成源区和漏区。
图3至图9示出了第一实施例的中间结构的剖面图，下面结合图2和图3至图9对本发明的MOS晶体管的形成方法的第一实施例进行详细说明。
结合图2和图3，执行步骤S21，提供半导体衬底。具体的，如图3所示，提供半导体衬底20，所述半导体衬底20的材料可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或金刚石衬底，或本领域技术人员公知的其他半导体材料衬底。本实施例中，所述半导体衬底20为硅衬底，其中还形成有隔离结构21，所述隔离结构21可以是浅沟槽隔离结构，或本领域技术人员公知的其他用于器件隔离或有源区隔离的隔离结构。
结合图2和图4，执行步骤S22，在所述半导体衬底上形成栅堆叠结构，所述栅堆叠结构包括依次位于所述半导体衬底上的栅介质层和栅电极。具体的，在所述半导体衬底20的表面上形成栅堆叠结构22，所述栅堆叠结构22包括依次位于所述半导体衬底20上的栅介质层22a和栅电极22b。本实施例中，所述栅介质层22a的材料为高k材料，如氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)，或本领域技术人员公知的其他高k材料，所述栅电极22b的材料为金属或其他导电材料，如钛(Ti)、镍(Ni)、铝(Al)、钨(W)等，或本领域技术人员公知的其他可以用作栅电极的导电材料。
需要说明的是，由于自然氧化等因素，在所述栅介质层22a和半导体衬底20的接触面上，即栅介质层22a的下表面、半导体衬底20的上表面还形成有界面氧化层(图中未示出)。
结合图2、图5和图6，执行步骤S23，在所述栅堆叠结构的侧壁上形成牺牲金属侧墙，所述牺牲金属侧墙具有张应力或压应力。
具体的，首先参考图5，在所述半导体衬底20的表面，以及栅堆叠结构22的表面和侧壁依次形成隔离介质层23和金属层24，所述金属层24具有张应力或压应力。所述隔离介质层23的材料可以是氧化硅、氮化硅或它们的组合。根据MOS晶体管的类型不同，若为NMOS晶体管，则所述金属层24应当具有张应力，其材料可以是铝、铬、锆，优选为铬或锆，其形成方法为溅射法，可以通过控制溅射过程中的反应条件，如压强、气流速率，功率等，使得形成的金属层24具有张应力。
若为PMOS晶体管，则所述金属层24应当具有压应力，其材料可以是铝、钽或锆，优选为β相位钽，其形成方法可以包括：使用溅射法形成β相位钽薄膜，通过控制溅射过程的反应条件，如压强、功率等，使得形成的β相位钽薄膜具有压应力；之后对所述β相位钽薄膜进行热处理，所述热处理可以是将所述β相位钽薄膜加热至380℃至420℃，加热速率为8℃/min至12℃/min。热处理过程可以加强β相位钽薄膜的压应力，为了得到更高的压应力，可以重复所述加热过程至少1次，如3次，7次。在一具体实施例中，通过溅射形成的β相位钽薄膜的压应力为-1至-4GPa，经过包括7次加热过程的热处理之后，其压应力上升至-6至-7GPa。
之后参考图6，对所述金属层和隔离介质层分别进行各向异性刻蚀，去除所述半导体衬底20表面和所述栅堆叠结构22表面的金属层，在所述栅堆叠结构22的侧壁上形成L型侧墙23a和牺牲金属侧墙24a，所述L型侧墙23a位于所述牺牲金属侧墙24a与栅堆叠结构22和半导体衬底20之间。所述各向异性刻蚀可以是干法刻蚀。所述牺牲金属侧墙24a位于所述栅堆叠结构22的侧壁上，在后续的退火和热工艺中，可以吸收所述栅介质层22a中的氧元素，以及栅介质层22a与半导体衬底20之间的界面氧化层中的氧元素，从而降低等效氧化层厚度，而且由于其位于所述栅堆叠结构22的侧壁上，因此在吸收氧元素被氧化之后，并不会影响等效氧化层厚度，对功函数的影响也非常小，有利于减小整个MOS晶体管的栅介质层的等效氧化层厚度，保持器件性能参数的一致性。而且，所述牺牲金属侧墙24a在被氧化后还具有应力，对于NMOS晶体管，具有沟道长度方向的张应力，对于PMOS晶体管，具有沟道长度方向的压应力，能够提高载流子的迁移率，改善器件性能。此外，所述牺牲金属侧墙24a在吸收氧元素之后可能并不一定完全被氧化为金属氧化物介质，L型侧墙23a有利于牺牲金属侧墙24a和栅电极22a之间的隔离，当然，所述L型侧墙23a的形成过程是可选的，在其他实施例中，也可以将所述牺牲金属侧墙24a直接形成在栅堆叠结构22侧壁的半导体衬底20上。
参考图7，在形成所述牺牲金属侧墙24a之后，在所述牺牲金属侧墙24a的外围侧壁上形成介质侧墙25，所述介质侧墙25的材料可以是氧化硅、氮化硅或它们的组合。其形成方法可以包括：通过化学气相沉积(CVD)等方法形成介质材料层，覆盖所述半导体衬底20和栅堆叠结构22的表面，以及牺牲金属侧墙24a的侧壁；之后对所述介质材料层进行选择性回刻(selective etchback)，去除所述半导体衬底20和栅堆叠结构22表面的介质材料层，在所述半导体衬底20上、牺牲金属侧墙24a的外围侧壁上形成介质侧墙25。所述介质侧墙25可以用于保护所述牺牲金属侧墙24a。当然，所述介质侧墙25的形成过程是可选的，在具体实施例中，也可以不形成所述介质侧墙25。
需要说明的是，在形成所述介质侧墙25的过程中，其中的化学气相沉积、回刻等工艺都包括相应的热工艺，即对所述半导体衬底20进行加热，在此类热工艺过程中，所述牺牲金属侧墙24a都会吸收氧元素，在减小等效氧化层厚度的同时逐渐被氧化。
参考图2和图8，执行步骤S24，在所述栅堆叠结构两侧的半导体衬底中形成源区和漏区。具体的，通过离子注入等手段，在所述栅堆叠结构22两侧的半导体衬底20中形成源区26和漏区27。本领域技术人员应当理解的是，所述源区26和漏区27的形成过程可以不限于此，例如，在形成所述L型侧墙23a、牺牲金属侧墙24a和介质侧墙25之前，可以先对所述栅堆叠结构22两侧的半导体衬底20进行轻掺杂离子注入，注入剂量较小，形成轻掺杂注入区，所述轻掺杂注入中注入离子的类型依MOS晶体管的类型而定；在形成所述L型侧墙23a、牺牲金属侧墙24a和介质侧墙25之后，再进行源/漏注入，形成所述源区26和漏区27，所述源/漏注入中注入离子的类型依MOS晶体管的类型而定，与所述轻掺杂注入的离子类型相同。
在形成所述源区26和漏区27之后，对所述半导体衬底20进行退火，以激活源区26和漏区27中注入的离子，并同时使得所述牺牲金属侧墙24a吸收氧元素，降低器件的等效氧化层厚度。可以通过控制退火过程中的反应条件，使得被氧化后的牺牲金属侧墙24a保持其氧化之前具有的应力，如对于NMOS晶体管，氧化后的牺牲金属侧墙24a保持张应力，对于PMOS晶体管，氧化后的牺牲金属侧墙24a保持压应力。
之后，参考图9，本实施例还在所述MOS晶体管上形成应力层28，以进一步提高载流子迁移率，改善器件性能。具体的，根据MOS晶体管的类型，若为PMOS晶体管，则所述应力层28为压应力层，覆盖所述半导体衬底20、栅堆叠结构22、L型侧墙23a、牺牲金属侧墙24a、介质侧墙25的表面，所述压应力层的材料可以为具有压应力的氧化硅、氧化钽或氧化锆等；若为NMOS晶体管，则所述应力层28为张应力层，覆盖所述半导体衬底20、栅堆叠结构22、L型侧墙23a、牺牲金属侧墙24a、介质侧墙25的表面，所述张应力层的材料可以为具有张应力的氮化硅、氧化铝、氧化铬或氧化锆。所述应力层28能够进一步在沟道长度方向产生应力，提高载流子迁移率。类似的，在其他相关的热工艺中，所述牺牲金属侧墙24a吸收氧元素后也保持其氧化前具有的应力。
至此，第一实施例中形成的MOS晶体管的结构如图9所示，包括：半导体衬底20；位于所述半导体衬底20上的栅堆叠结构22，所述栅堆叠结构22包括依次位于所述半导体衬底20上的栅介质层22a和栅电极22b；源区26和漏区27，位于所述栅堆叠结构22两侧的半导体衬底20中；牺牲金属侧墙24a，位于所述栅堆叠结构22的侧壁，且具有张应力或压应力，若所述MOS晶体管为NMOS晶体管，则所述牺牲金属侧墙24a具有张应力，若所述MOS晶体管为PMOS晶体管，则所述牺牲金属侧墙24a具有压应力。此外，本实施例中的MOS晶体管还包括：位于所述牺牲金属侧墙24a与半导体衬底20、栅堆叠结构22之间的L型侧墙23a；位于所述半导体衬底20上、所述牺牲金属侧墙24a的外围侧壁上的介质侧墙25；以及覆盖所述半导体衬底20、栅堆叠结构22、L型侧墙23a、牺牲金属侧墙24a、介质侧墙25表面的应力层28，若为NMOS晶体管，则所述应力层28为张应力层，若为PMOS晶体管，则所述应力层28为压应力层。
当然，在其他具体实施例中，还可以在半导体衬底上同时形成NMOS晶体管和PMOS晶体管，其各自的栅堆叠结构的侧壁上分别形成牺牲金属侧墙，且根据MOS晶体管的类型具有相应的应力；此外，还可以在NMOS晶体管上形成张应力层，在PMOS晶体管上形成压应力层，以进一步提高载流子迁移率。
第二实施例
图10示出了本发明的MOS晶体管的形成方法的第二实施例的流程示意图，第二实施例采用后栅工艺，如图10所示，包括：
步骤S31，提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口，所述开口底部暴露出所述半导体衬底，所述开口两侧的半导体衬底中形成有源区和漏区；
步骤S32，在所述开口的侧壁上形成牺牲金属侧墙，所述牺牲金属侧墙具有张应力或压应力；
步骤S33，形成栅介质层，覆盖所述牺牲金属侧墙和所述开口底部的半导体衬底；
步骤S34，在所述开口中填充栅电极。
图11至图16示出了第二实施例的中间结构的剖面图，下面结合图10和图11至图16对本发明的MOS晶体管的形成方法的第二实施例进行详细说明。
结合图10和图11，执行步骤S31，提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口，所述开口底部暴露出所述半导体衬底，所述开口两侧的半导体衬底中形成有源区和漏区。具体的，提供半导体衬底30，所述半导体衬底30上形成有介质层32，所述介质层32中形成有开口33，所述开口33底部暴露出所述半导体衬底30，所述开口33两侧的半导体衬底30中形成有源区35和漏区36。
所述半导体衬底30的材料以是硅衬底、锗硅衬底、III-V族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或金刚石衬底，或本领域技术人员公知的其他半导体材料衬底。本实施例中，所述半导体衬底30为硅衬底，其中还形成有隔离结构31，所述隔离结构31可以是浅沟槽隔离结构，或本领域技术人员公知的其他用于器件隔离或有源区隔离的隔离结构。
所述开口33的形成方法可以是通过常规后栅工艺中相同的方法形成，即去除所述介质层32中的伪栅结构之后，形成开口33。此外，本实施例中，所述开口33侧壁的介质层32中还形成有介质侧墙34，其材料可以是氧化硅、氮化硅或其组合。与第一实施例类似的，所述开口33底部的半导体衬底30的表面也形成有界面氧化层。
结合图10、图12和图13，执行步骤S32，在所述开口的侧壁上形成牺牲金属侧墙，所述牺牲金属侧墙具有张应力或压应力。
具体的，首先参考图12，依次形成金属层隔离介质层37和金属层38，所述隔离介质层37覆盖所述介质层32的表面和所述开口33的底部和侧壁，所述金属层38形成于所述隔离介质层37之上。所述隔离介质层37的材料可以是氧化硅、氮化硅等。
所述金属层38具有应力，根据MOS晶体管的类型，若为NMOS晶体管，则所述金属层38应当具有张应力，其材料可以是铝、铬、锆等，优选的，所述金属层38的材料为铬或锆，其形成方法为溅射法，可以通过控制溅射过程中的反应条件，如压强、功率等使得形成的金属层38具有张应力。
若为PMOS晶体管，则所述金属层38应当具有压应力，其材料可以是铝、钽或锆，优选为β相位钽，其形成方法可以包括：使用溅射法形成β相位钽薄膜，通过控制溅射过程的反应条件，如压强、功率等，使得形成的β相位钽薄膜具有压应力；之后对所述β相位钽薄膜进行热处理，所述热处理可以是将所述β相位钽薄膜加热至380℃至420℃，加热速率为8℃/min至12℃/min。热处理过程可以加强β相位钽薄膜的压应力，为了得到更高的压应力，可以重复所述加热过程至少1次，如3次，7次。在一具体实施例中，通过溅射形成的β相位钽薄膜的压应力为-1至-4GPa，经过包括7次加热过程的热处理之后，其压应力上升至-6至-7GPa。
之后参考图13，对所述金属层进行各向异性刻蚀，去除开口33底部以及位于介质层32表面上方的金属层，在所述开口33的侧壁上形成牺牲金属侧墙38a；在形成牺牲金属侧墙38a之后，对所述隔离介质层进行刻蚀，去除所述开口33底部以及介质层32表面上的隔离介质层，剩余的隔离介质层形成L型侧墙37a，所述L型侧墙37a位于所述牺牲金属侧墙38a与介质侧墙34之间，以及牺牲金属侧墙38a与半导体衬底30之间。由于所述牺牲金属侧墙38a在后续去氧过程中，可能并不会被完全氧化，所述L型侧墙37a可以隔离所述牺牲金属侧墙38a和源区35及漏区36，防止它们之间短接。
当然，在其他具体实施例中，也可以不形成所述L型侧墙37a，而是直接将所述牺牲金属侧墙38形成在所述开口33的侧壁上，直接位于所述半导体衬底30上。
结合图10和图14，执行步骤S33和步骤S34，形成栅介质层，覆盖所述牺牲金属侧墙和所述开口底部的半导体衬底；在所述开口中填充栅电极。
具体的，形成栅介质层39，覆盖所述牺牲金属侧墙38a和所述开口底部的半导体衬底30；之后在所述开口中填充栅电极40，栅介质层39和栅电极40构成了本实施例的栅堆叠结构。本实施例中，所述栅介质层39的材料为高k材料，如氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)，或本领域技术人员公知的其他高k材料，所述栅电极40的材料为金属或其他导电材料，如钛(Ti)、镍(Ni)、铝(Al)、钨(W)等，或本领域技术人员公知的其他可以用作栅电极的导电材料包括TiN，TiAlN等。
在形成所述栅介质层39之后，可以对所述半导体衬底30进行退火，以使得所述牺牲金属侧墙38a吸收所述界面氧化层中的氧元素和栅介质层39内部的氧元素，与第一实施例类似的，所述牺牲金属侧墙38a在经过退火及其他热工艺之后，保持其在氧化前具有的应力。
之后，作为一个优选的实施例，还可以在所述MOS晶体管上形成应力层。具体的，参考图15和图16，去除所述介质层；形成应力层41，覆盖所述半导体衬底30、牺牲金属侧墙38a、栅电极40、栅介质层39、L型侧墙37a和介质侧墙34的表面。根据MOS晶体管的类型，若为NMOS晶体管，则所述应力层41为张应力层，其材料可以是具有张应力的氮化硅、氧化铝、氧化铬或氧化锆等；若为PMOS晶体管，则所述应力层41为压应力层，其材料可以是具有压应力的氮化硅、氧化钽或氧化锆等。
至此，第二实施例中形成的MOS晶体管如图16所示，包括：半导体衬底30；位于所述半导体衬底30上的栅堆叠结构，所述栅堆叠结构包括栅介质层39和位于其上的栅电极40；源区35和漏区36，位于所述栅堆叠结构两侧的半导体衬底30中；牺牲金属侧墙38a，位于所述栅堆叠结构的侧壁，且具有张应力或压应力，若所述MOS晶体管为NMOS晶体管，则所述牺牲金属侧墙38a具有张应力，若所述MOS晶体管为PMOS晶体管，则所述牺牲金属侧墙38a具有压应力。此外，本实施例中的MOS晶体管还包括：位于所述牺牲金属侧墙38a外围侧壁的介质侧墙34，以及位于所述牺牲金属侧墙38a和介质侧墙34之间以及牺牲金属侧墙38a和半导体衬底30之间的L型侧墙37a；以及覆盖所述MOS晶体管的应力层41，若为NMOS晶体管，则所述应力层41为张应力层，若为PMOS晶体管，则所述应力层41为压应力层。
当然，在其他具体实施例中，还可以在半导体衬底上同时形成NMOS晶体管和PMOS晶体管，其各自的栅堆叠结构的侧壁上分别形成牺牲金属侧墙，且根据MOS晶体管的类型具有相应的应力；此外，还可以在NMOS晶体管上形成张应力层，在PMOS晶体管上形成压应力层，以进一步提高载流子迁移率。
综上，本技术方案在栅堆叠结构的侧壁上形成牺牲金属侧墙，以吸收和去除栅堆叠结构中的氧元素，避免了现有技术可能导致等效氧化层厚度增加、器件性能的一致性较差的问题。而且本技术方案的牺牲金属侧墙还具有应力，有利于提高MOS晶体管的载流子迁移率，改善器件性能。
进一步的，本技术方案可以同时适用于前栅工艺和后栅工艺，便于工艺集成，工业可用性强。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (7)

1.一种MOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有介质层，所述介质层中形成有开口，所述开口底部暴露出所述半导体衬底，所述开口两侧的半导体衬底中形成有源区和漏区；
在所述开口的侧壁上形成牺牲金属侧墙，所述牺牲金属侧墙具有张应力或压应力；
形成栅介质层，覆盖所述牺牲金属侧墙和所述开口底部的半导体衬底；
在所述开口中填充栅电极。
2.根据权利要求1所述的MOS晶体管的形成方法，其特征在于，所述在所述开口的侧壁上形成牺牲金属侧墙包括：
形成金属层，覆盖所述介质层的表面和所述开口的底部和侧壁；
对所述金属层进行各向异性刻蚀，去除所述介质层表面和开口底部的金属层，在所述开口侧壁上形成所述牺牲金属侧墙。
3.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，所述MOS晶体管为NMOS晶体管，所述金属层具有张应力。
4.根据权利要求3所述的MOS晶体管的形成方法，其特征在于，所述金属层的材料为铝、铬、锆。
5.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，所述MOS晶体管为PMOS晶体管，所述金属层具有压应力。
6.根据权利要求5所述的MOS晶体管的形成方法，其特征在于，所述金属层的材料为铝、钽或锆。
7.根据权利要求2所述的MOS晶体管的形成方法，其特征在于，在形成所述金属层之前，还包括：
形成隔离介质层，覆盖所述介质层的表面和所述开口的底部和侧壁，所述金属层形成于所述隔离介质层之上；
在对所述金属层进行各向异性刻蚀形成所述牺牲金属侧墙之后，还包括：
对所述隔离介质层进行刻蚀，去除所述介质层表面和开口底部的隔离介质层，在所述牺牲金属侧墙与所述介质层和半导体衬底之间形成L型侧墙。
CN201010618284.2A 2010-12-31 2010-12-31 Mos晶体管及其形成方法 Active CN102544098B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010618284.2A CN102544098B (zh) 2010-12-31 2010-12-31 Mos晶体管及其形成方法
PCT/CN2011/070695 WO2012088779A1 (zh) 2010-12-31 2011-01-27 Mos晶体管及其形成方法
US13/143,591 US8420492B2 (en) 2010-12-31 2011-01-27 MOS transistor and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010618284.2A CN102544098B (zh) 2010-12-31 2010-12-31 Mos晶体管及其形成方法

Publications (2)

Publication Number Publication Date
CN102544098A CN102544098A (zh) 2012-07-04
CN102544098B true CN102544098B (zh) 2014-10-01

Family

ID=46350555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010618284.2A Active CN102544098B (zh) 2010-12-31 2010-12-31 Mos晶体管及其形成方法

Country Status (3)

Country Link
US (1) US8420492B2 (zh)
CN (1) CN102544098B (zh)
WO (1) WO2012088779A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8716095B2 (en) * 2010-06-03 2014-05-06 Institute of Microelectronics, Chinese Academy of Sciences Manufacturing method of gate stack and semiconductor device
CN102655168A (zh) * 2011-03-04 2012-09-05 中国科学院微电子研究所 栅极结构及其制造方法
CN103367363B (zh) * 2012-03-27 2016-08-10 中国科学院微电子研究所 半导体器件及其制造方法
US10903330B2 (en) * 2013-11-27 2021-01-26 General Electric Company Tapered gate electrode for semiconductor devices
KR102306668B1 (ko) * 2014-11-07 2021-09-29 삼성전자주식회사 게이트 전극을 갖는 반도체 소자 형성 방법
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US11075219B2 (en) 2019-08-20 2021-07-27 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11244955B2 (en) 2019-08-25 2022-02-08 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11205654B2 (en) 2019-08-25 2021-12-21 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195848B2 (en) 2019-08-25 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11011408B2 (en) 2019-10-11 2021-05-18 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11195850B2 (en) 2019-10-18 2021-12-07 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11444093B2 (en) * 2020-01-10 2022-09-13 Micron Technology, Inc. Memory arrays and methods of forming memory arrays
CN117690927B (zh) * 2024-02-04 2024-06-07 合肥晶合集成电路股份有限公司 半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101410951A (zh) * 2003-01-15 2009-04-15 国际商业机器公司 低栅极感生的漏极泄漏的金属氧化物半导体场效应晶体管结构及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
US7078282B2 (en) 2003-12-30 2006-07-18 Intel Corporation Replacement gate flow facilitating high yield and incorporation of etch stop layers and/or stressed films
DE102005020133B4 (de) * 2005-04-29 2012-03-29 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz
US20070278541A1 (en) 2006-06-05 2007-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer engineering on CMOS devices
CN101276758A (zh) 2007-03-26 2008-10-01 联华电子股份有限公司 制作半导体晶体管元件的方法
US7488659B2 (en) * 2007-03-28 2009-02-10 International Business Machines Corporation Structure and methods for stress concentrating spacer
US7534674B2 (en) * 2007-04-19 2009-05-19 Freescale Semiconductor, Inc. Method of making a semiconductor device with a stressor
JP2009059761A (ja) * 2007-08-30 2009-03-19 Sony Corp 半導体装置および半導体装置の製造方法
JP2009246381A (ja) 2009-07-16 2009-10-22 Renesas Technology Corp 半導体装置の製造方法及びｍｉｓトランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101410951A (zh) * 2003-01-15 2009-04-15 国际商业机器公司 低栅极感生的漏极泄漏的金属氧化物半导体场效应晶体管结构及其制备方法

Also Published As

Publication number Publication date
WO2012088779A1 (zh) 2012-07-05
CN102544098A (zh) 2012-07-04
US20120168829A1 (en) 2012-07-05
US8420492B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
CN102544098B (zh) Mos晶体管及其形成方法
US10672894B2 (en) Method of fabricating ferroelectric field-effect transistor
CN101027770B (zh) 一种包括金属栅电极的集成电路及制备金属栅电极的方法
US8343837B2 (en) Work function adjustment in a high-k gate electrode structure after transistor fabrication by using lanthanum
CN106158860B (zh) 半导体结构及其制造方法
US8980718B2 (en) PMOS transistors and fabrication method
US7981740B2 (en) Enhanced cap layer integrity in a high-K metal gate stack by using a hard mask for offset spacer patterning
CN103681276A (zh) 金属栅极、mos晶体管及cmos结构分别的形成方法
CN103854983B (zh) P型mosfet的制造方法
WO2011044776A1 (zh) 半导体器件的形成方法
CN103066122B (zh) Mosfet及其制造方法
CN105226023A (zh) 半导体器件的形成方法
TW201125123A (en) High-k/metal gate transistor with L-shaped gate encapsulation layer
CN103855014B (zh) P型mosfet及其制造方法
US8039342B2 (en) Enhanced integrity of a high-K metal gate electrode structure by using a sacrificial spacer for cap removal
WO2014066881A1 (en) Method to improve reliability of high-k metal gate stacks
CN104752205A (zh) 半导体器件及其形成方法
CN104103502B (zh) 晶体管的形成方法
CN100543951C (zh) 移除栅极上的金属硅化物层的方法及蚀刻方法
CN102683189B (zh) 一种金属栅极及mos晶体管的形成方法
CN102157553B (zh) 非对称半导体的结构及其形成方法
CN102856179A (zh) 半导体器件的形成方法
CN103295965B (zh) 半导体结构的制作方法
TWI566299B (zh) 半導體元件之製作方法
US8143132B2 (en) Transistor including a high-K metal gate electrode structure formed on the basis of a simplified spacer regime

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant