CN102655168A - 栅极结构及其制造方法 - Google Patents
栅极结构及其制造方法 Download PDFInfo
- Publication number
- CN102655168A CN102655168A CN2011100522718A CN201110052271A CN102655168A CN 102655168 A CN102655168 A CN 102655168A CN 2011100522718 A CN2011100522718 A CN 2011100522718A CN 201110052271 A CN201110052271 A CN 201110052271A CN 102655168 A CN102655168 A CN 102655168A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- metal layer
- side wall
- grid structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 134
- 229910052751 metal Inorganic materials 0.000 claims abstract description 134
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 30
- 239000003989 dielectric material Substances 0.000 claims description 27
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 22
- 229910052760 oxygen Inorganic materials 0.000 claims description 22
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 2
- 150000003568 thioethers Chemical class 0.000 abstract 1
- 229920002554 vinyl polymer Polymers 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 150000004645 aluminates Chemical class 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 HfRu Inorganic materials 0.000 description 1
- 229910015617 MoNx Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- YQNQNVDNTFHQSW-UHFFFAOYSA-N acetic acid [2-[[(5-nitro-2-thiazolyl)amino]-oxomethyl]phenyl] ester Chemical compound CC(=O)OC1=CC=CC=C1C(=O)NC1=NC=C([N+]([O-])=O)S1 YQNQNVDNTFHQSW-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011195 cermet Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
Abstract
本申请公开了一种栅极结构及其制造方法，该栅极结构包括栅极叠层，形成在半导体衬底上，从下至上包括界面氧化物层、高K电介质层和金属栅电极；第一电介质层，位于栅极叠层的侧壁上并作为第一侧墙；以及牺牲金属层，位于第一电介质层的侧壁上并作为第二侧墙。该栅极结构中的牺牲金属层在退火步骤中减小了界面氧化物层的厚度，从而可以应用于小尺寸的半导体器件，其中栅电介质层具有低的EOT值。
Description
技术领域
本发明涉及半导体领域，具体地涉及半导体器件及其制造方法，更具体地，涉及包含牺牲金属层的栅极结构及其制造方法。
背景技术
传统的CMOS FET(互补金属氧化物半导体场效应晶体管)的制造工艺包括先栅(Gate-First)工艺和后栅(Gate-Last)工艺。在32nm以下的技术节点的工艺中，广泛采用了高K电介质/金属栅电极的叠层结构以提供低等效氧化物厚度(EOT)。然而，在高K电介质与半导体衬底(通常采用硅(Si)或锗(Ge))中的沟道之间还存在着界面氧化层。在金属栅电极和半导体衬底之间的电介质层的EOT实际上是高K电介质和界面氧化层的EOT之和，而界面氧化层本身的EOT为大约
结果难以获得小于1nm的EOT。
在传统的CMOS FET工艺中，采用牺牲金属层(如Ta、Ti等)，置于高K电介质和金属栅电极之间来去除电介质薄膜中的氧，以减小界面氧化层的厚度，从而栅极结构中的栅电介质的EOT。
图1是示出了包含牺牲金属层的传统的半导体器件的示意图。如图1所示，根据传统工艺制造的半导体器件主要包括：半导体衬底101、STI(浅沟槽隔离)102、界面氧化物层103、高K电介质层104、牺牲金属层105和金属栅电极106，其中，STI 102形成在半导体衬底101中，用于隔开相邻的半导体器件的有源区；界面氧化物层103形成在半导体衬底101上，高K电介质层104形成在界面氧化物层103上，牺牲金属层105形成在高K电介质层104上，金属栅电极106形成在牺牲金属层105上，由此，界面氧化物层103、高K电介质层104、牺牲金属层105和金属栅电极106形成了半导体器件的栅极叠层。
在图1所示的半导体器件中，牺牲金属层105位于高K电介质层104和金属栅电极106之间。在退火等工艺步骤期间，牺牲金属层105将去除高K电介质层104中的氧，而转变成氧化物电介质。设置牺牲金属层105的目的在于：消耗栅极叠层中产生的氧，从而减少与衬底中的硅(Si)或锗(Ge)发生反应而消耗的氧，以抑制界面氧化层的形成，由此使栅电介质层的等效氧化物厚度(EOT)最小化。
但是，无论是对于先栅工艺还是后栅工艺，上述传统的半导体器件仍然存在下述缺点：
1、由于在通过牺牲金属层的氧化反应去除电介质层(高K电介质层130)中的氧之后，牺牲金属层(牺牲金属层140)将转变成氧化物层(电介质层)，而这一层也将被计算为EOT中的一部分，从而导致EOT增加；以及
2、如果牺牲金属层未完全转变成氧化物(例如，由于产生的氧不足)，则剩余的金属将作为金属栅电极的一部分，这使得不同的器件可能具有不同的功函数。
在John F.Conley JR.等人的美国专利申请US2004/0164362A1公开了一种晶体管结构，其中在金属栅电极和栅电介质层之间设置了金属阻挡层，以阻止氧从栅电介质层扩散到金属栅电极。该金属阻挡层由用于阻止氧扩散的材料组成，虽然层与上述传统的半导体器件中的牺牲金属层位置相同，但作用相反。因此，该晶体管结构仍然存在着上述的界面氧化层，从而不能使栅电介质层的EOT最小化。
本申请人在2010年6月3日的中国专利申请201010197080.6中公开了一种包括牺牲金属层的栅极结构，其中牺牲金属层位于栅极叠层的侧壁上，位于栅极叠层和绝缘的栅极侧墙之间。由于牺牲金属层位于栅极叠层的侧壁上，而非如图1所示作为栅极叠层的一部分，因此，在退火工艺步骤期间，牺牲金属层的氧化反应而形成的氧化物没有增加EOT的数值。结果，该栅极结构可以克服上述第一方面的缺点。而且，由于在牺牲金属层的氧化反应中所剩余的金属与金属栅电极之间的接触面积有限，该栅极结构也减轻了第二方面的缺点。
因此，在CMOS FET工艺中，仍然期望在最小化栅电介质层的EOT的同时有利地控制金属栅电极的功函数。
发明内容
考虑到传统工艺的上述缺陷，本发明提出了一种包含牺牲金属层的栅极结构及其制造方法，该牺牲金属层沿栅极叠层的侧壁设置，利用牺牲金属层的氧化反应去除高K电介质层中的氧。
根据本发明的一方面，提供一种栅极结构，包括栅极叠层，形成在半导体衬底上，从下至上包括界面氧化物层、高K电介质层和金属栅电极；第一电介质层，位于栅极叠层的侧壁上并作为第一侧墙；以及牺牲金属层，位于第一电介质层的侧壁上并作为第二侧墙。
根据本发明的另一方面，提供一种制造栅极结构的方法，包括：在半导体衬底上形成栅极叠层，该栅极叠层从下至上包括界面氧化物层、高K电介质层和金属栅电极；在半导体衬底和栅极叠层上形成保形的第一电介质层；在第一电介质层上形成保形的牺牲金属层；对牺牲金属层进行蚀刻以形成位于第一电介质层的侧壁上的第二侧墙；以及对第一电介质层进行蚀刻以形成位于栅极叠层的侧壁上的第一侧墙。
根据本发明，在退火步骤中，牺牲金属层与从高K电介质层中产生的、穿过薄的第一电介质层及界面氧化层而扩散到牺牲金属层的氧发生氧化反应，从而抑制了氧向下方的半导体衬底的扩散，进而抑制了界面氧化层的形成。并且，由于第一电介质层的电隔离作用，牺牲金属层没有对金属栅电极的功函数产生不利的影响。本发明克服了传统的半导体器件中牺牲金属层可能导致EOT的增加和功函数的不可控等缺点。
附图说明
通过下面结合附图说明本发明的优选实施例，将使本发明的上述及其它目的、特征和优点更加清楚，其中：
图1是示出了包含牺牲金属层的传统的半导体器件的示意图；
图2a～2f是示出了本发明第一实施例的栅极结构的制造方法的各个步骤的示意图；
图3a～3e是示出了本发明第二实施例的栅极结构的制造方法的各个步骤的示意图。
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。
此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。在各个附图中，为了清楚起见，附图中的各个部分没有按比例绘制。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在......上面”或“在......上面并与之邻接”的表述方式。
在本文中使用的术语“半导体结构”是在CMOS FET的制造方法的各个步骤形成的半导体器件的中间结构和最终结构的统称，在各个步骤中，半导体结构包括半导体衬底及在其上已经形成的所有层/区域。
在本文中使用的术语“牺牲金属层”是在退火步骤中与来自栅电介质层的氧发生氧化反应的金属层，即利用氧化反应消耗氧的层，在本文中也称为“去氧层”。
在下文中描述了本发明的许多特定的细节，例如半导体器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成。
【第一实施例】
在下文中，将结合图2a～2f详细描述根据本发明第一实施例的栅极结构的制造方法的各个步骤。
根据本发明第一实施例的栅极结构的制造方法既可以用于在先栅工艺中直接形成半导体器件的栅极结构，也可以用于在后栅工艺中形成半导体器件的替代栅。在后栅工艺中，假栅仍然可以由传统的工艺步骤形成。
对于本领域的技术人员而言，将该栅极结构的制造方法结合到先栅工艺或后栅工艺中的方式是明显的，因此，在下文不详细描述与栅极结构的制造方法相关的用于形成CMOS FET的其他部分(如源/漏区、层间电介质层、互连通道、电接触)的工艺步骤。
参见图2a，在半导体衬底201上形成栅极叠层(由界面氧化物层202、高K电介质层203和金属栅电极204构成)之后，通过常规的沉积工艺，如PVD、CVD、原子层沉积、溅射等，在半导体结构的整个表面上形成保形的第一电介质层205(厚度小于3nm)。
半导体衬底201可以由任何适合的半导体衬底材料组成，例如IV族半导体(如Si、Ge、SiGe、SiC)、III-V族半导体(如GaAs、InP、GaN)。半导体衬底可以是体衬底，或者SOI晶片的顶部半导体层。根据半导体器件的设计要求(例如MOSFET的导电类型)，半导体衬底本身可以是掺杂的，并且可以包括可选的外延层，例如用于产生应力的应力层。
高K电介质层203可以由氧化物、氮化物、氧氮化物、硅酸盐、铝酸盐、钛酸盐组成，其中，氧化物例如包括HfO2、ZrO2、Al2O3、TiO2、La2O3，氮化物例如包括Si3N4，硅酸盐例如包括HfSiOx，铝酸盐例如包括LaAlO3，钛酸盐例如包括SrTiO3，氧氮化物例如包括SiON。并且，高K电介质层203不仅可以由本领域的技术人员公知的材料形成，也可以采用将来开发的用于栅电介质层的材料。
金属栅电极204可以由任何适合的金属、合金或金属陶瓷组成，例如包括TaC、TiN、TaTbN、TaErN、TaYbN、TaSiN、HfSiN、MoSiN、RuTax、NiTax，MoNx、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、Ir、Mo、HfRu、RuOx或其组合。
第一电介质层205可以由氧化物(例如SiO2、掺C的SiO2)、氮化物(例如Si3N4)、氧氮化物(例如SiON)或其组合组成。
然后，如图2b所示，通过上述常规的沉积工艺，在半导体结构的整个表面上形成保形的牺牲金属层206(厚度约为1～10nm)。牺牲金属层206例如由Al、Ta、La、Hf、Ti或其组合组成，或由未完全氧化含部分氧的相应金属氧化物组成。
然后，如图2c所示，采用选择性的干法蚀刻工艺，例如等离子体蚀刻或反应离子蚀刻，在不使用掩模的情况下，从上至下选择性地去除牺牲金属层206和第一电介质层205横向延伸的部分(包括在半导体衬底上横向延伸的部分和在栅极叠层上横向延伸的部分)，而保留牺牲金属层206和第一电介质层205沿着栅极叠层的侧壁延伸的部分。牺牲金属层206和第一电介质层205的保留部分位于栅极叠层的侧壁上而形成侧墙。
在上述干法蚀刻工艺中，可以分成两个步骤，分别在不同的工艺条件蚀刻牺牲金属层206和第一电介质层205。在蚀刻牺牲金属层206的第一步骤中，由于蚀刻的选择性，可以选择性地去除牺牲金属层206，并停止在第一电介质层205的表面。在蚀刻第一电介质层205的第二步骤中，牺牲金属层206的侧墙作为硬掩模，只有第一电介质层205的暴露部分去除，由于蚀刻的选择性，可以选择性地去除第一电介质层205，并停止在半导体衬底201的表面。
在第二步骤的蚀刻中，第一电介质层205位于牺牲金属层206下方的部分受到保护而未去除，从而具有“L”形的剖面形状。
按照图2a-2c所示的上述步骤形成了根据第一实施例的栅极结构的典型配置。该栅极结构包括在半导体衬底201上形成的栅极叠层(包括界面氧化物层202、高K电介质层203和金属栅电极204)。第一电介质层205位于栅极叠层的侧壁上而形成第一侧墙。牺牲金属层206位于第一电介质层205的侧壁上而形成第二侧墙。
在随后的退火步骤中，牺牲金属层206与从界面氧化层202及高K电介质层203中产生的、穿过薄的第一电介质层205而扩散到牺牲金属层206的氧发生氧化反应，从而抑制了氧向下方的半导体衬底201的扩散，进而抑制了界面氧化层202的形成。即使形成了界面氧化层202，由于牺牲金属层206消耗了大部分的氧，界面氧化层202的厚度也减小。而且，由于第一电介质层205的电隔离作用，牺牲金属层206中未氧化的金属没有与金属栅电极接触，从而不会对金属栅电极的功函数产生不利的影响。结果，可以选择金属栅电极204的合适材料以获得所需的功函数。
根据第一实施例的上述栅极结构克服了传统的半导体器件可能导致的EOT增加和功函数不可控等缺点。
进一步地，作为优选的步骤，如图2d所示，通过上述常规的沉积工艺，在半导体结构的整个表面上形成保形的第二电介质层207，然后采用上述选择性的干法蚀刻工艺，在不使用掩模的情况下去除第二电介质层207横向延伸的部分(包括在半导体衬底上横向延伸的部分和在栅极叠层上横向延伸的部分)，以形成位于牺牲金属层206的侧壁上的第三侧墙。
第二电介质层207可以由氧化物(例如SiO2、掺C的SiO2)、氮化物(例如Si3N4)、氮氧化物(例如SiON)或其组合组成，并且可以与第一电介质层205的材料相同或不同。
第二电介质层207比第一电介质层更厚，例如约为10-60nm，因此所形成的第三侧墙为栅极结构提供了更好的机械强度，进而可以改善半导体器件的可靠性。
然后，如图2e所示，在随后的退火步骤中，牺牲金属层206与从界面氧化层202及高K电介质层203中产生的、穿过薄的第一电介质层205而扩散到牺牲金属层206的氧发生氧化反应。牺牲金属层206中的至少一部分转变为氧化物。在图2e中作为实例示出了牺牲金属层206完全转变为氧化物，从而牺牲金属层206成为绝缘层206’，与第一电介质层205和第二电介质层207一起构成栅极侧墙。
进一步地，作为优选的步骤，如图2f所示，可以在发生氧化反应的退火步骤之后，利用其中使用蚀刻剂的湿法蚀刻，从图2c所示的栅极结构选择性地去除牺牲金属层206(其至少一部分已经转变为氧化物)，或者，从图2e所示的栅极结构选择性地去除牺牲金属层206(其至少一部分已经转变为氧化物)和第二电介质层207。
在牺牲金属层206未完全氧化的情况下，该步骤可以消除牺牲金属层206引入的寄生电容。或者，在采用附加的应力层的情况下，该步骤使得应力层更加接近沟道区，利用应力实现提高的器件性能。
【第二实施例】
在下文中，将结合图3a～3e详细描述根据本发明第二实施例的栅极结构的制造方法的各个步骤。根据本发明第二实施例的栅极结构的制造方法既可以用于在先栅工艺中直接形成半导体器件的栅极结构，也可以用于在后栅工艺中形成半导体器件的替代栅。在后栅工艺中，假栅仍然可以由传统的工艺步骤形成。
对于本领域的技术人员而言，将该栅极结构的制造方法结合到先栅工艺或后栅工艺的方式是明显的，因此，在下文不详细描述与栅极结构的制造方法相关的用于形成CMOS FET的其他部分(如源/漏区、层间电介质层、互连通道、电接触)的工艺步骤。
在描述第二实施例时，对于与第一实施例中相同的部分采用相同的附图标记标识，并且对于与第一实施例中相同的步骤不再进行详细的描述。如果没有另外指出，第二实施例和第一实施例的相同部分的材料、厚度是相同的。
图3a和3b所示的步骤与图2a和2b所示的步骤分别相同，其中在半导体衬底201上形成了栅极叠层以及保形的第一电介质层205和牺牲金属层206。
然后，如图3c所示，通过上述常规的沉积工艺，在半导体结构的整个表面上形成保形的第二电介质层207，然后采用选择性的干法蚀刻工艺，例如等离子体蚀刻或反应离子蚀刻，在不使用掩模的情况下去除第二电介质层207横向延伸的部分(包括在半导体衬底上横向延伸的部分和在栅极叠层上横向延伸的部分)，而保留第二电介质层207沿着栅极叠层的侧壁延伸的部分。第二电介质层207的保留部分形成位于牺牲金属层206的侧壁上的第三侧墙。
然后，如图3d所示，采用上述选择性的干法蚀刻工艺，或者其中使用蚀刻剂的选择性的湿法蚀刻工艺，以第二电介质层207形成的第三侧墙作为硬掩模，从上至下选择性地去除牺牲金属层206和第一电介质层205横向延伸的部分(包括在半导体衬底上横向延伸的部分和在栅极叠层上横向延伸的部分)，而保留牺牲金属层206和第一电介质层205沿着栅极叠层的侧壁延伸的部分。牺牲金属层206和第一电介质层205的保留部分形成位于栅极叠层的侧壁上的侧墙。由于蚀刻的选择性，该步骤的蚀刻停止在半导体衬底201的表面。
由于在该步骤的蚀刻中牺牲金属层206和第一电介质层205位于第二电介质层207下方的部分受到保护而未去除，因此牺牲金属层206和第一电介质层205形成的侧墙分别具有“L”形的剖面形状。
在随后的退火步骤中，牺牲金属层206与界面氧化层202及从高K电介质层203中产生的、穿过薄的第一电介质层205而扩散到牺牲金属层206的氧发生氧化反应。牺牲金属层206中的至少一部分转变为氧化物。在图2e中作为实例示出了牺牲金属层206完全转变为氧化物，从而牺牲金属层206成为绝缘层206’，与第一电介质层205和第二电介质层207一起构成栅极侧墙。
按照图3a-3d所示的上述步骤形成了根据第二实施例的栅极结构的典型配置。该栅极结构包括在半导体衬底201上形成的栅极叠层(包括界面氧化物层202、高K电介质层203和金属栅电极204)。第一电介质层205位于栅极叠层的侧壁上而形成第一侧墙。牺牲金属层206位于第一电介质层205的侧壁上而形成第二侧墙。第二电介质层207位于牺牲金属层206的侧壁上而形成第三侧墙。
在随后的退火步骤中，牺牲金属层206与从界面氧化层202及高K电介质层203中产生的、穿过薄的第一电介质层205而扩散到牺牲金属层206的氧发生氧化反应，从而抑制了氧向下方的半导体衬底201的扩散，进而抑制了界面氧化层202的形成。即使形成了界面氧化层202，由于牺牲金属层206消耗了大部分的氧，界面氧化层202的厚度也减小。并且，由于第一电介质层205的电隔离作用，牺牲金属层206中未氧化的金属没有与金属栅电极接触，从而不会对金属栅电极的功函数产生不利的影响。结果，可以选择金属栅电极204的合适材料以获得所需的功函数。此外，第二电介质层207比第一电介质层更厚，因此所形成的第三侧墙为栅极结构提供了更好的机械强度，进而可以改善半导体器件的可靠性。
根据第二实施例的上述栅极结构克服了传统的半导体器件可能导致的EOT增加和功函数不可控等缺点。
与第一实施例相比，根据第二实施例的上述栅极结构在制造过程中减少了蚀刻的步骤，并且第二电介质层207在蚀刻步骤中还提供了对牺牲金属层206的保护，从而简化了制造工艺并且可以提高良品率。
图3e所示的步骤与图2f所示的步骤相同，其中作为优选的步骤，在发生氧化反应的退火步骤之后去除牺牲金属层206(其至少一部分已经转变为氧化物)和第二电介质层207。
在牺牲金属层206未完全氧化的情况下，该步骤可以消除牺牲金属层206引入的寄生电容。或者，在采用附加的应力层的情况下，该步骤使得应力层更加接近沟道区，利用应力实现提高的器件性能。
以上描述只是为了示例说明和描述本发明，而非意图穷举和限制本发明。因此，本发明不局限于所描述的实施例。对于本领域的技术人员明显可知的变型或更改，均在本发明的保护范围之内。
Claims (19)
1.一种栅极结构，包括
栅极叠层，形成在半导体衬底上，从下至上包括界面氧化物层、高K电介质层和金属栅电极；
第一电介质层，位于栅极叠层的侧壁上并作为第一侧墙；以及
牺牲金属层，位于第一电介质层的侧壁上并作为第二侧墙。
2.根据权利要求1所述的栅极结构，还包括第二电介质层，位于牺牲金属层的侧壁上而形成第三侧墙。
3.根据权利要求1所述的栅极结构，其中第一电介质层具有“L”形的剖面形状。
4.根据权利要求2所述的栅极结构，其中第一电介质层具有“L”形的剖面形状。
5.根据权利要求4所述的栅极结构，其中牺牲金属层具有“L”形的剖面形状。
6.根据权利要求1所述的栅极结构，其中牺牲金属层的厚度为1-10nm。
7.根据权利要求1所述的栅极结构，其中牺牲金属层由Al、Ta、La、Hf、Ti、或其组合、或未完全氧化含部分氧的相应金属氧化物组成。
8.根据权利要求1所述的栅极结构，其中第一电介质层的厚度小于3nm。
9.根据权利要求1所述的栅极结构，其中第一电介质层由SiO2、Si3N4、SiON、掺C的SiO2或其组合组成。
10.根据权利要求1所述的栅极结构，其中第二电介质层的厚度为10-60nm。
11.根据权利要求1所述的栅极结构，其中第二电介质层由SiO2、Si3N4、SiON、掺C的SiO2或其组合组成。
12.根据权利要求1所述的栅极结构，其中牺牲金属层的至少一部分转变成氧化物。
13.一种制造栅极结构的方法，包括：
在半导体衬底上形成栅极叠层，该栅极叠层从下至上包括界面氧化物层、高K电介质层和金属栅电极；
在半导体衬底和栅极叠层上形成保形的第一电介质层；
在第一电介质层上形成保形的牺牲金属层；
对牺牲金属层进行蚀刻以形成位于第一电介质层的侧壁上的第二侧墙；以及
对第一电介质层进行蚀刻以形成位于栅极叠层的侧壁上的第一侧墙。
14.根据权利要求13所述的方法，其中，在形成第一侧墙的步骤中，以第二侧墙作为硬掩模进行蚀刻。
15.根据权利要求13所述的方法，其中，在形成第一侧墙的步骤之后，还包括在半导体衬底和牺牲金属层上形成保形的第二电介质层，以及对第二电介质层进行蚀刻以形成位于牺牲金属层的侧壁上的第三侧墙。
16.根据权利要求13所述的方法，在形成牺牲金属层的步骤和形成第二侧墙的步骤之间，还包括在半导体衬底和牺牲金属层上形成保形的第二电介质层，以及对第二电介质层进行蚀刻以形成位于牺牲金属层的侧壁上的第三侧墙。
17.根据权利要求16所述的方法，其中，在形成第二侧墙的步骤和形成第一侧墙的步骤中，以第三侧墙作为硬掩模进行蚀刻。
18.根据权利要求13-17中任一项所述的方法，在形成第二侧墙的步骤之后，还包括对半导体器件的退火处理，在退火处理中，牺牲金属层与从高K电介质层及界面氧化层中产生的、穿过第一电介质层而扩散到牺牲金属层的氧发生氧化反应。
19.根据权利要求18所述的方法，其中在退火处理之后，还包括通过蚀刻去除牺牲金属层。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100522718A CN102655168A (zh) | 2011-03-04 | 2011-03-04 | 栅极结构及其制造方法 |
| GB1202354.5A GB2493040B (en) | 2011-03-04 | 2011-04-26 | Gate structure and method for manufacturing the same |
| US13/376,501 US20120286373A1 (en) | 2011-03-04 | 2011-04-26 | Gate structure and method for manufacturing the same |
| PCT/CN2011/073308 WO2012119341A1 (zh) | 2011-03-04 | 2011-04-26 | 栅极结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100522718A CN102655168A (zh) | 2011-03-04 | 2011-03-04 | 栅极结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102655168A true CN102655168A (zh) | 2012-09-05 |
Family
ID=46730763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100522718A Pending CN102655168A (zh) | 2011-03-04 | 2011-03-04 | 栅极结构及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20120286373A1 (zh) |
| CN (1) | CN102655168A (zh) |
| GB (1) | GB2493040B (zh) |
| WO (1) | WO2012119341A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347519A (zh) * | 2013-07-31 | 2015-02-11 | 飞思卡尔半导体公司 | 使用栅极优先方法集成非易失性存储器和高k及金属栅极 |
| CN104576377A (zh) * | 2013-10-13 | 2015-04-29 | 中国科学院微电子研究所 | 一种mosfet结构及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060079075A1 (en) * | 2004-08-12 | 2006-04-13 | Lee Chang-Won | Gate structures with silicide sidewall barriers and methods of manufacturing the same |
| US20070069285A1 (en) * | 2005-09-26 | 2007-03-29 | Yoshinori Takami | Semiconductor device and method for fabricating the same |
| US7226831B1 (en) * | 2005-12-27 | 2007-06-05 | Intel Corporation | Device with scavenging spacer layer |
| US20090057786A1 (en) * | 2007-08-30 | 2009-03-05 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
| US20090108368A1 (en) * | 2007-10-31 | 2009-04-30 | Kenshi Kanegae | Semiconductor device and method for manufacturing the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4904631B2 (ja) * | 2000-10-27 | 2012-03-28 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| JP4620334B2 (ja) * | 2003-05-20 | 2011-01-26 | シャープ株式会社 | 半導体記憶装置、半導体装置及びそれらを備える携帯電子機器、並びにｉｃカード |
| US7303996B2 (en) * | 2003-10-01 | 2007-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics |
| US7091098B2 (en) * | 2004-04-07 | 2006-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with spacer having batch and non-batch layers |
| US20070072358A1 (en) * | 2005-09-29 | 2007-03-29 | Chih-Ning Wu | Method of manufacturing metal-oxide-semiconductor transistor devices |
| JP2007305819A (ja) * | 2006-05-12 | 2007-11-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2009044051A (ja) * | 2007-08-10 | 2009-02-26 | Panasonic Corp | 半導体装置及びその製造方法 |
| US7659157B2 (en) * | 2007-09-25 | 2010-02-09 | International Business Machines Corporation | Dual metal gate finFETs with single or dual high-K gate dielectric |
| CN102544098B (zh) * | 2010-12-31 | 2014-10-01 | 中国科学院微电子研究所 | Mos晶体管及其形成方法 |
-
2011
- 2011-03-04 CN CN2011100522718A patent/CN102655168A/zh active Pending
- 2011-04-26 US US13/376,501 patent/US20120286373A1/en not_active Abandoned
- 2011-04-26 GB GB1202354.5A patent/GB2493040B/en active Active
- 2011-04-26 WO PCT/CN2011/073308 patent/WO2012119341A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060079075A1 (en) * | 2004-08-12 | 2006-04-13 | Lee Chang-Won | Gate structures with silicide sidewall barriers and methods of manufacturing the same |
| US20070069285A1 (en) * | 2005-09-26 | 2007-03-29 | Yoshinori Takami | Semiconductor device and method for fabricating the same |
| US7226831B1 (en) * | 2005-12-27 | 2007-06-05 | Intel Corporation | Device with scavenging spacer layer |
| US20090057786A1 (en) * | 2007-08-30 | 2009-03-05 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
| US20090108368A1 (en) * | 2007-10-31 | 2009-04-30 | Kenshi Kanegae | Semiconductor device and method for manufacturing the same |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347519A (zh) * | 2013-07-31 | 2015-02-11 | 飞思卡尔半导体公司 | 使用栅极优先方法集成非易失性存储器和高k及金属栅极 |
| CN104347519B (zh) * | 2013-07-31 | 2019-03-29 | 恩智浦美国有限公司 | 使用栅极优先方法集成非易失性存储器和高k及金属栅极 |
| CN104576377A (zh) * | 2013-10-13 | 2015-04-29 | 中国科学院微电子研究所 | 一种mosfet结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB201202354D0 (en) | 2012-03-28 |
| GB2493040A (en) | 2013-01-23 |
| WO2012119341A1 (zh) | 2012-09-13 |
| GB2493040B (en) | 2015-06-17 |
| US20120286373A1 (en) | 2012-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456066B2 (en) | Variable width offset spacers for mixed signal and system on chip devices | |
| US7479423B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP5193961B2 (ja) | 半導体装置 | |
| US20130256802A1 (en) | Replacement Gate With Reduced Gate Leakage Current | |
| CN106158860B (zh) | 半导体结构及其制造方法 | |
| JP4939960B2 (ja) | 半導体装置およびその製造方法 | |
| US8809176B2 (en) | Replacement gate with reduced gate leakage current | |
| CN102299154B (zh) | 半导体结构及其制作方法 | |
| KR20110107852A (ko) | 로직 트랜지스터들과 집적된 프로그램가능 하이-케이/금속 게이트 메모리 트랜지스터들을 위한 스페이서 및 게이트 유전체 구조 및 그 구조를 형성하는 방법 | |
| CN106206434B (zh) | 半导体结构及其制造工艺 | |
| JP2006344836A (ja) | 半導体装置及びその製造方法 | |
| KR20120022552A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7755145B2 (en) | Semiconductor device and manufacturing method thereof | |
| WO2014131239A1 (zh) | 半导体器件及其制造方法 | |
| CN109037046B (zh) | 金属栅极、半导体器件及其制造方法 | |
| CN102655168A (zh) | 栅极结构及其制造方法 | |
| US11798846B2 (en) | Contact plug | |
| CN106558500B (zh) | 包含鳍式结构的半导体装置及其制造方法 | |
| CN104078466A (zh) | Flash器件及其制造方法 | |
| CN220731535U (zh) | 半导体结构 | |
| US20230067672A1 (en) | Semiconductor device and manufacturing method thereof | |
| TW201010008A (en) | Metal gate transistor and method for fabricating the same | |
| JP2006295131A (ja) | 半導体装置およびその製造方法 | |
| JP2005353618A (ja) | 半導体装置 | |
| WO2024023603A1 (en) | Isolation pillar structures for stacked device structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120905 |