CN104347519A - 使用栅极优先方法集成非易失性存储器和高k及金属栅极 - Google Patents

使用栅极优先方法集成非易失性存储器和高k及金属栅极 Download PDF

Info

Publication number
CN104347519A
CN104347519A CN201410331841.0A CN201410331841A CN104347519A CN 104347519 A CN104347519 A CN 104347519A CN 201410331841 A CN201410331841 A CN 201410331841A CN 104347519 A CN104347519 A CN 104347519A
Authority
CN
China
Prior art keywords
layer
memory area
grid
region
logic region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410331841.0A
Other languages
English (en)
Other versions
CN104347519B (zh
Inventor
A·H·佩雷拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN104347519A publication Critical patent/CN104347519A/zh
Application granted granted Critical
Publication of CN104347519B publication Critical patent/CN104347519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明涉及使用栅极优先方法集成非易失性存储器和高K及金属栅极。制作半导体器件的方法包括在衬底(12)的存储器区域(11)上形成分离栅极存储器栅极结构(30,32)，以及通过在包括存储器栅极结构的存储器区域上以及衬底的逻辑区域(13)上沉积保护层(34-38)来保护分离栅极存储器栅极结构。保护层包括对金属扩散的产生阻挡的材料(36)。保护层保留在存储器区域上，同时在逻辑区域内形成逻辑栅极(46)。逻辑栅极包括高k电介质层(40)和金属层(42)。间隔物材料在逻辑栅极上沉积。间隔物在存储器栅极结构和逻辑栅极上形成。逻辑栅极上的间隔物由间隔物材料形成，而存储器栅极结构上的间隔物由保护层之一形成。

Description

使用栅极优先方法集成非易失性存储器和高K及金属栅极
技术领域
本公开内容总体涉及非易失性存储器(NVM)和逻辑晶体管，并且更具体地说，涉及使用栅极优先(gate-first)的方法将NVM与具有高k栅级电介质和金属栅极的逻辑晶体管集成。
背景技术
由于存储了电荷的NVM晶体管以及通常用于高速操作的逻辑晶体管的不同要求，非易失性存储器(NVM)和逻辑晶体管的集成一直是一个挑战。浮置栅极以及纳米晶体或氮化物的使用已经大部分地解决了储存电荷的需要。在任何这些情况下，对这种独特层的需要使得NVM晶体管和逻辑晶体管的集成很困难。电荷存储层的特定类型同样对于实现集成的可用选项具有很大的影响。
因此，需要提供一种改进上述提到的一个或多个问题的集成。
附图说明
本发明通过举例的方式说明并且不被附图所限制，在附图中类似的参考符号表示相似的元素。附图中的元素说明是为了简便以及清晰，并且不一定按比例绘制。
图1是在根据实施例的处理阶段中的具有非易失性存储器(NVM)结构和逻辑晶体管结构的半导体结构的截面图；
图2是图1的半导体结构在后续处理阶段的截面图；
图3是图2的半导体结构在后续处理阶段的截面图；
图4是图3的半导体结构在后续处理阶段的截面图；
图5是图4的半导体结构在后续处理阶段的截面图；
图6是图5的半导体结构在后续处理阶段的截面图；
图7根据第二实施例的在处理阶段的半导体结构的界面图；
图8是图7的半导体结构在后续处理阶段的截面图；
图9是图8的半导体结构在后续处理阶段的截面图；
图10是图9的半导体结构在后续处理阶段的截面图；
图11是图10的半导体结构在后续处理阶段的截面图；
图12是图11的半导体结构在后续处理阶段的截面图；
图13是图12的半导体结构在后续处理阶段的截面图；
图14是图13的半导体结构在后续处理阶段的截面图；
图15是图14的半导体结构在后续处理阶段的截面图；
图16是图15的半导体结构在后续处理阶段的截面图；
图17是图16的半导体结构在后续处理阶段的截面图；
图18是图17的半导体结构在后续处理阶段的截面图；以及
图19是图18的半导体结构在后续处理阶段的截面图。
具体实施方式
在一个方面，在集成电路的NVM部分内的非易失性存储器(NVM)单元和在该集成电路的逻辑部分内的逻辑晶体管的集成包括在NVM部分内形成NVM单元的栅极结构，包括电荷存储层，同时遮蔽逻辑部分。逻辑栅极在用硬掩膜遮蔽NVM部分的时候形成，其中该硬掩膜随后被用于在NVM部分内形成侧壁间隔物(sidewallspacer)。源极/漏极注入在NVM部分和逻辑部分中同时进行。通过参考下面的说明书和附图，这可以更好地理解。
本发明所描述的半导体衬底可以是任何半导体材料或材料的组合，例如砷化镓、硅锗、绝缘体上硅(silicon-on-insulator)(SOI)、硅、单晶硅等等，以及以上材料的组合。除非另有说明，氧化物层指氧化硅层。同样，除非另有说明，氮化物层指氮化硅层。
图1所示的是具有NVM部分11和逻辑部分13的集成电路的半导体结构10。半导体结构10具有衬底12、将NVM部分11与逻辑部分13分开的隔离区域15、位于NVM部分11内的隔离区域17(其中隔离区域17与隔离区域15一起定义了NVM部分11内的有源区域的边界)、位于NVM部分内的衬底12内的从衬底12的表面延伸的P阱14、位于逻辑部分13内并从衬底12的表面延伸的P阱18、以及位于P阱18下面的有助于给逻辑晶体管提供噪声隔离的N区域16、位于NVM部分11和逻辑部分13内的衬底12的顶表面上的氧化物层20。氧化物层20是一种生长的，而不是沉积的高品质热氧化物。在氧化物层20以及隔离区域15和17上是可以原位掺杂或进行注入的多晶硅层22。N阱也在逻辑部分13的其它部分形成(在此并未显示)，用于形成P-沟道晶体管。
图2所示的是在图案化NVM部分11中的多晶硅层22和氧化物层20以形成选择栅极结构之后的半导体结构10。图案化通常是通过使用图案化光致抗蚀剂来实现的。
图3所示的是在形成具有纳米晶体(例如纳米晶体26)的电荷存储层24之后的半导体结构10。纳米晶体层优选的是通过首先在衬底12的暴露顶表面上以及多晶硅层22的暴露表面上生长热氧化物层来形成的。在衬底12的顶表面上生长的该氧化物特别重要，因为在编程和擦除期间，电荷就是在该处通过的。纳米晶体在生长的氧化物上形成，并且沉积的氧化物在纳米晶体之上或其周围形成。
图4所示的是在纳米晶体层24上沉积多晶硅层28之后的半导体结构10。该多晶硅层是通过可以是原位或者通过注入的掺杂而被制成导电的。
图5所示的是在多晶硅层28上形成氧化物层29,在氧化物层29上形成图案化光致抗蚀剂层并且执行多晶硅层28的图案化蚀刻之后的半导体结构10，其得到了NVM栅极结构30和32。对于NVM栅极结构30，多晶硅层22部分是选择栅极并且多晶硅层28部分是控制栅极，其中控制栅极部分位于选择栅极的一部分上以及相邻于面向NVM栅极结构32的选择栅极的一侧的衬底的一部分上。对于NVM栅极结构32，多晶硅层22部分是选择栅极以及多晶硅层28部分是控制栅极，其中选择栅极部分位于控制栅级的一部分上以及相邻于面向NVM栅极结构30的选择栅极的一侧的衬底的一部分上。电荷存储层24位于NVM栅极结构30的选择栅极和控制栅极之间，以及NVM栅极结构32的选择栅极和控制栅极之间。
图6所示的是在从衬底12和逻辑部分13移除电荷存储层24以及使电荷存储层位于控制栅极下面并且位于选择栅极和控制栅极之间之后的半导体结构10。
图7所示的是在沉积氧化物层34，在氧化物层34上沉积氮化物层36，在氮化物层36上沉积氧化物层38之后的半导体结构10。氧化物层34给源自氮化物层36的多晶硅提供保护。
图8所示的是在从逻辑部分13移除氧化物层34、氮化物层36以及氧化物层38之后的半导体结构10。位于NVM部分上的氧化物层34、氮化物层36以及氧化物层38的剩余部分起到了硬掩模的作用。
图9所示的是在逻辑部分13中的衬底12上以及在NVM部分11中的氧化物层34、氮化物层36以及氧化物层38的硬掩模上形成高k电介质层40之后的半导体结构10。形成高k电介质40之后，功函数金属在逻辑部分13中的N阱上形成以用于设置P沟道晶体管的功函数。该功函数金属从P阱(例如P阱18)以及从NVM部分11移除。
图10所示的是沉积金属42之后的半导体结构10,金属42起到了P阱(例如P阱18)的阻挡(barrier)金属以及功函数金属的作用，并且为N和P沟道晶体管均提供了高导电性的栅极导体。
图11所示的是在金属42上沉积多晶硅层44之后的半导体结构10。
图12所示的是在对逻辑部分13中的多晶硅层44、金属42以及高k电介质40进行选择性蚀刻以在逻辑部分13中保留逻辑栅极46之后的半导体结构10。除了从NVM部分11中移除的多晶硅层44、金属42以及高k电介质40，氧化物层38也从NVM部分11中移除。金属42的蚀刻具有与NVM部分11接触的金属的效果，这可以是对电荷存储层24的污染物，尤其是由于电荷存储层24具有纳米晶体。由氧化物层34和氮化物层36形成的硬掩模防止了这种情况的发生。氧化物层38是通过在金属42的蚀刻中使用的蚀刻剂移除的。
图13所示的是在氮化物层48上沉积氮化物层48和氧化物层50之后的半导体结构10。在NVM部分11中，氮化物层48位于氮化物层36上。于是在NVM部分11中，有氧化物层34、氮化物层36和48以及氧化物层50的氧化物-氮化物-氧化物层。在逻辑部分13中，氮化物层48位于衬底12上，但是薄的原生的氧化物层可以位于衬底12和氮化物层48之间，并位于逻辑栅极结构46上。氧化物层50位于氮化物层48上。氧化物层34和50以及氮化物层36和48是共形的。
图14所示的是在针对氧化物层50进行选择性蚀刻以从NVM部分11中移除氧化物层50并且在逻辑部分13中保留氧化物层50之后的半导体结构10。
图15所示的是在通过将氧化物层50用作硬掩模，选择性蚀刻氮化物层36和48之后的半导体结构10。氮化物层36和48由此从NVM部分11中移除，而氮化物层48则保留在逻辑部分13中。将氧化物层50用作硬掩模允许在不要求使用光致抗蚀剂的掩模步骤的情况下，实现氧化物层50的选择性蚀刻。
图16所示的是在执行氧化物的各向异性蚀刻以及后续的氮化物蚀刻之后的半导体结构10，其中该蚀刻导致了氧化物层34成为侧壁间隔物52、54、56和58，氧化物层50成为侧壁间隔物60，并且氮化物层48成为侧壁间隔物62。侧壁间隔物52围绕了NVM栅极结构30的较下部分，因此在一侧上相邻于选择栅极以及在另一侧上相邻于控制栅极，侧壁间隔物54围绕了NVM栅极结构30的较上部分，因此相邻于控制栅极的较上部分，侧壁间隔物56围绕了NVM栅极结构32的较下部分，因此在一侧上相邻于选择栅极以及在另一侧上相邻控制栅极，侧壁间隔物58围绕了NVM栅极结构32的较上部分，因此相邻于控制栅极的较上部分，以及侧壁间隔物60围绕了逻辑栅极结构46。氮化物层48的蚀刻从衬底12上以及逻辑栅极结构46的水平顶表面上移除了氮化物层48。其结果是围绕逻辑栅极结构46的氮化物的侧壁间隔物62，其也可以被称为位于隔壁间隔物60下面的衬垫(liner)。
图17所示的是接收了在NVM部分11中形成源极/漏极区域66、68和70以及在衬底12内的逻辑部分中形成源极/漏极区域72和74的源极/漏极注入64的半导体结构10。具体地说，源极/漏极区域66位于阱14中，其几乎与NVM栅极结构30的选择栅极对准，源极/漏极区域68位于P阱14中，其几乎与NVM栅极结构30和32的控制栅极对准，以及源极/漏极区域70位于P阱14中并且几乎与NVM栅极结构32的选择栅极对准。注入64形成了源极/漏极区域，其在处理完成之后限定了沟道长度。源极/漏极区域72和74几乎与逻辑栅极结构46的相对侧对准。侧壁间隔物62的存在导致了源极/漏极区域72和74与逻辑栅极结构46的侧的对准比源极/漏极区域66、68和70与NVM栅极结构30和32的选择栅极和控制栅极的对准更远。所示的源极/漏极区域是N型。
图18所示的是在侧壁间隔物52、54、56、58和60周围分别形成侧壁氧化物间隔物76、78、80、82之后的半导体结构10。
图19所示的是接收注入86的半导体结构10,由于侧壁间隔物76、78、80、82、84导致注入86离栅极边缘更远，其产生了更重掺杂的源极/漏极区域88、90、92、94、96和98，它们更深一些并且导致了源极/漏极区域66、68、70、72、74的一部分分别具有更高的掺杂浓度并且因此具有更高的导电性。此刻完成了用于形成NVM单元和逻辑晶体管的步骤。这些更重掺杂的区域随后优选地被硅化以制作低电阻触点。随后的处理将导致注入的源极/漏极的扩展。
因此，在此示出了金属栅极晶体管可以在NVM单元存在的情况下制作，即使NVM单元使用了纳米晶体，并且进一步在金属蚀刻期间所使用的硬掩模随后还可以被用来形成被用作注入掩模的侧壁间隔物。
目前应该了解本公开提供了一种制作半导体器件的方法。所述方法包括：在衬底的存储器区域上的非易失性存储器栅极结构上沉积保护层，其中所述保护层包括第一氧化物层、位于所述第一氧化物层上的氮化物层以及位于所述氮化物层上的第二氧化物层。所述方法还包括在所述保护层和所述衬底的逻辑区域上沉积高k电介质层。所述方法还包括在所述存储器和逻辑区域内的所述高k电介质层上沉积金属栅极层。所述方法还包括在所述存储器和逻辑区域内的所述金属栅极层上沉积第一多晶硅层。所述方法还包括图案化并蚀刻所述存储器和逻辑区域以在所述逻辑区域内形成逻辑栅极以移除所述逻辑区域内的所述保护层，其中所述保护层在所述蚀刻之后保留在所述存储器区域内。所述方法还包括在所述存储器和逻辑区域上沉积第一间隔物材料层。所述方法还包括从所述存储器区域移除所述第一间隔物材料层、所述氮化物层以及所述第二氧化物层。所述方法还包括蚀刻所述第一氧化物层以及所述第一间隔物材料层以在所述非易失性存储器栅极结构和所述逻辑栅极上形成第一间隔物。所述方法还可以包括形成所述非易失性存储器栅极结构，包括形成选择栅极，在所述存储器区域内的所述选择栅极以及所述逻辑区域上形成电荷存储层；在所述电荷存储层上沉积第二多晶硅层。所述方法可以具有另一个特征：蚀刻所述第二多晶硅层以在所述选择栅极的顶部和侧壁的一部分上形成控制栅极，以及从所述存储器区域的没有位于所述控制栅极下面的区域和从所述逻辑区域移除所述电荷存储层。所述方法还可以具有另一个特征：所述电荷存储层包括位于电介质材料层之间的纳米晶体。所述方法还可以具有另一个特征：所述第二多晶硅层在所述存储器区域和所述逻辑区域内沉积。所述方法还可以具有另一个特征：第二多晶硅层保留在所述逻辑区域内，直到所述保护层被沉积之后。所述方法还可以包括在形成所述第一间隔物之后，在所述衬底内为所述非易失性存储器栅极结构和所述逻辑栅极创建晕圈(halo)注入物。所述方法还可以包括在形成所述晕圈注入物之后，在所述非易失性存储器栅极结构和所述逻辑栅极的所述第一间隔物上形成第二间隔物；形成所述逻辑栅极和所述非易失性存储器栅极结构的源极和漏极区域；以及在所述源极和漏极区域的暴露部分上形成自对准硅化物区域。所述方法还可以包括在所述逻辑区域以及所述存储器区域内沉积所述保护层；并且在所述逻辑区域与所述存储器区域上沉积所述高k电介质层之前从所述逻辑区域移除所述保护层。
还描述了一种制作半导体器件的方法，所述方法包括在衬底的存储器区域上形成分离栅极存储器栅极(split gate memory gate)结构。所述方法还包括通过在包括所述存储器栅极结构的所述存储器区域上以及衬底的逻辑区域上沉积保护层来保护所述分离栅极存储器栅极结构，其中所述保护层包括一种为金属扩散产生阻挡的材料。所述方法还包括在所述逻辑区域区域内形成逻辑栅极的同时，保持所述存储器区域上的所述保护层，所述逻辑栅极包括高k电介质层和金属层。所述方法还包括在所述逻辑栅极上沉积间隔物材料。所述方法还包括在所述存储器栅极结构和所述逻辑栅极上形成间隔物，其中所述逻辑栅极上的所述间隔物是由所述间隔物材料形成的并且所述存储器栅极结构上的所述间隔物是由所述保护层之一形成的。所述方法可以具有另一个特征：沉积所述保护层包括在所述逻辑区域上以及所述存储器区域上沉积所述保护层。所述方法可以具有另一个特征：所述保护层包括第一氧化物层、对于金属扩散产生阻挡的材料以及第二氧化物层，并且所述第一氧化物层被用于在所述存储器栅极结构上形成所述间隔物之一。所述方法可以具有另一个特征：形成所述分离栅极存储器栅极结构包括形成选择栅极，在所述选择栅极上形成电荷存储层(其包括在所述选择栅极上沉积底(bottom)电介质层，在所述底电介质层上沉积纳米晶体，以及在所述纳米晶体上沉积顶(top)电介质层)，以及在所述电荷存储层上形成控制栅极。所述方法可以具有另一个特征：形成所述控制栅极包括在所述存储器区域和所述逻辑区域上沉积多晶硅层并且在保持所述逻辑区域内的所述多晶硅层的同时，蚀刻所述存储器区域内的所述多晶硅层。所述方法还可以包括在所述逻辑区域内的所述多晶硅层上沉积所述保护层，以及在形成所述逻辑栅极之前，移除所述逻辑区域内的所述保护层和所述多晶硅层。所述方法还可以包括：在形成所述间隔物之前，在所述存储器区域和所述逻辑区域内的所述保护层上沉积所述间隔物材料，同时在所述逻辑栅极上沉积所述间隔物材料；在所述逻辑区域上沉积光致抗蚀剂；以及在所述存储器区域内，移除所述间隔物材料和至少所述对金属扩散产生阻挡的材料。所述方法还可以包括在形成所述间隔物之后，在所述衬底内同时为所述非易失性存储器栅极结构和所述逻辑栅极产生晕圈注入物。所述方法还可以包括在形成所述晕圈注入物之后，在所述非易失性存储器栅极结构和所述逻辑栅极的所述间隔物上形成第二间隔物；同时形成所述逻辑栅极和所述非易失性存储器栅极结构的源极和漏极区域；并且在所述源极和漏极区域的暴露部分上同时形成自对准硅化物区域。
还描述了一种制作半导体器件的方法，所述方法包括在衬底的存储器区域内形成非易失性存储器栅极结构。所述存储器栅极结构的形成包括在所述衬底的所述存储器区域和逻辑区域上沉积多晶硅，遮蔽所述逻辑区域内的所述多晶硅以及所述存储器区域的一部分内的所述多晶硅，并且蚀刻所述多晶硅的未遮蔽部分以形成所述存储器栅极结构的控制栅极。所述方法还包括在所述存储器区域和所述逻辑区域上沉积第一间隔物材料。所述方法还包括在存储器区域和逻辑区域的第一间隔物材料上沉积金属扩散阻挡层。所述方法还包括从逻辑区域移除第一间隔物材料以及金属扩散阻挡层。所述方法还包括在逻辑区域中以及在存储器区域中的金属扩散阻挡层上沉积金属层。所述方法还包括从逻辑区域中的金属层上形成金属栅极，包括从存储器区域移除金属层。所述方法还包括在逻辑区域形成第二间隔物材料。所述方法还包括从存储器区域移除金属层以及金属扩散阻挡层。所述方法还包括蚀刻所述第一间隔物材料以在所述存储器栅极结构上形成间隔物，同时蚀刻所述第二间隔物材料以在所述金属栅极上形成间隔物。所述方法还可以包括在沉积所述金属层之前，在所述逻辑区域和所述存储器区域内沉积高k电介质层；并且在从存储器区域移除金属层后移除存储器区域中的高k电介质层。所述方法可以具有另一个特征：在沉积所述多晶硅之前，形成选择栅极并且在所述选择栅极上形成电荷存储层，其中形成电荷存储层包括在所述选择栅极上沉积底电介质层，在所述底介电层上沉积纳米晶体，以及在所述纳米晶体上沉积顶电介质层。
另外，在说明书和权利要求中的词语“前面”、“后面”、“顶部”、“底部”、“上面”、“下面”等等，如果有的话，是用于描述性的目的并且不一定用于描述永久性的相对位置。应理解如此使用的词语在适当的情况下是可以互换的使得本公开所描述的实施例是，例如能够在不同于本公开所说明的或者以其它方式所描述的其它方向上操作。
虽然本公开参照具体实施例来描述，正如以下权利要求所陈述的，在不脱离本发明范围的情况下，可以进行各种修改以及变化。例如，与描述的那些材料不同的材料可以被发现是有效的。因此，说明书以及附图被认为是说明性而不是限制性的，并且所有这些修改旨在被列入本发明范围内。本公开关于具体实施例所描述的任何好处、优点或问题解决方案都不旨在被解释为任何或所有权利要求的关键的、必要的、或本质的特征或元素。
本发明所使用的词语“耦合”不旨在被限定为直接耦合或机械耦合。
此外，本发明所用词语的“一”或“一个”被定义为一个或多个。并且，在权利要求中使用的引导词语如“至少一个”以及“一个或多个”不应该被解释为暗示通过不定冠词“一”或“一个”引入的其它权利要求元素将包括这种引导权利要求元素的任何特定权利要求限制到仅包含一个这种元素的发明，即使在同样的权利要求包括引导词语“一个或者多个”或者“至少一个”以及诸如“一”或者“一个”的不定冠词的情况下也是如此。定冠词的使用也是如此。
除非另有说明，诸如“第一”以及“第二”的词语是用于任意区分这些词语所描述的元素的。因此，这些词语不一定表示时间或这些元素的其它优先次序。

Claims (20)

1.一种制作半导体器件的方法，包括：
在衬底的存储器区域上的非易失性存储器栅极结构上沉积保护层，其中所述保护层包括第一氧化物层、位于所述第一氧化物层上的氮化物层以及位于所述氮化物层上的第二氧化物层；
在所述保护层上和在所述衬底的逻辑区域上沉积高k电介质层；
在所述存储器区域和所述逻辑区域内的所述高k电介质层上沉积金属栅极层；
在所述存储器区域和所述逻辑区域内的所述金属栅极层上沉积第一多晶硅层；
图案化并蚀刻所述存储器区域和所述逻辑区域以在所述逻辑区域内形成逻辑栅极，以移除所述逻辑区域内的所述保护层，其中所述保护层在蚀刻之后保留在所述存储器区域内；
在所述存储器区域和所述逻辑区域上沉积第一间隔物材料层；
从所述存储器区域移除所述第一间隔物材料层、所述氮化物层以及所述第二氧化物层；以及
蚀刻所述第一氧化物层和所述第一间隔物材料层以在所述非易失性存储器栅极结构和所述逻辑栅极上形成第一间隔物。
2.根据权利要求1所述的方法，还包括：
形成所述非易失性存储器栅极结构，包括：
形成选择栅极；
在所述存储器区域内的所述选择栅极以及所述逻辑区域上形成电荷存储层；
在所述电荷存储层上沉积第二多晶硅层；
蚀刻所述第二多晶硅层以在所述选择栅极的顶部和侧壁的一部分上形成控制栅极；以及
从所述存储器区域的没有位于所述控制栅极下面的区域和从所述逻辑区域移除所述电荷存储层。
3.根据权利要求2所述的方法，其中所述电荷存储层包括位于电介质材料层之间的纳米晶体。
4.根据权利要求2所述的方法，其中所述第二多晶硅层在所述存储器区域和所述逻辑区域内沉积。
5.根据权利要求2所述的方法，其中所述第二多晶硅层保留在所述逻辑区域内，直到沉积所述保护层之后。
6.根据权利要求1所述的方法，还包括：
在形成所述第一间隔物之后，在所述衬底内为所述非易失性存储器栅极结构和所述逻辑栅极产生晕圈注入物。
7.根据权利要求6所述的方法，还包括：
在形成所述晕圈注入物之后，
在所述非易失性存储器栅极结构和所述逻辑栅极的所述第一间隔物上形成第二间隔物；
形成所述逻辑栅极和所述非易失性存储器栅极结构的源极和漏极区域；以及
在所述源极和漏极区域的暴露部分上形成自对准硅化物区域。
8.根据权利要求1所述的方法，还包括：
在所述逻辑区域与所述存储器区域内沉积所述保护层；以及
在所述逻辑区域和所述存储器区域上沉积所述高k电介质层之前从所述逻辑区域移除所述保护层。
9.一种制作半导体器件的方法，包括：
在衬底的存储器区域上形成分离栅极存储器栅极结构；
通过在包括所述分离栅极存储器栅极结构的所述存器储区域上以及所述衬底的逻辑区域上沉积保护层来保护所述分离栅极存储器栅极结构，其中所述保护层包括对金属扩散产生阻挡的材料；
在所述逻辑区域内形成逻辑栅极的同时保持所述存储器区域上的所述保护层，所述逻辑栅极包括高k电介质层和金属层；
在所述逻辑栅极上沉积间隔物材料；以及
在所述分离栅极存储器栅极结构上形成间隔物以及在所述逻辑栅极上形成间隔物，其中所述逻辑栅极上的间隔物是由间隔物材料形成的，以及所述分离栅极存储器结构上的所述间隔物是由所述保护层之一形成的。
10.根据权利要求9所述的方法，其中沉积所述保护层包括在所述逻辑区域上沉积所述保护层以及在所述存器储区域上沉积所述保护层。
11.根据权利要求9所述的方法，其中所述保护层包括第一氧化物层、对金属扩散产生阻挡的材料以及第二氧化物层，并且所述第一氧化物层被用于在所述分离栅极存储器栅极结构上形成所述间隔物之一。
12.根据权利要求9所述的方法，其中形成所述分离栅极存储器栅极结构包括：
形成选择栅极；
在所述选择栅极上形成电荷存储层，包括：
在所述选择栅极上沉积底电介质层；
在所述底电介质层上沉积纳米晶体；以及
在所述纳米晶体上沉积顶电介质层；以及
在所述电荷存储层上形成控制栅极。
13.根据权利要求12所述的方法，其中形成所述控制栅极包括：
在所述存储器区域和所述逻辑区域上沉积多晶硅层并且在保留所述逻辑区域内的多晶硅层的同时蚀刻所述存器储区域内的多晶硅层。
14.根据权利要求13所述的方法，还包括：
在所述逻辑区域内的所述多晶硅层上沉积所述保护层；以及
在形成所述逻辑栅极之前，移除所述逻辑区域内的所述保护层和所述多晶硅层。
15.根据权利要求9所述的方法，还包括：
在形成所述间隔物之前：
在所述逻辑栅极上沉积所述间隔物材料的同时，在所述存储器区域和所述逻辑区域内的所述保护层上沉积所述间隔物材料；
在所述逻辑区域上沉积光致抗蚀剂；以及
在所述存储器区域内，移除所述间隔物材料和至少对金属扩散产生阻挡的材料。
16.根据权利要求9所述的方法，还包括：
在形成所述间隔物之后，在所述衬底内同时为所述分离栅极存储器栅极结构和所述逻辑栅极产生晕圈注入物。
17.根据权利要求16所述的方法，还包括：
在形成所述晕圈注入物之后，
在所述分离栅极存储器栅极结构和所述逻辑栅极的所述间隔物上形成第二间隔物；
同时为所述逻辑栅极和所述分离栅极存储器栅极结构形成源极和漏极区域；以及
在所述源极和漏极区域的暴露部分上同时形成自对准硅化物区域。
18.一种制作半导体器件的方法，包括：
在衬底的存储器区域内形成非易失性存储器栅极结构，其中形成存储器栅极结构包括：
在所述衬底的所述存储器区域和逻辑区域上沉积多晶硅；
遮蔽所述逻辑区域内以及所述存器储区域的一部分内的多晶硅；
蚀刻所述多晶硅的未遮蔽部分以形成所述非易失性存储器栅极结构的控制栅极；
在所述存储器区域和所述逻辑区域上沉积第一间隔物材料；
在所述存储器区域和所述逻辑区域内的所述第一间隔物材料上沉积金属扩散阻挡层；
遮蔽所述存储器区域；
从所述逻辑区域移除所述第一间隔物材料和所述金属扩散阻挡层；
在保持所述存储器区域内的所述第一间隔物材料和所述金属扩散阻挡层的同时从所述存储器区域移除遮蔽物；
在所述逻辑区域内以及在所述存储器区域内的所述金属扩散阻挡层上沉积金属层；
从所述逻辑区域内的金属层形成金属栅极，包括从所述存储器区域移除所述金属层；以及
在所述逻辑区域内沉积第二间隔物材料；
移除所述存储器区域内的所述金属层和所述保护层；以及
在蚀刻所述第二间隔物以在所述金属栅极上形成间隔物的同时，蚀刻所述第一间隔物材料以在所述非易失性存储器栅极结构上形成间隔物。
19.根据权利要求18所述的方法，还包括：
在沉积所述金属层之前，在所述逻辑区域和所述存储器区域内沉积高k电介质层；以及
在移除所述存储器区域内的所述金属层和所述保护层的同时，移除所述存器储区域内的所述高k电介质层。
20.根据权利要求18所述的方法，其中形成所述非易失性存储器栅极结构包括：
在沉积所述多晶硅之前，
形成选择栅极；以及
在所述选择栅极上形成电荷存储层，包括：
在所述选择栅极上沉积底电介质层；
在所述底电介质层上沉积纳米晶体；以及
在所述纳米晶体上沉积顶电介质层。
CN201410331841.0A 2013-07-31 2014-07-14 使用栅极优先方法集成非易失性存储器和高k及金属栅极 Active CN104347519B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/955,665 2013-07-31
US13/955,665 US8871598B1 (en) 2013-07-31 2013-07-31 Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology

Publications (2)

Publication Number Publication Date
CN104347519A true CN104347519A (zh) 2015-02-11
CN104347519B CN104347519B (zh) 2019-03-29

Family

ID=51752704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410331841.0A Active CN104347519B (zh) 2013-07-31 2014-07-14 使用栅极优先方法集成非易失性存储器和高k及金属栅极

Country Status (3)

Country Link
US (1) US8871598B1 (zh)
JP (1) JP6381114B2 (zh)
CN (1) CN104347519B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437550A (zh) * 2016-05-27 2017-12-05 台湾积体电路制造股份有限公司 Nvm存储器hkmg集成技术
CN110838494A (zh) * 2018-08-15 2020-02-25 台湾积体电路制造股份有限公司 嵌入式存储器的单元边界结构、集成电路及其形成方法
CN112908999A (zh) * 2021-03-25 2021-06-04 复旦大学 半浮栅存储器的制造工艺及半浮栅存储器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951863B2 (en) 2012-04-06 2015-02-10 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US9087913B2 (en) 2012-04-09 2015-07-21 Freescale Semiconductor, Inc. Integration technique using thermal oxide select gate dielectric for select gate and apartial replacement gate for logic
US9837322B2 (en) * 2013-05-28 2017-12-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of forming
US9006093B2 (en) 2013-06-27 2015-04-14 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high voltage transistor integration
US9082837B2 (en) 2013-08-08 2015-07-14 Freescale Semiconductor, Inc. Nonvolatile memory bitcell with inlaid high k metal select gate
US9252246B2 (en) * 2013-08-21 2016-02-02 Freescale Semiconductor, Inc. Integrated split gate non-volatile memory cell and logic device
US9082650B2 (en) 2013-08-21 2015-07-14 Freescale Semiconductor, Inc. Integrated split gate non-volatile memory cell and logic structure
US8932925B1 (en) * 2013-08-22 2015-01-13 Freescale Semiconductor, Inc. Split-gate non-volatile memory (NVM) cell and device structure integration
US9275864B2 (en) * 2013-08-22 2016-03-01 Freescale Semiconductor,Inc. Method to form a polysilicon nanocrystal thin film storage bitcell within a high k metal gate platform technology using a gate last process to form transistor gates
US9136129B2 (en) * 2013-09-30 2015-09-15 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-last methodology
US9343314B2 (en) 2014-05-30 2016-05-17 Freescale Semiconductor, Inc. Split gate nanocrystal memory integration
US9397176B2 (en) * 2014-07-30 2016-07-19 Freescale Semiconductor, Inc. Method of forming split gate memory with improved reliability
US9673208B2 (en) 2015-10-12 2017-06-06 Silicon Storage Technology, Inc. Method of forming memory array and logic devices
US9466608B1 (en) 2015-10-28 2016-10-11 Freescale Semiconductor, Inc. Semiconductor structure having a dual-gate non-volatile memory device and methods for making same
US10026820B2 (en) * 2016-03-23 2018-07-17 Nxp Usa, Inc. Split gate device with doped region and method therefor
US10872898B2 (en) * 2017-07-19 2020-12-22 Cypress Semiconductor Corporation Embedded non-volatile memory device and fabrication method of the same
US11588031B2 (en) * 2019-12-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110650A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
TW201135814A (en) * 2010-04-15 2011-10-16 United Microelectronics Corp Metal gate structure and fabricating method thereof
US20110254060A1 (en) * 2010-04-15 2011-10-20 United Microelectronics Corporation Metal Gate Structure and Fabricating Method thereof
CN102655168A (zh) * 2011-03-04 2012-09-05 中国科学院微电子研究所 栅极结构及其制造方法
US20130105879A1 (en) * 2011-10-27 2013-05-02 International Business Machines Corporation Non-volatile memory structure employing high-k gate dielectric and metal gate

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5445984A (en) 1994-11-28 1995-08-29 United Microelectronics Corporation Method of making a split gate flash memory cell
US6087225A (en) 1998-02-05 2000-07-11 International Business Machines Corporation Method for dual gate oxide dual workfunction CMOS
JP3023355B1 (ja) 1998-12-25 2000-03-21 松下電器産業株式会社 半導体装置及びその製造方法
JP4068746B2 (ja) 1998-12-25 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置
CN100359601C (zh) 1999-02-01 2008-01-02 株式会社日立制作所 半导体集成电路和非易失性存储器元件
EP1039533A3 (en) 1999-03-22 2001-04-04 Infineon Technologies North America Corp. High performance dram and method of manufacture
US6194301B1 (en) 1999-07-12 2001-02-27 International Business Machines Corporation Method of fabricating an integrated circuit of logic and memory using damascene gate structure
EP1139419A1 (en) 2000-03-29 2001-10-04 STMicroelectronics S.r.l. Method of manufacturing an electrically programmable, non-volatile memory with logic circuitry
JP4096507B2 (ja) 2000-09-29 2008-06-04 富士通株式会社 半導体装置の製造方法
KR100359780B1 (ko) 2000-11-22 2002-11-04 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6531350B2 (en) 2001-02-22 2003-03-11 Halo, Inc. Twin MONOS cell fabrication method and array organization
JP2003023114A (ja) 2001-07-05 2003-01-24 Fujitsu Ltd 半導体集積回路装置およびその製造方法
JP3993438B2 (ja) 2002-01-25 2007-10-17 株式会社ルネサステクノロジ 半導体装置
EP1487853A4 (en) 2002-02-08 2006-06-28 Genencor Int SECRETION, TRANSCRIPTION AND SPORULATION GENES IN BACILLUS CLAUSII
US6531734B1 (en) 2002-05-24 2003-03-11 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell having an integrated source-side erase structure and its contactless flash memory arrays
US6635526B1 (en) 2002-06-07 2003-10-21 Infineon Technologies Ag Structure and method for dual work function logic devices in vertical DRAM process
US6777761B2 (en) 2002-08-06 2004-08-17 International Business Machines Corporation Semiconductor chip using both polysilicon and metal gate devices
US6808983B2 (en) 2002-08-27 2004-10-26 Micron Technology, Inc. Silicon nanocrystal capacitor and process for forming same
JP4477886B2 (ja) * 2003-04-28 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
US6909139B2 (en) 2003-06-27 2005-06-21 Infineon Technologies Ag One transistor flash memory cell
JP2005026380A (ja) 2003-06-30 2005-01-27 Toshiba Corp 不揮発性メモリを含む半導体装置及びその製造方法
JP2005072237A (ja) 2003-08-25 2005-03-17 Renesas Technology Corp 半導体装置の製造方法
US7141468B2 (en) 2003-10-27 2006-11-28 Texas Instruments Incorporated Application of different isolation schemes for logic and embedded memory
US6939767B2 (en) 2003-11-19 2005-09-06 Freescale Semiconductor, Inc. Multi-bit non-volatile integrated circuit memory and method therefor
US7229880B2 (en) 2003-11-19 2007-06-12 Promos Technologies Inc. Precision creation of inter-gates insulator
US7154779B2 (en) 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
KR100528486B1 (ko) 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
JP2006059880A (ja) 2004-08-17 2006-03-02 Fujitsu Ltd 半導体装置及びその製造方法
US7026689B2 (en) 2004-08-27 2006-04-11 Taiwan Semiconductor Manufacturing Company Metal gate structure for MOS devices
KR100688575B1 (ko) 2004-10-08 2007-03-02 삼성전자주식회사 비휘발성 반도체 메모리 소자
JP4578938B2 (ja) 2004-11-08 2010-11-10 富士通セミコンダクター株式会社 半導体装置
US7361543B2 (en) 2004-11-12 2008-04-22 Freescale Semiconductor, Inc. Method of forming a nanocluster charge storage device
US7208793B2 (en) 2004-11-23 2007-04-24 Micron Technology, Inc. Scalable integrated logic and non-volatile memory
KR100654341B1 (ko) 2004-12-08 2006-12-08 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7365389B1 (en) 2004-12-10 2008-04-29 Spansion Llc Memory cell having enhanced high-K dielectric
JP2006173528A (ja) * 2004-12-20 2006-06-29 Sharp Corp 不揮発性半導体記憶装置
US7482223B2 (en) 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
US7202125B2 (en) 2004-12-22 2007-04-10 Sandisk Corporation Low-voltage, multiple thin-gate oxide and low-resistance gate electrode
US7183159B2 (en) 2005-01-14 2007-02-27 Freescale Semiconductor, Inc. Method of forming an integrated circuit having nanocluster devices and non-nanocluster devices
KR100646085B1 (ko) * 2005-03-08 2006-11-14 매그나칩 반도체 유한회사 비휘발성 메모리 소자, 그 제조방법, 및 이를 이용한 반도체 소자의 제조방법
US7563662B2 (en) 2005-03-18 2009-07-21 Freescale Semiconductor, Inc. Processes for forming electronic devices including non-volatile memory
WO2006126245A1 (ja) 2005-05-23 2006-11-30 Fujitsu Limited 半導体装置及びその製造方法
US7547599B2 (en) 2005-05-26 2009-06-16 Micron Technology, Inc. Multi-state memory cell
US7229873B2 (en) 2005-08-10 2007-06-12 Texas Instruments Incorporated Process for manufacturing dual work function metal gates in a microelectronics device
US7456465B2 (en) 2005-09-30 2008-11-25 Freescale Semiconductor, Inc. Split gate memory cell and method therefor
JP4928890B2 (ja) 2005-10-14 2012-05-09 株式会社東芝 不揮発性半導体記憶装置
JP4992722B2 (ja) 2005-12-14 2012-08-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US7544980B2 (en) 2006-01-27 2009-06-09 Freescale Semiconductor, Inc. Split gate memory cell in a FinFET
JP4575320B2 (ja) 2006-03-15 2010-11-04 株式会社東芝 不揮発性半導体記憶装置
JP2007258224A (ja) 2006-03-20 2007-10-04 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US20070224772A1 (en) 2006-03-21 2007-09-27 Freescale Semiconductor, Inc. Method for forming a stressor structure
US20070249129A1 (en) 2006-04-21 2007-10-25 Freescale Semiconductor, Inc. STI stressor integration for minimal phosphoric exposure and divot-free topography
KR20080010900A (ko) 2006-07-28 2008-01-31 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
JP5142494B2 (ja) * 2006-08-03 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100812237B1 (ko) 2006-08-25 2008-03-10 삼성전자주식회사 임베디드 플래시 메모리 장치의 제조 방법
US7524719B2 (en) 2006-08-31 2009-04-28 Freescale Semiconductor, Inc. Method of making self-aligned split gate memory cell
KR100755410B1 (ko) 2006-09-22 2007-09-04 삼성전자주식회사 게이트 구조물 및 이를 형성하는 방법, 비휘발성 메모리장치 및 이의 제조 방법
KR100845720B1 (ko) 2006-11-30 2008-07-10 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그의 제조방법
CN100590853C (zh) 2006-12-15 2010-02-17 中芯国际集成电路制造(上海)有限公司 半导体存储器及其形成方法
US8410543B2 (en) 2007-02-01 2013-04-02 Renesas Electronics Corporation Semiconductor storage device and manufacturing method thereof
JP2008192991A (ja) 2007-02-07 2008-08-21 Toshiba Corp 半導体装置
JP2008244009A (ja) 2007-03-26 2008-10-09 Fujitsu Ltd 半導体装置およびその製造方法
KR100851552B1 (ko) 2007-03-28 2008-08-11 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
US7439134B1 (en) 2007-04-20 2008-10-21 Freescale Semiconductor, Inc. Method for process integration of non-volatile memory cell transistors with transistors of another type
US7521314B2 (en) 2007-04-20 2009-04-21 Freescale Semiconductor, Inc. Method for selective removal of a layer
JP2008294194A (ja) 2007-05-24 2008-12-04 Seiko Epson Corp 強誘電体キャパシタの製造方法及び強誘電体キャパシタ
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8093128B2 (en) 2007-05-25 2012-01-10 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
KR100852212B1 (ko) 2007-06-12 2008-08-13 삼성전자주식회사 반도체 소자 및 이를 형성하는 방법
WO2009016437A1 (en) 2007-08-01 2009-02-05 Freescale Semiconductor, Inc. Method of manufacturing a semiconductor device and semiconductor device obtainable therewith
US7799650B2 (en) 2007-08-08 2010-09-21 Freescale Semiconductor, Inc. Method for making a transistor with a stressor
JP5205011B2 (ja) 2007-08-24 2013-06-05 ルネサスエレクトロニクス株式会社 不揮発性半導体装置およびその製造方法
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
KR20090026927A (ko) 2007-09-11 2009-03-16 삼성전자주식회사 임베디드 반도체 소자 및 그 제조 방법
US7875516B2 (en) * 2007-09-14 2011-01-25 Qimonda Ag Integrated circuit including a first gate stack and a second gate stack and a method of manufacturing
US8072072B2 (en) 2007-09-20 2011-12-06 Qimonda Ag Integrated circuit including different types of gate stacks, corresponding intermediate integrated circuit structure and corresponding integrated circuit
US20090101961A1 (en) 2007-10-22 2009-04-23 Yue-Song He Memory devices with split gate and blocking layer
US7745344B2 (en) 2007-10-29 2010-06-29 Freescale Semiconductor, Inc. Method for integrating NVM circuitry with logic circuitry
US7838363B2 (en) 2007-10-31 2010-11-23 Freescale Semiconductor, Inc. Method of forming a split gate non-volatile memory cell
US8030709B2 (en) 2007-12-12 2011-10-04 International Business Machines Corporation Metal gate stack and semiconductor gate stack for CMOS devices
US7932146B2 (en) 2008-03-20 2011-04-26 United Microelectronics Corp. Metal gate transistor and polysilicon resistor and method for fabricating the same
US7834387B2 (en) 2008-04-10 2010-11-16 International Business Machines Corporation Metal gate compatible flash memory gate stack
US7923328B2 (en) 2008-04-15 2011-04-12 Freescale Semiconductor, Inc. Split gate non-volatile memory cell with improved endurance and method therefor
US7795091B2 (en) 2008-04-30 2010-09-14 Winstead Brian A Method of forming a split gate memory device and apparatus
JP2009272564A (ja) 2008-05-09 2009-11-19 Toshiba Corp 半導体装置及び半導体装置の製造方法
US8138037B2 (en) 2009-03-17 2012-03-20 International Business Machines Corporation Method and structure for gate height scaling with high-k/metal gate technology
US7821055B2 (en) 2009-03-31 2010-10-26 Freescale Semiconductor, Inc. Stressed semiconductor device and method for making
DE102009021485B4 (de) 2009-05-15 2017-10-05 Globalfoundries Dresden Module One Llc & Co. Kg Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
US7906396B1 (en) 2009-09-02 2011-03-15 Winbond Electronics Corp. Flash memory and method of fabricating the same
JP5613506B2 (ja) 2009-10-28 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5538838B2 (ja) 2009-11-25 2014-07-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN102117808B (zh) 2009-12-31 2013-03-13 中国科学院微电子研究所 具有改善的载流子迁移率的场效应晶体管器件及制造方法
US8372699B2 (en) 2010-02-22 2013-02-12 Freescale Semiconductor, Inc. Method for forming a split-gate memory cell
JP2011176173A (ja) 2010-02-25 2011-09-08 Renesas Electronics Corp 半導体装置及びその製造方法
KR20110100738A (ko) 2010-03-05 2011-09-15 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP5556490B2 (ja) 2010-08-06 2014-07-23 富士通セミコンダクター株式会社 半導体装置の製造方法
US8399310B2 (en) * 2010-10-29 2013-03-19 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
JP2012114269A (ja) 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8564044B2 (en) 2011-03-31 2013-10-22 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
US8389365B2 (en) 2011-03-31 2013-03-05 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
US8334198B2 (en) 2011-04-12 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a plurality of gate structures
JP5734744B2 (ja) * 2011-05-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8829588B2 (en) 2011-07-26 2014-09-09 Synopsys, Inc. NVM bitcell with a replacement control gate and additional floating gate
US9184100B2 (en) 2011-08-10 2015-11-10 United Microelectronics Corp. Semiconductor device having strained fin structure and method of making the same
FR2980035B1 (fr) 2011-09-08 2013-10-04 Commissariat Energie Atomique Circuit integre realise en soi comprenant des cellules adjacentes de differents types
US20130084697A1 (en) 2011-09-29 2013-04-04 Global Foundries Singapore Pte Ltd. Split gate memory device with gap spacer
JP5779068B2 (ja) 2011-10-03 2015-09-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8536006B2 (en) * 2011-11-30 2013-09-17 Freescale Semiconductor, Inc. Logic and non-volatile memory (NVM) integration
US8906764B2 (en) 2012-01-04 2014-12-09 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US8669158B2 (en) 2012-01-04 2014-03-11 Mark D. Hall Non-volatile memory (NVM) and logic integration
US8658497B2 (en) 2012-01-04 2014-02-25 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US8536007B2 (en) 2012-02-22 2013-09-17 Freescale Semiconductor, Inc. Non-volatile memory cell and logic transistor integration
US9087913B2 (en) 2012-04-09 2015-07-21 Freescale Semiconductor, Inc. Integration technique using thermal oxide select gate dielectric for select gate and apartial replacement gate for logic
US8722493B2 (en) 2012-04-09 2014-05-13 Freescale Semiconductor, Inc. Logic transistor and non-volatile memory cell integration
US9165652B2 (en) 2012-08-20 2015-10-20 Freescale Semiconductor, Inc. Split-gate memory cells having select-gate sidewall metal silicide regions and related manufacturing methods
US9111865B2 (en) 2012-10-26 2015-08-18 Freescale Semiconductor, Inc. Method of making a logic transistor and a non-volatile memory (NVM) cell

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110650A (zh) * 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
TW201135814A (en) * 2010-04-15 2011-10-16 United Microelectronics Corp Metal gate structure and fabricating method thereof
US20110254060A1 (en) * 2010-04-15 2011-10-20 United Microelectronics Corporation Metal Gate Structure and Fabricating Method thereof
CN102655168A (zh) * 2011-03-04 2012-09-05 中国科学院微电子研究所 栅极结构及其制造方法
US20130105879A1 (en) * 2011-10-27 2013-05-02 International Business Machines Corporation Non-volatile memory structure employing high-k gate dielectric and metal gate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437550A (zh) * 2016-05-27 2017-12-05 台湾积体电路制造股份有限公司 Nvm存储器hkmg集成技术
CN107437550B (zh) * 2016-05-27 2022-10-21 台湾积体电路制造股份有限公司 Nvm存储器hkmg集成技术
CN110838494A (zh) * 2018-08-15 2020-02-25 台湾积体电路制造股份有限公司 嵌入式存储器的单元边界结构、集成电路及其形成方法
CN110838494B (zh) * 2018-08-15 2023-02-07 台湾积体电路制造股份有限公司 嵌入式存储器的单元边界结构、集成电路及其形成方法
CN112908999A (zh) * 2021-03-25 2021-06-04 复旦大学 半浮栅存储器的制造工艺及半浮栅存储器

Also Published As

Publication number Publication date
US8871598B1 (en) 2014-10-28
CN104347519B (zh) 2019-03-29
JP6381114B2 (ja) 2018-08-29
JP2015032825A (ja) 2015-02-16

Similar Documents

Publication Publication Date Title
CN104347519A (zh) 使用栅极优先方法集成非易失性存储器和高k及金属栅极
US8901632B1 (en) Non-volatile memory (NVM) and high-K and metal gate integration using gate-last methodology
US9129996B2 (en) Non-volatile memory (NVM) cell and high-K and metal gate transistor integration
US9136129B2 (en) Non-volatile memory (NVM) and high-k and metal gate integration using gate-last methodology
US8163615B1 (en) Split-gate non-volatile memory cell having improved overlap tolerance and method therefor
CN106486377B (zh) 鳍片式半导体器件及其制造方法
CN101317253B (zh) 用于半导体器件的自对准肖特基结的制造方法
WO2013022618A1 (en) A non-volatile memory cell having a high k dielectric and metal gate
JP6525304B2 (ja) 不揮発性メモリセル、高電圧トランジスタ、ならびに高ｋ金属ゲートトランジスタの一体化
US9129855B2 (en) Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
CN103824860A (zh) 制造存储器单元法、制造存储器单元装置法和存储器单元
CN104347518A (zh) 分裂栅非易失性存储器单元
TW201919108A (zh) 半導體結構及其製造方法
KR20100080240A (ko) 플래시메모리 소자 및 그 제조 방법
US20140001529A1 (en) Silicide Process Using OD Spacers
US9831114B1 (en) Self-aligned trench isolation in integrated circuits
US9252246B2 (en) Integrated split gate non-volatile memory cell and logic device
TW200816397A (en) Flash memory device with single-poly structure and method for manufacturing the same
US20160268387A1 (en) Split-gate flash memory with improved program efficiency
US20150117110A1 (en) Connecting storage gate memory
EP1178533A1 (en) Non-volatile semiconductor memory device and manufacturing method thereof
US20140239372A1 (en) Split gate non-volatile memory (nvm) cell and method therefor
US11171144B2 (en) Semiconductor structure and method for forming same
US11088158B2 (en) SONOS memory and method for manufacturing the same
CN106601686A (zh) 一种半导体器件及其制备方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant