CN104347518A - 分裂栅非易失性存储器单元 - Google Patents

分裂栅非易失性存储器单元 Download PDF

Info

Publication number
CN104347518A
CN104347518A CN201410311292.0A CN201410311292A CN104347518A CN 104347518 A CN104347518 A CN 104347518A CN 201410311292 A CN201410311292 A CN 201410311292A CN 104347518 A CN104347518 A CN 104347518A
Authority
CN
China
Prior art keywords
substrate
control gate
grid
selection grid
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410311292.0A
Other languages
English (en)
Other versions
CN104347518B (zh
Inventor
B·A·温斯蒂亚德
洪全敏
姜盛泽
K·V·洛伊寇
J·A·耶特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN104347518A publication Critical patent/CN104347518A/zh
Application granted granted Critical
Publication of CN104347518B publication Critical patent/CN104347518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及分裂栅非易失性存储器单元。一种制造半导体结构(100)的方法使用具有第一类型的本底掺杂的衬底(102)。栅极结构具有位于衬底上的栅电介质(104)和位于栅电介质上的选择栅极层(106)。将第二类型的掺杂剂注入到衬底的相邻于第一末端的第一部分。注入在将任何掺杂剂注入第一部分的本底掺杂之前，其中第一部分变为第二导电类型的第一掺杂区域。NVM栅极结构具有选择栅极(106)、具有位于第一掺杂区域上的第一部分的存储层以及位于存储层上的控制栅极(208)。以非垂直角度注入(304)第一类型的掺杂剂在选择栅极下面形成了深掺杂区域(306)。注入第二类型的掺杂剂形成源极/漏极延伸(404)。

Description

分裂栅非易失性存储器单元
技术领域
本公开通常涉及制造半导体结构的方法，更具体地，涉及分裂栅非易失性存储器单元。
背景技术
已经开发出了分裂栅非易失性存储器(NVM)，其提供优于典型的控制栅极在浮栅之上的结构的优点。一个优点在于，减少了对未被选择但却在所选的行上或者在所选的列上的存储器单元的编程干扰。通常，不管对所选择的单元进行的操作如何，位于所选择的行或所选择的列上的单元最有可能存在干扰问题。随着分裂栅存储器单元已基本上解决了所选择的行或列上的单元的编程干扰问题，在未选择的行或未选择的列上的单元的干扰问题可能成为问题。另一个问题是需要选择栅极上有足够高的阈值电压以避免泄漏，这与控制栅极上期望的用来避免读取干扰问题的低阈值电压相冲突。
概述
根据本公开一个方面，提高了一种使用具有第一导电类型的本底掺杂的衬底制造半导体结构的方法，包括：形成包括在所述衬底上的栅电介质以及在所述栅电介质上的选择栅极层的栅极结构，其中所述栅极层具有第一末端；利用所述第一末端作为掩模，将第二导电类型的掺杂剂注入与所述第一末端相邻的所述衬底的第一部分，其中所述注入在将任何掺杂剂注入所述本底掺杂的所述第一部分之前，并且其中所述第一部分成为所述第二导电类型的第一掺杂区域；形成非易失性存储器栅极结构，其包括所述选择栅极层的选择栅极、具有在所述第一掺杂区域之上的第一部分的存储层、以及在所述存储层之上的控制栅极，其中所述选择栅极具有作为所述第一末端的第一侧面和与所述第一侧面相对的第二侧面，其中所述存储层具有在所述选择栅极的第一侧面和所述控制栅极的第一侧面之间的第二部分；用第一导电类型的掺杂剂以非垂直角度进行注入以在基本上全部的所述选择栅极下形成深掺杂区域；以及用第二导电类型的掺杂剂进行注入以在所述衬底中基本上与所述选择栅极的所述第二侧面对准地形成源极/漏极延伸部。
根据本公开另一方面，提供了一种使用具有第一导电类型的本底掺杂的衬底的分裂栅存储器单元，包括：非易失性存储器栅极结构，包括：栅电介质，位于所述衬底之上；选择栅极，位于所述栅电介质之上并具有第一侧面和第二侧面；存储层，沿着所述选择栅极的第一侧面以及在与所述选择栅极的第一侧面相邻的所述衬底的第一部分之上；以及控制栅极，其具有在所述存储层位于所述衬底的所述第一部分之上的位置处在所述存储层之上的第一部分，其中所述控制栅极具有在所述存储层沿着所述选择栅极的第一侧面的位置处与所述存储层相邻的第一侧面，并且其中所述控制栅极具有与所述控制栅极的所述第一侧面相对的第二侧面；第一掺杂区域，其在所述衬底中，位于所述控制栅极的所述第一部分下面，其中所述掺杂区域具有足以使所述第一掺杂区域成为第二导电类型的第二导电类型的掺杂剂，并且所有所述第一导电类型的掺杂剂仅仅源自所述衬底的所述本底掺杂；第一导电类型的第二掺杂区域，其具有比位于所述选择栅极下面的所述衬底中的所述本底掺杂大的浓度；第二导电类型的第三掺杂区域，其在所述衬底中基本上与所述选择栅极的所述第二侧面对准；以及第二导电类型的第四掺杂区域，其在所述衬底中与所述第一掺杂区域相邻。
根据本公开又一实施例，提供了一种使用具有第一导电类型的本底掺杂的衬底制造分裂栅存储器单元的方法，包括：在栅电介质之上形成选择栅极结构，其中所述选择栅极结构具有第一末端；利用所述选择栅极结构作为掩模，执行浅的非垂直的注入，以在与所述第一末端相邻的所述衬底中的第一部分中获得掺杂区域，其中所述非垂直注入是到本底掺杂的所述第一部分中的仅有的注入；在形成所述分裂栅存储器单元的选择栅极晶体管部分中，利用所述选择栅极结构形成非易失性栅极结构，其中所述非易失性栅极结构包括在所述掺杂区域之上的控制栅极结构，存储层在用于所述分裂栅存储器单元的控制栅极晶体管部分中的所述掺杂区域和所述控制栅极结构之间；以及随后执行到所述选择栅极晶体管部分的沟道区域中的第一导电类型的掺杂剂的深的非垂直注入，以作为所述选择栅极晶体管部分的阈值调整，其中所述深的非垂直注入比所述浅的非垂直注入深。
附图说明
通过举例的方式示出本公开，并且其不受附图所限制，在附图中类似的标记表示相似的元件。附图中的元件出于简单清楚的目的示出，而并不必按比例绘制。
图1是根据第一实施例的在一个工艺阶段的半导体装置。
图2是在后续工艺阶段的图1的半导体装置。
图3是在后续工艺阶段的图2的半导体装置。
图4是在后续工艺阶段的图3的半导体装置。
图5是在后续工艺阶段的图4的半导体装置。
图6是在后续工艺阶段的图5的半导体装置。
图7是在后续工艺阶段的图6的半导体装置。
图8是根据本发明的半导体装置的另一个实施例。
具体实施方式
公开了用于分裂栅非易失性存储器的装置及方法的实施例,使用选择栅极来对阈值电压注入进行掩模，从而导致用于选择栅极的阈值电压注入独立于用于控制栅极的阈值电压注入。将选择栅极结构用作掩模消除了在制造非易失性存储器装置过程中的掩模步骤，从而节省了时间和成本。此外，实现了优于以前的方法和结构的改进性能,其中以前的方法和结构使用强的选择栅极阈值电压注入，继之以在控制栅极下的反掺杂注入以与选择栅极相比减小控制栅极下的阈值电压。通过参考下面的说明书和附图，可以更好地理解。
图1所示的是半导体结构100的一个实施例，该半导体结构100包括半导体衬底102、位于半导体衬底102的一部分上的栅电介质104、位于栅电介质104之上的导电层106、以及位于导电层106上的抗反射涂层(ARC)108，其中导电层106将被用于选择栅极。半导体衬底102可以是任何半导体材料或材料的组合，例如砷化镓、硅锗、绝缘体上硅(SOI)、硅、单晶硅等，以及上述材料的组合。对于N-沟道装置，衬底102可以轻掺杂有P型材料。对于P沟道装置，衬底102可以轻掺杂有N型材料。栅电介质104可以是生长的氧化物，其常用作栅电介质，并且厚度可以是2纳米或其它合适的尺寸。也可以使用高K电介质，并且其可以具有不同的厚度。导电层106可以是掺杂的多晶硅或其它合适的材料，大约150纳米或其它合适的厚度。
执行注入110，其中利用选择栅极层(104、106、108)作为掩模，使用掺杂或导电类型与衬底的掺杂或导电类型相反的核素来产生控制栅极阈值电压注入区域112。例如，对于N沟道装置，可以以范围从5x1011至5x1012原子每平方厘米的剂量、以范围从偏离垂直10度至偏离垂直45度的倾斜角、以范围从15至50千电子伏特的注入能量，在衬底102中注入砷或锑。然而，可以使用其它合适的剂量浓度、倾斜角和注入能量以对于随后将形成的控制栅极获得期望的阈值电压。注入区域112从小于选择栅极层(104、106、108)的一半宽度的部分下面延伸到衬底102的与选择栅极层(104、106、108)相邻的暴露部分114。
图2所示的是在执行蚀刻以移除选择栅极层104、106、108的一部分以形成选择栅极堆叠202之后的半导体结构100的实施例。通过在选择栅极堆叠202以及衬底102的暴露部分之上沉积(和/或生长)电荷存储层206和导电层208并对其进行蚀刻，形成控制栅极堆叠204。电荷存储层206可以包括具有低介电常数(例如，氧化硅)或大于大约7-7.5(即，大于氮化硅)的相对高的介电常数的底电介质层。底电介质层的厚度可以是大约40至100埃，或其它合适的尺寸。随后可以在ARC层108的顶部和侧面以及底电介质层上沉积离散的电荷存储元件。可以通过沉积和退火多晶硅、锗、金属、碳化硅或其它合适的金属或硅材料或者这些材料的任何组合的离散存储元件，来形成电荷存储元件。在示出的实施例中，电荷存储层206包括代表纳米晶体的小圆圈，然而，电荷存储层206也可以包括电荷捕获材料或其它合适的材料的连续层。随后形成顶电介质层作为电荷存储层206的一部分，以将电荷存储元件与随后形成的层隔离。
导电层208可以是掺杂的多晶硅，但也可以是其它导电材料或材料的组合。在随后的步骤中，图案化并蚀刻电荷存储层206和导电层208以形成与选择栅极堆叠202的顶部和一个侧面的一部分以及控制栅极阈值电压注入区112的一部分重叠的控制栅极堆叠204。可以在控制栅极堆叠204和选择栅极堆叠202的暴露的顶部和侧面部分上沉积保护性衬垫材料210。选择栅极堆叠202与控制栅极堆叠204部分重叠，这被称为分裂栅极结构。
图3所示的是在控制栅极堆叠204的部分或全部之上形成掩模302之后的半导体结构100的实施例。用与衬底102相同类型的导电类型或掺杂种类执行注入304以产生选择栅极阈值电压注入和光晕(halo)注入区域306。例如，对于N沟道装置，可以将硼或二氟化硼以范围从每平方厘米1e13至1e14原子的浓度、以偏离垂直30度至45度的倾斜角范围、以30至120千电子伏特的注入能量范围注入衬底102中。然而，也可以使用其它合适的剂量浓度、倾斜角和注入能量，以对于选择栅极106获得期望的阈值电压。假定与注入110(图1)相比，注入304的剂量浓度和注入能量较高，那么注入区域306在衬底102中比在注入区域112延伸得更深。注入区域306在选择栅极堆叠202的宽度的至少一半但小于整个宽度之间延伸，并可以与注入区域112稍微重叠。
图4所示的是在执行注入402之后的半导体结构100的实施例，其中在注入402，使用与衬底102的掺杂类型相反的掺杂类型的掺杂种类产生与选择栅极堆叠202的侧壁406相邻的延伸注入区404。侧壁406与由控制栅极堆叠204重叠的选择栅极堆叠202的侧面相对。延伸注入区404可以与侧壁406自对准，并且可以例如是以任何合适的剂量浓度(dosage concentration)和注入能量注入衬底102以实现结构100的期望的读写性能的砷或锑。注入区域404在衬底102中的深度可以与注入区域112近似相同，或者可以具有其它合适的深度。
图5所示的是在通过使用常规工艺技术在选择栅极堆叠202和控制栅极堆叠204上的衬垫材料的侧壁上形成侧壁间隔物502和504之后的半导体结构100的实施例。与选择栅极堆叠202的侧壁406上的衬垫材料相邻地，以及与控制栅极堆叠204的下部的侧壁606上的衬垫材料相邻地，形成间隔物502。与控制栅极堆叠204的上部的侧壁608、610上的衬垫材料相邻地形成间隔物504。
图6所示的是在和与选择栅极堆叠202的侧壁406以及控制栅极堆叠204的侧壁606相邻的间隔物502自对准地注入N型材料的深源极/漏极区域602、604之后的半导体结构100的实施例。由于选择栅极光晕注入区域306充当了部分补偿了N型材料注入的电荷的P阱，因此源极/漏极区域602在衬底102中的深度小于源极/漏极区域604。例如，在一个实施例中，源极/漏极区域602在衬底102内的深度不到源极/漏极区域604深度的一半。
图7所示的是在执行退火激活注入区域602/604和112/604中的掺杂以产生选择栅极源极/漏极区域702和控制栅极源极/漏极区域704之后的半导体结构100的实施例。控制栅极注入区域112的一部分保留在控制栅极堆叠204的一部分和选择栅极堆叠202的一部分的下面。当电荷存储层206被放电以及控制栅极堆叠204被偏置到读取电压时，在控制栅极堆叠204下形成N沟道。当用电子编程电荷存储层206时，不形成N沟道。当选择栅极106被偏置到高于选择栅极阈值电压时，在电介质层104下面的反型层中形成N沟道。在此阶段，半导体结构100可以被称为分裂栅存储器单元。
可以使用常规工艺技术来硅化位于选择栅极源极/漏极区域702上方的区域706、部分选择栅极堆叠202之上的区域708、部分控制栅极堆叠204之上的区域710、712、以及控制栅极源极/漏极区域704上方的区域。
图8所示的是半导体结构800的另一个实施例，该半导体结构800包括位于选择栅极堆叠202的一部分的下面以及与选择栅极堆叠202相邻延伸的选择栅极延伸注入区域802，其与注入区域112同时形成。因此，在形成注入区域112和802之前蚀刻选择栅极堆叠202。
在一些实施例中，可以在单一衬底102上形成装置100的阵列，以及逻辑和输入/输出装置(未示出)，例如晶体管。
半导体结构100可以经历本领域所属技术人员已知的进一步处理，例如，可以形成一个或多个金属互连层(未示出)以给半导体结构100上的组件提供电连接。
还应注意，在说明书中省略了本领域普通技术人员已知的制造集成电路中所需的或期望的许多中间步骤，例如，浅沟槽隔离(STI)的形成、各种清洗步骤、栅电介质形成的多个步骤、各种注入、退火步骤等等。
至此应了解,在一些实施例中，提供了一种使用具有第一导电类型的本底掺杂的衬底(102)制造半导体结构(100)的方法。形成栅极结构，该栅极结构包括在所述衬底上的栅电介质(104)以及在所述栅电介质上的选择栅极层(106)。所述栅极层具有第一末端。使用所述第一末端作为掩模，以第二导电类型的掺杂剂注入(110)与所述第一末端相邻的所述衬底的第一部分。所述注入在将任何掺杂剂注入所述第一部分的本底掺杂之前执行。所述第一部分成为第二导电类型的第一掺杂区域。形成非易失性存储器栅极结构，其包括所述选择栅极层的选择栅极(图2的106)、具有在所述第一掺杂区域之上的第一部分的存储层、以及位于所述存储层之上的控制栅极(208)。所述选择栅极具有作为所述第一末端的第一侧面和与所述第一侧面相对的第二侧面。所述存储层具有位于所述选择栅极的所述第一侧面和所述控制栅极的第一侧面之间的第二部分。以非垂直角度注入(304)第一导电类型的掺杂剂，以在基本上全部的所述选择栅极下面形成深掺杂区域(306)。注入(402)第二导电类型的掺杂剂以在所述衬底中基本上与所述选择栅极的所述第二侧面对准地形成源极/漏极延伸区(404)。
在另一方面，所述控制栅极可以具有与所述控制栅极的所述第一侧面相对的第二侧面。可以沿着所述选择栅极的第二侧面以及所述控制栅极的第二侧面形成侧壁间隔物(502)。利用所述侧壁间隔物作为掩模，注入第二导电类型的掺杂剂以在所述衬底中基本上与所述选择栅极的第二侧面对准地形成深源极/漏极区域(602)，以及在所述衬底中基本上与所述控制栅极的第二侧面对准地形成深源极/漏极区域(604)。
在另一方面，可以在所述深源极/漏极区域(702)上形成硅化物层(706)以及可以在所述深源极/漏极区域(704)上形成硅化物层(714)。
在另一方面，所述存储层可以包括纳米晶体。
在另一方面，所述栅堆叠还可以包括在所述选择栅极层上的电介质层。
在另一方面，所述以非垂直角度的注入其特征还可以在于：使用所述控制栅极作为掩模。
在另一方面，所述以非垂直角度的注入其特征还可以在于：使用图案化的光致抗蚀剂层作为掩模。
在另一方面，在对所述第一部分进行注入期间注入的所述第二导电类型的掺杂剂可以是除了全部所述衬底中的所述本底掺杂的掺杂剂之外的仅有的掺杂剂。
在另一方面，所述以非垂直角度的注入其特征还可以在于：注入包括了由二氟化硼和硼构成的组中的一种的掺杂剂。
在另一方面，通过蚀刻所述选择栅极层来形成所述选择栅极，以形成具有所述第二侧面的所述选择栅极。
在另一方面，所述选择栅极层具有所述第二侧面，并且所述对所述衬底的所述第一部分进行注入其特征还可以在于，对与所述选择栅极层的第二侧面相邻的所述衬底的第二部分进行注入。
在另一方面，所述对所述衬底的第一部分进行注入其特征还可以在于是非垂直的。
在另一方面，形成所述非易失性存储器栅极结构其特征还可以在于：所述存储层在所述选择栅极的一部分之上延伸，以及所述控制栅极在延伸在所述选择栅极的所述部分之上的所述存储层之上延伸。
在另一个实施例中，使用具有第一导电类型的本底掺杂的衬底的分裂栅存储器单元可以包括：非易失性存储器栅极结构，其包括：在所述衬底上的栅电介质(104)；在所述栅电介质上的并具有第一侧面和第二侧面的选择栅极(106)；沿着所述选择栅极的第一侧面以及位于与所述选择栅极的第一侧面相邻的所述衬底的第一部分之上的存储层(206)；以及控制栅极(208)，其具有位于在所述衬底的所述第一部分之上的所述存储层之上的第一部分。所述控制栅极可以具有与沿着所述选择栅极的第一侧面的所述存储层相邻的第一侧面，并且所述控制栅极具有与所述控制栅极的第一侧面相对的第二侧面。所述衬底中的第一掺杂区域(112)可以位于所述控制栅极的所述第一部分之下。所述掺杂区域可以具有足以使所述第一掺杂区域成为第二导电类型的第二导电类型的掺杂剂，并且第一导电类型的所有掺杂剂仅仅源自所述衬底的所述本底掺杂。所述第一导电类型的第二掺杂区域(306)具有比位于所述选择栅极下面的所述衬底中的所述本底掺杂大的浓度。所述衬底中的第二导电类型的第三掺杂区域(702)可以基本上与所述选择栅极的第二侧面对准。第二导电类型的第四掺杂区域(704)可以在所述衬底中与所述第一掺杂区域相邻。
在另一方面，所述存储层可以延伸在所述选择栅极的一部分之上，并且所述控制栅极可以在延伸在所述选择栅极之上的所述存储层之上延伸。
在另一方面，所述第二掺杂区域可以从衬底的顶表面延伸到第一深度，并起到对于所述分裂栅存储器单元的选择栅极晶体管部分的阈值调整的作用。所述第一掺杂区域可以从所述衬底的表面延伸到第二深度，并起到对于所述分裂栅存储器单元的控制栅极部分的本底掺杂的仅有的阈值调整的作用。所述第一深度大于所述第二深度。
在另一方面，所述分裂栅存储器单元还可以包括在所述选择栅极的所述第二侧面上和所述控制栅极的所述第二侧面上的侧壁间隔物。
在另一方面，所述第一掺杂区域可以与所述第二掺杂区域形成PN结。所述PN结可以位于所述衬底的表面处以及所述选择栅极下。
在另一方面，所述存储层可以包括纳米晶体。
在又一个实施例中，使用具有第一导电类型的本底掺杂的衬底(102)制造分裂栅存储器单元(100)的方法可以包括在栅电介质(104)之上形成选择栅极结构(106)。所述栅极结构具有第一末端。可以利用所述选择栅极结构作为掩模执行浅的非垂直的注入(110)以在所述衬底中的与所述第一末端相邻的第一部分中获得掺杂区域(112)。所述非垂直注入可以是到本底掺杂的所述第一部分中的仅有的注入。可以在形成所述分裂栅存储器单元的选择栅极晶体管部分中，使用所述选择栅极结构形成非易失性栅极结构(106、206、208)。所述非易失性栅极结构可以包括在所述掺杂区域之上的控制栅极结构，存储层位于所述控制栅极结构和用于所述分裂栅存储器单元的控制栅极晶体管部分的掺杂区域之间。随后可以执行到所述选择栅极晶体管部分的沟道区域中的、第一导电类型的掺杂剂的深的非垂直的注入(306)以作为所述选择栅极晶体管部分的阈值调整。所述深的非垂直的注入可以比所述浅的非垂直的注入更深。
虽然就特定的导电类型或电位极性描述了本公开，但本领域技术人员将理解，导电类型和电位极性可以是反转的。
在说明书和权利要求中的术语“前”、“后”、“顶”、“底”、“上”、“下”等等(如果有的话)是用于描述性的目的，并不必然用于描述永久性的相对位置。应了解，这样使用的术语在适当的情况下是可以互换的，从而本公开此处所描述的实施例例如能够以不同于这里所示出或以其它方式描述的其它取向上操作。
虽然此处参照特定的实施例描述了本公开，但是，可以进行多种修改和变化而不脱离如下面的权利要求所阐述的本公开范围。例如，描述了顶氧化物和底氧化物，但是可以用其它绝缘材料代替。因此，说明书以及附图应被认为是说明性而不是限制性的，并且所有这样的修改被认为包含在本公开的范围内。在此就特定实施例描述的任何好处、优点或解决方案都不应被解释为任何或所有权利要求的关键性的、必需的、或实质性的特征或元素。
此外，本发明所用的“一”被定义为一个或多个。并且，在权利要求中引导性词语如“至少一个”以及“一个或多个”的使用不应该被解释为暗示通过“一”(不定冠词“a”或“an”引入的另一个权利要求元素将任何包含这样引入的权利要求元素的特定权利要求限定到仅包含一个这样元素的公开，即使当同一权利要求中包括引导性短语“一个或多个”或“至少一个”以及“一”(不定冠词，例如“a”或“an”)时也是如此。对于“所述”(定冠词)的使用也是如此。
除非另有说明，术语如“第一”以及“第二”是用于任意区分这些术语所描述的元素。因此，这些术语并不必然表示这些元素的时间上的或其它的优先次序。

Claims (20)

1.一种使用具有第一导电类型的本底掺杂的衬底制造半导体结构的方法，包括：
形成包括在所述衬底上的栅电介质以及在所述栅电介质上的选择栅极层的栅极结构，其中所述栅极层具有第一末端；
利用所述第一末端作为掩模，将第二导电类型的掺杂剂注入与所述第一末端相邻的所述衬底的第一部分，其中所述注入在将任何掺杂剂注入所述本底掺杂的所述第一部分之前，并且其中所述第一部分成为所述第二导电类型的第一掺杂区域；
形成非易失性存储器栅极结构，其包括所述选择栅极层的选择栅极、具有在所述第一掺杂区域之上的第一部分的存储层、以及在所述存储层之上的控制栅极，其中所述选择栅极具有作为所述第一末端的第一侧面和与所述第一侧面相对的第二侧面，其中所述存储层具有在所述选择栅极的第一侧面和所述控制栅极的第一侧面之间的第二部分；
用第一导电类型的掺杂剂以非垂直角度进行注入以在基本上全部的所述选择栅极下形成深掺杂区域；以及
用第二导电类型的掺杂剂进行注入以在所述衬底中基本上与所述选择栅极的所述第二侧面对准地形成源极/漏极延伸部。
2.根据权利要求1所述的方法，其中所述控制栅极具有与所述控制栅极的所述第一侧面相对的第二侧面，所述方法还包括：
沿着所述选择栅极的所述第二侧面以及所述控制栅极的所述第二侧面形成侧壁间隔物；以及
利用所述侧壁间隔物作为掩模，以第二导电类型的掺杂剂进行注入以在所述衬底中基本上与所述选择栅极的所述第二侧面对准地形成深源极/漏极区域以及在所述衬底中基本上与所述控制栅极的所述第二侧面对准地形成深源极/漏极区域。
3.根据权利要求2所述的方法，还包括：
在深源极/漏极区域上形成硅化物层以及在所述深源极/漏极区域上形成硅化物层。
4.根据权利要求1所述的方法，其中所述存储层包括纳米晶体。
5.根据权利要求1所述的方法，其中所述栅极结构还包括在所述选择栅极层上的电介质层。
6.根据权利要求1所述的方法，其中所述以非垂直角度进行注入其特征还在于，使用所述控制栅极作为掩模。
7.根据权利要求1所述的方法，其中所述以非垂直角度进行注入其特征还在于，使用图案化的光致抗蚀剂层作为掩模。
8.根据权利要求1所述的方法，其中在对所述第一部分进行注入期间注入的所述第二导电类型的掺杂剂是除了在全部衬底中的所述本底掺杂的掺杂剂之外的仅有的掺杂剂。
9.根据权利要求1所述的方法，其中所述以非垂直角度进行注入其特征还在于，注入包括由二氟化硼和硼构成的组中之一的掺杂剂。
10.根据权利要求1所述的方法，其中通过蚀刻所述选择栅极层形成所述选择栅极，以形成具有所述第二侧面的所述选择栅极。
11.根据权利要求1所述的方法，其中所述选择栅极层具有所述第二侧面，并且其中所述对所述衬底的所述第一部分进行注入其特征还在于，对与所述选择栅极层的所述第二侧面相邻的所述衬底的第二部分进行注入。
12.根据权利要求1所述的方法，其中对所述衬底的第一部分进行注入其特征还在于是非垂直的。
13.根据权利要求1所述的方法，其中形成所述非易失性存储器栅极结构其特征还在于：所述存储层在所述选择栅极的一部分之上延伸，并且所述控制栅极在所述存储层在所述选择栅极的所述部分之上延伸的位置处在所述存储层之上延伸。
14.一种使用具有第一导电类型的本底掺杂的衬底的分裂栅存储器单元，包括：
非易失性存储器栅极结构，包括：
栅电介质，位于所述衬底之上；
选择栅极，位于所述栅电介质之上并具有第一侧面和第二侧面；
存储层，沿着所述选择栅极的第一侧面以及在与所述选择栅极的第一侧面相邻的所述衬底的第一部分之上；以及
控制栅极，其具有在所述存储层位于所述衬底的所述第一部分之上的位置处在所述存储层之上的第一部分，其中所述控制栅极具有在所述存储层沿着所述选择栅极的第一侧面的位置处与所述存储层相邻的第一侧面，并且其中所述控制栅极具有与所述控制栅极的所述第一侧面相对的第二侧面；
第一掺杂区域，其在所述衬底中，位于所述控制栅极的所述第一部分下面，其中所述掺杂区域具有足以使所述第一掺杂区域成为第二导电类型的第二导电类型的掺杂剂，并且所有所述第一导电类型的掺杂剂仅仅源自所述衬底的所述本底掺杂；
第一导电类型的第二掺杂区域，其具有比位于所述选择栅极下面的所述衬底中的所述本底掺杂大的浓度；
第二导电类型的第三掺杂区域，其在所述衬底中基本上与所述选择栅极的所述第二侧面对准；以及
第二导电类型的第四掺杂区域，其在所述衬底中与所述第一掺杂区域相邻。
15.根据权利要求14所述的分裂栅存储器单元，其中所述存储层延伸在所述选择栅极的一部分之上，所述控制栅极在所述存储层延伸在所述选择栅极之上的位置处在所述存储层之上延伸。
16.根据权利要求14所述的分裂栅存储器单元，其中：
所述第二掺杂区域从衬底的顶表面延伸到第一深度，并起到所述分裂栅存储器单元的选择栅极晶体管部分的阈值调整的作用；以及
所述第一掺杂区域从所述衬底的表面延伸到第二深度，并起到所述分裂栅存储器单元的控制栅极部分的本底掺杂的仅有的阈值调整的作用，其中所述第一深度大于所述第二深度。
17.根据权利要求14所述的分裂栅存储器单元，还包括位于所述选择栅极的第二侧面和所述控制栅极的第二侧面上的侧壁间隔物。
18.根据权利要求14所述的分裂栅存储器单元，其中所述第一掺杂区域与所述第二掺杂区域形成PN结，其中所述PN结位于所述衬底的顶表面处以及所述选择栅极下。
19.根据权利要求14所述的分裂栅存储器单元，其中所述存储层包括纳米晶体。
20.一种使用具有第一导电类型的本底掺杂的衬底制造分裂栅存储器单元的方法，包括：
在栅电介质之上形成选择栅极结构，其中所述选择栅极结构具有第一末端；
利用所述选择栅极结构作为掩模，执行浅的非垂直的注入，以在与所述第一末端相邻的所述衬底中的第一部分中获得掺杂区域，其中所述非垂直注入是到本底掺杂的所述第一部分中的仅有的注入；
在形成所述分裂栅存储器单元的选择栅极晶体管部分中，利用所述选择栅极结构形成非易失性栅极结构，其中所述非易失性栅极结构包括在所述掺杂区域之上的控制栅极结构，存储层在用于所述分裂栅存储器单元的控制栅极晶体管部分中的所述掺杂区域和所述控制栅极结构之间；以及
随后执行到所述选择栅极晶体管部分的沟道区域中的第一导电类型的掺杂剂的深的非垂直注入，以作为所述选择栅极晶体管部分的阈值调整，其中所述深的非垂直注入比所述浅的非垂直注入深。
CN201410311292.0A 2013-07-30 2014-07-02 分裂栅非易失性存储器单元 Active CN104347518B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/954,205 US8962416B1 (en) 2013-07-30 2013-07-30 Split gate non-volatile memory cell
US13/954,205 2013-07-30

Publications (2)

Publication Number Publication Date
CN104347518A true CN104347518A (zh) 2015-02-11
CN104347518B CN104347518B (zh) 2019-05-10

Family

ID=51212737

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410311292.0A Active CN104347518B (zh) 2013-07-30 2014-07-02 分裂栅非易失性存储器单元

Country Status (3)

Country Link
US (1) US8962416B1 (zh)
EP (1) EP2833408B1 (zh)
CN (1) CN104347518B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638016A (zh) * 2019-01-02 2019-04-16 上海华虹宏力半导体制造有限公司 快闪存储器及其形成方法
CN110739312A (zh) * 2018-07-19 2020-01-31 合肥晶合集成电路有限公司 分栅式非易失性存储器及其制备方法
CN112908999A (zh) * 2021-03-25 2021-06-04 复旦大学 半浮栅存储器的制造工艺及半浮栅存储器
CN118475124A (zh) * 2024-07-11 2024-08-09 武汉新芯集成电路股份有限公司 一种晶体管器件及晶体管器件的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3008229B1 (fr) * 2013-07-05 2016-12-09 Commissariat Energie Atomique Procede de fabrication d'une cellule memoire electronique a double grille et cellule memoire associee
US9368644B2 (en) * 2013-12-20 2016-06-14 Cypress Semiconductor Corporation Gate formation memory by planarization
US9257445B2 (en) * 2014-05-30 2016-02-09 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell and a logic transistor
US9397176B2 (en) * 2014-07-30 2016-07-19 Freescale Semiconductor, Inc. Method of forming split gate memory with improved reliability
US9741868B2 (en) 2015-04-16 2017-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned split gate flash memory
JP6652445B2 (ja) * 2016-05-11 2020-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10629753B2 (en) * 2017-12-12 2020-04-21 Vanguard International Semiconductor Corporation Split-gate flash memory cell and method for forming the same
FR3080949B1 (fr) 2018-05-04 2021-05-28 St Microelectronics Rousset Dispositif de memoire non volatile du type a piegeage de charges et procede de fabrication
WO2020037241A1 (en) * 2018-08-17 2020-02-20 The Regents Of The University Of California Field-effect bipolar transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455792A (en) * 1994-09-09 1995-10-03 Yi; Yong-Wan Flash EEPROM devices employing mid channel injection
US20040166646A1 (en) * 1997-08-22 2004-08-26 Micron Technology, Inc. Methods for use in forming a capacitor and structures resulting from same
CN1725514A (zh) * 2004-07-21 2006-01-25 海力士半导体有限公司 半导体器件的晶体管及其制造方法
US20120261769A1 (en) * 2011-04-13 2012-10-18 Hong Cheong M Method of making a semiconductor structure useful in making a split gate non-volatile memory cell

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416945B1 (en) * 2007-02-19 2008-08-26 Freescale Semiconductor, Inc. Method for forming a split gate memory device
US7795091B2 (en) 2008-04-30 2010-09-14 Winstead Brian A Method of forming a split gate memory device and apparatus
US8035156B2 (en) * 2008-09-30 2011-10-11 Freescale Semiconductor, Inc. Split-gate non-volatile memory cell and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5455792A (en) * 1994-09-09 1995-10-03 Yi; Yong-Wan Flash EEPROM devices employing mid channel injection
US20040166646A1 (en) * 1997-08-22 2004-08-26 Micron Technology, Inc. Methods for use in forming a capacitor and structures resulting from same
CN1725514A (zh) * 2004-07-21 2006-01-25 海力士半导体有限公司 半导体器件的晶体管及其制造方法
US20120261769A1 (en) * 2011-04-13 2012-10-18 Hong Cheong M Method of making a semiconductor structure useful in making a split gate non-volatile memory cell

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739312A (zh) * 2018-07-19 2020-01-31 合肥晶合集成电路有限公司 分栅式非易失性存储器及其制备方法
CN110739312B (zh) * 2018-07-19 2021-05-14 合肥晶合集成电路股份有限公司 分栅式非易失性存储器及其制备方法
CN109638016A (zh) * 2019-01-02 2019-04-16 上海华虹宏力半导体制造有限公司 快闪存储器及其形成方法
CN109638016B (zh) * 2019-01-02 2020-07-14 上海华虹宏力半导体制造有限公司 快闪存储器及其形成方法
CN112908999A (zh) * 2021-03-25 2021-06-04 复旦大学 半浮栅存储器的制造工艺及半浮栅存储器
CN118475124A (zh) * 2024-07-11 2024-08-09 武汉新芯集成电路股份有限公司 一种晶体管器件及晶体管器件的制造方法

Also Published As

Publication number Publication date
EP2833408A2 (en) 2015-02-04
EP2833408A3 (en) 2015-05-13
EP2833408B1 (en) 2018-09-12
US20150035034A1 (en) 2015-02-05
US8962416B1 (en) 2015-02-24
CN104347518B (zh) 2019-05-10

Similar Documents

Publication Publication Date Title
CN104347518A (zh) 分裂栅非易失性存储器单元
CN100420036C (zh) 非易失性存储器件及其制造方法
TWI406422B (zh) 用於程式化浮動主體非揮發性記憶體之方法
EP0513923B1 (en) Protected programmable transistor with reduced parasitic capacitances and method of fabrication
US10304843B2 (en) Method of manufacturing and operating a non-volatile memory cell
US11616071B2 (en) NOR memory cell with vertical floating gate
WO2006091262A2 (en) Nvm cell on soi and method of manufacture
US8679929B2 (en) On current in one-time-programmable memory cells
KR102424771B1 (ko) 반도체 소자 및 그 제조 방법
US7710787B2 (en) Method of erasing an EEPROM device
US20170229540A1 (en) Non-volatile memory device having reduced drain and read disturbances
CN104157652A (zh) 具可编程可抹除的单一多晶硅层非挥发性存储器
JP2933796B2 (ja) 半導体装置の製造方法
CN106206748B (zh) Sonos器件及其制造方法
CN104157651A (zh) 具可编程可抹除的单一多晶硅层非挥发性存储器
US10726894B2 (en) Non-volatile memory cell, array and fabrication method
KR100546496B1 (ko) 비휘발성 반도체 기억 장치 및 그 제조 방법
US20070007578A1 (en) Sub zero spacer for shallow MDD junction to improve BVDSS in NVM bitcell
JP5258193B2 (ja) フローティングゲート型メモリアレイの製造方法
KR20100030798A (ko) 플래시 메모리 소자 및 그 제조방법
CN102034762A (zh) Nor型闪存的制作方法
KR100525911B1 (ko) 반도체 소자의 고전압 트랜지스터 제조 방법
KR20050011099A (ko) 비휘발성 메모리 트랜지스터 제조방법
KR20060034484A (ko) 플래시 메모리의 셀 트랜지스터 제조방법
KR19990004419A (ko) 플래쉬 메모리 셀 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Texas in the United States

Applicant after: NXP America Co Ltd

Address before: Texas in the United States

Applicant before: Fisical Semiconductor Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant