JP5258193B2 - フローティングゲート型メモリアレイの製造方法 - Google Patents
フローティングゲート型メモリアレイの製造方法 Download PDFInfo
- Publication number
- JP5258193B2 JP5258193B2 JP2006509973A JP2006509973A JP5258193B2 JP 5258193 B2 JP5258193 B2 JP 5258193B2 JP 2006509973 A JP2006509973 A JP 2006509973A JP 2006509973 A JP2006509973 A JP 2006509973A JP 5258193 B2 JP5258193 B2 JP 5258193B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- region
- source region
- floating gate
- type dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000002019 doping agent Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 22
- 230000000694 effects Effects 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 5
- 125000001475 halogen functional group Chemical group 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、半導体製造分野に関し、特に、半導体メモリセルの製造分野に関する。
不揮発性記憶装置は今日、電源を切った場合でも情報を保持する必要がある電子機器に広く使用されている。不揮発性記憶装置には、読み出し専用メモリ（ＲＯＭ）、プログラム可能・読み出し専用メモリ（ＰＲＯＭ）、消去可能・プログラム可能・読み出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能・プログラム可能・読み出し専用メモリ（ＥＥＰＲＯＭ）がある。ＥＥＰＲＯＭは、他の不揮発性記憶装置と異なり、電気的プログラム及び消去が可能である。フラッシュメモリは、ＥＥＰＲＯＭのように、メモリセルを電気的プログラム及び消去が可能であるが、フラッシュメモリは、すべてのメモリセルを同時に消去することができる。
フラッシュメモリの開発は、プログラム速度の向上、プログラム及び読み出し電圧の低減、データ保持時間の延長、セルサイズの縮小などに集中している。セルサイズを縮小することで、フラッシュメモリの高速化と消費電力の削減を実現できる。フラッシュメモリセルのサイズが縮小されると、フラッシュメモリセルのチャネル長も縮小される。こうした背景から、フローティングゲート型フラッシュメモリセルのチャネル長とは、フラッシュメモリセルのフローティングゲートに制御されるフラッシュメモリセルのソース・ドレイン接合間に設けられる領域長のことを意味する。メモリセルのチャネル長が短かくなると、メモリセルのソース・ドレイン領域が事実上に互いに接近し、不要な短チャネル効果を生じうる。例えば、「パンチスルー」と呼ばれる短チャネル効果が生じるのは、高ドレイン電圧が非制御電流、すなわち、メモリセルのフローティングゲートによって制御されていない電流を発生させた場合である。パンチスルーは、チャネル長が、例えば、０．５ミクロン未満になると発生し始める。ドレインによって引き起こされる障壁低下（「ＤＩＢＬ」）もまた、チャネル長が小さくなるに従って発生し始める好ましくない短チャネル効果である。ＤＩＢＬの結果、メモリセルの実質的なスレッショルド電圧が低下し、メモリセルの性能に好ましくない影響を与える。
ＣＭＯＳには、パンチスルーやＤＩＢＬなどの短チャネル効果を低減させるため、ハロ・ドーピング、レトログレード・ウェル・ドーピングの２つの従来技術がある。ハロ・ドーピングでは、例えば、高濃度Ｐ型ドーパントをＮＦＥＴなどのＮチャネル装置のソース・ドレイン接合に近接して注入する。ソース・ドレイン接合近傍に注入された高濃度Ｐ型ドーパントによりソース・ドレイン接合間の空乏領域がかなり縮小されるため、パンチスルーやＤＩＢＬなどの短チャネル効果が減少する。レトログレード・ウェル・ドーピングでは、高濃度Ｐ型ドーパントが、基板表面の下の、パンチスルーがＮＦＥＴなどのＮチャネル装置で発生しうるＰウェルの、ある深さのところで形成される。結果として、Ｐウェルの高濃度Ｐ型ドーパントは、ソース・ドレイン接合間の空乏領域の有効幅を減少させ、Ｎチャネル装置のパンチスルーを減少させる。しかしながら、従来のハロ・ドーピング及びレトログレード・ウェル・ドーピングの技術では、ドレイン接合近傍の高濃度Ｐ型ドーパントが好ましくないドレイン接合の破壊を引き起こすことがある。
また、上述した従来のハロ・ドーピング及びレトログレード・ウェル・ドーピングの技術では、注入されたＰ型ドーパントが瞬時に拡散するため、小型のフローティングゲート型のフラッシュメモリセルに適用するのは困難であった。
このため、フローティングゲート型フラッシュメモリセルなどのメモリセルにおける短チャネル効果の削減に効果的な方法が必要とされている。
本発明は、メモリセル及び関連の構成の短チャネル効果を削減する方法に関する。本発明は、フローティングゲート型フラッシュメモリセルなどのメモリセルにおける短チャネル効果の削減に効果的な方法に対する必要性を対処、解決するものである。
本発明の一側面によると、フローティングゲート型メモリアレイの製造方法は、第１のソース領域と第２のソース領域との間に設けられ、基板のサイドウォールを規定するトレンチを露出させるために、基板の分離領域から誘電体を除去する工程を具備する。フローティングゲート型メモリアレイは、例えば、フローティングゲート型フラッシュメモリアレイでも良い。誘電体は、例えば、セルフアライン・ソースエッチングで取り除いても良い。また、この製造方法は、第１のソース領域と第２のソース領域とＮ型ドーパントがＮ＋型領域を形成するトレンチのサイドウォールとに、Ｎ型ドーパントを注入する工程を具備する。
この製造方法はさらに、Ｐ型ドーパントを、第１のソース領域と第２のソース領域とＰ型ドーパントがＰ型領域を形成し、Ｐ型領域がＮ＋型領域の下部に設けられるトレンチのサイドウォールに注入する工程を含む。Ｐ型ドーパントは、例えば、ホウ素でも良い。Ｐ型ドーパントを、例えば、前記第１のソース領域の上面に対して約４５．０度から約９０．０度の間の角度で注入することもできる。Ｐ型ドーパントは、ワードラインによって第１のソース領域と分離される前記ドレイン領域には添加されない。この製造方法はさらに、前記Ｐ型ドーパントに前記Ｎ＋型領域の下部にレトログレード・プロファイルを、また、前記Ｐ型ドーパントに前記Ｎ＋型領域に隣接してグレーデッド濃度プロファイルを形成させる熱サイクルを実行する工程を含む。
本発明の別の側面によると、本発明は、上述の方法を利用することにより作製されるフローティングゲート型メモリアレイである。本発明のその他の特徴及び利点は、以下の詳細な説明と添付の図面を詳しく調べれば、当業者には明白である。
本発明は、メモリセル及び関連の構造体における短チャネル効果の低減に関連する。以下の説明は、本発明の実施に係る具体的な説明を含む。当業者であれば、本発明が本願の説明とは異なる方法でも実施しうることを理解することであろう。
本願の図面及び添付の詳細説明は、本発明の典型的な実施の形態にすぎない。簡略化するために、本発明のその他の実施の形態については、本願では特に説明せず、また本図面においても解説をしていない。
本発明は、フローティングゲート型フラッシュメモリセルなどのメモリセルにおける短チャネル効果を低減するための革新的なチャネルドーピング工程を含む。以下に解説するように、フローティングゲート型メモリセルにおいて短チャネル効果を低減することで、本発明の革新的なチャネルドーピング工程は、フローティングゲートメモリセルの性能を有利に向上させる。本発明は、フラッシュフローティングゲート型メモリを含む、いかなる不揮発性のフローティングゲートメモリにも適応できる。
図１は、本発明の一実施例に係る典型的なメモリセルを含む典型的な構成の平面図である。構成１００は、ワードライン１０２、ビットライン１０４，１０６，１０８、酸化分離領域１１０，１１２、ソース領域１１４，１１６，１１８、ドレイン領域１２２、トレンチ１２６，１２８、メモリセル１３０，１３２，１３４を含む。構成１００は、例えば、フローティングゲート型フラッシュメモリアレイなどのフローティングゲート型メモリアレイとすることができる。
図１に示すように、メモリセル１３２は、ワードライン１０２の下部に形成されるフローティグゲート１３６を含む。本実施例では、メモリセル１３２は、フローティングゲート型メモリセルである。別の実施例においては、メモリセル１３２は、フローティングゲート型フラッシュメモリセルである。メモリセル１３２はさらに、ドレインコンタクト１３８を含む。ドレインコンタクト１３８は、メモリセル１３２のドレイン領域１２２とビットライン１０６とを接続する。また、メモリセル１３２はソース領域１１６を含む。ソース領域１１６は、基板内において、ワードライン１０２と隣接して形成される（図１に不図示）。メモリセル１３２は、本明細書において簡潔にするために、詳細に説明するがメモリセル１３０及び１３４は、メモリセル１３２と同様の組成及び製造方法である。
また、図１に示すように、ワードライン１０２は、基板（図１に不図示）に形成されているビットライン１０４，１０６，１０８の上方に直交して配置される。ワードライン１０２、ビットライン１０４，１０６，１０８は、当該技術分野では周知の方法で製造することができる。さらに、図１に示すように、酸化分離領域１１０は、ビットライン１０４とビットライン１０６との間に形成され、例えば、シャロートレンチ分離（「ＳＴＩ」）領域とすることができる。酸化分離領域１１０は、酸化シリコンまたは他の適切な誘電体から構成することができ、当該技術分野では周知の方法で基板（図１に不図示）に製造可能である。さらに、図１に示すように、酸化分離領域１１２は、ビットライン１０６とビットライン１０８との間に配置され、酸化分離領域１１０と同様の物質から構成可能で、同様の方法で製造可能である。
さらに図１に示すように、トレンチ１２６はソース領域１１４とソース領域１１６との間に形成される。トレンチ１２６は、ワードライン１０２に隣接するソース領域１１４とソース領域１１６との間に形成される酸化分離領域１１０の一部の誘電体、例えば、酸化シリコンを除去することで形成される。誘電体は、ソース領域１１４とソース領域１１６との間に形成される酸化分離領域１１０の一部をエッチングすることで、例えば、セルフアライン・ソースエッチング工程により、除去することができる。トレンチ１２６には、サイドウォール１４６と底面１２６とが含まれる。さらに図１に示すように、トレンチ１２８は、ソース領域１１６とソース領域１１８との間に配置され、トレンチ１２６と同様に形成される。トレンチ１２８は、サイドウォール１５０と底面１４８とを含む。Ｎ＋ソース注入がトレンチ１２６及びトレンチ１２８に実施され、また、ソース領域１１４，１１６，１１８を電気的に相互に接続するために、ソース領域１１４，１１６，１１８にも実施される。Ｎ＋ソース注入では、ヒ素またはその他の適切なＮ型ドーパントなど、Ｎ型ドーパントから構成することができ、ソース領域１１４，１１６，１１８にＮ＋型領域（図１に不図示）を形成する。また、図１に示すように、ドレイン領域１２２は、フローティングゲート１３６に隣接して配置され、Ｎ型ドーパントから構成される。本明細書では、特にドレイン領域１２２に関してのみ、簡潔に説明する。
本実施例では、Ｐ型ドーパントがソース領域１１４，１１６，１１８及びトレンチ１２６，１２８に注入され、Ｐ型領域（図１に不図示）を形成する。Ｐ型ドーパントは、ホウ素からなり、ソース領域１１４，１１６，１１８の各上面に対してある角度をなして注入することができる。本発明の一実施例では、Ｐ型ドーパントは、Ｎ＋ソース注入より前に注入する。Ｐ型ドーパントは、ドレイン領域１２２などのドレイン領域には注入されない。Ｐ型ドーパントが注入されると、熱サイクルが始まり、Ｐ型ドーパントをソース領域１１４，１１６，１１８の下部にて拡散させる。上述の本発明のＰ型ドーピング工程の結果、レトログレード・プロファイル及びグレーデッド濃度プロファイルが各ソース領域のＮ＋型領域（図１に不図示）の下部に形成され、上述のパンチスルーやＤＩＢＬなどの短チャネル効果を有効的に減少させる。本発明の革新的なＰ型ドーピング工程について、図２及び図３に対応させて以下に説明する。
図２の構成２００は、図１における２−２線に沿った構成１００の断面図に相当する。特に、構成２００のソース領域２１４，２１６，２１８、トレンチ２２６，２２８、サイドウォール２４６，２５０、底面２４４，２４８は、構成１００のソース領域１１４，１１６，１１８、トレンチ１２６，１２８、サイドウォール１４６，１５０、底面１４４，１４８にそれぞれ相当する。また、説明を明瞭にするために、ワードライン１０２及びフローティングゲート１３６は図２には不図示である。
図２に示すように、Ｎ＋型領域２５２は、基板２５８のソース領域２１４，２１６，２１８の各上面２１３，２１５，２１７、サイドウォール２４６、トレンチ２２６の底面２４４、サイドウォール２５０、トレンチ２２８の底面２４８の下部に配置される。Ｎ＋型領域２５２は、ソース領域２１４，２１６，２１８を電気的に相互接続し、ヒ素などのＮ型ドーパントをソース領域２１４，２１６，２１８及びトレンチ２２６，２２８に注入することで形成される。
また、図２に示すように、Ｐウェル２５４を基板２５８のＮ＋領域２５２の下部に配置し、当該技術分野では周知の方法で基板２５８を適切にドーピングすることで形成することができる。さらに、図２に示すように、Ｐ型領域２５６を、基板２５８のＰウェル２５４の下部に形成し、ホウ素などのＰ型ドーパントで構成することができる。Ｐ型領域２５６は、Ｐ型注入２６０を利用して、Ｐ型ドーパント、例えばホウ素を、ソース領域２１４，２１６，２１８の各上面２１３，２１５，２１７に対してそれぞれ注入角度２６２で注入することで、形成可能である。注入角度２６２は、図１のワードライン１０２にそれぞれ平行なソース領域２１４，２１６，２１８の各上面２１３，２１５，２１７に垂直な面にある。一例として、注入角度２６２は、約４５．０度から約９０．０度の間とすることができる。Ｐ型注入２６０により、例えば、ホウ素などＰ型ドーパントを、１平方センチメートル当たり、例えば約１×１０１４から約１×１０１5の原子注入量で注入できる。一例として、Ｐ型注入２６０により、約３０．０ｋｅＶのエネルギーでＰ型ドーパントを注入することができる。
Ｐ型ドーパントを注入角度２６２で注入することにより、本発明ではＰ型ドーパントをトレンチ２２６，２２８の各サイドウォール２４６，２５０、ソース領域２１４，２１６，２１８の各上面２１３，２１５，２１７、トレンチ２２６，２２８の各底面２４４，２４８に効率的に注入できる。結果として、Ｐ型領域２５６を基板２５８のＮ＋型領域２５２の下部に、所望の深度で形成できる。このため、図３に関連して以下で詳細に説明するが、本発明のＰ型ドーピング工程により、効果的なレトログレード・プロファイル及びグレーデッド濃度プロファイルが１１４，１１６，１１８の下部に効果的に実現される。
図３の構成３００は、図１における３−３線に沿った構成１００の断面図に相当する。特に、構成３００のメモリセル３３２、ワードライン３０２、フローティングゲート３３６、ソース領域３１６、ドレイン領域３２２は、構成１００のメモリセル１３２、ワードライン１０２、フローティングゲート１３６、ソース領域１１６、ドレイン領域１２２に、それぞれ相当する。また、構成３００のソース領域３１６、Ｎ＋型領域３５２、Ｐウェル３５４、基板３５８は、図２の構成２００のソース領域２１６、Ｎ＋型領域２５２、Ｐウェル２５４、基板２５８に、それぞれ相当する。また、説明を明瞭にするために、コンタクト１３８は図３に図示されていない。
図３に示すように、メモリセル３３２は、トンネル酸化層３６２を含む。トンネル酸化層３６２は、基板３５８の上面３６６に形成され、熱成長したトンネル酸化を含めることができる。また、図３に示すように、フローティングゲート３３６は、トンネル酸化層３６２の上部に配置され、多結晶シリコンを含めることができる。さらに、図３に示すように、誘電体層３６４はフローティングゲート３３６の上部に配置され、例えば、酸化物／窒化物／酸化物（「ＯＮＯ」）膜で構成することができる。また、図３に示すように、ワードライン３０２は、誘電体層３６４の上部に配置され、多結晶シリコンで構成することができる。
さらに、図３に示すように、Ｎ＋型領域３５２はソース領域３１６に形成され、適切なＮ型ドーパントを基板３５８の上面３６６に注入することで形成することができる。また、図３に示すように、ドレイン領域３２２は、Ｎ＋型領域であり基板３５８に形成される。さらに、図３に示すように、チャネル領域３６８は、ソース接合３７４とドレイン接合３７６との間に形成され、トンネル酸化層３６２の下部にも形成される。また、図３に示すように、Ｐウェル３５４は、Ｎ＋型領域３５２、チャネル領域３６８、ドレイン領域３２２の下の基板３５８に形成される。Ｐウェル３５４は、当該技術分野では周知の方法で基板３５８に形成することができる。
さらに、図３に示すように、Ｐ型領域３５６は、Ｎ＋型領域３５２の下部に形成され、図２のＰ型注入２６０を利用して、例えば、ホウ素などのＰ型ドーパントを注入することで形成される。次の熱駆動工程の後で、Ｐ型領域３５６内のＰ型ドーパントが上方向に拡散し、矢印３７２で示されるように、基板３５８の上面３６６に近づく。結果として、Ｐ型ドーパントがＰウェル３５４のＮ＋型領域３５２の下にレトログレード・プロファイルを形成する。Ｐ型ドーパントはまた、矢印３７０で示されるように、チャネル領域３６８の中心に向かって拡散する。矢印３７０で示されるＰ型ドーパントの拡散の結果、Ｐ型ドーパントは、フローティングゲート３３６の下部にあって、ソース領域３１６内のＮ＋型領域３５２に隣接するＰウェル３５４の一部にグレーデッド濃度プロファイルを形成する。ドレイン領域３２２は、上述したように、Ｐ型注入２６０の実施中はマスクによって保護されているので、レトログレード・プロファイル及びグレーデッド濃度プロファイルは、ドレイン領域３２２に隣接して形成されることはない。このため、レトログレード・プロファイル及びグレーデッド濃度プロファイルをソース領域３１６に隣接して形成することにより、本発明では、パンチスルーやＤＩＢＬなど上述の短チャネル効果を有効的に低減できる。さらに、レトログレード・プロファイル及びグレーデッド濃度プロファイルをドレイン領域３２２に隣接して形成していないため、本発明では、望ましくないドレイン接合による破壊を有効的に回避している。したがって、短チャネル効果を低減した結果、本発明は、短チャネル性能を有効的に向上している。
図４は、本発明の一実施例に係る典型的な方法を例示するフロー図を示す。当該技術分野の当業者には明白な細部や機能は、フロー図４００から除外している。例えば、ある工程は、１つ以上のサブステップから構成されてもよいし、当該技術分野において周知である特殊な装置や物質を含んでいてもよい。
ステップ４０２において、半導体ウェハが製造される。半導体ウェハには、図１におけるメモリセル１３０，１３２，１３４などのメモリセル及びビットライン１０４，１０６，１０８などのビットライン上に形成されたワードライン１０２などのワードラインを含む。ステップ４０４において、誘電体が図１の酸化分離領域１１０，１１２などの酸化分離領域において除去され、トレンチ１２６，１２８などの各トレンチを露出させる。誘電体が、酸化分離領域１１０，１１２から除去され、例えばセルフアライン・ソースエッチングを実施することで、トレンチ１２６，１２８を露出させることができる。ステップ４０６で、ヒ素などのＮ型ドーパントがトレンチ１２６，１２８などのトレンチ及びソース領域１１４，１１６，１１８などのソース領域に注入され、ソース領域を電気的に相互接続する。
ステップ４０８において、Ｐ型ドーパントがトレンチ１２６，１２８などのトレンチ及びソース領域１１４，１１６，１１８などのソース領域に注入され、図２のＮ＋型領域２５２などのＮ＋型領域の下部に形成されたＰ型領域３５６などのＰ型領域を形成する。例えば、ホウ素を、ソース領域２１４，２１６，２１８の各上面２１３，２１５，２１７、トレンチ２２６のサイドウォール２４６及び底面２４４、トレンチ２２８のサイドウォール２５０及び底面２４８の下部深いところに、注入角度２６２で、ソース領域２１４，２１６，２１８の各上面２１３，２１５，２１７に対して注入することができる。一例として、注入角度２６２は、約４５．０度から約９０．０度とすることができる。熱サイクルは、Ｐ型領域３５６にＰ型ドーパントを拡散させ、ソース領域２１６などのソース領域に隣接したレトログレード・プロファイル及びグレーデッド濃度プロファイルを形成するために開始される。引き続き、ステップ４１０で、半導体ウェハの製造工程は、次に、図１のトレンチ１２６，１２８などのトレンチを酸化シリコンなどの誘電体で埋める。
したがって、上述したように、ホウ素などのＰ型ドーパントを利用して、フローティングゲート型フラッシュメモリセルなどのフローティングゲートメモリセルのソース領域に隣接して、レトログレード・プロファイル及びグレーデッド濃度プロファイルを形成し、望ましくない短チャネル効果を低減することによって、本発明は、フローティングゲート型メモリセルの短チャネル性能を有効的に向上させることができる。
上述の本発明の実施例から、様々な技術により、本発明の要旨を逸脱しない範囲で本発明の概念を実施することができるのは言うまでもない。さらに、本発明を特定の実施例とともに説明したが、本発明の精神と範囲を逸脱することなく、形式上また細部に変更が可能であることは、当業者には認知されることであろう。上述の実施例は、全ての点において例示であり、本発明を限定するものではないと考えられる。また、当然のことながら本発明は本明細書に記載の個々の実施例に限定されることはないが、本発明の範囲を逸脱しない範囲で、再構成、変更、置換が可能である。
したがって、メモリセル及び関連する構造体において、短チャネル効果を低減する方法は、上述した通りである。
Claims (4)
- フローティングゲート型メモリアレイの製造方法であって、
第１のソース領域（１１６，２１６，３１６）と第２のソース領域（１１８，２１８）の間に設けられ、基板（２５８，３５８）のサイドウォール（１５０，２５０）を規定するトレンチ（１２８，２２８）を露出させるために、前記基板（２５８，３５８）に設けられた分離領域（１１０）から誘電体を除去する工程（４０４）と、
Ｎ＋型領域（２５２，３５２）を形成するＮ型ドーパントを前記第１のソース領域（１１６，２１６，３１６）と前記第２のソース領域（１１８，２１８）と前記サイドウォール（１５０，２５０）とに対して注入する工程（４０６）と、
前記Ｎ＋型領域（２５２，３５２）の下部に設けられたＰ型領域（２５６，３５６）を形成するＰ型ドーパントを前記第１のソース領域（１１６，２１６）と前記第２のソース領域（１１８，２１８）と前記サイドウォール（１５０，２５０）とに対して注入する工程（４０８）と、
前記Ｐ型ドーパントに前記Ｎ＋型領域（２５２，３５２）の下部にレトログレード・プロファイルを形成させる熱サイクルを実行する工程（４０８）とを有し、
前記Ｐ型ドーパントは、ワードライン（１０２，３０２）によって第１のソース領域（１１６，２１６，３１６）と分離されるドレイン領域（１２２，３２２）には注入されず、
前記Ｐ型ドーパントは、前記フローティングゲート型メモリアレイにおける短チャネル効果を低減し、
前記Ｐ型ドーパントを前記第１のソース領域（１１６，２１６，３１６）と前記第２のソース領域（１１８，２１８）と前記サイドウォール（１５０，２５０）とに対して注入する前記工程（４０８）が、前記Ｐ型ドーパントを前記第１のソース領域（１１６，２１６，３１６）の上面（２１５）に対して、前記第１のソース領域（１１６，２１６，３１６）の上面（２１５）に略垂直かつ前記ワードライン（１０２，３０２）に略平行な平面から測定して４５度以上９０度未満の角度（２６２）で注入する工程を含み、
前記Ｐ型ドーパントを前記第１のソース領域（１１６，２１６，３１６）と前記第２のソース領域（１１８，２１８）と前記サイドウォール（１５０，２５０）とに対して注入する工程（４０８）は、前記Ｐ型ドーパントを１平方センチメートル当たり、１×１０１４から１×１０１５の間の原子量で注入し、
前記熱サイクルを実行する工程（４０８）において、前記Ｐ型ドーパントに前記Ｎ＋型領域（２５２，３５２）に隣接してグレーデッド濃度プロファイルを形成することを特徴とする製造方法。 - 前記Ｐ型ドーパントは、ホウ素であることを特徴とする請求項１記載の製造方法。
- 前記分離領域（１１２）から前記誘電体を除去する工程は、セルフアライン・ソースエッチングにより前記誘電体を除去することを特徴とする請求項１記載の製造方法。
- 前記フローティングゲート型メモリアレイは、フローティングゲート型フラッシュメモリアレイであることを特徴とする請求項１記載の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/429,150 | 2003-05-03 | ||
| US10/429,150 US6773990B1 (en) | 2003-05-03 | 2003-05-03 | Method for reducing short channel effects in memory cells and related structure |
| PCT/US2004/011354 WO2004100230A2 (en) | 2003-05-03 | 2004-04-13 | Method for reducing short channel effects in memory cells and related structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006525673A JP2006525673A (ja) | 2006-11-09 |
| JP5258193B2 true JP5258193B2 (ja) | 2013-08-07 |
Family
ID=32825106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006509973A Expired - Fee Related JP5258193B2 (ja) | 2003-05-03 | 2004-04-13 | フローティングゲート型メモリアレイの製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6773990B1 (ja) |
| JP (1) | JP5258193B2 (ja) |
| KR (1) | KR20070012181A (ja) |
| CN (1) | CN100433334C (ja) |
| DE (1) | DE112004000753B4 (ja) |
| GB (1) | GB2434030B (ja) |
| TW (1) | TWI339437B (ja) |
| WO (1) | WO2004100230A2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100771552B1 (ko) * | 2006-10-31 | 2007-10-31 | 주식회사 하이닉스반도체 | 숏 채널 효과가 억제되는 모스트랜지스터 및 그 제조방법 |
| WO2009106433A1 (en) | 2008-02-27 | 2009-09-03 | L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude | Method for forming a titanium-containing layer on a substrate using an atomic layer deposition (ald) process |
| KR102070564B1 (ko) | 2013-08-09 | 2020-03-02 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
| US9165944B2 (en) | 2013-10-07 | 2015-10-20 | Globalfoundries Inc. | Semiconductor device including SOI butted junction to reduce short-channel penalty |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032881A (en) * | 1990-06-29 | 1991-07-16 | National Semiconductor Corporation | Asymmetric virtual ground EPROM cell and fabrication method |
| US5264384A (en) * | 1991-08-30 | 1993-11-23 | Texas Instruments Incorporated | Method of making a non-volatile memory cell |
| EP0748521B1 (en) * | 1994-03-03 | 2001-11-07 | Rohm Corporation | Over-erase detection in a low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase |
| US5773863A (en) * | 1994-08-18 | 1998-06-30 | Sun Microsystems, Inc. | Low power, high performance junction transistor |
| US5518942A (en) * | 1995-02-22 | 1996-05-21 | Alliance Semiconductor Corporation | Method of making flash EPROM cell having improved erase characteristics by using a tilt angle implant |
| US6093951A (en) * | 1997-06-30 | 2000-07-25 | Sun Microsystems, Inc. | MOS devices with retrograde pocket regions |
| JP3147108B2 (ja) * | 1999-01-20 | 2001-03-19 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| JP2000357754A (ja) * | 1999-06-03 | 2000-12-26 | Texas Instr Inc <Ti> | Ｓｔｉを有するフラッシュメモリ内にソースラインをサリサイド化する方法 |
| EP1096575A1 (en) * | 1999-10-07 | 2001-05-02 | STMicroelectronics S.r.l. | Non-volatile memory cell with a single level of polysilicon and corresponding manufacturing process |
| JP2002208645A (ja) * | 2001-01-09 | 2002-07-26 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置およびその製造方法 |
-
2003
- 2003-05-03 US US10/429,150 patent/US6773990B1/en not_active Expired - Lifetime
-
2004
- 2004-04-13 CN CNB2004800120169A patent/CN100433334C/zh not_active Expired - Fee Related
- 2004-04-13 GB GB0518595A patent/GB2434030B/en not_active Expired - Fee Related
- 2004-04-13 KR KR1020057020925A patent/KR20070012181A/ko not_active Application Discontinuation
- 2004-04-13 DE DE112004000753T patent/DE112004000753B4/de not_active Expired - Fee Related
- 2004-04-13 JP JP2006509973A patent/JP5258193B2/ja not_active Expired - Fee Related
- 2004-04-13 WO PCT/US2004/011354 patent/WO2004100230A2/en active Application Filing
- 2004-04-23 TW TW093111361A patent/TWI339437B/zh not_active IP Right Cessation
- 2004-05-04 US US10/839,626 patent/US6963106B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004100230A2 (en) | 2004-11-18 |
| US6963106B1 (en) | 2005-11-08 |
| DE112004000753B4 (de) | 2008-06-26 |
| GB2434030A (en) | 2007-07-11 |
| US6773990B1 (en) | 2004-08-10 |
| GB2434030B (en) | 2008-01-09 |
| CN100433334C (zh) | 2008-11-12 |
| CN1826692A (zh) | 2006-08-30 |
| JP2006525673A (ja) | 2006-11-09 |
| DE112004000753T5 (de) | 2006-07-06 |
| TW200503253A (en) | 2005-01-16 |
| TWI339437B (en) | 2011-03-21 |
| KR20070012181A (ko) | 2007-01-25 |
| WO2004100230A3 (en) | 2005-04-21 |
| GB0518595D0 (en) | 2005-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101878006B1 (ko) | 수직 메모리 디바이스 및 그것의 제조 방법 | |
| US8962416B1 (en) | Split gate non-volatile memory cell | |
| JP2006019373A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 | |
| JP2004186452A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2010517270A (ja) | 不揮発性メモリデバイスを作製する方法 | |
| KR20000073371A (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| WO2006091262A2 (en) | Nvm cell on soi and method of manufacture | |
| US8664706B2 (en) | Current in one-time-programmable memory cells | |
| KR100838387B1 (ko) | 부동 게이트 메모리 셀 | |
| KR100585097B1 (ko) | 이이피롬 소자 및 그 제조방법 | |
| JPH04209573A (ja) | 不揮発性半導体記憶装置及びその製造方法及び半導体装置 | |
| JP5258193B2 (ja) | フローティングゲート型メモリアレイの製造方法 | |
| KR20010030002A (ko) | 비휘발성 반도체메모리장치 및 그 제조방법 | |
| KR101092010B1 (ko) | 플로팅 게이트 메모리 셀에 있어서 저 Ｖｓｓ 저항 및감소된 ＤＩＢＬ을 위한 구조 및 방법 | |
| JP2006135341A (ja) | 半導体装置 | |
| US6977195B1 (en) | Test structure for characterizing junction leakage current | |
| KR20040010550A (ko) | 깊은 서브 0.18 미크론 플래시 메모리 셀을 위한 소스측붕소 주입에 의한 채널 도핑의 낮춤 | |
| CN110739313A (zh) | 一种非易失性存储器单元、阵列及制备方法 | |
| JP2004221223A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| KR100733703B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100503366B1 (ko) | 반도체 소자 제조 방법 | |
| KR100466193B1 (ko) | 반도체 메모리 소자의 제조 방법 | |
| KR100458595B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR100247225B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR100943133B1 (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060627 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070404 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100204 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100616 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111125 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120118 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120210 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120720 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120725 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5258193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |